JP2008160148A - 電子パッケージの形成方法 - Google Patents

電子パッケージの形成方法 Download PDF

Info

Publication number
JP2008160148A
JP2008160148A JP2008027536A JP2008027536A JP2008160148A JP 2008160148 A JP2008160148 A JP 2008160148A JP 2008027536 A JP2008027536 A JP 2008027536A JP 2008027536 A JP2008027536 A JP 2008027536A JP 2008160148 A JP2008160148 A JP 2008160148A
Authority
JP
Japan
Prior art keywords
chip
lead frame
lead
package
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008027536A
Other languages
English (en)
Inventor
Shafidul Islam
イスラム，シャフィダル
Antonio Romarico S San
アントニオ，ロマリコ サントス サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UNICEF (MAURITIUS) HOLDINGS Ltd
UNICEF MAURITIUS HOLDINGS Ltd
Original Assignee
UNICEF (MAURITIUS) HOLDINGS Ltd
UNICEF MAURITIUS HOLDINGS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/342,732 external-priority patent/US6777265B2/en
Application filed by UNICEF (MAURITIUS) HOLDINGS Ltd, UNICEF MAURITIUS HOLDINGS Ltd filed Critical UNICEF (MAURITIUS) HOLDINGS Ltd
Publication of JP2008160148A publication Critical patent/JP2008160148A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

【課題】 リード部の総数がチップスケールのパッケージング（ＣＳＰ）に近い（near-chip scale packaging (CSP) lead-counts）、リードフレームおよび部分的にパターン形成したリードフレームパッケージの製造方法が開示される。
【解決手段】 これは、製造工程段階の主要部分を、一方の側がウェブのようなリードフレームに形成された、部分的にパターン形成した金属ストリップ（１００）で行うことによって、達成される。チップ（１４０）とワイヤ（１６０）とを含む表側が気密封止されて初めて、金属リードフレームの底側はパターニングされて、チップパッドおよびワイヤボンド接点（１１３）を絶縁する。結果として得られる絶縁されたパッケージによって、さらなる金属を切断する必要もなく、ストリップテストおよび高い信頼性の個片切断が可能である。
【選択図】 図１１

Description

［発明の分野］
本発明は包括的には電子パッケージングに関し、より詳細には、部分的にパターン形成したリードフレームならびにその製造方法に関する。部分的にパターン形成したリードフレームは、従来のリードフレームよりも強度が高く安定している。部分的にパターン形成したリードフレームは頑丈なので、リードフレームパッケージの製造工程が改良され、最終製品全体の信頼性が向上する。
［発明の背景］
リードフレームを用いる電子パッケージの製造において、リードフレームに機械的応力および熱応力をかける工程段階がいくつかある。今日のリードフレームは幾何学的形状がより精密になり、半導体チップ上の回路は絶えず集積化が進んでいるということが、リードフレームにいっそう大きな応力をかける処理をもたらした。精密に構成したリードフレームは、容易に湾曲、破断、変形、および歪曲してしまう非常に繊細な刺繍やステンシル状の金属構造に似ていることが多い。（図１ａおよび図１ｂを参照されたい）。そのような従来のリードフレームが業界において用いられて、ワイヤボンディング接続の（wire bonded）パッケージおよびフリップチップ（ＦＣ）パッケージを含む、さまざまなチップパッケージが作成される。（図２ａ〜図２ｄおよび図３ａ〜図３ｂを参照されたい）。
従来のリードフレームは、一般的に構造的剛性を欠く。リードフレームのフィンガー状の部分は、非常に壊れやすく所定位置に保持するのが困難である場合がある。これが、取扱いによる傷（handling flaws）、組立工程における損傷および歪曲、ならびに複雑なワイヤボンディング状態を招く。したがって、ボンディング工程中のリードフレームのはね返り（bouncing）を補償するよう、ボンディングパラメータを最適化しなければならない。リードフレームの機械的不安定性を補償するようボンディングパラメータを最適化しないと、その結果ボンディングの接着（bond adhesion）が不良になり、したがってボンディングの品質が不良になり信頼性が低くなる可能性がある。
典型的なリードフレームのフィンガー状の部分は、チップ収容区域として知られチップパッドとしても知られている中央部から延びている。チップは通常、裏側を下にした状態で収容区域に取り付けられ、表側は、端子がチップ周辺部に（peripherally on the perimeter）またはチップ表面の上方にアレイの形で配置された状態で、上向きに配置される。収容区域の寸法は通常、約５ｍｍ×５ｍｍであり、チップパッド区域から外側に延びるリード部の寸法は通常、約長さ１０ｍｍ×幅１ｍｍ×厚さ０．５ｍｍである。リードフレームは通常、真空チャックおよび機械的クランプによって固定される。チャックおよびクランプは、異なるサイズおよび形状のリードフレームについては再装備しなければならない。本発明は、この問題を軽減する。
従来技術は、現在の半導体パッケージング工程において受ける応力に耐えることができ、費用対効果が大きい方法で製造することができるリードフレームを全く示していない。本発明は、リードフレーム自体の製造性を改善するだけでなく、それから形成される電子パッケージの完全性（integrity）および信頼性も改善する、部分的にパターン形成したリードフレームを提供することによって、この目的を達成する。
［発明の概要］
本発明は、半導体パッケージングにおいて用いる部分的にパターン形成したリードフレームを提供する。リードフレームは、頂面と底面とを有するフィルム（film）から成っている。フィルムの第１の領域は、頂面から部分的にパターン形成されるが、フィルムを底面まで完全に貫くわけではない。フィルムの、頂面からパターン形成されない第２の領域は、集積回路（ＩＣ）チップを支持するチップ収容区域およびＩＣチップに電気接続を行う複数のリード接点（contacts）を形成する。第１の領域は、フィルムにトレンチを形成し、頂面から部分的にパターン形成されない第２の領域を相互接続するウェブ状の構造を作成する。本発明はまた、部分的にパターン形成したリードフレームおよびそのリードフレームを利用して製造される電子パッケージの製造方法にも関する。本発明のリードフレームは、そのウェブのようなすなわちウェブ状の構造のために、構造的剛性が改善されている。
本発明によれば、そこからリードフレームが形成される、金属フィルムでできた頂面は、まず、標準のフォトリソグラフィ技法または同様の技法を用いてパターン形成され、チップ収容区域およびリード部に対応する区域の輪郭を描く。次の段階において、フィルムの第１の領域の、輪郭を描いた区域の外側において、フィルムの頂面から、下にあるフィルムの厚さを部分的に貫いてエッチングが行われて、フィルムにリードフレームのパターンを作成する。この部分的なパターン形成の後、頂面からパターン形成されない残りの区域が第２の領域を形成し、これは頂面に沿ったチップ収容区域およびリード部の役割を果たす。第１の領域は、フィルムの頂面の下方の凹んだウェブ状の領域を形成する。第１の領域のウェブ状の構造は、リード部部分を互いにおよびチップ収容区域に接続する。したがって、部分的にパターン形成したフィルムは、ウェブ状の支持部（foot）と同様に見え、その剛性および強度を保持するので、以後の製造工程段階の力に耐えることができる。特に部分的にパターン形成したリードフレームは、ワイヤボンディングおよび封止の工程中に受ける力に耐えることができる。いくつかの実施形態においては、チップ収容区域および電気リード部（electrical leads）は、第２の領域の同じ部分から形成してもよい（例えば、電気リード部が集積チップを支持するとともにそこへの電気接続を行う場合）。
本発明はまた、部分的にパターン形成したリードフレームを用いて複数の電子パッケージを製造する独特な（unique）方法も提供する。方法は、頂面と底面とを有するフィルムを含む（involves）。第１の領域において、フィルムは頂面から部分的にパターン形成されるが、底面まで完全に貫くわけではない。フィルム上の、頂面から部分的にパターン形成されない残りの第２の領域は、複数の部分的にパターン形成したリードフレームを形成する。リードフレームはそれぞれ、集積回路（ＩＣ）チップを支持するチップ収容区域およびＩＣチップへの電気接続を行う複数の電気リード部を有する。
フィルムの第１の領域は、それぞれのリードフレームのチップ収容区域と電気リード部とを相互接続するウェブ状の構造を形成する。第１の領域はまた、フィルムのストリート部分において、複数のリードフレームを互いに接続する。
対応するリードフレームに取り付ける複数の電気端子をそれぞれ有する、複数のチップが設けられる。それぞれのチップは、対応するリードフレーム上のチップ収容区域に取り付けられ、それぞれのチップの少なくとも１つの端子とリードフレームの電気リード部のうちの１つとの間に、電気接続が形成される。その後、フィルムのリードフレームとストリート部分とを覆って封止剤材料が塗布され、フィルムの頂部を完全に覆う。いったん封止剤材料が乾燥すると、第１の領域においてフィルムの底面からバックパターン形成（back patterning）工程が行われて、フィルムのウェブ状の構造とストリート部分とを除去する。次に、フィルムのストリート部分を覆って配置された封止剤材料が個片切断されて（singulated）、個々のパッケージを形成する。
好ましい一実施形態において、方法は、ブロック／ウインドウ（window）のパターンのマトリクスでリードフレームをフィルムに形成することを含み、チップスケールパッケージの製造を含む（involves）。
本発明の部分的にパターン形成したリードフレームから、利点がいくつか生じる。リードフレームの、平らで堅い（solid）エッチングされていない底面は、ワイヤボンディング工程中に優れたヒートシンクの役割を果たす。これにより、一様な伝熱が行われ、接着の（bond）質がより良好かつより均一になる。さらに、この堅い構造は、リードフレームを固定する自在真空チャック用の連続面を提供し、それによって、チップ取付工程をより安定性のあるものにし、以後の工程段階中にリード部をよりしっかりした（secure）ものにする。リードフレーム外縁をやっかいなクランプで固定することがなくなり、方向転換（conversion）の必要なしにアレイマトリクスのリードフレーム設計および処理が可能になる。部分的にパターン形成したリードフレームの底側は平らな連続面であるので、自在真空チャックを用いて多くのさまざまなサイズのフレームを固定することができる。これにより、パッケージング工程において異なる寸法のリードフレームを用いるたびに真空チャックを再装備しなければならないという煩わしさが解消される。また、もうクランプで固定する必要はない。自在真空チャックを用い、クランプでの固定をなくすことによって、第２の領域上に２行または３行の千鳥配置のリード部を構成し、リード部の総数を多くすることができる。
本発明は、ワイヤボンディング接続のチップだけでなく、はんだバンプ接続の（solder bumped）フリップチップにも対応する、部分的にパターン形成したリードフレームに関する。さらに本発明は、本発明の実施形態においてさらに説明するように、部分的にパターン形成したリードフレームを用いて、ワイヤボンディングを用いるエッチングしたリードフレームパッケージ（ＥＬＰ）、フリップチップを有するＥＬＰ（ＥＬＰＦ）、および、ランドグリッドアレイ（ＬＧＡ）パッドを有するＥＬＰまたはＥＬＰＦであって、エッチングしたランドグリッドアレイ（ＥＬＧＡ）パッケージを形成するもの、を製造する方法を教示する。
フリップチップ（ＦＣ）技術は、次の段階のパッケージングへの、すなわちセラミックまたはプラスチックの基板への、または後で基板に接合される（joined）チップのマイクロキャリア（microcarrier）への、チップ上の電気端子の全自動の接合に一歩近づくものである。チップ自体よりもわずかに大きいだけのマイクロキャリアは、現在チップスケールパッケージ（ＣＳＰ）と呼ばれている。ＦＣ技術は、テープ・オートメーテッド・ボンディング（ＴＡＢ）から進化したものであり、テープ・オートメーテッド・ボンディングの起源はワイヤボンディング（ＷＢ）にある。ＷＢおよびＴＡＢにおいては、チップは裏面を下にして配置され、その頂面の周辺部の周りに配置された端子への電気接続が行われるのに対して、ＦＣ技術においてはチップの向きが反対である。チップは、表を下向きにして配置され、チップの裏側が上向きになる。フリップチップのこの向きは、チップの下面上に電気的機能を集中させ、非常に効率的な伝熱構造を作り出すのに自由に用いるよう上面を残している、という点において、著しい利点を有する。
ＦＣ工程において、チップ端子または（or）ボンドパッドが、チップの表面にわたってさまざまなタイプのバンプで封止され、パターンは、区域アレイ（area array）、周辺パターン、またはその他のパターンで配置してもよい。チップは、ａ）リードフレームへのＦＣ方式での取付け、ｂ）リードフレーム上での接続の間隔（connection spacing）を変更する（re-routing）ための、インターポーザとして知られている層／基板の、ＦＣ方式での取付け、ｃ）リードフレーム上に予め取り付けてあるインターポーザへの、ＦＣ方式での取付け、または、ｄ）チップリフロー法を含む従来の技法を用いての、プリント回路基板へのＦＣ方式での取付け、という方法で次の段階に取り付けてもよい。
従来の技法を用いたチップ取付けは、ＱＦＮ（クワッド・フラット・ノー・リード）パッケージ、および、ＶＦＱＰＦ−Ｎ等その派生物の製造においてＱＦＮリードフレームに適用する場合に、特に困難になる。これは、従来のリードフレームが一般的に構造的剛性を欠いているからである。リードフレームのフィンガー状の部分は、非常に壊れやすく１つの正確な位置に保持するのが困難である場合がある。これが、取扱いによる傷、組立工程における損傷および歪曲、ならびに複雑なチップボンディング状態を招く（lends to）。ＦＣ接合（joining）工程では、バンプ接続のはんだの先端部が、リードフレームの垂れ下がった（hanging）壊れやすいリード部端部に対して正確に整列しなければならない。さらに、濡れ性のある（wetted）はんだの端部は、はんだリフロー工程によって付けた（placement）後にもその位置を保持しなければならない。したがって、チップ接合中のリードフレームのはね返りを補償するよう、リフローパラメータを最適化しなければならない。これを適切に行わなければ、その結果接合が不良になり、したがって最終製品の品質が不良になり信頼性が低くなる可能性がある。
金属または金属フィルムのストリップ上のフォトレジストをパターン形成し、そのパターンを貫いてエッチングして、チップ収容区域から外側に延びるフィンガー状のリード部を形成することにより、従来のステンシル状のリードフレームを形成することは、通例となっている。図３ａおよび図３ｂに示したように、フィンガー同士の間に「タイバー」を用いて、さまざまな工程段階中にフィンガー同士が互いに離れた状態で保たれるようにすることもまた、通例となっている。本発明は、ステンシル状のリードフレームの代わりに、ウェブのような、部分的にパターン形成したリードフレームを形成することによって、リードフレームが構造的剛性を欠くという問題を軽減する。
本発明の一方法によれば、半導体パッケージを形成する主要な工程段階はすべて、フィルムの一方の、リードフレームになる側から行われる。他方の側、すなわち底側は、真空チャックの表面等の表面に接した状態で、平らかつ初期状態のままである。これには、パッケージの、部分的に形成した表側を封入し気密封止する段階が含まれる。いったん封入が完了すると、底面をバックエッチングして、リード部を互いにおよびチップ収容区域に接続するウェブ状の部分を選択的に除去する。チップ収容区域においてチップがチップパッドにバックボンディング接続され（back-bonded）チップ端子への電気接続がワイヤボンディングによって行われるＥＬＰの場合には、中間のウェブ状の部分はすべてエッチングによって切断され、このとき、チップ、ワイヤ、およびワイヤボンディング接続の接点（contact）区域の表面（front surfaces）を取り囲むモールド材料（molding material）によって、ワイヤボンディング接続の端部におけるチップパッドとリード接点とが互いから絶縁されるようになっている。しかしＥＬＰＦパッケージの場合には、リード部を互いに接続するウェブ状の部分のみが、エッチングによって切断される。チップの先端がはんだのバンプに接続されたリード部自体が、次の段階のパッケージングへの電気接続を行うからである。
ウェブ状の部分において、ソー（saw）の厚さまたはストリートを貫いて埋め込まれた金属を除去することには、リードフレーム構造全体にわたって伝播するソーの力をなくし、したがって金属−プラスチックの境界面における層間剥離（delamination）を防止することを含む、いくつかの利点がある。また、バックエッチングによる絶縁によって、いかなるソーを用いた切断または個片切断の前にも、もっと詳しく言えば、いかなるさらなる処理段階の前にも、ストリップの検査が可能になる。バックパターン形成後、底面上の残りの露出した金属部分は、浸漬スズめっきまたは無電解ニッケルめっきによって、任意の数のはんだ付け可能材料でフラッシュめっきする（フラッシュ仕上げする、flash finished）ことができる。ＥＬＧＡパッケージは、ＥＬＰＦパッケージのＦＣを用いるが、次の段階のパッケージングへの接続にはＬＧＡパッドを用いる。
製造中のモールド材料とパッケージのその他の構成要素（components）との間のあらゆる分離（separation）を防止するために、本発明はまた、樹脂等のモールド材料と接触する、リード部の側壁上等、部分的にエッチングしたリードフレームの凹んだウェブ状の部分の露出した垂直壁上への固着部（locking features）の形成方法も教示する。他の選択肢として、チップパッドおよびリード接点の縁上に「リップ」を形成して、それぞれのリップの下にモールド材料を捕らえ、それによってモールド材料が合わせ表面から分離しにくくなるようにすることもまた、教示されている。
前述のことから、部分的にエッチングしたリードフレームによって、構造の単一性（unity）およびそれに付随する、電子パッケージの製造におけるさまざまな製造工程の応力および歪みに十分耐える剛性および強度が提供される、ということが明白となろう。それは、部分的にエッチングしたリードフレームパッケージが、これまで従来のプラスチックパッケージでは不可能であった、次の段階のパッケージングへの接続のためのパッケージの底までのワイヤの超音波ボンディングの過酷さにも耐えることができるという、このような独特の機械的特性のためである。本発明の別の実施形態において、超音波ボンディング接続のワイヤを有する電子パッケージの形成方法がある。部分的にエッチングしたリードフレームのブロックが形成され、ウェブ状の部分を備えストリート部分によって互いに分離されたリードフレームは、連続的な底面を有する。リードフレーム上のチップ収容区域には、チップが取り付けられる。それぞれのチップの端子と、対応するリードフレームの電気リード部部分との間に、電気接続が行われる。リードフレームの底面に、超音波を用いてワイヤがボンディングされる。リードフレーム同士を分離するストリート部分を含むリードフレームを覆って封止剤材料を塗布することによって、リードフレームが封入される。次に底面のバックパターン形成が行われて、ウェブ状の部分およびストリート部分を除去する。次に封入されたリードフレームがストリート部分の上で個片切断され、超音波ボンディング接続のワイヤを底面上に有する個々のチップスケールパッケージを形成する。
［詳細な説明］
図４〜図１５ｂおよび図１６〜図２４ｂは、リード部の総数が近チップ（near-chip）スケールパッケージ（ＣＳＰ）のそれに匹敵する、部分的にパターン形成したリードフレームパッケージを形成する、種々の実施形態を示す。本発明の方法は、製造ラインの自動化ならびにそこから製造されるパッケージの品質および信頼性を改善する。これは、製造工程段階の主要部分を、一方の側がウェブのようなリードフレームに形成された、部分的にパターン形成した金属フィルムで行うことによって、達成される。ステンシル状のリードフレームを貫いて従来の方法でパンチングするのとは対照的に、本発明において用いるリードフレームは、一方の側が部分的にパターン形成され、他方の側が堅く平らである。この構成は機械的にも熱的にも改良されたものであり、チップ取付工程、ワイヤボンド工程、および封入工程中に、変形または歪曲なしに機能する。チップ取付工程段階とワイヤボンディング工程段階とが完了し、チップとワイヤボンドとをモールド材料内に貼り、気密封入した後に、フィルムを完全に貫いて底面をエッチングし、リード接点を、チップパッドからおよび互いから絶縁する。その後、結果として生じる封止したパッケージを、さらなる金属を切断する必要もなく、個片切断する。
より詳細には、図４〜図１５ｂは、ワイヤボンディング接続のチップ用の部分的にパターン形成したリードフレームの形成と、ＥＬＰタイプの電子パッケージを形成するためのその使用方法とを示す。他方図１６〜図２２は、フリップチップ用の部分的にパターン形成したリードフレームの形成と、ＥＬＰＥタイプの電子パッケージを形成するためのその使用方法とを示す。この部分的にパターン形成したリードフレームを用いる、ＥＬＧＡタイプの電子パッケージを形成する方法もまた、図２４ａおよび図２４ｂに関して説明する。
図４は、リードフレームに形成されるだけではなく、それに続く、リードフレームの形成の各工程段階中に、安定したキャリア（carrier）の役割も果たす、好ましくは金属のシート、好ましくは銅であるフィルムの、断面図である。この金属ストリップの厚さは、約０．０５ｍｍ以上である。別の実施形態において、この厚さは、約０．０５〜０．５ｍｍの間の範囲であってもよい。
リードフレームの形成は、通常、ステンシルの切断のような、金属ストリップを貫いての切断と、次に非常に精密なフィンガー状のリード部を使う作業とを伴う。そのような繊細な構造を所定位置に固定するために、真空チャックを用いる場合がある。しかし、従来の真空チャックは通常、そのような繊細なデバイスに吸引力を提供するようになってはおらず、リードフレームは通常、周辺をクランプで固定しなければならない。この目的のために用いるいかなる設備も、リードフレームのタイプおよびサイズごとに再装備しなければならない。しかし本発明は、この再装備段階を軽減する。部分的にパターン形成したリードフレームの底面は堅く連続的なので、処理中従来の真空チャックが容易にリードフレームを所定位置に保持することができる。さらに、さまざまな産業用リードフレームに対応することができる１サイズの金属ストリップを、リードフレームの製造においてあらゆる場合に用いることができる。チップ取付けおよびワイヤボンディングという、以後の工程段階は、形成するリードフレームにかかる応力および歪みがはるかに小さい状態で行うことができる。はるかに精密な幾何学的形状のリードフレームを容易に製造することができる。ウェブのような構造によってリード部がまとめられ、一番最後の段階まで互いから分離しないからである。
リードフレーム上へのさまざまなパターンの形成は、複数の方法で行うことができる。１つの手法は、パターンを金属に打ち抜き加工／圧印加工することであってよい。他の手法は、化学的または電気化学的ミリングおよび放電加工（ＥＤＭ）を含んでもよい。他方、半導体製造における主力であるフォトリソグラフィによるパターン形成が好ましい。本発明において、図４に示す金属ストリップ（１００）は、フォトリソグラフィによるパターン形成の前に、表（すなわち上）側と裏（すなわち底）側の両方が予めめっきされる。表面と裏面のどちらかまたは両方を、それぞれボンディングならびにはんだ付け性を可能にする材料で予めめっきしてもよい。一実施形態において、表面は、Ｎｉ／Ｐｄ／ＡｕのストライクまたはＡｇ等、ボンディング可能材料（bondable）で予めめっきされる。別の実施形態において、裏面は、Ｓｎ／Ｐｂ、鉛フリーはんだ、浸漬スズ、またはＡｕストライク等、はんだ付け可能材料で予めめっきされる。この予めのめっき（pre-plating）は、所望であれば後の段階において行ってもよい。
次の段階において、予めめっきした表側（１１０）をフォトリソグラフィによってパターン形成して、チップパッド（１１５）とチップパッド区域を取り囲む電気接点（１１３）とに対応する区域を形成する。電気接点（１１３）は、ウェブのような構造を形成する中間の凹んだ部分の第１の領域を介してチップパッド区域（１１５）に接続された、リード部の端部とみなす（characterized）ことができる。このような中間の凹んだウェブのような部分は、後の時点で、金属フィルム（１００）が裏面からエッチングされ端部とチップパッド部分とが互いから絶縁されるようにするときに、除去される。チップパッド（１１５）と周囲の接点（１１３）とを備える区域は、チップサイトと呼ばれることもある。スプールに巻いた（sprocketed）連続ロールの銅シート上に複数のチップサイトを形成して、１つまたは複数のチップサイトを備えるリードフレームの形成を容易に自動化することができる。図５は、２つのチップサイトを示す。この２つのチップサイトは、対応する２つのリードフレームに形成され、それらが今度は、それらから形成される２つのパッケージの一部となる。
次に、図５に示す２つのチップサイト用に示すパターンが、エッチングによってフィルムストリップ（１００）に転写される。図６に示すように、本発明の主な特徴は、このエッチングが、金属の厚さを部分的にのみ貫いて行われる、ということである。本明細書においてこれを、部分的なパターン形成と呼ぶ。部分的なパターン形成は、フィルムの第１の領域において行われて、それぞれのリードフレームのリード接点（１１３）のチップパッド（１１５）を接続するウェブ状の構造（１３０）を形成する。第１の領域はまた、フィルムのストリート部分（１３６）において、リードフレーム同士を互いに接続する。
図６ａ〜図６ｃに示すように、そのようなリードフレームのマトリクス（例えば、１６×１６）は、ブロック／ウインドウフィルム（１３８）に形成してもよい。図６ｂおよび図６ｃは、第１の領域がそれぞれのリードフレームのチップパッドとリード接点とを接続する、ウェブ状の構造（１３９）を含むということを示す。第１の領域はまた、フィルムのストリート部分（１３６）において、複数のリードフレーム同士を互いに接続する。
一実施形態において、部分的なパターン形成は、フィルムの厚さの２５％から９０％までさまざまであってもよい。しかし部分的なパターン形成は、実質的にフィルムの厚さのいかなる割合であってもよく、部分的なエッチングの量は、柔軟性（flexibility）、剛性、および熱的厚さ（thermal thickness）（すなわち熱伝導係数）を含む、製造性パラメータに影響を及ぼすさまざまな要因を考慮することによって決定してもよい。リード接点区域（１１３）およびチップパッド区域（１１５）の水平方向の寸法は、所与のチップのサイズ、および、所与のパッケージにおけるまたは次の段階のパッケージングにおけるパッケージ同士の間の、段階間（interlevel）または段階内（intralevel）接続に用いることができるワイヤボンドまたはその他の接続媒体について、所望される小型化の程度に基づいて決定してもよい。リードフレームの精密な特徴および寸法的安定性についての製造性の問題（concerns）は、フィンガー状のリード部のウェブのような構造のおかげで、重要性の度合いが小さくなっている、ということが特に注意される。
図７ａに示すように、次に、好ましくはエポキシ（１５０）を用いて、チップ（１４０）がチップパッド区域に取り付けられる。図７ｂは、本発明による、エポキシまたははんだを備える取付けを示す、チップとチップパッドとの間の接合部の拡大図である。エポキシ（１５０）には、伝導性粒子を入れて（filled with）チップを冷却しやすくしてもよい。または、エポキシ（１５０）の代わりにはんだペースト（１５０'）もまた用いて、チップとチップパッドとの間をより強力に接合するとともに、周囲環境へのより効果的な冷却経路を提供してもよい。エポキシを硬化させ、図８に示すように、チップ取付け後、既知のワイヤボンディング技法を用いて、ワイヤ（１６０）が端子（１４５）におよび対応するリード接点（１１３）にボンディングされる。本発明に従って形成されるリードフレームは、真空チャック（図示せず）等の平らな表面上にしっかりと取り付けられ固定される、堅い連続的な裏側を有しているので、リード部のウェブのような構造は、ワイヤボンディング中にひらひら動いたりはね返ったりすることはない。この結果として、非常に良好な接合が行われ、それによって最終製品の信頼性が向上する。
図９において、チップと対応する接点との接続の後に、金属フィルムの表側のすべての構成要素が続いてモールド材料内に、例えば樹脂によって、気密封入される。フィルムと、リードフレームおよびそれらの関連するワイヤ（１６０）、チップ（１４０）、および接点（１１３）ばかりでなく、ウェブ状の構造（１３０）およびストリート部分（１３６）を含む、すべての露出した表面とを覆って、封止剤（１７０）が形成される。結果として得られるモールド成形パッケージが持ち上げられると、凹凸のない（clean）裏側にこれからさらなる処理を行うことができる。開示したこの方法では、パッケージの下面のフットプリント（footprint）へのモールドのフラッシング（flashing）という、通例遭遇する問題がなくなる。
図１０に示すように、ここで、パッケージの裏側を貫いて第１の領域のウェブ状の構造（１３５）をエッチングすることによって、リード接点（１１３）とチップパッド（１１５）の両方を互いから容易に絶縁してそれぞれのアイランドを形成することができる。この時点において、ストリート部分（１３６）もまたバックエッチングされる。このバックエッチングは、モールド材料に達するまで続けられる。金属をバックエッチングするエッチング方法は、表側に用いたものと同じでなければならない。しかし裏側についてのエッチング時間は、表側から行った部分的なエッチングの程度次第で、表側について用いたものと異なっていてもよい。したがって、部分的にエッチングした（etch）リードフレームの初期の形成は、最終パッケージの自動化、品質、信頼性、および機能についての製造要件にかなうよう、カスタマイズする（custom tailored）ことができる。
最終段階として、図１１に示すように、リードフレーム同士の間のストリート部分（１３６）を覆う封止剤（１７０）が個片切断されて、２つの個々のパッケージが形成される。これは、ソースライシング（saw slicing）、ウォータージェットカット、レーザーカット、もしくはそれらの組合せ、またはプラスチックの切断に特に好適なその他の技法を含む、複数の方法で行われる。言い換えれば、貫通して切断する（cut through）さらなる金属はなく、したがって、プラスチックと金属とを合わせて切断することに関連する層間剥離およびその他の問題はない。このことは、パッケージを個片切断するのと同時にストリート間を橋渡ししている金属を切断しなければならない従来のパッケージと、比較しなければならない（to be compared）。金属とプラスチックとを同時に切断するときには、多くの場合、金属チップのうちのいくつかがラインおよび接点を短絡して、ソーのブレードに不所望かつ予測できない磨耗を生じさせてしまう可能性がある。図６ａに示すように、この方法はまた、リードフレームのマトリクスから多数のパッケージを製造するのにも適用することができる。
図１２ａに個片切断したＥＬＰの平面図を示す。図１２ａにおいて、接点（１２０）とチップ（１４０）とを、それぞれのアイランド上で互いから絶縁され、ワイヤボンディング接続されているワイヤ（１６０）によってのみ互いに接続して示す。図１２ｂは、元の金属ストリップ（１００）の一部と、予めめっきしてボンディング可能層（１１３）を形成している頂面と、予めめっきしてはんだ付け可能層（１２３）を形成している底面とを備える、パッケージの隅の、チップと接点のうちの１つとの間の拡大図を示す。図１２ｂにおいて、接点とチップの隅の両方に「リップ」を示す。
ここで、パッケージ下面の予めめっきした表面（１２０）は、いくつかの目的に用いることができる。第１に、チップパッド（１４０）の裏面（１２５）に外部から直接アクセスすることによって、冷却を行うさらなる熱経路が提供される。第２に、近チップサイズのパッケージ（ＣＳＰ）のフットプリント内に接点（１２３）があることによって、次の段階のパッケージングにおいて間隔が密のパッケージを搭載することができ、したがって、同じ面積での性能を向上させることができる。
本発明の別の態様は、モールド材料とそれが付着しているべき表面との間の層間剥離の可能性を小さくする手段を提供する。これは、チップパッドと接点区域との周りの縁をハーフエッチングして、図１２ｂにおいて数字（１０５）によって参照しているもの等の棚（ledge）すなわち「リップ」を形成することによって、行われる。また、図１２ｃに示す、形状が不規則な凹み（１０７）を形成して、モールド材料と接触する表面のかみ合う仕組みを高めることも可能である。さまざまなその他の凹みの拡大図もまた、図１３ａ〜図１３ｆに示し、このような高度化（enhancements）した表面の形成は、表側からの部分的なエッチングに容易に組み込むことができる。これは、モールド材料が表側から部分的に形成された表面のみを封入するので、裏側からのエッチングには必要とはならない。
図１４は、金属ストリップへの表側からのリードフレームの部分的エッチング（２００）で開始して、所望のチップパッドと周囲の接点とを形成するような方法での、同じ金属ストリップのバックパターンエッチング（back pattern etching）（２５０）で終了する、本発明の方法をまとめたものである。チップ取付け（２１０）、エポキシ硬化（２２０）、ワイヤボンディング（２３０）、および封止（２４０）という中間の各段階はすべて、機械的および熱的に安定したリードフレーム上で行われる。リード部が引き続き、金属フィルムにおける部分的にエッチングしたウェブのようなすなわちウェブ状の構造上の中間の凹んだ部分の第１の領域を通って（through）接続されているからである。また、パッケージのすべての構成要素が封止剤内に固定されて初めて、中間の凹んだ部分の第１の領域がバックパターンエッチング（２５０）によって除去され、周辺の接点とチップパッドとを互いから分離させて適切に絶縁する、ということに注意することも重要である。したがって、単一の近チップサイズのパッケージにする個片切断（２６０）中に、いかなる金属も貫通して切断する必要がない。
本発明の方法を用いて、電子パッケージ用のアレイタイプのリードフレーム等、幅広くさまざまなパッケージを形成することができる。アレイタイプのパッケージ（４００）の平面図を、図１５ａに示す標準のペリフェラルタイプのパッケージ（３００）の隣に、図１５ｂにおいて示す。数字（３０５）はチップ端子の周辺配置を参照するものであり、数字（４０５）は端子のアレイタイプの配置を参照し、直線状に構成されていても千鳥配置に構成されていてもよい。どちらのパッケージも、参照数字（３１０）、（４１０）で示すように（as）、開示した部分的なパターン形成の説明を用いて形成されている。アレイタイプのＥＬＰにおいて、インナーリード部（inner leads）（４４０）とアウターリード部（outer leads）（４４５）とを示す。どちらのパッケージも、モールド材料（３２０）または（４２０）内に封入されている。接点とチップとを絶縁するバックパターンエッチングを、（３３０）、（４３０）によって示す。数字（４５０）は、グランドリングフィーチャ（ground ring feature）を示し、これはモールドと同じ段階までエッチングされる。数字（４６０）は、ＥＬＰの底面図上のアレイタイプの入出力構成を示す。
図１６〜図２４ｂに示す第２の実施形態は、部分的にパターン形成したＶＦＱＦＰ−Ｎタイプのリードフレームを形成する方法を開示する。これは、ＦＣ電子パッケージの大量生産に特に適している。フリップチップに対応するよう製造されるリードフレームを、以後ＦＣＬと呼び、従来のリードフレームと区別する。これは、ＦＣＬが、以下で説明するように、より頑丈で自動化製造ラインにはるかに適合可能だからである。
ＦＣＬはまた、従来の汎用の貫いてパンチングした（punched through）ステンシル状のリードフレームとは対照的に、ウェブのような構造である。ウェブのようなＦＣＬの表側は、部分的にパターン形成したリード部を含む凹んだ区画（sections）を有し、裏側は堅く平らである。これにより、製造工程中に変形または歪曲なしに機能する機械的剛性が提供される。チップ取付けおよびパッケージの気密封止の完了後、裏側がエッチングされて、リード接点同士を互いから絶縁する。その後、結果として生じた封入したパッケージを、さらなる金属を切断する必要なく、個片切断する。したがって、ウェブのようなすなわちウェブ状の構造によってリード部がまとめられ、個片切断の一番最後の段階まで互いから完全に分離しないので、ＶＦＱＦＰ−Ｎパッケージに関する（with）もの等、はるかに精密な幾何学的形状を有するＦＣＬを、容易に製造することができる、ということが明白となろう。
既に開示した、第１の実施形態の部分的にパターン形成したリードフレームと同様に、第２の実施形態のＦＣＬもまた、金属シート、好ましくは図４に示す銅のフィルム、から形成され、表面と裏面の両方が予めめっきされているか、または、前述のように、このめっきは後の段階まで遅らせてもよい。（両方の実施形態の工程段階が類似しているので、第２の実施形態のものはダッシュをつけて示すということを除いては、参照数字は適宜同じままにしている、ということが注意される。両方の実施形態に用いる金属フィルムについて整合性を保つために、同じ参照数字（１００）を残している）。次に、予めめっきした表側（１１０'）をフォトリソグラフィによってパターン形成して、チップ収容区域（１１５'）、チップ収容区域を取り囲むリード部部分（１１３'）、およびその他の中間の区域（１１７'）を形成する。以下で開示する後の工程段階において、リード部の一端部がＦＣの端子に接続され、他端部が次の段階のパッケージングに接続される。ワイヤボンディング接続のチップに関するチップサイトと同様に、チップ収容区域と周囲のリード部とを備える区域は、チップサイトと呼ばれることもある。スプールに巻いた連続ロールの銅シート上に、複数のチップサイトを備える複数のリードフレームを形成して、１つまたは複数のチップサイトを備えるリードフレームの形成を容易に自動化することができる。図１６は、２つのチップサイトを示す。この２つのチップサイトは、対応する２つのリードフレームに形成され、それらが今度は、それらから形成される２つのパッケージの一部となる。
次に、図１６に示す２つのチップサイト用に示すパターンが、エッチングによる部分的なパターン形成によって金属フィルム（１００）に転写される。図１７に示す部分的なパターン形成は、１／２、１／４、または、もっと詳しく言えば、金属ストリップの厚さのいかなる割合までであってもよく、部分的なエッチングの量は、柔軟性、剛性、および熱的厚さ（すなわち熱伝導係数）を含む、製造性パラメータに影響を及ぼすさまざまな要因を考慮することによって決定してもよい。リード接点区域（１１３'）およびチップ区域（１１５'）の水平方向の寸法は、チップのサイズ、および、所与のパッケージにおけるまたは次の段階のパッケージングにおけるパッケージ同士の間の、段階間または段階内接続に用いることができるリード部を含む、所与のチップサイトについて所望される小型化の程度に基づいて決定してもよい。リードフレームの精密な特徴および寸法的安定性についての製造性の問題は、フィンガー状のリード部のウェブ状の構造のおかげで、重要性の度合いが小さくなっている、ということが特に注意される。
次にフリップチップ（ＦＣ）（１３０'）をひっくり返して、図１８に示すようにチップの表側の端子（１３５'）がリード部の一端部に載っているようにする。後の段階において、リード部の反対側の端部がカードやボード（board）等の次の段階のパッケージングへの接続用の電気接点に形成される。しかしまず、図１８に示すウェブのようなリードフレーム構造上に製造されたチップは、当該技術分野において行われるように、チップ接合炉に通される。リフローがＢＬＭによって制限されるようにはんだボールがリフローされ、このようにしてはんだ柱（pillars）を形成する。本発明に従って形成されるリードフレームは、平らな表面上にしっかりと取り付けられ固定される、硬い連続的な裏側を有しているので、リード部のウェブのような構造は、チップ接合炉内でひらひら動いたりはね返ったりすることはなく、それによって、非常に良好なチップ接合をもたらす。したがって、開示する方法は、最終製品の信頼性、すなわちＶＦＱＦＰ−Ｎタイプのパッケージの信頼性を向上させる。
図１９に示すように、チップの接合後に、元の金属フィルムの表側の部分的にパターン形成したリード部とともにチップが続いてモールド材料内に、例えば樹脂によって、気密封入される。平らな表面上にしっかりと固定された、金属ストリップ（１００）のエッチングされていない堅く平らな裏側を除いて、リード部（１１３'）、はんだボール（１３５'）周辺、チップの下、および凹んだチップの収容区域（１１５'）の垂直壁、のすべての露出した表面、ならびに凹んだ区域（１１７'）の垂直壁のすべての露出した表面を含む、すべての露出した表面の周辺に、封止剤（１４０'）が形成される。結果として得られるモールド形成パッケージが持ち上げられると、凹凸のない裏側にこれからさらなる処理を行うことができる。本実施形態においてもまた、パッケージの下面のフットプリントへのモールドのフラッシングという、通例遭遇する問題がなくなる。
ここで、工程の最初に表側から部分的にエッチングしたパターンに整列した、パッケージの裏側を貫くパターン形成によって、リード部（１１３'）同士を互いから容易に絶縁することができる。このバックエッチングは、モールド材料に達するまで行われる。これを図２０に示す。図２０において、リードフレームのウェブのような部分、すなわち区域（１１１'）、（１１９'）が除去されて、チップ区域（１１５'）同士を互いから、およびリード部（１１３'）同士を互いから切断する。金属をバックパターン形成するバックパターン形成のエッチングの処方（方法、recipe）は、表側からの部分的なエッチングに用いた処方と同じであることが好ましい。しかし裏側からのエッチング時間は、表側から行った部分的なエッチングの程度次第で、表側について用いたものと異なっていてもよい。したがって、部分的にエッチングしたリードフレームの初期の形成は、最終パッケージの自動化、品質、信頼性、および機能についての製造用件にかなうよう、カスタマイズすることができる。
最終段階として、図２１に示すように、本発明を説明する目的のために封入したチップサイトを２つ有する図２０のパッケージが、次に、単一の近チップサイズのパッケージ（ＣＳＰ）に個片切断される。これらの近チップサイズのパッケージは、むしろ（more of）ＶＦＱＦＰ−Ｎタイプのパッケージである。図２２ａに個片切断した部分的にパターン形成したリードフレームパッケージの平面図を示す。図２２ａにおいて、リード部（１１３'）同士を互いから絶縁し、チップ（１３０'）の下面のはんだボール（１３５'）に接続して示す。図２２ｂは、パッケージの隅の、チップとカードまたはボード（１５０'）上に設けてもよい外部接点（１４５'）に接続されたリード部のうちの１つとの間の拡大図を示す。同図に示すように、予めめっきした表面（１２０'）は、次の段階の接点に接合されるよう既に準備されている。また、リード部（１１３'）の下面（１１４'）は周囲環境にさらされており、したがって冷却を強化する。
前に開示したものと同じ技法を用いて、すなわち、ウェブ状のリードフレームの凹んだ区域（１１５'）、（１１７'）の垂直壁上に図１３ａ〜図１３ｆの形状が不規則な凹みを組み込むことによって、ＦＣＬの表面からの層間剥離を防止してもよい。このような高度化した表面の形成は、表側からの部分的なエッチングに容易に組み込むことができる。これは、表側から部分的に形成された表面のみを封入するので、裏側からのエッチングには必要とはならない。
図２３は、金属ストリップへの表側からのリードフレームの部分的なパターン形成（２００'）で開始して、所望のチップ収容区域と周囲のリード部とを形成するような方法での、同じ金属ストリップのバックパターン形成（２４０'）で終了する、本実施形態の方法をまとめたものである。ＦＣ配置（２１０'）、ＦＣチップ接合（２２０'）、および封止（２３０'）という中間の各段階はすべて、機械的におよび熱的に安定したＦＣＬ上で行われる。リード部が引き続き、金属フィルムにおける部分的にエッチングしたウェブのような構造を通って接続されているからである。また、パッケージのすべての構成要素が封止剤内に固定されて始めて、バックパターンエッチング（２４０'）によってリード部のウェブ部分が選択的に除去され、リード部同士を互いから分離させて適切に絶縁する、ということに注意することも重要である。したがって、単一の近チップサイズのパッケージにする個片切断（２５０'）中に、いかなる金属も貫通して切断する必要がない。
本発明の方法を用いて、本明細書において周辺の１組のはんだバンプとともに開示した方法と同様の、チップをひっくり返した状態で、ある区域のアレイ（area array）のはんだバンプを、リードフレームへと同時にチップに接合することができる、アレイタイプの部分的にパターン形成したリードフレーム等、幅広くさまざまなパッケージを形成することができる。また、部分的にパターン形成したリードフレームのアレイ自体も同時に形成することができ、次に同時にＦＣに接合することもでき、その後にアレイを個片切断して多数の別個のＶＦＱＦＰ−Ｎタイプのパッケージにすることができる。また、結果として得られるＣＳＰにはそれぞれ、次の段階のパッケージングへのアレイタイプの接合用に、パッケージの下にはんだバンプ、パッド、またはその他の電気接続を設けて、ボールグリッドアレイを有するエッチングによって形成したリードフレームパッケージ、または図２４ａおよび図２４ｂに示すＥＬＧＡタイプのパッケージを形成してもよい。図２４ａにおいて、チップパッド（１３５'）がリード部（１４５'）の上に形成される断面図を示す。バックパターン形成の次に、リード部（１４５'）同士が互いから絶縁されて次の段階のパッケージングに接合される。（１４５'）の露出した底面は、浸漬スズめっきまたは無電解ニッケルめっきによって、いかなる数のはんだ付け可能材料でフラッシュめっきすることもできる。電気接続（１４５'）用のアレイパターンを有するＥＬＧＡパッケージの底面（１１１'）を図２４ｂに示す。
ＥＬＰ、ＥＬＰＦ、またはＥＬＧＡのパッケージのうちのいずれか１つを形成する部分的なエッチング方法は、さまざまな製造段階中に堅固さを提供するので、その他の形の電子パッケージもまた可能である。そのような形の１つは、本発明のリードフレームパッケージの、次の段階のパッケージングへのワイヤボンディングを備える。超音波ボンディング技法は、リード部自体が脆弱なので、堅いベースに取り付けて安定性および強度を与えない限り、従来のリードフレーム上に用いることができない。これとは対照的に、部分的にエッチングしたリードフレームは、ウェブ状の構造によって安定している。部分的にパターン形成したリードフレームのエッチングされていない予めめっきした底面（１２０'）は、堅いボンディング区域すなわちポスト（posts）を提供し、アルミニウムのワイヤのウェッジボンディング用の超音波エネルギーをＥＬＰまたはＥＬＰＦのブロックまたはストリップ上に効果的に加える。したがって本発明の別の態様によれば、図２５ａに示すように、部分的にエッチングしたリードフレームのブロックまたはストリップの底面に、超音波を用いてアルミニウムのワイヤ（１２１）が取り付けられる。ワイヤの直径は約０．００１インチ〜０．０２０インチに及び、後者の直径は、ワイヤではなくリボンを表す。次にストリップを封入し、バックパターン形成し、個片切断して、個々の近ＣＳＰを形成する。超音波ボンディングが望ましいが、それは、超音波ボンディングでは、ボールグリッドアレイタイプのパッケージが受けるボールボンディング温度にさらすことが回避され、したがって信頼性が向上したからである。図２５ｂに示すように、銅線のボールボンディングもまた適用してもよい。図２５ａおよび図２５ｂに示すＣＳＰは、ＥＬＰとＥＬＰＦのうちのいずれか一方であってもよい、ということが理解されよう。
本発明は、電子パッケージの製造工程における複数のさらなる利点を促進する。例えば、バックエッチングの後で個片切断の前には、パッケージは依然としてブロック内に配置されているが、パッケージのブロックは生来的にストリップテストの準備ができる。これは、パッケージを個々のユニットとして取り扱うことと比較して、著しい利点を提供する。パッケージがブロック内に配置されている間にストリップテストを行うことによって、このテストの信頼性が向上する。
本発明によって、製造業者は、所与のパッケージの入出力容量を増大させる２行または３行の千鳥配置のリード部を有するパッケージを製造することもできる。リードフレームの平らで連続的な底面によって、自在組立機器を用いることができるようになり、この自在組立機器は、それぞれの用途向けに再装備を行うことが不要であり、自動化に対して完全に順応性がある。例えば、２×２〜１２×１２のパッケージブロックの処理では、いかなる機械的変更も不要である。さらに本発明は、それぞれの支持部について「隔離（stand off）」（例えば、支持部の表面におけるモールド成形した本体の底部の間が２ミル）を有するパッケージの構成を容易に促進する。この隔離は、ボード等次の段階のパッケージングにチップパッケージを接続するときにさらなる利点を提供する。
特定の実施形態を参照して本発明を詳細に示し説明したが、当業者であれば、本発明の精神および範囲から逸脱することなく、形式および詳細においてさまざまな変更を行ってもよいということを理解しよう。
従来技術によるリード部とチップパッド区域とを有する従来のリードフレームの図である。 従来技術による、チップパッドへのチップの取付けおよびリード部へのチップ上の端子のワイヤボンディングを示す、図１ａの従来のリードフレームの図である。 従来技術による、リード部による次の段階のパッケージングへの接続を示す、ワイヤボンディング接続のおよびリード部付きの（リード部を有する）近チップスケールパッケージ（ＣＳＰ）の断面図である。 従来技術による、はんだバンプまたははんだボールによる次の段階のパッケージングへの接続を示す、ワイヤボンディング接続のおよびリードレスの（リード部のない）近ＣＳＰの断面図である。 従来技術による、リード部による次の段階のパッケージングへの接続を示す、フリップチップおよびリード部付き近ＣＳＰの断面図である。 従来技術による、はんだボールによる次の段階のパッケージングへの接続を示す、フリップチップおよびリードレスの近ＣＳＰの断面図である。 従来技術による、リードフレームのリード部への、バックボンディング接続のチップのワイヤボンディングされた接続を示す、ステンシル状のリードフレームの平面図である。 従来技術による、はんだリフロー工程によるリードフレームのリード部へのフリップ（flipped）チップの接続を示す、ステンシル状のリードフレームの平面図である。 本発明による、厚さが均一で両側がボンディング可能材料で予めめっきした金属フィルムの断面図である。 本発明による、頂面上の予めのめっきのみが、それぞれチップパッドとそれぞれのチップパッドを取り囲むリード接点とを含む２つのチップサイト（sites）に対応してパターン形成された、図４の金属フィルムの断面図である。 本発明による、部分的にパターン形成した、図４のめっきした金属フィルムの断面図である。 本発明による、部分的にパターン形成したリードフレームのマトリクスを示す平面図である。 図６ａに示すマトリクスにおけるリードフレームを徐々に拡大した平面図を示す。 図６ａに示すマトリクスにおけるリードフレームを徐々に拡大した平面図を示す。 本発明による、２つのチップサイトのそれぞれの上でチップパッドにチップが取り付けられた、図６の部分的にパターン形成した金属フィルムの断面図である。 本発明による、エポキシまたははんだを備える取付け（attachment）を示す、チップとチップパッドとの間の接合部の拡大図である。 本発明による、それぞれのチップサイト上に形成されたリードフレームのリード部部分にそれぞれのチップ上の端子がワイヤボンディング接続されている、図７ａまたは図７ｂのチップを取り付けた金属フィルムの断面図である。 本発明による、チップとワイヤボンドとを含む金属フィルムの頂面が封止剤内に気密封止されている、図８のワイヤボンディング接続のリードフレームの断面図である。 本発明による、裏側からエッチングしてフィルムにおけるそれぞれのリードフレームの第１の領域とストリート領域とを除去した、図９の気密封止したパッケージの断面図である。 本発明に従ってストリート領域において封止剤を個片切断して２つの別個のパッケージを形成した、２つのほぼチップサイズの部分的にパターン形成したパッケージの断面図である。 本発明による、チップ、接点、およびチップ端子をリード接点に接続しているワイヤを示す、図１１の個片切断したパッケージのうちの１つの平面図、および、ワイヤボンドとの接点のうちの１つの拡大断面図である。 本発明による、固定（anchoring）を行い層間剥離を防止するためにモールド材料に接触する垂直面上に「リップ」を用いることを示す、チップパッドと接点のうちの１つとの間の区域の断面図である。 本発明による、固定を行い層間剥離を防止するためにモールド材料に接触する垂直面上に異なる形状の凹みを用いることを示す、チップパッドと接点のうちの１つとの間の区域の断面図である。 本発明による、図１２ｂおよび図１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による、図１２ｂおよび１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による、図１２ｂおよび１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による、図１２ｂおよび１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による、図１２ｂおよび１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による、図１２ｂおよび１２ｃに示す垂直面上のモールド材料に固定手段を提供するのに用いることができるさまざまな凹みの図である。 本発明による部分的にパターン形成したパッケージを形成するさまざまな工程段階をまとめたフローチャートである。 本発明による周辺Ｉ／Ｏ構成を有するパッケージの平面図、側面図、および底面図を示す図である。 本発明によるＩ／Ｏパッドのアレイ構成を有するパッケージの平面図、側面図、および底面図を示す図である。 本発明による、頂面上の予めのめっきのみが、それぞれチップ収容区域とそれぞれのチップ収容区域を取り囲むリード部とを含む２つのフリップチップサイトに対応してパターン形成された、図４の金属フィルムの断面図である。 本発明による、部分的にパターン形成してウェブのようなリードフレーム（すなわち、ウェブ状の構造）を形成した、図１６のめっきした金属フィルムの断面図である。 本発明による、フリップチップ（ＦＣ）接合を示すチップを接合したリードフレーム（ＦＣＬ）の断面図である。 本発明による、チップを含む金属フィルムの頂面が封止剤内に気密封止されている、図１８のＦＣＬの断面図である。 本発明による、裏側からエッチングして個々のリード部同士の間および凹んだチップ収容区域同士の間のウェブ状の部分を選択的に除去した、図１９の気密封止したパッケージの断面図である。 本発明による、図２０のパッケージから個片切断した、２つのほぼチップサイズの部分的にパターン形成したパッケージの断面図である。 本発明による、チップとチップ端子をリード部の端部に接続するリード部とを示し、リード部は次の段階のパッケージングに接続されている、図２１の個片切断したパッケージのうちの１つの平面図である。 本発明による、リード部の２つの端部接続を示す、フリップチップと次の段階のパッケージングへの接続部との間の区域の拡大断面図である。 本発明による、フリップチップを支持する部分的にパターン形成したパッケージを形成するさまざまな工程段階をまとめたフローチャートである。 本発明による、個片切断し次に次の段階のパッケージングに接続するためのボールグリッドアレイコネクタを設けて、ＥＬＧＡタイプのパッケージを形成する、２つのほぼチップサイズの部分的にパターン形成したパッケージの断面図を示す。 本発明による、個片切断し次に次の段階のパッケージングに接続するためのボールグリッドアレイコネクタを設けて、ＥＬＧＡタイプのパッケージを形成する、２つのほぼチップサイズの部分的にパターン形成したパッケージの底面図を示す。 本発明による、図２４ａおよび図２４ｂのパッケージがアルミニウムのワイヤで超音波を用いてボンディング接続されている、本発明の別の実施形態を示す。 本発明による、図２４ａおよび図２４ｂのパッケージが銅線ボールボンディング技法で超音波を用いてボンディング接続されている、本発明の別の実施形態を示す。

Claims (13)

  1. 超音波ボンディング接続のワイヤを有する電子パッケージの形成方法であって、
    部分的にエッチングしたリードフレームのブロックを形成する段階であって、ウェブ状の部分を備えストリート部分によって互いに分離された前記リードフレームは均一な面を有する、ブロックを形成する段階と、
    対応するリードフレーム上のチップパッド区域にチップを取り付ける段階と、
    それぞれの前記ＩＣチップの端子と、前記対応するリードフレームの電気リード部部分との間に、電気接続を形成する段階と、
    前記リードフレームの前記底面に、超音波を用いてワイヤをボンディングする段階と、
    前記リードフレームと該リードフレーム同士を分離する前記ストリート部分とを覆って封止剤材料を塗布することによって、前記リードフレームを封入する段階と、
    前記底面のバックパターン形成を行う段階であって、それによって、前記ウェブ状の部分および前記ストリート部分を除去し、バックパターン形成を行う段階と、
    前記ストリート部分の上に配設された前記封止剤材料を個片切断する段階であって、それによって、前記底面上にワイヤを有する個々のチップスケールパッケージを形成し、個片切断する段階と
    を含む方法。
  2. 前記リードフレームは銅または銅合金でできたフィルムを備える、請求項１に記載の方法。
  3. 前記リードフレームは打ち抜き加工または圧印加工によって形成される、請求項１に記載の方法。
  4. 銅でできた前記フィルムは、厚さが０．０５ｍｍ以上である、請求項２に記載の方法。
  5. 前記ＩＣチップは半導体デバイスを備える、請求項１に記載の方法。
  6. 前記ＩＣチップを取り付ける段階は、エポキシ樹脂を用いて前記ＩＣチップを前記チップパッド区域にバンクボンディング接続することによって行われる、請求項１に記載の方法。
  7. 前記ＩＣチップを取り付ける段階は、はんだペーストを用いて前記ＩＣチップを前記チップパッド区域にバックボンディング接続することによって行われる、請求項１に記載の方法。
  8. 前記電気接続を形成する段階はワイヤボンディング技法を用いて行われる、請求項１に記載の方法。
  9. 前記電気接続を形成する段階は、前記ＩＣチップ上の前記端子を、前記チップパッド区域へと延びる前記電気リード部の端部に接続することによって行われる、請求項１に記載の方法。
  10. 前記超音波ボンディング接続のワイヤはアルミニウムのワイヤを含む、請求項１に記載の方法。
  11. 前記封止剤材料は樹脂である、請求項１に記載の方法。
  12. 前記バックパターン形成はエッチングによって行われる、請求項１に記載の方法。
  13. 前記個片切断する段階は、前記封止剤をスライスすることによって行われる、請求項１に記載の方法。
JP2008027536A 2002-04-29 2008-02-07 電子パッケージの形成方法 Abandoned JP2008160148A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/134,882 US6812552B2 (en) 2002-04-29 2002-04-29 Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US10/342,732 US6777265B2 (en) 2002-04-29 2003-01-15 Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004510023A Division JP2005531137A (ja) 2002-04-29 2003-04-28 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法

Publications (1)

Publication Number Publication Date
JP2008160148A true JP2008160148A (ja) 2008-07-10

Family

ID=29249326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027536A Abandoned JP2008160148A (ja) 2002-04-29 2008-02-07 電子パッケージの形成方法

Country Status (2)

Country Link
US (3) US6812552B2 (ja)
JP (1) JP2008160148A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001874B1 (ko) * 2008-10-21 2010-12-17 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP2011258870A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
KR20120085761A (ko) * 2009-09-02 2012-08-01 카이씬, 인코포레이티드 Ｉｃ 패키지 및 이의 제조방법
JP2012209347A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
KR101764024B1 (ko) * 2014-12-19 2017-08-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 웨이퍼 구조물 및 웨이퍼 다이싱 방법

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP4349541B2 (ja) * 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3666594B2 (ja) * 2002-10-17 2005-06-29 ローム株式会社 パッケージ型電子部品におけるリード端子の切断方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
US6894376B1 (en) * 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
EP1652227A2 (en) * 2003-06-25 2006-05-03 Advanced Interconnect Technologies Limited Lead frame routed chip pads for semiconductor packages
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
KR20060058111A (ko) 2003-08-14 2006-05-29 어드밴스드 인터커넥트 테크놀로지스 리미티드 반도체 장치 패키지 및 이를 제조하는 방법
WO2005022591A2 (en) * 2003-08-26 2005-03-10 Advanced Interconnect Technologies Limited Reversible leadless package and methods of making and using same
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
US7033517B1 (en) * 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US7060535B1 (en) 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
US7095096B1 (en) * 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
TWI249214B (en) * 2004-11-12 2006-02-11 Advanced Semiconductor Eng Assembly process
US7241678B2 (en) * 2005-01-06 2007-07-10 United Microelectronics Corp. Integrated die bumping process
US20060170081A1 (en) * 2005-02-03 2006-08-03 Gerber Mark A Method and apparatus for packaging an electronic chip
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7498665B2 (en) * 2005-05-05 2009-03-03 Stats Chippac Ltd. Integrated circuit leadless package system
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
US7777313B2 (en) * 2005-06-07 2010-08-17 Analog Devices, Inc. Electronic package structures and methods
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7250685B2 (en) * 2005-08-09 2007-07-31 Stats Chippac Ltd. Etched leadframe flipchip package system
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
JP4086202B2 (ja) * 2005-10-25 2008-05-14 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7507603B1 (en) * 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP4379413B2 (ja) * 2005-12-06 2009-12-09 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
US7981702B2 (en) 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof
US7936055B2 (en) * 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7638863B2 (en) * 2006-08-31 2009-12-29 Semiconductor Components Industries, Llc Semiconductor package and method therefor
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
US8125077B2 (en) 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US20080079124A1 (en) * 2006-10-03 2008-04-03 Chris Edward Haga Interdigitated leadfingers
EP2084744A2 (en) 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US7622793B2 (en) * 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
US7834435B2 (en) * 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US8124461B2 (en) * 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
US8178982B2 (en) 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
WO2009036604A1 (en) * 2007-09-20 2009-03-26 Asat Limited Etching isolation of lpcc/qfn strip
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
MY146344A (en) * 2007-10-23 2012-08-15 Semiconductor Components Ind Method of manufacturing a semiconductor component with a low cost leadframe using a non-metallic base structure
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US8063474B2 (en) 2008-02-06 2011-11-22 Fairchild Semiconductor Corporation Embedded die package on package (POP) with pre-molded leadframe
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8110447B2 (en) * 2008-03-21 2012-02-07 Fairchild Semiconductor Corporation Method of making and designing lead frames for semiconductor packages
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US9177898B2 (en) * 2008-06-25 2015-11-03 Stats Chippac Ltd. Integrated circuit package system with locking terminal
US7944043B1 (en) 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US8022516B2 (en) * 2008-08-13 2011-09-20 Atmel Corporation Metal leadframe package with secure feature
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US7888781B2 (en) 2008-08-27 2011-02-15 Fairchild Semiconductor Corporation Micro-layered lead frame semiconductor packages
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US8008784B2 (en) * 2008-10-02 2011-08-30 Advanced Semiconductor Engineering, Inc. Package including a lead frame, a chip and a sealant
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
CN102395981B (zh) 2009-04-03 2014-12-03 凯信公司 Ic封装的引线框架和制造方法
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8133763B2 (en) * 2009-05-22 2012-03-13 Texas Instruments Incorporated Method for semiconductor leadframes in low volume and rapid turnaround
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8502357B2 (en) * 2009-10-01 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with shaped lead and method of manufacture thereof
US8586414B2 (en) * 2010-12-14 2013-11-19 Alpha & Omega Semiconductor, Inc. Top exposed package and assembly method
US8664043B2 (en) 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8415205B2 (en) * 2010-01-12 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead interlocking mechanisms and method of manufacture thereof
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US20110269269A1 (en) * 2010-05-03 2011-11-03 National Semiconductor Corporation Laser ablation alternative to low cost leadframe process
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US20130237055A1 (en) * 2010-06-11 2013-09-12 Imec Method of redistributing functional element
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
TWI420630B (zh) 2010-09-14 2013-12-21 Advanced Semiconductor Eng 半導體封裝結構與半導體封裝製程
US8669649B2 (en) 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
TWI419290B (zh) 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US8193037B1 (en) 2010-12-06 2012-06-05 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8723324B2 (en) 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8569110B2 (en) * 2010-12-09 2013-10-29 Qpl Limited Pre-bonded substrate for integrated circuit package and method of making the same
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US8884169B2 (en) 2012-07-02 2014-11-11 Delphi Technologies, Inc. Circuit assembly
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
US8877555B2 (en) * 2012-11-16 2014-11-04 Alpha & Omega Semiconductor, Inc. Flip-chip semiconductor chip packing method
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
CN103400776B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先蚀后封三维系统级芯片倒装封装结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103400778B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先蚀后封无源器件三维系统级金属线路板结构及工艺方法
CN103400777B (zh) * 2013-08-06 2016-04-27 江苏长电科技股份有限公司 先蚀后封芯片正装凸点三维系统级金属线路板及工艺方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN104750587B (zh) * 2013-12-31 2017-12-29 中芯国际集成电路制造(上海)有限公司 封装结构的交互作用的测试方法和测试装置
US9449876B2 (en) * 2014-01-17 2016-09-20 Infineon Technologies Ag Singulation of semiconductor dies with contact metallization by electrical discharge machining
US9331003B1 (en) 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US9966326B2 (en) 2015-03-16 2018-05-08 Unisem (M) Berhad Lead frames with wettable flanks
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) * 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP2018177301A (ja) * 2017-04-13 2018-11-15 株式会社吉野工業所 把手付きボトル
CN107123602B (zh) * 2017-06-12 2019-06-21 江阴长电先进封装有限公司 一种指纹识别芯片的封装结构及其制造方法
US10529672B2 (en) * 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10903148B2 (en) * 2018-04-10 2021-01-26 Microchip Technology Incorporated High performance multi-component electronics power module
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
JP7147501B2 (ja) * 2018-11-19 2022-10-05 ローム株式会社 半導体装置の製造方法
JP7353794B2 (ja) * 2019-05-13 2023-10-02 ローム株式会社 半導体装置、その製造方法、及びモジュール
US11791247B2 (en) * 2020-09-30 2023-10-17 Semiconductor Components Industries, Llc Concealed gate terminal semiconductor packages and related methods
CN112382616A (zh) * 2020-11-11 2021-02-19 合肥圣达电子科技实业有限公司 一种电子封装外壳及其制备方法
CN112530895A (zh) * 2020-12-22 2021-03-19 宁波康强电子股份有限公司 用于封装的引线框架、半导体封装结构及封装方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925789A (en) * 1971-12-16 1975-12-09 Casio Computer Co Ltd Ink jet recording apparatus
US4038488A (en) * 1975-05-12 1977-07-26 Cambridge Memories, Inc. Multilayer ceramic multi-chip, dual in-line packaging assembly
JPS51137506A (en) * 1975-05-22 1976-11-27 Konishiroku Photo Ind Composition of ink for ink jet recording
US4142905A (en) * 1977-09-09 1979-03-06 Burroughs Corporation Waterless ink for non-impact jet printers
US4368168A (en) 1978-07-17 1983-01-11 Dusan Slepcevic Method for encapsulating electrical components
US4207577A (en) * 1978-09-13 1980-06-10 Whittaker Corporation Opaque jet inks
US4255196A (en) * 1979-02-23 1981-03-10 Rohm And Haas Company Lithographic ink of reduced volatile solvent content for reducing atmospheric pollution
US4266232A (en) * 1979-06-29 1981-05-05 International Business Machines Corporation Voltage modulated drop-on-demand ink jet method and apparatus
US4290072A (en) * 1980-01-28 1981-09-15 American Can Company Opaque jet ink printing method and composition
US4459601A (en) * 1981-01-30 1984-07-10 Exxon Research And Engineering Co. Ink jet method and apparatus
US4401470A (en) * 1981-03-30 1983-08-30 Mobil Oil Corporation Intaglio printing ink and method of employing the same
US4646106A (en) * 1982-01-04 1987-02-24 Exxon Printing Systems, Inc. Method of operating an ink jet
US4540997A (en) * 1984-03-26 1985-09-10 Tektronix, Inc. Method and apparatus for avoiding the drying of ink in the ink jets of ink jet printers
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5923538A (en) 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
JPH08222681A (ja) 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
KR0183645B1 (ko) 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP2811170B2 (ja) 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
CN1122304C (zh) 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JPH11186294A (ja) 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JPH11195742A (ja) 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3436159B2 (ja) 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP2000188309A (ja) 1998-12-22 2000-07-04 Hitachi Cable Ltd スティフナ及びスティフナ付きｔａｂテープ
US6355199B1 (en) * 1999-02-12 2002-03-12 St. Assembly Test Services Pte Ltd Method of molding flexible circuit with molded stiffener
KR100618541B1 (ko) 1999-07-06 2006-08-31 삼성전자주식회사 다층 반도체 칩 패키지 제작 방법
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
JP2001068586A (ja) 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3371867B2 (ja) * 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
US6316727B1 (en) 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package
JP3460646B2 (ja) 1999-10-29 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
TW507482B (en) 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
TW506236B (en) 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
KR100347706B1 (ko) 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP3639514B2 (ja) 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP3600131B2 (ja) 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
US6545364B2 (en) 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6762118B2 (en) 2000-10-10 2004-07-13 Walsin Advanced Electronics Ltd. Package having array of metal pegs linked by printed circuit lines
US6576539B1 (en) * 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
TW464053U (en) 2000-12-29 2001-11-11 Chipmos Technologies Inc Tape bearing encapsulation structure
US6906423B1 (en) 2001-06-05 2005-06-14 Kabushiki Kaisha Toshiba Mask used for exposing a porous substrate
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
KR100789348B1 (ko) 2002-04-29 2007-12-28 유니셈 (모리셔스) 홀딩스 리미티드 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
US6777265B2 (en) 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6936929B1 (en) 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
EP2084744A2 (en) 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001874B1 (ko) * 2008-10-21 2010-12-17 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20120085761A (ko) * 2009-09-02 2012-08-01 카이씬, 인코포레이티드 Ｉｃ 패키지 및 이의 제조방법
KR101668141B1 (ko) 2009-09-02 2016-10-20 카이씬, 인코포레이티드 Ｉｃ 패키지 및 이의 제조방법
JP2011258870A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012209347A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
KR101764024B1 (ko) * 2014-12-19 2017-08-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 웨이퍼 구조물 및 웨이퍼 다이싱 방법
US9748187B2 (en) 2014-12-19 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and method for wafer dicing
US10014269B2 (en) 2014-12-19 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for wafer dicing

Also Published As

Publication number Publication date
US20050263864A1 (en) 2005-12-01
US7622332B2 (en) 2009-11-24
US20030203539A1 (en) 2003-10-30
US6812552B2 (en) 2004-11-02
US20050006737A1 (en) 2005-01-13
US7129116B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
JP2008160148A (ja) 電子パッケージの形成方法
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3420057B2 (ja) 樹脂封止型半導体装置
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2005104211A2 (en) Land grid array packaged device and method of forming same
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP2006269719A (ja) 電子装置
TWI283048B (en) New package system for discrete devices
JP2005311099A (ja) 半導体装置及びその製造方法
US11935818B2 (en) Method of producing electronic components, corresponding electronic component
JP4206410B2 (ja) 半導体装置の製造方法
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPS58143539A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090409