JPH11186294A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH11186294A
JPH11186294A JP10132787A JP13278798A JPH11186294A JP H11186294 A JPH11186294 A JP H11186294A JP 10132787 A JP10132787 A JP 10132787A JP 13278798 A JP13278798 A JP 13278798A JP H11186294 A JPH11186294 A JP H11186294A
Authority
JP
Japan
Prior art keywords
hole
ventilation
plating
solder resist
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10132787A
Other languages
English (en)
Inventor
Hiroshi Takamichi
博 高道
Yoshikazu Nakada
好和 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10132787A priority Critical patent/JPH11186294A/ja
Priority to US09/168,960 priority patent/US6054755A/en
Publication of JPH11186294A publication Critical patent/JPH11186294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージ内部で発生する蒸気の圧力による
ポップコーン現象やデラミネーションを防止する。 【解決手段】 プラスチック基板２１のダイボンディン
グ領域に、上下方向に貫通する複数の通気貫通孔２４を
打ち抜き形成し、通気貫通孔２４の上端開口をソルダレ
ジスト膜２５ａで覆う。このソルダレジスト膜２５ａの
上から、半導体チップ２６をＡｇペースト等の接着剤２
７でダイボンディングして、半導体チップ２６とプラス
チック基板２１上面との間をボンディングワイヤ２８で
接続し、その上から、封止樹脂２９をトランスファー成
形する。この構造では、ダイボンディング工程で、接着
剤２７が通気貫通孔２４内に入り込むことがソルダレジ
スト膜２５ａで防止されると共に、ソルダレジスト膜２
５ａの通気性を利用して、パッケージ内部で発生した蒸
気が通気貫通孔２４から外部に排出される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プラスチック基板
上に半導体チップをダイボンディングして封止樹脂で封
止して成る半導体パッケージ及びその製造方法に関する
ものである。
【０００２】
【従来の技術】近年の半導体パッケージに対する高密度
化、高速化、多ピン化の要求を満たすために、プラスチ
ックＢＧＡ（Ball Grid Array ）パッケージの需要が急
増している。このプラスチックＢＧＡパッケージは、例
えば図２に示すように、プラスチック基板１１の上面に
半導体チップ１２をＡｇペースト等の接着剤１３により
ダイボンディングして封止樹脂１４で封止すると共に、
プラスチック基板１１の下面に、接続電極として多数の
半田ボール１５を接合した構成となっている。
【０００３】このプラスチックＢＧＡパッケージは、回
路基板に実装する際に、リフロー半田付け法により半田
ボール１５が回路基板のパッドに接合される。このリフ
ロー半田付け工程で、プラスチックＢＧＡパッケージ全
体がリフロー炉で加熱されるため、パッケージ内部の水
分が蒸発してその蒸気圧が高くなることで、プラスチッ
ク基板１１のチップ搭載部分が下方に膨れる“ポップコ
ーン現象”が発生したり、封止樹脂１４とプラスチック
基板１１との接合面やチップ接合面が剥離する“デラミ
ネーション”が発生することがある。
【０００４】この対策として、特表平７−５００９４７
号公報に示すように、プラスチック基板のダイボンディ
ング領域に、上下方向に貫通する通気貫通孔を形成し、
リフロー半田付け工程で、パッケージ内部で発生した蒸
気を通気貫通孔を通して外部に排出させるようにしてい
る。
【０００５】しかしながら、この構成では、半導体チッ
プをプラスチック基板にＡｇペースト等の接着剤でダイ
ボンディングする際に、通気貫通孔から接着剤が流れ出
てしまうという欠点がある。
【０００６】この対策として、特開平７−５００９４７
号公報に示すように、プラスチック基板に形成した通気
貫通孔を、基板の下面で封止キャップにより封止するこ
とが提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記公
報のように、通気貫通孔を、基板の下面で封止キャップ
により封止する構成では、ダイボンディング工程で、接
着剤が通気貫通孔の上端開口から通気貫通孔内に入り込
んでしまう。このため、通気貫通孔が接着剤で詰まって
しまい、リフロー加熱時にパッケージ内部で発生した蒸
気が通気貫通孔を通過することが妨げられて、ポップコ
ーン現象やデラミネーションを防ぐ効果が減殺されてし
まう。
【０００８】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、パッケージ内部で発
生する蒸気を確実に外部に排出することができて、ポッ
プコーン現象やデラミネーションを防止することがで
き、耐湿信頼性を向上できる半導体パッケージ及びその
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、プラスチック基板のダイボンディング領
域に、上下方向に貫通する通気貫通孔を形成すると共
に、該通気貫通孔のダイボンディング面側（上端側）の
開口をソルダレジスト膜で覆い、その上から半導体チッ
プをダイボンディングするものである（請求項１，
３）。この場合、プラスチック基板に形成した通気貫通
孔のダイボンディング面側の開口がソルダレジスト膜で
覆われているため、ダイボンディング工程で、接着剤が
通気貫通孔内に入り込むことがソルダレジスト膜で防止
され、通気貫通孔の通気性が確保される。更に、ソルダ
レジスト膜は通気性があるため、リフロー加熱時等にパ
ッケージ内部で発生した蒸気は、ソルダレジスト膜を透
過して通気貫通孔から外部に排出される。これにより、
パッケージ内部の蒸気圧の上昇が抑制され、ポップコー
ン現象やデラミネーションが防がれる。
【００１０】ところで、通気貫通孔のダイボンディング
面側の開口を覆うソルダレジスト膜は、液状のソルダレ
ジストの塗布、印刷又はドライフィルム（感光性フィル
ム）の貼着のいずれかで形成できるが、液状のソルダレ
ジストの塗布や印刷によってソルダレジスト膜を形成す
る場合には、通気貫通孔内にソルダレジストが入り込
む。
【００１１】この場合でも、請求項２のように、通気貫
通孔内に、その下端開口から前記プラスチック基板の厚
みの１／３以上の空洞を確保すれば良い。つまり、通気
貫通孔内のソルダレジストの存在範囲がプラスチック基
板の厚みの２／３以下であれば、通気貫通孔におけるソ
ルダレジスト膜の通気性が確保され、パッケージ内部の
蒸気圧の上昇が抑制される。尚、ソルダレジストの塗布
時に、通気貫通孔内のソルダレジストの侵入範囲がプラ
スチック基板の厚みの２／３以上になったとしても、基
板下面側からの現像処理によって通気貫通孔内のソルダ
レジストを下面側から部分的に除去することで、通気貫
通孔内に１／３以上の空洞を確保することができる。
【００１２】ところで、本発明の半導体パッケージは両
面銅張り積層板を用いて製造しても良いが、この場合、
両面銅張り積層板に形成したスルーホールの内周面に銅
メッキを施す工程で、通気貫通孔の内周面にも銅メッキ
が施される。この銅メッキ被膜に対しては、酸化防止の
ために、銅メッキ被膜の露出部にＮｉ・Ａｕメッキ等を
施す必要がある。銅メッキ被膜の露出部にＮｉ・Ａｕメ
ッキを施す工程は、通気貫通孔のダイボンディング面側
の開口をソルダレジスト膜で塞いだ後に行っても良い
が、この場合、非貫通孔にＮｉ・Ａｕメッキを施さなけ
ればならない。非貫通孔では、メッキ液の循環が悪くな
るため、超音波やバイブレータ等によって非貫通孔内に
メッキ液を強制的に循環させる必要があり、メッキ工程
のコストが高くなる。
【００１３】このような欠点を解消するため、請求項４
のようにプラスチック基板として両面銅張り積層板を用
いて、次のような工程で製造しても良い。まず、両面銅
張り積層板の所定位置に通気貫通孔とスルーホールを形
成した後、この両面銅張り積層板の両面及び前記通気貫
通孔と前記スルーホールの内周面に銅メッキを施す。こ
の後、両面銅張り積層板の両面のうちの銅箔を不要とす
る部分にメッキレジストパターンを形成した後、両面銅
張り積層板のうちの前記メッキレジストパターンから露
出する部分にＮｉ・Ａｕメッキ又はＣｕメッキ及びＮｉ
・Ａｕメッキを施して酸化防止用のメッキパターンを形
成する。その後、この両面銅張り積層板の両面から前記
メッキレジストパターンを除去した後、前記酸化防止用
のメッキパターンをエッチングレジストとして用いて前
記両面銅張り積層板の両面の銅箔の不要部分をエッチン
グにより除去して、配線パターン、スルーホール導体及
び前記通気貫通孔の被覆金属膜を形成する。この後、両
面銅張り積層板の両面に、前記配線パターンのうちの接
続端子部以外の部分を覆い且つ前記通気貫通孔のダイボ
ンディング面側の開口を覆うように前記ソルダレジスト
膜を形成した後、両面銅張り積層板のダイボンディング
部に半導体チップを実装し、これを封止樹脂で封止す
る。
【００１４】このような製造方法では、通気貫通孔のダ
イボンディング面側の開口をソルダレジスト膜で塞ぐ前
に、通気貫通孔の銅メッキ被膜の露出部に酸化防止用の
メッキを施すので、通気貫通孔でも、スルーホールと同
じく、メッキ液が上下方向に自由に流れるようになり、
超音波やバイブレータ等によるメッキ液の強制循環を行
わなくても、通気貫通孔の銅メッキ被膜の露出部に良質
の酸化防止用メッキパターンを形成することができる。
【００１５】
【発明の実施の形態】［実施形態（１）］以下、本発明
をプラスチックＢＧＡパッケージに適用した実施形態
（１）を説明する。まず、図１に基づいてプラスチック
ＢＧＡパッケージの構造を説明する。プラスチック基板
２１は例えばＢＴ（ビスマレイミド・トリアジン）エポ
キシ樹脂等の高耐熱性、誘電特性、絶縁特性、加工性に
優れた樹脂を基材とする単層又は多層のプリント基板で
あり、その両面には導体パターンやパッド（いずれも図
示せず）が銅箔又はメッキにより形成されている。この
プラスチック基板２１の下面には、接続電極として多数
の半田ボール２２が形成されると共に、半田ボール２２
以外の露出面には、ソルダレジスト２３がコーティング
されている。
【００１６】また、プラスチック基板２１のダイボンデ
ィング領域には、上下方向に貫通する１個又は複数個の
通気貫通孔２４が打ち抜き形成され、該プラスチック基
板２１の配線パターン領域には、多数のスルーホール
（図示せず）が打ち抜き形成され、各スルーホールによ
り基板上面の配線パターンと基板下面の半田ボール２２
とが電気的に接続されている。プラスチック基板２１の
上面には、配線パターン領域のうちの接続端子部（パッ
ド）以外の部分及びダイボンディング領域の双方にソル
ダレジスト２５がコーティングされている。ダイボンデ
ィング領域のソルダレジスト膜２５ａは、通気貫通孔２
４の上端開口（ダイボンディング面側の開口）を覆って
いる。
【００１７】この場合、プラスチック基板２１の厚みは
例えば０．１〜０．４ｍｍであり、通気貫通孔２４の直
径は、例えば０．１５〜０．５ｍｍ、より好ましくは
０．２〜０．４ｍｍである。この通気貫通孔２４の上端
開口をソルダレジスト膜２５ａで覆った状態において、
通気貫通孔２４内には、その下端開口からプラスチック
基板２１の厚みの１／３以上の空洞、より好ましくは１
／２以上の空洞が形成されている。
【００１８】ダイボンディング領域のソルダレジスト膜
２５ａの上から、半導体チップ２６がＡｇペースト等の
接着剤２７でダイボンディングされ、半導体チップ２６
の電極とプラスチック基板２１上面のパッドとの間が金
線等のボンディングワイヤ２８により電気的に接続され
ている。これら半導体チップ２６やボンディングワイヤ
２８は、エポキシ樹脂等の封止樹脂２９のトランスファ
ー成形により封止されている。
【００１９】この場合、プラスチック基板２１の通気貫
通孔２４の上端開口を覆うソルダレジスト膜２５ａは、
次のようにして形成される。まず、図３（ａ）に示すよ
うにプラスチック基板２１の両面に紫外線硬化型の液状
の感光性ソルダレジスト２３，２５をスクリーン印刷又
は塗布する。この際、通気貫通孔２４内にもソルダレジ
ストの一部が入り込む。この後、図３（ｂ）に示すよう
に、ソルダレジスト２３，２５の不要な部分（例えば通
気貫通孔２４の下端開口部分）をマスク３０で覆い、こ
の状態で、ソルダレジスト２３，２５の露出部分に紫外
線を照射して硬化させる。
【００２０】この後、マスク３０を取り除き、ソルダレ
ジスト２３，２５の未硬化部分を溶解除去して、硬化部
分のみを残こす。これにより、図３（ｃ）に示すよう
に、通気貫通孔２４内のソルダレジストも、上部側の一
部分を除いて取り除かれ、通気貫通孔２４の上端開口を
覆うソルダレジスト膜２５ａが形成される。これによ
り、通気貫通孔２４内に、その下端開口からプラスチッ
ク基板２１の厚みの１／３以上の空洞、より好ましくは
１／２以上の空洞が形成される。
【００２１】尚、液状の感光性ソルダレジストに代え
て、ソルダレジストのドライフィルム（感光性フィル
ム）を用いても良い。この場合には、まず、図４（ａ）
に示すように、プラスチック基板２１の両面にソルダレ
ジストのドライフィルム３１，３２を貼着する。この
後、図４（ｂ）に示すように、ソルダレジストの不要な
部分（例えば通気貫通孔２４の下端開口部分）をマスク
３０で覆い、この状態で、ドライフィルム３１，３２の
露出部分に紫外線を照射して硬化させる。この後、マス
ク３０を取り除き、ドライフィルム３１，３２の未硬化
部分を溶解除去して、硬化部分のみを残こす。これによ
り、図４（ｃ）に示すように、通気貫通孔２４の上端開
口を覆うソルダレジスト膜２５ａが形成される。この場
合は、通気貫通孔２４内にソルダレジストが全く入り込
まず、通気貫通孔２４内の全体が空洞となる。
【００２２】このようにして、プラスチック基板２１の
通気貫通孔２４の上端開口をソルダレジスト膜２５ａで
塞げば、ダイボンディング工程で、接着剤２７が通気貫
通孔２４内に入り込むことがソルダレジスト膜２５ａで
防止され、通気貫通孔２４の通気性が確保される。更
に、ソルダレジスト膜２５ａは通気性があるため、リフ
ロー加熱時等にパッケージ内部で発生した蒸気は、ソル
ダレジスト膜２５ａを透過して通気貫通孔２４から外部
に排出される。これにより、パッケージ内部の蒸気圧の
上昇が抑制され、ポップコーン現象やデラミネーション
が防がれる。
【００２３】この場合、通気貫通孔２４内に、プラスチ
ック基板２１の厚みの１／３以上の空洞が確保され、通
気貫通孔２４内のソルダレジストの存在範囲がプラスチ
ック基板２１の厚みの２／３以下となっているので、通
気貫通孔２４におけるソルダレジスト膜２５ａの通気性
が確保され、パッケージ内部の蒸気圧の上昇が抑制され
る。
【００２４】以上説明した実施形態（１）の効果を確認
するために、図１の構造（実施例）と図２の従来構造
（比較例）について、耐湿性を評価するＭＲＴ試験（Mo
istureResistance Test）を行ったので、その試験結果
について説明する。実施例では、２７ｍｍ角で３２４ピ
ンのプラスチックＢＧＡパッケージを作成し、そのプラ
スチック基板に、合計１６個の直径０．３ｍｍの通気貫
通孔を打ち抜き形成した。このプラスチック基板の両面
に、図３の方法でソルダレジスト膜を形成した後、１０
ｍｍ角の半導体チップをＡｇペーストで接着した後、封
止樹脂をトランスファー成形して半導体チップを封止し
た。
【００２５】一方、比較例は、プラスチック基板のダイ
ボンディング領域に通気貫通孔が形成されていない。そ
の他の構造は、実施例と同じである。
【００２６】これら実施例と比較例のサンプルをそれぞ
れ２５個ずつ用意して、８５℃、湿度６０％の雰囲気中
でＭＲＴ試験を１６８時間行ったところ、実施例のサン
プルはポップコーン現象やデラミネーションが全く発生
せず、パッケージの耐湿信頼性が高いことが確認され
た。これに対し、比較例では、全てのサンプルでポップ
コーン現象が発生した。
【００２７】［実施形態（２）］次に、図５に基づいて
本発明の実施形態（２）を説明する。本実施形態（２）
では、ＢＴエポキシ樹脂、ガラスエポキシ樹脂等の樹脂
基板４１の両面に予め銅箔４２を接着した両面銅張り積
層板４３をプラスチック基板として用いて、次のような
工程でプラスチックＢＧＡパッケージを製造する。ま
ず、両面銅張り積層板４３にドリル加工により１個又は
複数個の通気貫通孔４４と多数のスルーホール（図示せ
ず）を打ち抜き形成する。この際、通気貫通孔４４は、
ダイボンディング領域に形成し、スルーホールは、配線
パターン領域に形成する。
【００２８】この後、両面銅張り積層板４３の両面及び
通気貫通孔４４とスルーホールの内周面に無電解Ｃｕメ
ッキにより膜厚０．５〜２μｍの無電解Ｃｕメッキを施
した後、この無電解Ｃｕメッキ被膜の表面全体に電解Ｃ
ｕメッキにより膜厚１０〜２５μｍの電解Ｃｕメッキを
施して、Ｃｕメッキ被膜４５を形成する。
【００２９】次の工程で、Ｃｕメッキ被膜４５の表面に
次のようにしてメッキレジストパターン４６を形成す
る。まず、ソルダレジストのドライフィルムをＣｕメッ
キ被膜４５の表面全体に貼着する。この後、配線パター
ン、スルーホール及び通気貫通孔４４に対応する部分を
マスク（図示せず）で覆い、この状態で、ドライフィル
ムの露出部分に紫外線を照射して硬化させる。この後、
マスクを取り除き、ドライフィルムの未硬化部分を溶解
除去して、硬化部分のみを残こす。これにより、銅箔４
２の不要部分を覆うメッキレジストパターン４６が形成
される。
【００３０】この後、Ｃｕメッキ被膜４５のうちのメッ
キレジストパターン４６から露出する部分に、Ｎｉメッ
キを施した上で、Ａｕメッキを施して酸化防止用のメッ
キパターン４７を形成する。或は、Ｃｕメッキを施した
上で、ＮｉメッキとＡｕメッキを施して、酸化防止用の
メッキパターン４７を形成しても良い。これらのメッキ
処理は、無電解メッキ、電解メッキのいずれでも良い。
【００３１】酸化防止用のメッキパターン４７の形成
後、メッキレジストパターン４６を剥離液を使って剥離
除去した後、酸化防止用のメッキパターン４７をエッチ
ングレジスト（マスク）として用いて、Ｃｕメッキ被膜
４５と銅箔４２の不要部分をエッチングにより取り除
く。これにより、配線パターン、スルーホール導体及び
通気貫通孔４４の被覆金属膜４８が形成される。尚、Ｎ
ｉメッキ、Ａｕメッキ等は酸化防止用であると同時に、
半導体パッケージとしてのワイヤボンディング性、半田
ボール密着性等を向上させるためのものである。
【００３２】この後、両面銅張り積層板４３の両面に、
前記実施形態（１）と同様の方法で、ソルダレジスト膜
４９，５０を形成して、このソルダレジスト膜４９，５
０によって配線パターンのうちの接続端子部（パッド）
以外の部分を覆い且つ通気貫通孔４４のダイボンディン
グ面側（上端側）の開口を覆う。これにより、図１に示
す通気貫通孔２４内に、その下端開口からプラスチック
基板２１の厚みの１／３以上の空洞、より好ましくは１
／２以上の空洞が形成される。
【００３３】この後、両面銅張り積層板４３のダイボン
ディング部に半導体チップ（図示せず）をワイヤボンデ
ィング等により実装し、これを封止樹脂（図示せず）で
封止する。
【００３４】以上説明した実施形態（２）においても、
前記実施形態（１）と同様の効果を得ることができる。
【００３５】［実施形態（３）］次に、図６に基づいて
本発明の実施形態（３）を説明する。この実施形態
（２）では、通気貫通孔４４のＣｕメッキ被膜４５の露
出部分に酸化防止用のメッキパターン５１を形成する工
程を、両面銅張り積層板４３の両面にソルダレジスト膜
４９，５０を形成した後に行う。従って、酸化防止用の
メッキパターン５１は、ソルダレジスト膜４９，５０か
ら露出する部分のみに形成される。その他の工程は、前
記実施形態（２）と同じである。
【００３６】この実施形態（３）では、通気貫通孔４４
のＣｕメッキ被膜４５の露出部分に酸化防止用のメッキ
パターン５１を形成するメッキ処理工程を、通気貫通孔
４４の上端開口をソルダレジスト膜４９で塞いだ後に行
うため、非貫通孔にメッキを施さなければならない。非
貫通孔では、メッキ液の循環が悪くなるため、超音波や
バイブレータ等によって非貫通孔内にメッキ液を強制的
に循環させる必要があり、メッキ工程のコストが高くな
る。
【００３７】この点、前記実施形態（２）では、通気貫
通孔４４の上端開口をソルダレジスト膜４９で塞ぐ前
に、通気貫通孔４４のＣｕメッキ被膜４５の露出部分に
酸化防止用のメッキを施すので、通気貫通孔４４でも、
スルーホールと同じく、メッキ液が上下方向に自由に流
れるようになり、超音波やバイブレータ等によるメッキ
液の強制循環を行わなくても、通気貫通孔４４の銅メッ
キ被膜４５の露出部分に良質の酸化防止用メッキパター
ン５１を形成することができ、メッキ工程のコストを低
減することができる。
【００３８】本発明者らは、上記実施形態（２）と
（３）の方法で製造したプラスチックＢＧＡパッケージ
と図７に示す比較例について、耐湿信頼性を評価するＭ
ＲＴ試験（Moisture Resistance Test）を行ったので、
その試験結果について説明する。図７に示す比較例は、
通気貫通孔４４のＣｕメッキ被膜４５に酸化防止用のメ
ッキを施さずに、通気貫通孔４４内にソルダレジスト５
２を完全に充填した後、半導体チップ（図示せず）をダ
イボンディングして、樹脂封止したものである。
【００３９】これら実施形態（２），（３）と比較例の
サンプルを、８５℃、湿度６０％の雰囲気中でＭＲＴ試
験を１６８時間行ったところ、実施形態（２），（３）
のサンプルはポップコーン現象やデラミネーションが全
く発生せず、パッケージの耐湿信頼性が高いことが確認
された。これに対し、比較例のサンプルはポップコーン
現象が発生した。
【００４０】尚、本発明の適用範囲は、プラスチックＢ
ＧＡパッケージに限定されず、プラスチックＰＧＡ（Pi
n Grid Array）パッケージ等、他の形態のプラスチック
パッケージにも適用可能である。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１，３の半導体パッケージ及びその製造方法に
よれば、プラスチック基板に形成した通気貫通孔の上端
開口をソルダレジスト膜で覆うようにしたので、通気貫
通孔内へのダイボンディング用の接着剤の侵入を防止で
き、ソルダレジスト膜の通気性を利用して、パッケージ
内部で発生した蒸気を通気貫通孔から外部に排出するこ
とができ、パッケージ内部の蒸気圧によるポップコーン
現象やデラミネーションを防止できて、パッケージの耐
湿信頼性を向上できる。
【００４２】この場合、請求項２のように、通気貫通孔
内にプラスチック基板の厚みの１／３以上の空洞を形成
すれば、通気貫通孔内の通気性を確保できるため、通気
貫通孔の上部にソルダレジストが入り込んでも良く、製
造が容易である。
【００４３】また、請求項４のように、通気貫通孔のダ
イボンディング面側の開口をソルダレジスト膜で塞ぐ前
に、通気貫通孔の銅メッキ被膜の露出部に酸化防止用の
メッキを施せば、超音波やバイブレータ等によるメッキ
液の強制循環が不要となり、メッキ工程のコストを低減
することができる。
【図面の簡単な説明】
【図１】本発明の実施形態（１）を示すプラスチックＢ
ＧＡパッケージの縦断面図
【図２】従来のプラスチックＢＧＡパッケージの縦断面
図
【図３】通気貫通孔の上端開口を覆うソルダレジスト膜
の形成方法を示す工程図
【図４】通気貫通孔の上端開口を覆うソルダレジスト膜
の他の形成方法を示す工程図
【図５】本発明の実施形態（２）のプラスチックＢＧＡ
パッケージの製造方法を説明する工程図
【図６】本発明の実施形態（３）を示すプラスチックＢ
ＧＡパッケージの通気貫通孔部分の拡大縦断面図
【図７】比較例を示すプラスチックＢＧＡパッケージの
通気貫通孔部分の拡大縦断面図
【符号の説明】
２１…プラスチック基板、２２…半田ボール、２３…ソ
ルダレジスト、２４…通気貫通孔、２５…ソルダレジス
ト、２５ａ…ソルダレジスト膜、２６…半導体チップ、
２７…接着剤、２９…封止樹脂、３０…マスク、３１，
３２…ソルダレジストのドライフィルム、４１…樹脂基
板、４２…銅箔、４３…両面銅張り積層板（プラスチッ
ク基板）、４４…通気貫通孔、４５…Ｃｕメッキ被膜、
４６…メッキレジストパターン、４７…酸化防止用メッ
キパターン、４８…被覆金属膜、４９，５０…ソルダレ
ジスト膜、５１…酸化防止用メッキパターン。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 プラスチック基板上に半導体チップをダ
    イボンディングして封止樹脂で封止して成る半導体パッ
    ケージにおいて、 前記プラスチック基板のダイボンディング領域に、上下
    方向に貫通する通気貫通孔が形成されていると共に、該
    通気貫通孔のダイボンディング面側の開口がソルダレジ
    スト膜で覆われ、その上から前記半導体チップがダイボ
    ンディングされていることを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記通気貫通孔は、その下端開口から前
    記プラスチック基板の厚みの１／３以上が空洞となって
    いることを特徴とする請求項１に記載の半導体パッケー
    ジ。
  3. 【請求項３】 請求項１又は２に記載の半導体パッケー
    ジを製造する方法において、 前記プラスチック基板のダイボンディング領域に前記通
    気貫通孔を形成する工程と、 前記通気貫通孔のダイボンディング面側の開口を覆うよ
    うに前記ソルダレジスト膜を形成する工程とを含むこと
    を特徴とする半導体パッケージの製造方法。
  4. 【請求項４】 前記プラスチック基板として、両面に銅
    箔が貼着された両面銅張り積層板を用い、この両面銅張
    り積層板の所定位置に、該積層板の上下両面を電気的に
    導通させるスルーホールと前記通気貫通孔とを形成する
    工程と、 前記両面銅張り積層板の両面及び前記通気貫通孔と前記
    スルーホールの内周面に銅メッキを施す工程と、 前記両面銅張り積層板の両面のうちの銅箔を不要とする
    部分にメッキレジストパターンを形成する工程と、 前記両面銅張り積層板のうちの前記メッキレジストパタ
    ーンから露出する部分にＮｉ・Ａｕメッキ又はＣｕメッ
    キ及びＮｉ・Ａｕメッキを施して酸化防止用のメッキパ
    ターンを形成する工程と、 前記両面銅張り積層板の両面から前記メッキレジストパ
    ターンを除去する工程と、 前記酸化防止用のメッキパターンをエッチングレジスト
    として用いて前記両面銅張り積層板の両面の銅箔の不要
    部分をエッチングにより除去して、配線パターン、スル
    ーホール導体及び前記通気貫通孔の被覆金属膜を形成す
    る工程と、 前記両面銅張り積層板の両面に、前記配線パターンのう
    ちの接続端子部以外の部分を覆い且つ前記通気貫通孔の
    ダイボンディング面側の開口を覆うように前記ソルダレ
    ジスト膜を形成する工程と、 前記両面銅張り積層板のダイボンディング部に半導体チ
    ップを実装し、これを封止樹脂で封止する工程とを含む
    ことを特徴とする請求項３に記載の半導体パッケージの
    製造方法。
JP10132787A 1997-10-14 1998-05-15 半導体パッケージ及びその製造方法 Pending JPH11186294A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10132787A JPH11186294A (ja) 1997-10-14 1998-05-15 半導体パッケージ及びその製造方法
US09/168,960 US6054755A (en) 1997-10-14 1998-10-09 Semiconductor package with improved moisture vapor relief function and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28020997 1997-10-14
JP9-280209 1997-10-14
JP10132787A JPH11186294A (ja) 1997-10-14 1998-05-15 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11186294A true JPH11186294A (ja) 1999-07-09

Family

ID=26467276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10132787A Pending JPH11186294A (ja) 1997-10-14 1998-05-15 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US6054755A (ja)
JP (1) JPH11186294A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008057770A3 (en) * 2006-10-27 2008-06-26 Unisem Mauritius Holdings Ltd Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) 2002-09-25 2008-10-21 Unisem (Mauritius) Holdings Limited Taped lead frames and methods of making and using the same in semiconductor packaging
JP2009010591A (ja) * 2007-06-27 2009-01-15 Fujitsu Media Device Kk パッケージ構造を有する機能デバイス及びその製造方法
US7622332B2 (en) 2002-04-29 2009-11-24 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2013075384A1 (en) * 2011-11-25 2013-05-30 Jiangsu Changjiang Electronics Technology Co. Ltd Ball grid array (bga) packaging structures and method for manufacruring the same
JP2018142680A (ja) * 2017-02-28 2018-09-13 キヤノン株式会社 電子部品、電子機器及び電子部品の製造方法
CN111952155A (zh) * 2020-08-21 2020-11-17 联合微电子中心有限责任公司 半导体装置及其制造方法和半导体集成电路

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
SG73490A1 (en) * 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP4454792B2 (ja) * 2000-05-18 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
KR100386634B1 (ko) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 비지에이 패키지용 기판의 습기 배출공 형성방법
US6772512B2 (en) * 2001-01-13 2004-08-10 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6773964B2 (en) * 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
MXPA03001931A (es) * 2003-03-04 2004-10-29 Fuller H B Licensing Financ Composicion de poliuretano que contiene un agente que mejora sus propiedades.
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
DE112004002722T5 (de) * 2004-02-11 2007-06-21 Infineon Technologies Ag Halbleitergehäuse mit perforiertem Substrat
TWI256280B (en) * 2004-06-10 2006-06-01 Geetmann Taiwan Ltd Method of raising manufacturing-yield of circuit board
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7429400B2 (en) * 2005-12-14 2008-09-30 Steve Castaldi Method of using ultrasonics to plate silver
TWM308501U (en) * 2006-09-08 2007-03-21 Lingsen Precision Ind Ltd Package structure for optical sensing chip
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN103367264B (zh) * 2012-03-27 2016-08-31 南亚科技股份有限公司 一种可避免胶材溢流的封装载板
KR102437774B1 (ko) * 2015-11-17 2022-08-30 삼성전자주식회사 인쇄 회로 기판
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
KR20190121348A (ko) 2017-02-24 2019-10-25 알제이알 테크놀러지스, 인크. 보충 열 발생기를 갖는 공기 공동 패키지
US11837532B2 (en) * 2020-01-15 2023-12-05 Texas Instruments Incorporated Leadframe with delamination resistant feature

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603198A4 (en) * 1991-07-08 1994-08-17 Motorola Inc Moisture relief for chip carriers.
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622332B2 (en) 2002-04-29 2009-11-24 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) 2002-09-25 2008-10-21 Unisem (Mauritius) Holdings Limited Taped lead frames and methods of making and using the same in semiconductor packaging
WO2008057770A3 (en) * 2006-10-27 2008-06-26 Unisem Mauritius Holdings Ltd Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2009010591A (ja) * 2007-06-27 2009-01-15 Fujitsu Media Device Kk パッケージ構造を有する機能デバイス及びその製造方法
WO2013075384A1 (en) * 2011-11-25 2013-05-30 Jiangsu Changjiang Electronics Technology Co. Ltd Ball grid array (bga) packaging structures and method for manufacruring the same
JP2018142680A (ja) * 2017-02-28 2018-09-13 キヤノン株式会社 電子部品、電子機器及び電子部品の製造方法
CN111952155A (zh) * 2020-08-21 2020-11-17 联合微电子中心有限责任公司 半导体装置及其制造方法和半导体集成电路
CN111952155B (zh) * 2020-08-21 2022-09-06 联合微电子中心有限责任公司 半导体装置及其制造方法和半导体集成电路

Also Published As

Publication number Publication date
US6054755A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
JPH11186294A (ja) 半導体パッケージ及びその製造方法
KR100298897B1 (ko) 인쇄회로기판제조방법
JP5000105B2 (ja) 半導体装置
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JPH07283336A (ja) チップキャリア
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH06112363A (ja) 半導体パッケージ
JP3394875B2 (ja) 半導体装置用チップ支持基板
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JP3684517B2 (ja) 半導体装置
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JPH08316360A (ja) Ｉｃ実装構造
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH1065043A (ja) ボールグリッドアレイ型パッケージ基板及びその製造方法
JP2614495B2 (ja) 電子部品搭載用基板
JP2003078108A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JPH0982837A (ja) 半導体パッケージの製造方法
JP3000768B2 (ja) 半導体素子実装用配線板及びその製造法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP2000058563A (ja) プラスチックパッケ−ジ
JPH1126627A (ja) 半導体搭載用基板
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20071024