JPH08316360A - Ｉｃ実装構造 - Google Patents

Ｉｃ実装構造

Info

Publication number
JPH08316360A
JPH08316360A JP7118836A JP11883695A JPH08316360A JP H08316360 A JPH08316360 A JP H08316360A JP 7118836 A JP7118836 A JP 7118836A JP 11883695 A JP11883695 A JP 11883695A JP H08316360 A JPH08316360 A JP H08316360A
Authority
JP
Japan
Prior art keywords
chip
resist film
die pattern
opening
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7118836A
Other languages
English (en)
Inventor
Masayuki Ishikita
正之 石木田
Terukazu Namekawa
輝一 滑川
Yoshihiro Ishida
芳弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7118836A priority Critical patent/JPH08316360A/ja
Publication of JPH08316360A publication Critical patent/JPH08316360A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の信頼性の向上。 【構成】 ダイパターン３を有する樹脂基板１と、該ダ
イパターン３上面を覆うレジスト膜１６と、該レジスト
膜１６上に接着剤９を介して固着されるＩＣチップ８と
から成るＩＣの実装構造に於いて、前記レジスト膜１６
は、ＩＣ接着領域からＩＣ外周側に向かって開放し、前
記ダイパターン３の一部を露呈させる開口部１６ａを有
する。 【効果】 ＩＣチップの密着力向上により剥離がなく、
且つボイドの発生を防止できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣの実装構造に関する
ものである。
【０００２】
【従来の技術】従来よりＩＣ実装構造に於いて、回路基
板とダイパターンを構成する銅パターン及び封止樹脂と
の収縮率の違いから、回路基板が反ってしまい、ＩＣチ
ップとダイパターンとの間に応力が発生し、ＩＣチップ
がダイパターンから剥離することが問題になっていた。
更に、近年のＩＣチップの大型化に伴い、その傾向は強
くなり、ますますＩＣチップとダイパターンとの密着力
の不足が問題になっている。
【０００３】ところで、ＩＣチップとダイパターンを接
着する接着剤は、接着する対象物が変わることで密着力
が異なり、ダイパターン上の金メッキとの場合は特に密
着力が低いことが知られている。そこで、上記の問題に
対し、ダイパターン上にレジスト膜を形成させることに
より、接着剤の密着力を高め、ＩＣチップの剥離を防止
するＩＣ実装構造が採用されるようになっている。
【０００４】以下に従来のＢＧＡに於けるＩＣ実装構造
を図面を用いて説明する。図３は従来のＩＣ実装構造の
断面図、図４は、図３に示した回路基板７の平面図を示
す。図３に於いて、１は略四角形で板厚が０．２mm程度
のガラスエポキシ樹脂等よりなる上下両面に厚さ１８μ
ｍ程度の銅箔張りの樹脂基板で、該樹脂基板１には複数
のスルーホール２が切削ドリル等の手段により加工され
る。前記スルーホール２の壁面を含む基板面を洗浄した
後、前記樹脂基板１の全表面に無電解メッキ及び電解メ
ッキにより銅メッキ層を形成する。該銅メッキ層は前記
スルーホール２内まで施される。
【０００５】更に、メッキレジストをラミネートし、露
光現像してパターンマスクを形成した後、通常の回路基
板エッチング液のＣｕＣｌ2 ＋Ｈ2 Ｏ2 を用いてパター
ンエッチングを行うことにより、回路パターンを形成す
る。前記樹脂基板１の上面側にはＩＣチップ８のダイパ
ターン３及びワイヤーボンディング用の接続電極４を形
成し、下面側には半田バンプを形成するパット電極５を
形成する。尚、前記接続電極４とパット電極５は前記ス
ルーホール２を介して接続されている。
【０００６】次に、所定の部分にソルダーレジスト処理
を行い、前記樹脂基板１の下面側には、マトリックス上
に多数の同一形状の半田付け可能な表面であるレジスト
膜開口部を形成するようなレジスト膜６を設け、上面側
には前記ダイパターン３上にダイパターン３の中央部を
露呈する開口部１５ａを有するリング状のレジスト膜１
５とスルーホール２を覆うレジスト膜１４を形成する。
【０００７】また更に、前記樹脂基板１の上下両面の露
出している電極の銅メッキ層の表面に、２〜５μｍ程度
のＮｉメッキ層を施す。更にＮｉメッキ層の上にボンデ
ィングワイヤと導通性の優れた０．５μｍ程度の金メッ
キを施すことにより回路基板７が完成される。次に、前
記回路基板７上のダイパターン３中央部の前記金メッキ
層とリング状に形成されたレジスト膜１５の上にＩＣチ
ップ８を接着剤９を用いて固着し、該ＩＣチップ８の端
子と前記接続電極４とをボンディングワイヤ１０で接続
した後、該ＩＣチップ８及びボンディングワイヤ１０を
熱硬化性の封止樹脂１１を用い、トランスファーモール
ドで樹脂封止することにより、前記ＩＣチップ８の遮光
と保護を行う。また前記樹脂基板１の下面側には、複数
の半田付け可能な表面が形成されており、前記パット電
極５に半田ボールを供給し、加熱炉で加熱することによ
り、半田バンプ１２が形成される。この半田バンプ１２
により、図示しないマザーボード基板のパターンと導通
される。以上によりＢＧＡ１３が完成される。
【０００８】上記ＩＣ実装構造に於いては、回路基板７
の反りに対して一番応力の働くＩＣチップ８外周部をリ
ング状のレジスト膜１５と接着させることにより密着力
を高め、また、ダイパターン３を露呈させる開口部１５
ａを持つことで、ＩＣチップ８とダイパターン３との電
気的接続、熱的接続を確保している。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
たレジスト膜の構造には次のような問題点がある。近年
のＩＣチップの大型化に伴い、ＩＣチップ外周部を受け
るレジスト膜１５だけでは、密着強度が足りなくなって
いること。また、前記ＩＣチップ８とダイパターン３と
を導通させるための開口部１５ａがあると空気の逃げ場
がなくなり接着剤中にボイドができ易く、接着剤硬化後
は、ボイド部分での応力発生による強度低下、ＩＣチッ
プ８とダイパターン３との電気的接続、熱的接続の不安
定を招き半導体装置の信頼性を損なう問題があった。
【００１０】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的はＩＣチップの剥離がなく、ボイ
ドの発生を防ぐ信頼性の高いＩＣ実装構造を提供するも
のである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に於けるＩＣ実装構造は、ダイパターンを有
する回路基板と、該ダイパターン上面を覆うレジスト膜
と、該レジスト膜上に接着剤を介して固着されるＩＣチ
ップとから成るＩＣの実装構造に於いて、前記レジスト
膜は、ＩＣ接着領域からＩＣ外周側に向かって開放し、
前記ダイパターンの一部を露呈させる開口部を有するこ
とを特徴とするものである。
【００１２】また、前記開口部は前記ＩＣ接着領域から
前記ＩＣ外周方向に幅が広くなるように形成されている
ことを特徴とするものである。
【００１３】また、前記開口部は前記ＩＣの４辺に少な
くとも１つずつ設けられていることを特徴とするもので
ある。
【００１４】
【作用】従って、本発明により得られるＩＣ実装構造に
於いて、前述したように、ＩＣチップの大型化に伴う、
ＩＣチップとダイパターンとの密着力不足に対し、ＩＣ
接着領域からＩＣ外周側に向かって開放し、前記ダイパ
ターンの一部を露呈させる開口部を有するレジスト膜を
形成し、ＩＣチップの大部分を接着剤を用いてレジスト
膜上に固着し、密着力を高め、更に、レジスト開口部か
ら空気を逃げ易くすることで、接着剤中にボイドができ
難く、ボイド部分での応力発生による強度低下を招くこ
とがない。
【００１５】
【実施例】以下図面に基づいて本発明に於けるＩＣ実装
構造について説明する。図１及び図２は本発明の実施例
で、図１は本発明の一実施例であるＢＧＡパッケージの
回路基板を示す平面図、図２は図１に示した回路基板を
用いたＢＧＡパッケージの断面図である。図に於いて、
従来技術と同一部材は同一符号で示す
【００１６】まず図１及び図２に於いて、前述した従来
技術の図４と同様に、樹脂基板１の両面に薄い銅箔が積
層されていて、スルーホール２の穴明け加工後、両面銅
張りされた樹脂基板１の全表面に無電解メッキ及び電解
銅メッキにより銅メッキ層を形成し、更にメッキレジス
トをラミネートし、露光現像してパターンマスクを形成
した後、エッチング液を用いてパターンエッチングを行
うことにより上面側にはＩＣチップ８のダイパターン３
とリードパターン４を形成し、下面側には半田バンプを
形成するパット電極５を形成する。尚、ダイパターン３
とリードパターン４及びパット電極５はスルーホール２
を介して接続されている。
【００１７】次に、前記樹脂基板１上のダイパターン３
上に、ＩＣ接着領域からＩＣ外周側に向かって開放し、
前記ダイパターン３の一部を露呈させる開口部１６ａを
ＩＣの４辺に１つずつ対応するようにソルダーレジスト
処理を行い、レジスト膜１６を形成し、また前記樹脂基
板１の下面側に、マトリックス状に多数の同一形状の半
田付け可能な表面であるレジスト膜６の開口部を形成す
ることにより回路基板７が完成される。
【００１８】次に、前記回路基板７上のダイパターン３
上に形成されたレジスト膜１６の略中央にＩＣチップ８
を接着剤９を用いて固着し、同時に開口部１６ａ部では
接着剤９を用いて、ダイパターン３に直接固着する。こ
の時接着剤９は、レジスト膜１６の略中央に塗布され、
ＩＣチップ８を上から搭載する事で接着剤９はＩＣチッ
プ８の外周部に向かって濡れ広がる。それに伴い、開口
部１６ａからは、空気が追い出されていく。
【００１９】次に、ＩＣチップ８の端子と前記接続電極
４とをボンディングワイヤ１０で接続した後、該ＩＣチ
ップ８及びボンディングワイヤ１０を熱硬化性の封止樹
脂１１でトランスファーモールドにより樹脂封止するこ
とにより、前記ＩＣチップ８の遮光と保護を行う。また
前記樹脂基板１の下面側には、複数の半田付け可能な表
面が形成されており、前記パット電極５に半田ボールを
供給し、加熱炉で加熱することにより、半田バンプ１２
が形成される。この半田バンプ１２により、図示しない
マザーボード基板のパターンと導通される。以上により
ＢＧＡ１３が完成される。
【００２０】以上のように、ＩＣチップ８は、大部分を
接着剤９を用いてレジスト膜１６上に強固に固着し、密
着力を高めている為ＩＣチップ８は剥離することがな
い。また、開口部１６ａではＩＣチップ８とダイパター
ン３が接着剤９を用いて直接固着され、ＩＣチップ８と
ダイパターン３との電気的接続、熱的接続がとられてい
る。
【００２１】尚、本実施例はＢＧＡのＩＣ実装構造につ
いて説明したが、樹脂封止型半導体装置、例えば、ピン
グリッドアレイ（ＰＧＡ）等のＩＣ実装構造についても
適用されることは言うまでもない。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
ＩＣチップをＩＣ接着領域からＩＣ外周側に向かって開
放し、前記ダイパターンの一部を露呈させる開口部を有
するレジスト膜上に接着させることにより、ＩＣチップ
とダイパターンとの密着力を高めることができ、更に、
レジスト開口部から空気を逃げ易くしたことで、接着剤
中にボイドができ難く、ボイド部分での応力発生による
強度低下を招くことがない信頼性の高いＩＣ実装をする
ことが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例に係わるＩＣ実装構造を示す
回路基板の平面図である。
【図２】図１の回路基板を用いたＢＧＡの断面図であ
る。
【図３】従来技術のＩＣ実装構造の要部断面図である。
【図４】図３に示した回路基板の平面図である。
【符号の説明】
１ 樹脂基板 ２ スルーホール ３ ダイパターン ４ リードパターン ５ パット電極 ６ 下面側レジスト膜 ７ 回路基板 ８ ＩＣチップ ９ 接着剤 １０ ボンディングワイヤ １１ 封止樹脂 １２ 半田バンプ １３ ＢＧＡ １４ スルーホールを覆うレジスト膜 １５ リング状レジスト膜 １５ａ レジスト開口部 １６ レジスト膜 １６ａ レジスト開口部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ダイパターンを有する回路基板と、該ダ
    イパターン上面を覆うレジスト膜と、該レジスト膜上に
    接着剤を介して固着されるＩＣチップとから成るＩＣの
    実装構造に於いて、前記レジスト膜は、ＩＣ接着領域か
    らＩＣ外周側に向かって開放し、前記ダイパターンの一
    部を露呈させる開口部を有することを特徴とするＩＣ実
    装構造。
  2. 【請求項２】 前記開口部は前記ＩＣ接着領域から前記
    ＩＣ外周方向に幅が広くなるように形成されていること
    を特徴とする請求項１記載のＩＣ実装構造。
  3. 【請求項３】 前記開口部は前記ＩＣの４辺に少なくと
    も１つずつ設けられていることを特徴とする請求項１又
    は２記載のＩＣ実装構造。
JP7118836A 1995-05-18 1995-05-18 Ｉｃ実装構造 Pending JPH08316360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7118836A JPH08316360A (ja) 1995-05-18 1995-05-18 Ｉｃ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7118836A JPH08316360A (ja) 1995-05-18 1995-05-18 Ｉｃ実装構造

Publications (1)

Publication Number Publication Date
JPH08316360A true JPH08316360A (ja) 1996-11-29

Family

ID=14746365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7118836A Pending JPH08316360A (ja) 1995-05-18 1995-05-18 Ｉｃ実装構造

Country Status (1)

Country Link
JP (1) JPH08316360A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068922A (ja) * 2001-08-23 2003-03-07 Texas Instr Japan Ltd 半導体チップ搭載基板及びそれを用いた半導体装置
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
KR100711966B1 (ko) * 2005-10-07 2007-05-02 삼성전기주식회사 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US7420282B2 (en) 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068922A (ja) * 2001-08-23 2003-03-07 Texas Instr Japan Ltd 半導体チップ搭載基板及びそれを用いた半導体装置
JP4701563B2 (ja) * 2001-08-23 2011-06-15 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載基板及びそれを用いた半導体装置
US7420282B2 (en) 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100711966B1 (ko) * 2005-10-07 2007-05-02 삼성전기주식회사 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법
US7592708B2 (en) 2005-10-07 2009-09-22 Samsung Electro-Mechanics Co., Ltd. Package board, semiconductor package, and fabricating method thereof
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器

Similar Documents

Publication Publication Date Title
JP3152180B2 (ja) 半導体装置及びその製造方法
JP3578770B2 (ja) 半導体装置
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US6107683A (en) Sequentially built integrated circuit package
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JPH0883865A (ja) 樹脂封止型半導体装置
US6248612B1 (en) Method for making a substrate for an integrated circuit package
JPH08316360A (ja) Ｉｃ実装構造
JP3403689B2 (ja) 半導体装置
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH08288316A (ja) 半導体装置
JPH11191571A (ja) 半導体装置およびその製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3672885B2 (ja) 半導体装置
JP3684517B2 (ja) 半導体装置
JPH08102583A (ja) 配線回路基板
JPH08222828A (ja) プリント配線板及びその製造方法
KR20040110531A (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
JPH09246416A (ja) 半導体装置
JP2006294825A (ja) 半導体集積回路装置