JP4070470B2 - 半導体装置用多層回路基板及びその製造方法並びに半導体装置 - Google Patents

半導体装置用多層回路基板及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP4070470B2
JP4070470B2 JP2002015504A JP2002015504A JP4070470B2 JP 4070470 B2 JP4070470 B2 JP 4070470B2 JP 2002015504 A JP2002015504 A JP 2002015504A JP 2002015504 A JP2002015504 A JP 2002015504A JP 4070470 B2 JP4070470 B2 JP 4070470B2
Authority
JP
Japan
Prior art keywords
multilayer circuit
circuit board
semiconductor element
semiconductor device
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002015504A
Other languages
English (en)
Other versions
JP2003218264A (ja
Inventor
昭雄 六川
隆廣 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002015504A priority Critical patent/JP4070470B2/ja
Priority to US10/347,602 priority patent/US7019404B2/en
Publication of JP2003218264A publication Critical patent/JP2003218264A/ja
Priority to US11/324,220 priority patent/US7250355B2/en
Application granted granted Critical
Publication of JP4070470B2 publication Critical patent/JP4070470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置用多層回路基板及びその製造方法並びに半導体装置に関し、更に詳細には複数の導体パターンが積層されて形成された多層回路基板の一面側に、複数個の半導体素子を平面方向に並べて搭載できる半導体素子搭載面が形成された半導体装置用多層回路基板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
近年、一枚の回路基板上に複数個の半導体素子が搭載された、いわゆるシステム・イン・パッケージと称される半導体装置（以下、ＳＩＰと称することがある）が製造されている。
かかるＳＩＰは、チップとして扱い得る大きさであって、その一例を図７（ａ）（ｂ）に示す。図７（ａ）に示すＳＩＰ１００は、一枚の多層回路基板１０２の一面側に形成された半導体素子搭載面に、互いに異なる機能を奏する半導体素子１０４ａ，１０４ｂ，１０４ｃが平面方向に搭載されているものである。
このＳＩＰ１００を形成する多層回路基板１０２は、図７（ｂ）に示す様に、絶縁性樹脂から成る樹脂層１０２ａ，１０２ｂ，１０２ｃ，１０２ｄの各々に形成された導体パターン１０６，１０６・・やヴィア１０８，１０８・・等が積層されて形成されている。
かかる多層回路基板１０２の一面側には、半導体素子１０４ａ，１０４ｂ，１０４ｃの各電極端子と接続される接続面が露出する接続パッド１１０，１１０・・が形成され、その他面側には、外部接続端子としてのはんだボール１１２，１１２・・が装着される装着面が露出する外部接続端子用パッド１１４，１１４・・が形成されている。
この接続パッド１１０，１００・・と外部接続端子用パッド１１４，１１４・・との各々は、樹脂層１０２ａ，１０２ｂ，１０２ｃ，１０２ｄの各々に形成されて積層された導体パターン１０６，１０６・・やヴィア１０８，１０８・・によって電気的に接続される。
かかる多層回路基板１０２の一面側及び他面側は、接続パッド１１０，１００・・及び外部接続端子用パッド１１４，１１４・・を除きソルダレジスト等の保護膜１１６，１１８で覆われている。
尚、多層回路基板１０２の一面側に形成された半導体素子搭載面と、搭載された半導体素子１０４ａ，１０４ｂ，１０４ｃとの間には、ポッティング樹脂１２０が充填されている。
【０００３】
【発明が解決しようとする課題】
図７（ａ）（ｂ）に示すＳＩＰ１００によれば、単一の半導体素子が搭載された複数個の半導体装置を用いる場合に比較して小型化できると共に、半導体素子１０４ａ，１０４ｂ，１０４ｃの相互間の導体間距離も短縮でき、半導体素子相互間の信号の遣り取り等も高速化できる。
しかし、図７（ａ）（ｂ）に示すＳＩＰ１００は、実質的に樹脂から成る多層回路基板１０２を用いるため、剛性が不足し易い。
このため、本発明者等は、図８（ａ）（ｂ）に示すＳＩＰ２００を試みた。このＳＩＰ２００を形成する多層回路基板２０２は、図８（ｂ）に示す様に、絶縁性樹脂から成る樹脂層２０２ａ，２０２ｂの各々に形成された導体パターン１０６，１０６・・やヴィア１０８，１０８・・等が積層されて形成され、その一面側には、半導体素子１０４ａ，１０４ｂ，１０４ｃの各電極端子と接続される接続面が露出する接続パッド１１０，１１０・・が形成されている。
かかる多層回路基板２００の他面側には、多層回路基板２０２よりも剛性を有する板状部材としての金属板２０４が、絶縁性樹脂から成る接着剤層２０６により接合されている。
【０００４】
この様に、多層回路基板２０２の他面側に金属板２０４が接合されているため、ＳＩＰ２００と他の電子部品等との電気的な接続を、図８（ａ）（ｂ）に示すように、リードフレームを用いて行う。つまり、リードフレームのインナーリード３００，３００・・の各先端部と、多層回路基板２０２の外縁に沿って形成された外部接続用パッド２０８，２０８・・の各露出面とを、ワイヤ３０２により接合する。
かかるＳＩＰ２００では、多層回路基板２０２の他面側に、高剛性の金属板２０４が接合されているため、実質的に樹脂製の図７（ａ）（ｂ）に示す多層回路基板１０２よりも剛性を向上できる。
しかしながら、実質的に樹脂製の多層回路基板２０２と金属板２０４とは、両者の熱膨張率差に基づいて発生した応力等に因り、両者を接合して形成したＳＩＰ２００にクラックが発生し易くなる。
【０００５】
しかも、図８（ａ）（ｂ）に示す多層回路基板２０２は、金属板２０４側の樹脂層２０２ａから順次積層するため、樹脂層２０２ａ上に積層された樹脂層２０２ｂの表面、特に、樹脂層２０２ａに形成されたヴィア１０８に対応する樹脂層２０２ｂの表面は、図９に示す如く、凹面となり易く、樹脂層２０２ｂの表面は凹凸面となり易い。
かかる樹脂層２０２ｂの凹凸面に、図９に示す如く、半導体素子の電極端子が接続される接続パッド１１０を形成すると、接続パッド１１０の露出面は樹脂層２０２ｂの凹凸面に倣って凹凸面に形成される。
この様に接続パッド１１０の露出面が凹凸面に形成されている場合、多層回路基板２０２の半導体素子搭載面に半導体素子を搭載したとき、半導体素子の電極端子が接続パッド１１０の露出面に当接せず接触不良を惹起することがあり、最終的に得られるＳＩＰ２００の信頼性が低下する。
かかる多層回路基板２０２の樹脂層２０２ｂに形成された凹凸面は、研磨によって平坦化できるが、従来のＳＩＰ２００の製造工程に研磨工程を付加することを要し、ＳＩＰ２００の製造コストが増加する。このため、研磨工程を付加することなく多層回路基板２０２の半導体素子搭載面を平坦化することが望まれている。
そこで、本発明の第１の課題は、剛性を有する多層回路基板の一面側に、複数個の半導体素子が平面方向に搭載される半導体素子搭載面が、研磨を施すことなく可及的に平坦面に形成された、チップとして扱い得る半導体装置用多層回路基板及びその製造方法を提供することにある。
また、本発明の第２の課題は、チップとして扱い得る大きさの多層回路基板の一面側に形成された半導体素子搭載面に、複数個の半導体素子が平面方向に搭載されて形成された高信頼性の半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく検討を重ねた結果、金属板の一面側に半導体素子搭載面側から樹脂層を順次積層して形成した、チップとして扱い得る大きさの多層回路基板に、この多層回路基板よりも剛性の高い金属製の板体を接合した後、金属板をエッチングで除去することによって、剛性が向上された多層回路基板の一面側に平坦な半導体素子搭載面を形成できることを見出し、本発明に到達した。
すなわち、本発明は、複数の導体パターンが積層されて形成された多層回路基板の一面側に、複数個の半導体素子を平面方向に並べて搭載できる半導体素子搭載面が形成された半導体装置用多層回路基板において、該多層回路基板が、その一面側から他面側の方向に順次形成して得られた多層回路基板であって、前記一面側に形成された半導体素子搭載面が他面側よりも平坦な平坦面に形成されており、前記多層回路基板の他面側が、導電性粒子を含有せず且つゴム弾性を呈する絶縁性樹脂から成る弾性樹脂層を介して、前記多層回路基板よりも高剛性のシリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板状部材の一面側に接合されていることを特徴とする半導体装置用多層回路基板にある。
【０００７】
また、本発明は、複数の導体パターンが積層されて形成された多層回路基板の一面側に、複数個の半導体素子が平面方向に並べて搭載可能の半導体素子搭載面が形成された半導体装置用多層回路基板を製造する際に、該半導体素子の電極端子と接続される接続パッドと、前記接続パッドの接続面が露出する半導体素子搭載面を形成する第1樹脂層とを金属板の一面側に形成した後、前記金属板の一面側に半導体素子搭載面が密着状態で形成された第１樹脂層の接続パッドと電気的に接続されるように、導体パターンが形成された複数の樹脂層を前記第１樹脂層上に順次積層して多層回路基板を形成し、次いで、前記多層回路基板の他面側に、前記多層回路基板よりも高剛性のシリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板状部材の一面側を、導電性粒子を含有せず且つゴム弾性を呈する絶縁性樹脂から成る弾性樹脂層を介して接合した後、前記金属板の他面側からエッチングを施し、前記多層回路基板の半導体素子搭載面を露出することを特徴とする半導体装置用多層回路基板の製造方法にある。
更に、本発明は、前述した半導体装置用多層回路基板に形成された半導体素子搭載面に、複数個の半導体素子が平面方向に並べて搭載されていることを特徴とする半導体装置でもある。
【０００８】
本発明によれば、一面側から他面側方向に順次形成して得た、チップとして扱い得る大きさの多層回路基板の一面側を半導体素子搭載面とする。この様に、多層回路基板の最初に形成された樹脂層は、通常、板体の平坦面上に形成されると共に、下方の樹脂層に形成されたヴィア等の影響を受けないため、最初に形成された樹脂層の表面は可及的に平坦面に形成できる。従って、最初に形成された樹脂層の表面を、半導体素子の電極端子と接合される接続パッドの接続面が露出等する半導体素子搭載面に形成することによって、可及的に平坦な半導体素子搭載面を形成できる。
一方、ヴィアの開口側に形成される多層回路基板の他面側は、下方の樹脂層に形成されたヴィア等の影響を受け、その表面は凹凸面に形成され易い。
この点、本発明では、多層回路基板の他面側は、絶縁性樹脂で且つゴム弾性を呈する樹脂から成る弾性樹脂層を介して多層回路基板よりも高剛性のシリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板状部材の一面側に接合している。このため、多層回路基板の他面側に形成された凹凸は、弾性樹脂層に吸収され、且つ多層回路基板の剛性を向上できる。更に、多層回路基板と板状部材との熱膨張率差に起因する応力も、弾性樹脂層によって吸収できる。
【０００９】
【発明の実施の形態】
本発明に係る半導体装置の一例を図１に示す。図１に示す半導体装置１０は、一枚の多層回路基板１２の一面側に形成された半導体素子搭載面に、機能の異なる半導体素子１４ａ，１４ｂが搭載された、いわゆるシステム・イン・パッケージと称される半導体装置（以下、ＳＩＰ１０と称することがある）である。このＳＩＰ１０は、チップとして扱い得る大きさのものである。
ＳＩＰ１０を形成する多層回路基板１２は、後述する様に、樹脂層１２ａ，１２ｂが順次積層されて形成されており、多層回路基板１２の一面側を形成する樹脂層１２ａには、半導体素子１４ａ，１４ｂの各電極端子と接続される接続パッド１１，１１・・の接続面が露出する半導体素子搭載面が形成されている。
かかる多層回路基板１２の他面側には、多層回路基板１２よりも剛性を有する板状部材２６が弾性樹脂層２８を介して接合されている。
この板状部材２６としては、搭載される半導体素子１４ａ，１４ｂを形成するシリコンに近似した熱膨張係数を有する、シリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板材を用いることが好ましい。多層回路基板１２の両側に熱膨張係数が近似した部材が装着されることによって、多層回路基板１２の反り等を効果的に防止できるからである。
また、弾性樹脂層２８を形成する樹脂としては、絶縁性樹脂で且つゴム弾性を呈する樹脂、例えばシリコーンゴムやエラストマーが好適である。
この様に、多層回路基板１２の他面側に、板状部材２６を弾性樹脂層２８を介して接合することによって、多層回路基板１２の剛性を向上でき、その取り扱いを容易とすることができる
更に、樹脂層１２ａ，１２ｂが順次積層されて形成された多層回路基板１２では、樹脂層１２ａ，１２ｂの各一面側に形成された導体パターン１６，１６・・を電気的に接続するヴィア１８，１８・・が、多層回路基板１２の他面側に開口されるように形成されている。このため、多層回路基板１２の他面側は、ヴィア１８，１８・・の影響を受けて凹凸面に形成され易いが、弾性樹脂層２８によって多層回路基板１２の他面側に形成された凹凸を吸収して板状部材２６を接合できる。
しかも、主として樹脂から成る多層回路基板１２と板状部材２６との間の熱膨張率差に起因する応力が発生しても、弾性樹脂層２８によって吸収されるため、多層回路基板１２や板状部材２６に発生するクラックを防止できる。
【００１０】
図１に示すＳＩＰ１０では、その多層回路基板１２の他面側に、外部接続用パッド等が形成されていない板状部材２６が接合されているため、多層回路基板１２の半導体素子搭載面の周縁部に、他の電子部品と接続されるリードフレームのインナーリード２０，２０・・の各々とワイヤ２２を介して電気的に接続される外部接続用パッド２４が形成されている。
かかる接続パッド１１，１１・・と外部接続用パッド２４，２４・・とは、樹脂層１２ａ，１２ｂの各一面側に形成された導体パターン１６，１６・・及びヴィア１８，１８・・によって電気的に接続されている。
更に、多層回路基板１０２の一面側には、接続パッド１１，１１・・及び外部接続用パッド２４，２４・・を除きソルダレジスト等の保護膜２５で覆われている。
尚、多層回路基板１２の一面側に形成された半導体素子搭載面と、搭載された半導体素子１４ａ，１４ｂとの間には、ポッティング樹脂が充填されていてもよい。
【００１１】
図１に示すＳＩＰ１０を構成する多層回路基板１２は、図２及び図３に示す様に、金属板の一面側に樹脂層１２ａを形成した後、樹脂層１２ｂを積層することにより形成する。
つまり、銅製の金属板３０の一面側に、薄樹脂層３２を形成した後、スパッタや無電解めっきにより、銅から成る薄金属層３４を形成する［図２（ａ）］。
更に、薄金属層３４上にセミアディブ法によって、接続パッド１１，１１・・及び外部接続用パッド２４，２４・・を形成する。セミアディティブ法では、薄金属層３４上に感光性レジスト等を塗布して形成したレジスト層に、形成する接続パッド等の形状に倣って薄金属層３４を露出するパターニングを施した後、薄金属層３４を給電層とする電解銅めっきを施し、接続パッド１１，１１・・及び外部接続用パッド２４，２４・・を形成する。その後、残存しているレジスト層を除去する［図２（ｂ）］。
【００１２】
この様に、形成した接続パッド１１，１１・・及び外部接続用パッド２４，２４・・上に、絶縁樹脂を塗布して絶縁樹脂層を形成した後、所定個所にレザーによって底面に接続パッド１１や外部接続用パッド２４が底面に露出するヴィア穴を形成する。このヴィア穴の内壁面を含む絶縁樹脂層の表面に、スパッタや無電解めっきによって形成した銅から成る薄金属層上にセミアディティブ法により、導体パターン１６やヴィア１８を形成した樹脂層１２ａを形成する［図２（ｃ）］。この導体パターン１６やヴィア１８を形成するセミアディティブ法では、残存しているレジスト層を除去して導体パターン１６間に露出した薄金属層をエッチングして除去することによって、導体パターン１６間を絶縁できる。
更に、樹脂層１２ａ上に、同様にして、導体パターン１６，１６・・及びヴィア１８，１８・・が形成された樹脂層１２ｂを形成して多層回路基板１２を形成した後［図２（ｄ）］、樹脂層１２ｂ上にシリコン（Ｓｉ）基板から成る板状部材２６を接合する［図２（ｅ）］。この接合は、絶縁性樹脂で且つゴム弾性を呈する弾性樹脂層２８によってなされる。
接合されたシリコン（Ｓｉ）基板から成る板状部材２６は、主として樹脂から成る多層回路基板１２よりも高剛性であるため、板状部材２６と一体化された多層回路基板１２の剛性を向上でき、取り扱いを容易とすることができる。
【００１３】
次いで、金属板３０を、露出している他面側からエッチングして除去する［図３（ａ）］。図２及び図３に示す金属板３０は、銅製であるため、塩化第二鉄の水溶液をエッチング液に用いる。このエッチングの際に、金属板３０の一面側に形成されている薄樹脂層３２は、金属板３０をエッチングするエッチング液によってエッチングされず、接続パッド１１や外部接続用パッド２４をオーバーエッチングする事態を防止できる。
更に、金属板３０を除去して表面が露出する薄樹脂層３２は、Ｏ2プラズマ等によってエッチングして除去し、銅から成る薄金属層３４の表面を露出する［図３（ｂ）］。この薄金属層３４も、過硫酸アンモニウム水溶液をエッチング液に用いて除去することによって、樹脂層１２ａに形成した接続パッド１１や外部接続用パッド２４の接続面を露出できる［図３（ｃ）］。
この様に、露出した接続パッド１１及び外部接続用パッド２４の接続面には、無電解ニッケルめっきを施した後、無電解金めっきを施すことが好ましい。
得られた多層回路基板１２は、複数個の半導体素子を平面方向に並べて搭載できる半導体素子搭載面が形成された半導体装置用多層回路基板である。
かかる多層回路基板に形成された接続パッド１１，１１・・、樹脂層１２ａ及び外部接続用パッド２４，２４・・は、最初に金属板３０の一面側に形成されるため、金属板３０の一面側に密着状態で形成された接続パッド１１，１１・・及び外部接続用パッド２４，２４・・の各接続面、及び樹脂層１２ａの表面は極めて平坦に形成される。このため、多層回路基板１２の半導体素子搭載面に形成された接続パッド１１，１１・・に半導体素子を搭載したとき、半導体素子の電極端子が接続パッド１１，１１・・の接続面に確実に当接し、最終的に得られるＳＩＰ１０の信頼性を向上できる。
図３においては、一個の多層回路基板１２を形成する工程を示したが、一枚の板状部材２６に複数個の多層回路基板１２を形成した後、板状部材２６を切断して個々の多層回路基板１２にしてもよく、多層回路基板１２の各々に半導体素子１４ａ，１４ｂを搭載した後、板状部材２６を切断してもよい。
或いは、一枚の金属板３０に、複数個の多層回路基板１２を形成した後、金属板３０を切断して個々の多層回路基板１２とし、次いで、個々の多層回路基板１２に板状部材２６を接合してもよく、多層回路基板１２の各々に金属板３０を板状部材２６を接合した後、金属板３０を切断してもよい。
【００１４】
図１〜図３に示す多層回路基板１２では、その他面側にシリコン（Ｓｉ）基板から成る板状部材２６を接合しているが、参考例として、多層回路基板１２よりも高剛性の回路基板を板状部材２６として接合できる。その一例を図４（ａ）に示す。
図４（ａ）に示す多層回路基板１２よりも高剛性の回路基板は、その中央部に金属製やセラミック製のコア基板３６を配設し、剛性を向上した多層回路基板４０である。
この多層回路基板４０と多層回路基板１２とは、絶縁性樹脂で且つゴム弾性を呈する弾性樹脂内に導電性粒子が配合された異方導電性接着層２９によって接合されている。異方導電性接着層２９を形成する異方導電性接着剤は、図４（ｂ）に示す様に、弾性樹脂内に銀粒子等の導電性粒子３９，３９・・が配合されており、異方導電性接着剤に部分的に圧力が加えられると、圧力が加えられた個所の弾性樹脂が流出して残った導電性粒子３９，３９・・が相互に接触し導電路を形成するものである。このため、図４（ｂ）に示す様に、多層回路基板１２の導体パターン１６と、多層回路基板４０の導体パターン３７とが重なりあった個所では、異方導電性接着剤を介して両基板を重ねて押圧したとき、異方導電性接着剤に部分的に圧力が加えられ、弾性樹脂が流出して残った導電性粒子３９，３９・・によって導体パターン１６，１７間に導通路を形成できる。
【００１５】
この様に、多層回路基板１２よりも高剛性の回路基板を板状部材２６として接合した場合、外部接続端子として、図４（ａ）に示す様に、多層回路基板４０に設けられた外部接続端子としてのはんだボール４２，４２・・を、実装基板との電気的な接続に用いることができる。
また、図４に示すＳＩＰ１０では、多層回路基板１２と多層回路基板４０との接合を異方導電性接着層２９によって接合しているが、他の参考例として、図５に示す様に、多層回路基板１２と多層回路基板４０との接合を絶縁性の弾性樹脂層３１によって接合する場合には、図５に示す様に、多層回路基板１２と多層回路基板４０とに形成された各導体パターンを、はんだボール３３，３３・・によって電気的に接続できる。
図４及び図５に示すＳＩＰ１０では、多層回路基板４０の外部接続端子としてのはんだボール４２，４２・・と、多層回路基板１２の半導体素子搭載面の周縁部に、他の電子部品と接続されるリードフレームのインナーリード２０，２０・・の各々とワイヤ２２を介して電気的に接続される外部接続用パッド２４とを併設してもよい。
更に、図４及び図５に示すＳＩＰ１０では、半導体素子１４ａ，１４ｂと多層回路基板１２との間には、ポッティング樹脂等のアンダーフィル材を充填してもよい。
【００１６】
図４（ａ）及び図５に示すＳＩＰ１０には、多層回路基板４０に設けられたはんだボール４２，４２・・を実装基板との電気的な接続に用いることができるが、図１に示すＳＩＰ１０を実装基板に実装する態様を図６に示す。
ＳＩＰ１０は、チップとして扱い得る大きさであるため、図６（ａ）に示す様に、リードフレーム３５のインナーリード２０とＳＩＰ１０とをワイヤ２２で電気的に接続した後、インナーリード２０、ＳＩＰ１０及びワイヤ２２を封止樹脂層３６で封止して封止体を形成する。次いで、封止樹脂層３６から突出するリードフレーム３５のアウターリードの先端部２１によって、封止体を実装基板４１に実装できる。
また、図６（ｂ）に示す様に、配線基板５０上に接合したＳＩＰ１０と配線基板５０とをワイヤ５２によって電気的に接続し、ＳＩＰ１０及びワイヤ２２を封止樹脂層３６で封止して封止体を形成する。次いで、配線基板５０に設けられた外部接続端子としてのはんだボール５４によって、封止体を実装基板４１に実装する。
更に、ＳＩＰ１０を封止樹脂で封止することなく、図６（ｃ）に示す様に、ＳＩＰ１０に直接外部接続端子としてのはんだボール５６を設けてもよい。
尚、図１〜図６に示すヴィア１８，１８・・は、凹状に形成されているが、銅めっき等のめっきによって金属が充填されたフィルドヴィアであってもよい。
【００１７】
【発明の効果】
本発明に係る半導体装置用多層回路基板によれば、複数個の半導体素子が搭載される半導体素子搭載面に露出する接続パッドの接続面を平坦面に形成できるため、複数個の半導体素子を搭載したとき、半導体素子の電極端子を接続パッドの接続面に確実に当接でき、最終的に得られる半導体装置（いわゆるシステム・イン・パッケージ）の信頼性を向上できる。
また、本発明に係る半導体装置用多層回路基の製造方法によれば、研磨工程等の工程を付加することなく、複数個の半導体素子が搭載される半導体素子搭載面に露出する接続パッドの接続面を平坦面に形成でき、最終的に得られる半導体装置（いわゆるシステム・イン・パッケージ）の製造コストを抑制できる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の一例を説明するための断面図である。
【図２】 図１に示す半導体装置を構成する半導体装置用多層回路基板の製造工程の一部を説明するための工程図である。
【図３】 図１に示す半導体装置を構成する半導体装置用多層回路基板の製造工程の残りの部分を説明するための工程図である。
【図４】 本発明に係る半導体装置の参考例を説明するための断面図及び部分拡大図である。
【図５】 図４に示す半導体装置の他の参考例を説明するための断面図である。
【図６】 図１に示す半導体装置の実装基板への実装の態様を説明する断面図である。
【図７】 従来のシステム・イン・パッケージを説明するための平面図及び部分拡大断面図である。
【図８】 従来のシステム・イン・パッケージの改良例を説明するための平面図及び断面図である。
【図９】 図８に示すシステム・イン・パッケージの拡大部分断面図である。
【符号の説明】
１０ 半導体装置
１１ 接続パッド
１２ａ，１２ｂ 樹脂層
１２，４０ 多層回路基板
１４ａ，１４ｂ 半導体素子
１６，１７ 導体パターン
１８ ヴィア
２０ インナーリード
２４ 外部接続用パッド
２６ 板状部材
２８ 弾性樹脂層
２９ 異方導電性接着層
３０ 金属板
３２ 薄樹脂層
３４ 薄金属層
３７ 導体パターン
３８ コア基板
３９ 導電性粒子
４２ はんだボール

Claims (5)

  1. 複数の導体パターンが積層されて形成された多層回路基板の一面側に、複数個の半導体素子を平面方向に並べて搭載できる半導体素子搭載面が形成された半導体装置用多層回路基板において、
    該多層回路基板が、その一面側から他面側の方向に順次形成して得られた多層回路基板であって、前記一面側に形成された半導体素子搭載面が他面側よりも平坦な平坦面に形成されており、
    前記多層回路基板の他面側が、導電性粒子を含有せず且つゴム弾性を呈する絶縁性樹脂から成る弾性樹脂層を介して、前記多層回路基板よりも高剛性のシリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板状部材の一面側に接合されていることを特徴とする半導体装置用多層回路基板。
  2. 多層回路基板の半導体素子搭載面に、一面側が露出する外部接続用パッドが形成されている請求項１記載の半導体装置用多層回路基板。
  3. 複数の導体パターンが積層されて形成された多層回路基板の一面側に、複数個の半導体素子が平面方向に並べて搭載可能の半導体素子搭載面が形成された半導体装置用多層回路基板を製造する際に、
    該半導体素子の電極端子と接続される接続パッドと、前記接続パッドの接続面が露出する半導体素子搭載面を形成する第 1 樹脂層とを金属板の一面側に形成した後、
    前記金属板の一面側に半導体素子搭載面が密着状態で形成された第１樹脂層の接続パッドと電気的に接続されるように、導体パターンが形成された複数の樹脂層を前記第１樹脂層上に順次積層して多層回路基板を形成し、
    次いで、前記多層回路基板の他面側に、前記多層回路基板よりも高剛性のシリコン（Ｓｉ）基板又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金から成る板状部材の一面側を、導電性粒子を含有せず且つゴム弾性を呈する絶縁性樹脂から成る弾性樹脂層を介して接合した後、
    前記金属板の他面側からエッチングを施し、前記多層回路基板の半導体素子搭載面を露出することを特徴とする半導体装置用多層回路基板の製造方法。
  4. 多層回路基板の半導体素子搭載面に、一面側が露出する外部接続用パッドを形成する請求項３記載の半導体装置用多層回路基板の製造方法。
  5. 請求項１記載の半導体装置用多層回路基板に形成された半導体素子搭載面に、複数個の半導体素子が平面方向に並べて搭載されていることを特徴とする半導体装置。
JP2002015504A 2002-01-24 2002-01-24 半導体装置用多層回路基板及びその製造方法並びに半導体装置 Expired - Fee Related JP4070470B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002015504A JP4070470B2 (ja) 2002-01-24 2002-01-24 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US10/347,602 US7019404B2 (en) 2002-01-24 2003-01-22 Multilayered circuit substrate, semiconductor device and method of producing same
US11/324,220 US7250355B2 (en) 2002-01-24 2006-01-04 Multilayered circuit substrate, semiconductor device and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002015504A JP4070470B2 (ja) 2002-01-24 2002-01-24 半導体装置用多層回路基板及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2003218264A JP2003218264A (ja) 2003-07-31
JP4070470B2 true JP4070470B2 (ja) 2008-04-02

Family

ID=19191950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015504A Expired - Fee Related JP4070470B2 (ja) 2002-01-24 2002-01-24 半導体装置用多層回路基板及びその製造方法並びに半導体装置

Country Status (2)

Country Link
US (2) US7019404B2 (ja)
JP (1) JP4070470B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538485B1 (ko) * 2003-11-12 2005-12-23 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
JP5289832B2 (ja) * 2008-06-17 2013-09-11 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP5171726B2 (ja) * 2009-05-11 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
JP5716637B2 (ja) * 2011-11-04 2015-05-13 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
CN103174718B (zh) * 2011-12-23 2014-12-24 宏恒胜电子科技（淮安）有限公司 定位销钉、定位销钉的制作方法及电路板压合装置
CN111669906B (zh) * 2020-05-27 2022-06-24 上海美维电子有限公司 多层电路板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE404863B (sv) * 1975-12-17 1978-10-30 Perstorp Ab Forfarande vid framstellning av ett flerlagerkort
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH1168025A (ja) 1997-08-20 1999-03-09 Toppan Printing Co Ltd マルチチップモジュール基板
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
EP0926729A3 (en) * 1997-12-10 1999-12-08 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
US7019404B2 (en) 2006-03-28
US20060110838A1 (en) 2006-05-25
US20030138992A1 (en) 2003-07-24
US7250355B2 (en) 2007-07-31
JP2003218264A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JP4058642B2 (ja) 半導体装置
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2003522401A (ja) 積層型集積回路パッケージ
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2002026198A (ja) 半導体装置及びその製造方法
JP2007184414A (ja) 半導体素子実装用基板、半導体装置及び電子機器
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JP2000277649A (ja) 半導体装置及びその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP2001015629A (ja) 半導体装置及びその製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
TW201446086A (zh) 封裝結構及其製作方法
JPH09148484A (ja) 半導体装置及びその製造方法
JP2006294825A (ja) 半導体集積回路装置
JP3910937B2 (ja) 半導体装置
JPH09246416A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4070470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees