JP5114130B2 - 配線基板及びその製造方法、及び半導体装置 - Google Patents

配線基板及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5114130B2
JP5114130B2 JP2007218146A JP2007218146A JP5114130B2 JP 5114130 B2 JP5114130 B2 JP 5114130B2 JP 2007218146 A JP2007218146 A JP 2007218146A JP 2007218146 A JP2007218146 A JP 2007218146A JP 5114130 B2 JP5114130 B2 JP 5114130B2
Authority
JP
Japan
Prior art keywords
external connection
resin
wiring board
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007218146A
Other languages
English (en)
Other versions
JP2009054686A (ja
Inventor
敏男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007218146A priority Critical patent/JP5114130B2/ja
Priority to KR1020080080333A priority patent/KR101412720B1/ko
Priority to TW097132053A priority patent/TWI479971B/zh
Priority to US12/196,432 priority patent/US8379401B2/en
Publication of JP2009054686A publication Critical patent/JP2009054686A/ja
Application granted granted Critical
Publication of JP5114130B2 publication Critical patent/JP5114130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板及びその製造方法、及び半導体装置に係り、特にコアレス構造（コア基材が無い構造）とされた配線基板及びその製造方法、及び半導体装置に関する。
従来の配線基板には、コア基材を無くして薄板化を図ったコアレス基板がある。このようなコアレス基板に電子部品を実装した構成とされた半導体装置としては、例えば、図１に示すような半導体装置２００がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、コアレス基板である配線基板２０１と、電子部品２０２，２０３と、外部接続端子２０４とを有する。
配線基板２０１は、積層された樹脂層２１１，２１７，２２１と、パッド２１２，２１３と、配線パターン２１５，２１６，２１８，２１９と、ビア２２２，２２６と、外部接続用パッド２２３，２２７と、ソルダーレジスト２３１，２３２とを有する。
樹脂層２１１は、電子部品２０２，２０３が接続されるパッド２１２，２１３を形成するための層である。パッド２１２は、パッド２１２の側面が樹脂層２１１に覆われるように、樹脂層２１１の面２１１Ａ（電子部品２０２，２０３が搭載される側の樹脂層２１１の面）側に設けられている。パッド２１２は、Ａｕ層２４１と、Ｎｉ層２４２とが積層された構成とされている。パッド２１２は、Ａｕ層２４１の面２４１Ａが樹脂層２１１の面２１１Ａと略面一となるように配置されている。パッド２１２を構成するＡｕ層２４１上には、バンプ２０６が配設されている。パッド２１２は、バンプ２０６を介して、電子部品２０２と電気的に接続されている。
パッド２１３は、パッド２１３の側面が樹脂層２１１に覆われるように、樹脂層２１１の面２１１Ａ側に設けられている。パッド２１３は、Ａｕ層２４１と、Ｎｉ層２４２とが積層された構成とされている。パッド２１３は、Ａｕ層２４１の面２４１Ａが樹脂層２１１の面２１１Ａと略面一となるように配置されている。パッド２１３を構成するＡｕ層２４１上には、電子部品２０３が接続されている。
配線パターン２１５は、ビア２４４と、配線２４５とを有する。ビア２４４は、パッド２１２と対向する部分の樹脂層２１１を貫通するように設けられている。ビア２４４は、パッド２１２と接続されている。配線２４５は、ビア２４４と一体的に構成されており、樹脂層２１１の面２１１Ｂ（面２１１Ａとは反対側の樹脂層２１１の面）に設けられている。配線２４５は、ビア２４４を介して、パッド２１２と電気的に接続されている。
配線パターン２１６は、ビア２４６と、配線２４７とを有する。ビア２４６は、パッド２１３と対向する部分の樹脂層２１１を貫通するように設けられている。ビア２４６は、パッド２１３と接続されている。配線２４７は、ビア２４６と一体的に構成されており、樹脂層２１１の面２１１Ｂに設けられている。配線２４７は、ビア２４６を介して、パッド２１３と電気的に接続されている。
樹脂層２１７は、配線２４５，２４７の一部を覆うように、樹脂層２１１の面２１１Ｂに設けられている。配線パターン２１８は、ビア２５１と、配線２５２とを有する。ビア２５１は、配線２４５と対向する部分の樹脂層２１７を貫通するように設けられている。ビア２５１は、配線２４５と電気的に接続されている。配線２５２は、ビア２５１と一体的に構成されており、樹脂層２１７の面２１７Ｂ（樹脂層２２１が設けられる側の樹脂層２１７の面）に設けられている。上記構成とされた配線パターン２１８は、配線パターン２１５を介して、パッド２１２と電気的に接続されている。
配線パターン２１９は、ビア２５３と、配線２５４とを有する。ビア２５３は、配線２４７と対向する部分の樹脂層２１７を貫通するように設けられている。ビア２５３は、配線２４７と接続されている。配線２５４は、ビア２５３と一体的に構成されており、樹脂層２１７の面２１７Ｂに設けられている。上記構成とされた配線パターン２１９は、配線パターン２１６を介して、パッド２１３と電気的に接続されている。
樹脂層２２１は、配線２５２，２５４の一部を覆うように、樹脂層２１７の面２１７Ｂに設けられている。ビア２２２は、配線２５２と対向する部分の樹脂層２２１を貫通するように設けられている。ビア２２２は、配線２５２と接続されている。外部接続用パッド２２３は、ビア２２２と一体的に構成されており、樹脂層２２１の面２２１Ｂ（ソルダーレジスト２３２が設けられる側の樹脂層２２１の面）に設けられている。
ビア２２６は、配線２５４と対向する部分の樹脂層２２１を貫通するように設けられている。ビア２２６は、配線２５４と接続されている。外部接続用パッド２２７は、ビア２２６と一体的に構成されており、樹脂層２２１の面２２１Ｂに設けられている。
ソルダーレジスト２３１は、樹脂層２１１の面２１１Ａを覆うように設けられている。ソルダーレジスト２３１は、パッド２１２を露出する開口部２３１Ａと、パッド２１３を露出する開口部２３１Ｂとを有する。
ソルダーレジスト２３２は、樹脂層２２１の面２２１Ｂを覆うように設けられている。ソルダーレジスト２３２は、外部接続用パッド２２３を露出する開口部２３２Ａと、外部接続用パッド２２７を露出する開口部２３２Ｂとを有する。
電子部品２０２は、バンプ２０６を介して、パッド２１２と接続されている。これにより、電子部品２０２は、パッド２１２と電気的に接続されている。電子部品２０２と配線基板２０１との間には、アンダーフィル樹脂２０７が充填されている。
電子部品２０３は、はんだ２０８により、パッド２１３上に固定されている。電子部品２０３は、パッド２１３と電気的に接続されている。外部接続端子２０４は、開口部２３２Ａ，２３２Ｂから露出された部分の外部接続用パッド２２３，２２７に配設されている。
外部接続端子２０４は、外部接続用パッド２２３，２２７に設けられている。外部接続端子２０４は、マザーボード等の実装基板（図示せず）に設けられたパッドと接続される端子である。
このように、コアレス基板である配線基板２０１に電子部品２０２，２０３を実装することで、半導体装置２００の厚さ方向のサイズを小型化することができる（例えば、特許文献１参照。）。
特開２０００−３２３６１３号公報
しかしながら、従来の配線基板２０１は、配線基板２０１の厚さ方向のサイズを小型化することは可能であるが、積層された樹脂層２１１，２１７，２２１を支持する支持板となるコア基材が無いため、反りが発生しやすいという問題があった。
具体的には、配線基板２０１の反りが大きい場合、電子部品２０２，２０３を配線基板２０１のパッド２１２，２１３に精度良く接続（実装）できない（電子部品２０２，２０３と配線基板２０１との間で接続不良が発生する）という問題や、配線基板２０１の外部接続端子２０４をマザーボード等の実装基板（図示せず）のパッドに精度良く接続（実装）できない（配線基板２０１と実装基板との間で接続不良が発生する）という問題が発生する。
そこで本発明は、上述した問題点に鑑みなされたものであり、配線基板のサイズを大型化することなく、配線基板の反りを低減することのできる配線基板及びその製造方法、及び半導体装置を提供することを目的とする。
本発明の一観点によれば、積層されると共に、最下層又は最上層に配置された第１の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第１の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板であって、前記外部接続用パッドが設けられた側の前記第１の樹脂層の面に、前記外部接続用パッドを露出する開口部を有するようにモールド樹脂を設けると共に、前記モールド樹脂の厚さを、前記外部接続用パッドに配設された前記外部接続端子よりも突出しない厚さにしたことを特徴とする配線基板が提供される。
本発明によれば、外部接続用パッドが設けられた側の第１の樹脂層の面に外部接続用パッドを露出するようにモールド樹脂を設けることにより、モールド樹脂が積層された複数の樹脂層を支持する支持板として機能するため、配線基板の反りを低減することができる。
また、モールド樹脂の厚さを外部接続用パッドに配設された外部接続端子よりも突出しない厚さにすることにより、配線基板のサイズを大型化させることなく、配線基板の反りを低減することができる。
本発明の他の観点によれば、請求項１乃至６のうち、いずれか一項記載の配線基板と、前記配線パターンと電気的に接続される電子部品と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、半導体装置のサイズを大型化することなく、配線基板の反りを低減することができる。
本発明のその他の観点によれば、積層されると共に、最下層又は最上層に配置された第１の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第１の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板の製造方法であって、前記最下層又は前記最上層に配置された前記第１の樹脂層の前記外部接続用パッドが設けられた側の面に、前記外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を、含み、前記モールド樹脂形成工程では、前記モールド樹脂が前記外部接続用パッドに配設される前記外部接続端子よりも突出しない厚さに前記モールド樹脂を形成することを特徴とする配線基板の製造方法が提供される。
本発明によれば、積層された複数の樹脂層のうち、最下層又は最上層に配置された樹脂層の外部接続用パッドが設けられた側の面に、外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を設け、このモールド樹脂形成工程において、モールド樹脂が外部接続用パッドに配設された外部接続端子よりも突出しないようにモールド樹脂を形成することにより、配線基板のサイズを大型化することなく、配線基板の反りを低減することができる。
本発明によれば、配線基板のサイズを大型化することなく、配線基板の反りを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照するに、第１の実施の形態の半導体装置１０は、コアレス基板である配線基板１１と、電子部品１２，１３と、外部接続端子１４とを有する。
配線基板１１は、積層された樹脂層２１，２７，３１と、電子部品搭載用パッドであるパッド２２，２３と、配線パターン２５，２６，２８，２９と、ビア３２，３６と、外部接続用パッド３３，３７と、ソルダーレジスト４１と、モールド樹脂４２とを有する。
樹脂層２１（第２の樹脂層）は、電子部品１２，１３が接続されるパッド２２，２３を形成するための層である。樹脂層２１としては、例えば、エポキシ樹脂を用いることができる。
パッド２２は、パッド２２の側面が樹脂層２１に覆われるように、樹脂層２１の面２１Ａ（電子部品１２，１３が搭載される側の樹脂層２１の面）側に設けられている。パッド２２は、Ａｕ層５１と、Ｎｉ層５２とが積層された構成とされている。パッド２２は、Ａｕ層５１の面５１Ａ（電子部品１２が搭載される側のＡｕ層５１の面）が樹脂層２１の面２１Ａと略面一となるように配置されている。パッド２２を構成するＡｕ層５１上には、バンプ１６が設けられている。パッド２２は、バンプ１６を介して、バンプ１６と接続された電子部品１２と電気的に接続されている。Ａｕ層５１の厚さは、例えば、０．５μｍとすることができる。Ｎｉ層５２の厚さは、例えば、５μｍとすることができる。
パッド２３は、パッド２３の側面が樹脂層２１に覆われるように、樹脂層２１の面２１Ａ側に設けられている。パッド２３は、Ａｕ層５１と、Ｎｉ層５２とが積層された構成とされている。パッド２３は、Ａｕ層５１の面５１Ａが樹脂層２１の面２１Ａと略面一となるように配置されている。パッド２３を構成するＡｕ層５１上には、電子部品１３が実装されている。
配線パターン２５は、ビア５４と、配線５５とを有する。ビア５４は、パッド２２と対向する部分の樹脂層２１を貫通するように設けられている。ビア５４は、パッド２２を構成するＮｉ層５２と接続されている。配線５５は、ビア５４と一体的に構成されており、樹脂層２１の面２１Ｂ（樹脂層２７が配設される側の樹脂層２１の面）に設けられている。配線５５は、ビア５４を介して、パッド２２と電気的に接続されている。配線パターン２５の材料としては、例えば、Ｃｕを用いることができる。
配線パターン２６は、ビア５６と、配線５７とを有する。ビア５６は、パッド２３と対向する部分の樹脂層２１を貫通するように設けられている。ビア５６は、パッド２３と接続されている。配線５７は、ビア５６と一体的に構成されており、樹脂層２１の面２１Ｂに設けられている。配線５７は、ビア５６を介して、パッド２３と電気的に接続されている。配線パターン２６の材料としては、例えば、Ｃｕを用いることができる。
樹脂層２７は、配線５５，５７の一部を覆うように、樹脂層２１の面２１Ｂに設けられている。樹脂層２７としては、例えば、エポキシ樹脂を用いることができる。
配線パターン２８は、ビア６１と、配線６２とを有する。ビア６１は、配線５５と対向する部分の樹脂層２７を貫通するように設けられている。ビア６１は、配線５５と接続されている。配線６２は、ビア６１と一体的に構成されており、樹脂層２７の面２７Ｂ（樹脂層３１が配設される側の樹脂層２７の面）に設けられている。上記構成とされた配線パターン２８は、配線パターン２５を介して、パッド２２と電気的に接続されている。配線パターン２８の材料としては、例えば、Ｃｕを用いることができる。
配線パターン２９は、ビア６３と、配線６４とを有する。ビア６３は、配線５７と対向する部分の樹脂層２７を貫通するように設けられている。ビア６３は、配線５７と接続されている。配線６４は、ビア６３と一体的に構成されており、樹脂層２７の面２７Ｂに設けられている。上記構成とされた配線パターン２９は、配線パターン２６を介して、パッド２３と電気的に接続されている。配線パターン２９の材料としては、例えば、Ｃｕを用いることができる。
樹脂層３１（最下層又は最上層に配置された第１の樹脂層）は、配線６２，６４の一部を覆うように、樹脂層２７の面２７Ｂに設けられている。樹脂層３１としては、例えば、エポキシ樹脂を用いることができる。
ビア３２は、配線６２と対向する部分の樹脂層３１を貫通するように設けられている。ビア３２は、配線６２と接続されている。外部接続用パッド３３は、ビア３２と一体的に構成されており、樹脂層３１の面３１Ｂ（樹脂層２７が配設された側とは反対側の樹脂層３１の面）に設けられている。外部接続用パッド３３の厚さＭ１は、例えば、２０μｍとすることができる。ビア３２及び外部接続用パッド３３の材料としては、例えば、Ｃｕを用いることができる。
ビア３６は、配線６４と対向する部分の樹脂層３１を貫通するように設けられている。ビア３６は、配線６４と接続されている。外部接続用パッド３７は、ビア３６と一体的に構成されており、樹脂層３１の面３１Ｂに設けられている。外部接続用パッド３７の厚さＭ２は、例えば、２０μｍとすることができる。ビア３６及び外部接続用パッド３７の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト４１は、樹脂層２１の面２１Ａを覆うように設けられている。ソルダーレジスト４１は、パッド２２を露出する開口部４１Ａと、パッド２３を露出する開口部４１Ｂを有する。
モールド樹脂４２は、外部接続用パッド３３，３７が設けられた側の樹脂層３１の面３１Ｂに、層状に設けられている。モールド樹脂４２は、外部接続端子１４が配設される部分の外部接続用パッド３３の面３３Ａを露出する開口部６６と、外部接続端子１４が配設される部分の外部接続用パッド３７の面３７Ａを露出する開口部６７とを有する。モールド樹脂４２の厚さＭ３（樹脂層３１の面３１Ｂに設けられた部分のモールド樹脂４２の厚さ）は、外部接続用パッド３３，３７に配設された外部接続端子１４よりも突出しないような厚さとされている。具体的には、外部接続用パッド３３，３７の厚さＭ１，Ｍ２が２０μｍ、外部接続端子１４の高さＨ１が０．５ｍｍ〜０．６ｍｍの場合、モールド樹脂４２の厚さＭ３は、例えば、０．２ｍｍ〜０．３ｍｍとすることができる。モールド樹脂４２としては、例えば、剛性が２０ＧＰａ以上のものを用いるとよい。また、具体的なモールド樹脂４２としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
このように、外部接続用パッド３３，３７が設けられた側の樹脂層３１の面３１Ｂに外部接続用パッド３３，３７を露出するモールド樹脂４２を設けることにより、モールド樹脂４２が積層された複数の樹脂層２１，２７，３１を支持する支持板として機能するため、配線基板１１の反りを低減することができる。
また、モールド樹脂４２の厚さＭ３を外部接続用パッド３３，３７に配設された外部接続端子１４よりも突出しないような厚さにすることにより、配線基板１１のサイズ（厚さ）を大型化させることなく、配線基板１１の反りを低減することができる。
電子部品１２は、バンプ１６により、パッド２２に対してフリップチップ接続されている。これにより、電子部品１２は、パッド２２と電気的に接続されている。電子部品１２と配線基板１１との間には、アンダーフィル樹脂１７が充填されている。電子部品１２としては、例えば、半導体チップを用いることができる。
電子部品１３は、はんだ１８により、パッド２３上に固定されている。電子部品１３は、パッド２３と電気的に接続されている。電子部品１３としては、例えば、チップキャパシタやチップ抵抗等を用いることができる。
外部接続端子１４は、モールド樹脂４２に形成された開口部６６，６７から露出された部分の外部接続用パッド３３，３７に設けられている。外部接続端子１４は、マザーボード等の実装基板（図示せず）に接続される端子である。外部接続端子１４の高さ（外部接続用パッド３３，３７の面３３Ａ，３７Ａを基準としたときの高さ）は、例えば、５００μｍ〜６００μｍとすることができる。外部接続端子１４としては、例えば、はんだボールを用いることができる。
本実施の形態の配線基板によれば、外部接続用パッド３３，３７が設けられた側の樹脂層３１の面３１Ａに外部接続用パッド３３，３７を露出するモールド樹脂４２を設けることにより、モールド樹脂が積層された複数の樹脂層２１，２７，３１を支持する支持板として機能するため、配線基板１１の反りを低減することができる。
また、モールド樹脂４２の厚さＭ３を外部接続用パッド３３，３７に配設された外部接続端子１４よりも突出しないような厚さにすることにより、配線基板１１のサイズ（厚さ）を大型化させることなく、配線基板１１の反りを低減することができる。
さらに、上記説明したモールド樹脂４２を備えた配線基板１１を半導体装置１０に設けることにより、半導体装置１０のサイズを大型化させることなく、配線基板１１の反りを低減することができる。
図３〜図１３は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１３において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
始めに、図３に示す工程では、支持板となる金属板７１上に、Ａｕ層５１と、Ｎｉ層５２とを順次積層させて、パッド２２，２３を形成する。具体的には、例えば、金属板７１上に、パッド２２，２３の形成領域に対応する部分に開口部を有したレジスト膜（図示せず）を形成し、次いで、金属板７１を給電層とする電解めっき法により、金属板７１上にＡｕ層５１と、Ｎｉ層５２とを順次析出成長させることによりパッド２２，２３を形成する。金属板７１としては、例えば、Ｃｕ板やＣｕ箔等を用いることができる。Ａｕ層５１の厚さは、例えば、０．５μｍとすることができる。Ｎｉ層５２の厚さは、例えば、５μｍとすることができる。
次いで、図４に示す工程では、金属板７１上にパッド２２，２３の一部を覆う樹脂層２１（最下層又は最上層に形成された樹脂層）を形成し、その後、ビア５４及び配線５５を有した配線パターン２５と、ビア５６及び配線５７を有した配線パターン２６とを同時に形成する。具体的には、例えば、パッド２２，２３を覆うようにシート状の樹脂層（例えば、エポキシ樹脂からなる樹脂層）を形成し、次いで、レーザによりパッド２２，２３の一部を露出する開口部を形成し、その後、セミアディティブ法により配線パターン２５，２６を形成する。配線パターン２５，２６の材料としては、例えば、Ｃｕを用いることができる。
次いで、図５に示す工程では、図４に示す工程の処理と同様な手法を用いて、樹脂層２７、ビア６１及び配線６２を有した配線パターン２８、ビア６３及び配線６４を有した配線パターン２９、樹脂層３１、ビア３２，３６、及び外部接続用パッド３３，３７を形成する。樹脂層２７，３１としては、例えば、エポキシ樹脂を用いることができる。配線パターン２８，２９、ビア３２，３６、及び外部接続用パッド３３，３７の材料としては、例えば、Ｃｕを用いることができる。外部接続用パッド３３の厚さＭ１は、例えば、２０μｍとすることができる。外部接続用パッド３７の厚さＭ２は、例えば、２０μｍとすることができる。
なお、図５に示す工程において、外部接続用パッド３３，３７上に、Ｎｉ層と、Ａｕ層とを順次積層させたＮｉ／Ａｕめっき層を設けてもよい。また、樹脂層３１の面３１Ａに外部接続用パッド３３，３７を露出する開口部を有するソルダーレジストを設けてもよい。
次いで、図６に示す工程では、図５に示す金属板７１を除去する。具体的には、例えば、金属板７１のエッチング液により外部接続用パッド３３，３７がエッチングされることを防止するための保護フィルム（図示せず）を図５に示す構造体の上面側に貼り付け、その後、保護フィルム（図示せず）が設けられた構造体をエッチング液に浸漬させることで、金属板７１を除去する。その後、保護フィルム（図示せず）を図５に示す構造体から除去する。
次いで、図７に示す工程では、図６に示す構造体の下面（パッド２２，２３及び樹脂層２１が設けられた側の面）と接触する下部金型７３と、外部接続用パッド３３と接触する突出部７５及び外部接続用パッド３７と接触する突出部７６を備えた上部金型７４とを準備し、その後、下部金型７３と上部金型７４との間に、図６に示す構造体を収容する。このとき、突出部７５が外部接続用パッド３３と接触すると共に、突出部７６が外部接続用パッド３７と接触することにより、上部金型７４と図６に示す構造体との間に空間Ａが形成される。この空間Ａは、後述する図８に示す工程において、モールド樹脂４２により充填される空間である。
突出部７５の突出量Ｂは、外部接続用パッド３３の厚さＭ１の値と突出部７５の突出量Ｂの値とを加算した値が外部接続端子１４の高さＨ１の値よりも小さくなるように設定されている。外部接続用パッド３３の厚さＭ１が２０μｍ、外部接続端子１４の高さＨ１が５００μｍ〜６００μｍの場合、突出部７５の突出量Ｂは、例えば、２００μｍとすることができる。
また、突出部７６の突出量Ｃは、外部接続用パッド３７の厚さＭ２の値と突出部７６の突出量Ｃの値とを加算した値が外部接続端子１４の高さＨ１の値よりも小さくなるように設定されている。外部接続用パッド３７の厚さＭ２が２０μｍ、外部接続端子１４の高さＨ１が５００μｍ〜６００μｍの場合、突出部７６の突出量Ｃは、例えば、２００μｍとすることができる。
上記説明したように、突出部７５の突出量Ｂ及び突出部７６の突出量Ｃを設定することにより、樹脂層３１に設けられたモールド樹脂４２が外部接続用パッド３３，３７に配設された外部接続端子１４よりも突出することがなくなるので、外部接続端子１４を介して、半導体装置１０とマザーボード等の実装基板（図示せず）とを電気的に接続することができる。
次いで、図８に示す工程では、上部金型７４と図６に示す構造体との間に形成された空間Ａにモールド樹脂４２を圧入して、空間Ａをモールド樹脂４２で充填する。空間Ａへのモールド樹脂４２の圧入は、例えば、トランスファーモールド法を用いることができる。このように、トランスファーモールド法を用いることにより、精度良くモールド樹脂４２を形成することができる。モールド樹脂４２は、後述する図９に示す工程において、加熱処理されることで硬化する。モールド樹脂４２としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
次いで、図９に示す工程では、モールド樹脂４２が形成された図６に示す構造体を下部金型７３及び上部金型７４から取り出し、その後、モールド樹脂４２を加熱して硬化させる。モールド樹脂４２として熱硬化性のエポキシ樹脂を用いた場合、モールド樹脂４２の加熱温度としては、例えば、１８０℃を用いることができる。なお、図８及び図９に示す工程がモールド樹脂形成工程に相当する工程である。
このように、積層された複数の樹脂層２１，２７，３１のうち、最上層に配置された樹脂層３１（図９に示す状態において、積層された複数の樹脂層２１，２７，３１のうちの最上層の樹脂層）の外部接続用パッド３３，３７が設けられた側の面３１Ｂに、外部接続用パッド３３，３７を露出するようにモールド樹脂４２を形成するモールド樹脂形成工程を設け、モールド樹脂形成工程において、モールド樹脂４２が外部接続用パッド３３，３７に配設される外部接続端子１４よりも突出しないようにモールド樹脂４２を形成することにより、配線基板１１のサイズを大型化させることなく、配線基板１１の反りを低減することができる。
次いで、図１０に示す工程では、周知の手法により、パッド２２を露出する開口部４１Ａと、パッド２３を露出する開口部４１Ｂとを有したソルダーレジスト４１を形成する。これにより、配線基板１１に相当する構造体が複数製造される。図３〜図１０に示す工程が配線基板１１の製造工程に相当する工程である。なお、ソルダーレジスト４１は、図６に示す工程で金属板７１を除去した直後に形成してもよい。図１０において、Ｄは複数の配線基板１１を個片化する際に切断する切断位置（以下、「切断位置Ｄ」とする）、Ｅは配線基板１１が形成される配線基板形成領域をそれぞれ示している。
次いで、図１１に示す工程では、モールド樹脂４２から露出された部分の外部接続用パッド３３，３７に外部接続端子１４を形成する。外部接続端子１４としては、例えば、はんだボールを用いることができる。
次いで、図１２に示す工程では、図１１に示す構造体を切断位置Ｄに沿って切断する。これにより、外部接続端子１４を備えた複数の配線基板１１が個片化される。
次いで、図１３に示す工程では、電子部品１２を複数の配線基板１１のパッド２２に実装すると共に、電子部品１３を複数の配線基板１１のパッド２３に実装する。具体的には、電子部品１２は、例えば、バンプ１６を介して、電子部品１２をパッド２２上に固定し、その後、電子部品１２と配線基板１１との間にアンダーフィル樹脂１７を充填することで実装を行う。電子部品１３の場合は、例えば、パッド２３上に溶融したはんだ１８を配置し、その後、溶融したはんだ１８が形成されたパッド２３上に電子部品１３を載置することで実装を行う。これにより、半導体装置１０が製造される。
本実施の形態の配線基板の製造方法によれば、積層された複数の樹脂層２１，２７，３１のうち、最上層に配置された樹脂層３１（図９に示す状態において、積層された複数の樹脂層２１，２７，３１のうちの最上層の樹脂層）の外部接続用パッド３３，３７が設けられた側の面３１Ｂに、外部接続用パッド３３，３７を露出するようにモールド樹脂４２を層状に形成するモールド樹脂形成工程を設け、モールド樹脂形成工程において、モールド樹脂４２が外部接続用パッド３３，３７に配設される外部接続端子１４よりも突出しないようにモールド樹脂４２を形成することにより、配線基板１１のサイズ（厚さ）を大型化させることなく、配線基板１１の反りを低減することができる。
（第２の実施の形態）
図１４は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１４を参照するに、第２の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置１０に設けられた外部接続端子１４の代わりに外部接続端子８１を設けた以外は半導体装置１０と同様に構成される。
外部接続端子８１は、ピン形状とされた端子であり、支持体８４（ネイルヘッド）と、ピン本体８５とを有する。支持体８４は、平板形状とされており、はんだ８２により、モールド樹脂４２から露出された部分の外部接続用パッド３３，３７に固定されている。支持体８４は、ピン本体８５を支持するための部材である。ピン本体８５は、支持体８４に設けられている。ピン本体８５は、支持体８４と一体的に構成されている。
上記構成とされた外部接続端子８１の高さＨ２は、例えば、２ｍｍとすることができる。モールド樹脂４２の厚さＭ３は、外部接続用パッド３３，３７に配設された外部接続端子８１よりも突出しないような厚さとされている。具体的には、外部接続端子８１の高さＨ２が２ｍｍの場合、モールド樹脂４２の厚さＭ３は、例えば、２００μｍ〜５００μｍとすることができる。外部接続端子８１の材料としては、例えば、Ｃｕ合金を用いることができる。
上記構成とされた半導体装置８０は、第１の実施の形態で説明した図１０に示す構造体を切断位置Ｄに沿って切断した後、外部接続用パッド３３，３７に外部接続端子８１を固定し、その後、パッド２２，２３に電子部品１２，１３を実装することで製造できる。
本実施の形態の配線基板によれば、外部接続用パッド３３，３７が設けられた側の樹脂層３１の面３１Ｂに外部接続用パッド３３，３７を露出するモールド樹脂４２を設けることにより、モールド樹脂４２が積層された複数の樹脂層２１，２７，３１を支持する支持板として機能するため、配線基板１１の反りを低減することができる。
また、モールド樹脂４２の厚さＭ３を外部接続用パッド３３，３７に配設された外部接続端子８１よりも突出しないような厚さにすることにより、配線基板１１の厚さ方向のサイズを大型化させることなく、配線基板１１の反りを低減することができる。
さらに、第１の実施の形態で説明した配線基板１１を半導体装置８０に設けることにより、半導体装置８０のサイズを大型化させることなく、配線基板１１の反りを低減することができる。
（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る半導体装置の断面図である。図１５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１５を参照するに、第３の実施の形態の半導体装置９０は、コアレス基板である配線基板９１と、電子部品９２と、外部接続端子１４とを有する。
配線基板９１は、第１の実施の形態で説明した配線基板１１に設けられたソルダーレジスト４１及びモールド樹脂４２の代わりに、ソルダーレジスト９４及びモールド樹脂９５を設けた以外は配線基板１１と同様に構成される。
ソルダーレジスト９４は、外部接続用パッド３３，３７の一部を覆うように、樹脂層３１の面３１Ｂに設けられている。ソルダーレジスト９４は、外部接続用パッド３３，３７の一部を露出する開口部９４Ａを有する。
モールド樹脂９５は、パッド２２，２３が形成された側の樹脂層２１の面２１Ａを覆うように層状に設けられている。モールド樹脂９５は、パッド２２を露出する開口部９５Ａと、パッド２３を露出する開口部９５Ｂとを有する。モールド樹脂９５の厚さは、パッド２２，２３に配設された外部接続端子１４よりも突出しないような厚さとされている。モールド樹脂９５としては、例えば、剛性が２０ＧＰａ以上のものを用いるとよい。また、具体的なモールド樹脂９５としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
このように、パッド２２，２３が形成された側の樹脂層２１の面２１Ａにパッド２２，２３を露出するモールド樹脂９５を設けることにより、モールド樹脂９５が積層された複数の樹脂層２１，２７，３１を支持する支持板として機能するため、配線基板９１の反りを低減することができる。
また、モールド樹脂９５の厚さをパッド２２，２３に配設された外部接続端子１４よりも突出しない厚さにすることにより、配線基板９１のサイズ（厚さ）を大型化させることなく、配線基板９１の反りを低減することができる。
電子部品９２は、バンプ１６により、外部接続用パッド３３，３７に対してフリップチップ接続されている。これにより、電子部品９２は、外部接続用パッド３３，３７と電気的に接続されている。電子部品９２と配線基板９１との間には、アンダーフィル樹脂１７が充填されている。電子部品９２としては、例えば、半導体チップを用いることができる。外部接続端子１４は、開口部９５Ａ，９５Ｂに露出された部分のパッド２２，２３に配設されている。
本実施の形態の半導体装置によれば、パッド２２，２３が形成された側の樹脂層２１の面２１Ａにパッド２２，２３を露出するモールド樹脂９５を設けることにより、モールド樹脂９５が積層された複数の樹脂層２１，２７，３１を支持する支持板として機能するため、配線基板９１の反りを低減することができる。つまり、第１の実施の形態で説明した金属板７１と接触していた樹脂層２１の面２１Ａにモールド樹脂９５を設けてもよい。
（第４の実施の形態）
図１６は、本発明の第４の実施の形態に係る半導体装置の断面図である。図１６において、第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図１６を参照するに、第４の実施の形態の半導体装置１００は、コアレス基板である配線基板１０１と、電子部品９２と、外部接続端子８１とを有する。
配線基板１０１は、第１の実施の形態で説明した配線基板１１に電子部品１０５を内蔵した以外は配線基板１１と同様に構成される。電子部品１０５は、モールド樹脂４２により封止されている。電子部品１０５は、一対の端子を有し、電子部品１０５の一方の端子は、はんだ１０６により外部接続用パッド３３と電気的に接続されており、他方の端子は、はんだ１０６により外部接続用パッド３７と電気的に接続されている。電子部品１０５としては、例えば、チップキャパシタやチップ抵抗等を用いることができる。
本実施の形態の半導体装置によれば、外部接続用パッド３３，３７と電気的に接続された電子部品１０５をモールド樹脂４２により封止することにより、電子部品１０５の一対の端子間がモールド樹脂４２で絶縁され、電子部品１０５の一対の端子間の絶縁性を向上させることができる。また、電子部品１０５のサイズが微小な場合、配線基板１１から電子部品１０５が脱落することを防止できる。
なお、本実施の形態では、ピン形状とされた外部接続端子８１を設けた場合を例に挙げて説明したが、外部接続端子８１の代わりに、第１の実施の形態で説明したボール形状の外部接続端子１４を設けてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、コアレス構造（コア基材が無い構造）とされた配線基板及びその製造方法、及び半導体装置に適用できる。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の断面図である。
符号の説明
１０，８０，９０，１００ 半導体装置
１１，９１，１０１ 配線基板
１２，１３，９２，１０５ 電子部品
１４，８１ 外部接続端子
１６ バンプ
１７ アンダーフィル樹脂
１８，８２，１０６ はんだ
２１，２７，３１ 樹脂層
２１Ａ，２１Ｂ，２７Ｂ，３１Ｂ，３３Ａ，３７Ａ，５１Ａ 面
２２，２３ パッド
２５，２６，２８，２９ 配線パターン
３２，３６，５４，５６，６１，６３ ビア
３３，３７ 外部接続用パッド
４１ ソルダーレジスト
４１Ａ，４１Ｂ，６６，６７，９４Ａ，９５Ａ，９５Ｂ 開口部
４２ モールド樹脂
５１ Ａｕ層
５２ Ｎｉ層
５５，５７，６２，６４ 配線
７１ 金属板
７３ 下部金型
７４ 上部金型
７５，７６ 突出部
８４ 支持体
８５ ピン本体
Ａ 空間
Ｂ，Ｃ 突出量
Ｄ 切断位置
Ｈ１，Ｈ２ 高さ
Ｍ１〜Ｍ３ 厚さ

Claims (13)

  1. 積層されると共に、最下層又は最上層に配置された第１の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第１の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板であって、
    前記外部接続用パッドが設けられた側の前記第１の樹脂層の面に、前記外部接続用パッドを露出する開口部を有するようにモールド樹脂を設けると共に、
    前記モールド樹脂の厚さを、前記外部接続用パッドに配設された前記外部接続端子よりも突出しない厚さにしたことを特徴とする配線基板。
  2. 積層された前記複数の樹脂層は、前記第１の樹脂層の反対側に配置された第２の樹脂層を有しており、
    前記第２の樹脂層に、前記配線パターンを介して、前記外部接続用パッドと電気的に接続されると共に、電子部品が搭載される電子部品搭載用パッドを設けたことを特徴とする請求項１記載の配線基板。
  3. 前記外部接続端子が、はんだボール、または、ネイルヘッドとピン本体とを有するピン形状の端子であることを特徴とする請求項１または２記載の配線基板。
  4. 前記モールド樹脂の厚さが０．２ｍｍ〜０．３ｍｍであることを特徴とする請求項１乃至３いずれか一項に記載の配線基板。
  5. 前記モールド樹脂内に電子部品が内蔵されていることを特徴とする請求項１乃至４いずれか一項に記載の配線基板。
  6. 前記配線基板がコアレス基板であることを特徴とする請求項１乃至５いずれか一項に記載の配線基板。
  7. 請求項１乃至６のうち、いずれか一項記載の配線基板と、
    前記配線パターンと電気的に接続される電子部品と、を備えたことを特徴とする半導体装置。
  8. 積層されると共に、最下層又は最上層に配置された第１の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第１の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板の製造方法であって、
    前記最下層又は前記最上層に配置された前記第１の樹脂層の前記外部接続用パッドが設けられた側の面に、前記外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を、含み、
    前記モールド樹脂形成工程では、前記モールド樹脂が前記外部接続用パッドに配設される前記外部接続端子よりも突出しない厚さに前記モールド樹脂を形成することを特徴とする配線基板の製造方法。
  9. 前記モールド樹脂は、トランスファーモールド法により形成することを特徴とする請求項８記載の配線基板の製造方法。
  10. 前記外部接続端子が、はんだボール、または、ネイルヘッドとピン本体とを有するピン形状の端子であることを特徴とする請求項８または９記載の配線基板の製造方法。
  11. 前記モールド樹脂の厚さが０．２ｍｍ〜０．３ｍｍであることを特徴とする請求項８乃至１０いずれか一項に記載の配線基板の製造方法。
  12. 前記モールド樹脂内に電子部品が内蔵されていることを特徴とする請求項８乃至１１いずれか一項に記載の配線基板の製造方法。
  13. 前記配線基板がコアレス基板であることを特徴とする請求項８乃至１２いずれか一項に記載の配線基板の製造方法。
JP2007218146A 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置 Active JP5114130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置
KR1020080080333A KR101412720B1 (ko) 2007-08-24 2008-08-18 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
TW097132053A TWI479971B (zh) 2007-08-24 2008-08-22 佈線板，其製造方法及具有佈線板之半導體裝置
US12/196,432 US8379401B2 (en) 2007-08-24 2008-08-22 Wiring board, method of manufacturing the same, and semiconductor device having wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2009054686A JP2009054686A (ja) 2009-03-12
JP5114130B2 true JP5114130B2 (ja) 2013-01-09

Family

ID=40381945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218146A Active JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Country Status (4)

Country Link
US (1) US8379401B2 (ja)
JP (1) JP5114130B2 (ja)
KR (1) KR101412720B1 (ja)
TW (1) TWI479971B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI473553B (zh) 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
TWI499024B (zh) 2009-01-07 2015-09-01 日月光半導體製造股份有限公司 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP5306879B2 (ja) * 2009-03-30 2013-10-02 日本特殊陶業株式会社 補強材付き配線基板
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) 2009-12-31 2013-09-11 日月光半導體製造股份有限公司 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 日月光半導體製造股份有限公司 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP6092117B2 (ja) * 2010-12-24 2017-03-08 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6319013B2 (ja) 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN115866922A (zh) * 2021-09-24 2023-03-28 鹏鼎控股(深圳)股份有限公司 线路板连接结构及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646399A (en) * 1970-03-04 1972-02-29 Gen Electric Printed circuit board construction
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3585796B2 (ja) 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2005335464A (ja) * 2004-05-25 2005-12-08 Honda Motor Co Ltd 車両の燃料供給構造
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4473141B2 (ja) * 2005-01-04 2010-06-02 日立オートモティブシステムズ株式会社 電子制御装置
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
CN102654409A (zh) * 2006-04-28 2012-09-05 松下电器产业株式会社 电容式传感器
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법

Also Published As

Publication number Publication date
JP2009054686A (ja) 2009-03-12
US20090052150A1 (en) 2009-02-26
TWI479971B (zh) 2015-04-01
KR20090021076A (ko) 2009-02-27
TW200913844A (en) 2009-03-16
US8379401B2 (en) 2013-02-19
KR101412720B1 (ko) 2014-06-26

Similar Documents

Publication Publication Date Title
JP5114130B2 (ja) 配線基板及びその製造方法、及び半導体装置
US9301391B2 (en) Substrate structure, semiconductor package device, and manufacturing method of substrate structure
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP4016039B2 (ja) 配線基板および配線基板の製造方法
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP5280945B2 (ja) 半導体装置及びその製造方法
US20100175917A1 (en) Wiring board and method of manufacturing the same
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2010283044A (ja) 配線基板および配線基板の製造方法
JP2006049424A (ja) 電子部品内蔵基板およびその製造方法
JP4558413B2 (ja) 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
JP5280032B2 (ja) 配線基板
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20170062370A1 (en) Electronic component device
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP5479638B2 (ja) 配線基板
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP4750080B2 (ja) 配線基板
JP2017135286A (ja) 半導体装置及び半導体装置の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5114130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150