JP5114130B2 - 配線基板及びその製造方法、及び半導体装置 - Google Patents

配線基板及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5114130B2
JP5114130B2 JP2007218146A JP2007218146A JP5114130B2 JP 5114130 B2 JP5114130 B2 JP 5114130B2 JP 2007218146 A JP2007218146 A JP 2007218146A JP 2007218146 A JP2007218146 A JP 2007218146A JP 5114130 B2 JP5114130 B2 JP 5114130B2
Authority
JP
Japan
Prior art keywords
external connection
resin
wiring board
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007218146A
Other languages
English (en)
Other versions
JP2009054686A (ja
Inventor
敏男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007218146A priority Critical patent/JP5114130B2/ja
Priority to KR1020080080333A priority patent/KR101412720B1/ko
Priority to US12/196,432 priority patent/US8379401B2/en
Priority to TW097132053A priority patent/TWI479971B/zh
Publication of JP2009054686A publication Critical patent/JP2009054686A/ja
Application granted granted Critical
Publication of JP5114130B2 publication Critical patent/JP5114130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Description

本発明は、配線基板及びその製造方法、及び半導体装置に係り、特にコアレス構造(コア基材が無い構造)とされた配線基板及びその製造方法、及び半導体装置に関する。
従来の配線基板には、コア基材を無くして薄板化を図ったコアレス基板がある。このようなコアレス基板に電子部品を実装した構成とされた半導体装置としては、例えば、図1に示すような半導体装置200がある。
図1は、従来の半導体装置の断面図である。
図1を参照するに、従来の半導体装置200は、コアレス基板である配線基板201と、電子部品202,203と、外部接続端子204とを有する。
配線基板201は、積層された樹脂層211,217,221と、パッド212,213と、配線パターン215,216,218,219と、ビア222,226と、外部接続用パッド223,227と、ソルダーレジスト231,232とを有する。
樹脂層211は、電子部品202,203が接続されるパッド212,213を形成するための層である。パッド212は、パッド212の側面が樹脂層211に覆われるように、樹脂層211の面211A(電子部品202,203が搭載される側の樹脂層211の面)側に設けられている。パッド212は、Au層241と、Ni層242とが積層された構成とされている。パッド212は、Au層241の面241Aが樹脂層211の面211Aと略面一となるように配置されている。パッド212を構成するAu層241上には、バンプ206が配設されている。パッド212は、バンプ206を介して、電子部品202と電気的に接続されている。
パッド213は、パッド213の側面が樹脂層211に覆われるように、樹脂層211の面211A側に設けられている。パッド213は、Au層241と、Ni層242とが積層された構成とされている。パッド213は、Au層241の面241Aが樹脂層211の面211Aと略面一となるように配置されている。パッド213を構成するAu層241上には、電子部品203が接続されている。
配線パターン215は、ビア244と、配線245とを有する。ビア244は、パッド212と対向する部分の樹脂層211を貫通するように設けられている。ビア244は、パッド212と接続されている。配線245は、ビア244と一体的に構成されており、樹脂層211の面211B(面211Aとは反対側の樹脂層211の面)に設けられている。配線245は、ビア244を介して、パッド212と電気的に接続されている。
配線パターン216は、ビア246と、配線247とを有する。ビア246は、パッド213と対向する部分の樹脂層211を貫通するように設けられている。ビア246は、パッド213と接続されている。配線247は、ビア246と一体的に構成されており、樹脂層211の面211Bに設けられている。配線247は、ビア246を介して、パッド213と電気的に接続されている。
樹脂層217は、配線245,247の一部を覆うように、樹脂層211の面211Bに設けられている。配線パターン218は、ビア251と、配線252とを有する。ビア251は、配線245と対向する部分の樹脂層217を貫通するように設けられている。ビア251は、配線245と電気的に接続されている。配線252は、ビア251と一体的に構成されており、樹脂層217の面217B(樹脂層221が設けられる側の樹脂層217の面)に設けられている。上記構成とされた配線パターン218は、配線パターン215を介して、パッド212と電気的に接続されている。
配線パターン219は、ビア253と、配線254とを有する。ビア253は、配線247と対向する部分の樹脂層217を貫通するように設けられている。ビア253は、配線247と接続されている。配線254は、ビア253と一体的に構成されており、樹脂層217の面217Bに設けられている。上記構成とされた配線パターン219は、配線パターン216を介して、パッド213と電気的に接続されている。
樹脂層221は、配線252,254の一部を覆うように、樹脂層217の面217Bに設けられている。ビア222は、配線252と対向する部分の樹脂層221を貫通するように設けられている。ビア222は、配線252と接続されている。外部接続用パッド223は、ビア222と一体的に構成されており、樹脂層221の面221B(ソルダーレジスト232が設けられる側の樹脂層221の面)に設けられている。
ビア226は、配線254と対向する部分の樹脂層221を貫通するように設けられている。ビア226は、配線254と接続されている。外部接続用パッド227は、ビア226と一体的に構成されており、樹脂層221の面221Bに設けられている。
ソルダーレジスト231は、樹脂層211の面211Aを覆うように設けられている。ソルダーレジスト231は、パッド212を露出する開口部231Aと、パッド213を露出する開口部231Bとを有する。
ソルダーレジスト232は、樹脂層221の面221Bを覆うように設けられている。ソルダーレジスト232は、外部接続用パッド223を露出する開口部232Aと、外部接続用パッド227を露出する開口部232Bとを有する。
電子部品202は、バンプ206を介して、パッド212と接続されている。これにより、電子部品202は、パッド212と電気的に接続されている。電子部品202と配線基板201との間には、アンダーフィル樹脂207が充填されている。
電子部品203は、はんだ208により、パッド213上に固定されている。電子部品203は、パッド213と電気的に接続されている。外部接続端子204は、開口部232A,232Bから露出された部分の外部接続用パッド223,227に配設されている。
外部接続端子204は、外部接続用パッド223,227に設けられている。外部接続端子204は、マザーボード等の実装基板(図示せず)に設けられたパッドと接続される端子である。
このように、コアレス基板である配線基板201に電子部品202,203を実装することで、半導体装置200の厚さ方向のサイズを小型化することができる(例えば、特許文献1参照。)。
特開2000−323613号公報
しかしながら、従来の配線基板201は、配線基板201の厚さ方向のサイズを小型化することは可能であるが、積層された樹脂層211,217,221を支持する支持板となるコア基材が無いため、反りが発生しやすいという問題があった。
具体的には、配線基板201の反りが大きい場合、電子部品202,203を配線基板201のパッド212,213に精度良く接続(実装)できない(電子部品202,203と配線基板201との間で接続不良が発生する)という問題や、配線基板201の外部接続端子204をマザーボード等の実装基板(図示せず)のパッドに精度良く接続(実装)できない(配線基板201と実装基板との間で接続不良が発生する)という問題が発生する。
そこで本発明は、上述した問題点に鑑みなされたものであり、配線基板のサイズを大型化することなく、配線基板の反りを低減することのできる配線基板及びその製造方法、及び半導体装置を提供することを目的とする。
本発明の一観点によれば、積層されると共に、最下層又は最上層に配置された第1の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第1の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板であって、前記外部接続用パッドが設けられた側の前記第1の樹脂層の面に、前記外部接続用パッドを露出する開口部を有するようにモールド樹脂を設けると共に、前記モールド樹脂の厚さを、前記外部接続用パッドに配設された前記外部接続端子よりも突出しない厚さにしたことを特徴とする配線基板が提供される。
本発明によれば、外部接続用パッドが設けられた側の第1の樹脂層の面に外部接続用パッドを露出するようにモールド樹脂を設けることにより、モールド樹脂が積層された複数の樹脂層を支持する支持板として機能するため、配線基板の反りを低減することができる。
また、モールド樹脂の厚さを外部接続用パッドに配設された外部接続端子よりも突出しない厚さにすることにより、配線基板のサイズを大型化させることなく、配線基板の反りを低減することができる。
本発明の他の観点によれば、請求項1乃至6のうち、いずれか一項記載の配線基板と、前記配線パターンと電気的に接続される電子部品と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、半導体装置のサイズを大型化することなく、配線基板の反りを低減することができる。
本発明のその他の観点によれば、積層されると共に、最下層又は最上層に配置された第1の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第1の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板の製造方法であって、前記最下層又は前記最上層に配置された前記第1の樹脂層の前記外部接続用パッドが設けられた側の面に、前記外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を、含み、前記モールド樹脂形成工程では、前記モールド樹脂が前記外部接続用パッドに配設される前記外部接続端子よりも突出しない厚さに前記モールド樹脂を形成することを特徴とする配線基板の製造方法が提供される。
本発明によれば、積層された複数の樹脂層のうち、最下層又は最上層に配置された樹脂層の外部接続用パッドが設けられた側の面に、外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を設け、このモールド樹脂形成工程において、モールド樹脂が外部接続用パッドに配設された外部接続端子よりも突出しないようにモールド樹脂を形成することにより、配線基板のサイズを大型化することなく、配線基板の反りを低減することができる。
本発明によれば、配線基板のサイズを大型化することなく、配線基板の反りを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
(第1の実施の形態)
図2は、本発明の第1の実施の形態に係る半導体装置の断面図である。
図2を参照するに、第1の実施の形態の半導体装置10は、コアレス基板である配線基板11と、電子部品12,13と、外部接続端子14とを有する。
配線基板11は、積層された樹脂層21,27,31と、電子部品搭載用パッドであるパッド22,23と、配線パターン25,26,28,29と、ビア32,36と、外部接続用パッド33,37と、ソルダーレジスト41と、モールド樹脂42とを有する。
樹脂層21(第2の樹脂層)は、電子部品12,13が接続されるパッド22,23を形成するための層である。樹脂層21としては、例えば、エポキシ樹脂を用いることができる。
パッド22は、パッド22の側面が樹脂層21に覆われるように、樹脂層21の面21A(電子部品12,13が搭載される側の樹脂層21の面)側に設けられている。パッド22は、Au層51と、Ni層52とが積層された構成とされている。パッド22は、Au層51の面51A(電子部品12が搭載される側のAu層51の面)が樹脂層21の面21Aと略面一となるように配置されている。パッド22を構成するAu層51上には、バンプ16が設けられている。パッド22は、バンプ16を介して、バンプ16と接続された電子部品12と電気的に接続されている。Au層51の厚さは、例えば、0.5μmとすることができる。Ni層52の厚さは、例えば、5μmとすることができる。
パッド23は、パッド23の側面が樹脂層21に覆われるように、樹脂層21の面21A側に設けられている。パッド23は、Au層51と、Ni層52とが積層された構成とされている。パッド23は、Au層51の面51Aが樹脂層21の面21Aと略面一となるように配置されている。パッド23を構成するAu層51上には、電子部品13が実装されている。
配線パターン25は、ビア54と、配線55とを有する。ビア54は、パッド22と対向する部分の樹脂層21を貫通するように設けられている。ビア54は、パッド22を構成するNi層52と接続されている。配線55は、ビア54と一体的に構成されており、樹脂層21の面21B(樹脂層27が配設される側の樹脂層21の面)に設けられている。配線55は、ビア54を介して、パッド22と電気的に接続されている。配線パターン25の材料としては、例えば、Cuを用いることができる。
配線パターン26は、ビア56と、配線57とを有する。ビア56は、パッド23と対向する部分の樹脂層21を貫通するように設けられている。ビア56は、パッド23と接続されている。配線57は、ビア56と一体的に構成されており、樹脂層21の面21Bに設けられている。配線57は、ビア56を介して、パッド23と電気的に接続されている。配線パターン26の材料としては、例えば、Cuを用いることができる。
樹脂層27は、配線55,57の一部を覆うように、樹脂層21の面21Bに設けられている。樹脂層27としては、例えば、エポキシ樹脂を用いることができる。
配線パターン28は、ビア61と、配線62とを有する。ビア61は、配線55と対向する部分の樹脂層27を貫通するように設けられている。ビア61は、配線55と接続されている。配線62は、ビア61と一体的に構成されており、樹脂層27の面27B(樹脂層31が配設される側の樹脂層27の面)に設けられている。上記構成とされた配線パターン28は、配線パターン25を介して、パッド22と電気的に接続されている。配線パターン28の材料としては、例えば、Cuを用いることができる。
配線パターン29は、ビア63と、配線64とを有する。ビア63は、配線57と対向する部分の樹脂層27を貫通するように設けられている。ビア63は、配線57と接続されている。配線64は、ビア63と一体的に構成されており、樹脂層27の面27Bに設けられている。上記構成とされた配線パターン29は、配線パターン26を介して、パッド23と電気的に接続されている。配線パターン29の材料としては、例えば、Cuを用いることができる。
樹脂層31(最下層又は最上層に配置された第1の樹脂層)は、配線62,64の一部を覆うように、樹脂層27の面27Bに設けられている。樹脂層31としては、例えば、エポキシ樹脂を用いることができる。
ビア32は、配線62と対向する部分の樹脂層31を貫通するように設けられている。ビア32は、配線62と接続されている。外部接続用パッド33は、ビア32と一体的に構成されており、樹脂層31の面31B(樹脂層27が配設された側とは反対側の樹脂層31の面)に設けられている。外部接続用パッド33の厚さM1は、例えば、20μmとすることができる。ビア32及び外部接続用パッド33の材料としては、例えば、Cuを用いることができる。
ビア36は、配線64と対向する部分の樹脂層31を貫通するように設けられている。ビア36は、配線64と接続されている。外部接続用パッド37は、ビア36と一体的に構成されており、樹脂層31の面31Bに設けられている。外部接続用パッド37の厚さM2は、例えば、20μmとすることができる。ビア36及び外部接続用パッド37の材料としては、例えば、Cuを用いることができる。
ソルダーレジスト41は、樹脂層21の面21Aを覆うように設けられている。ソルダーレジスト41は、パッド22を露出する開口部41Aと、パッド23を露出する開口部41Bを有する。
モールド樹脂42は、外部接続用パッド33,37が設けられた側の樹脂層31の面31Bに、層状に設けられている。モールド樹脂42は、外部接続端子14が配設される部分の外部接続用パッド33の面33Aを露出する開口部66と、外部接続端子14が配設される部分の外部接続用パッド37の面37Aを露出する開口部67とを有する。モールド樹脂42の厚さM3(樹脂層31の面31Bに設けられた部分のモールド樹脂42の厚さ)は、外部接続用パッド33,37に配設された外部接続端子14よりも突出しないような厚さとされている。具体的には、外部接続用パッド33,37の厚さM1,M2が20μm、外部接続端子14の高さH1が0.5mm〜0.6mmの場合、モールド樹脂42の厚さM3は、例えば、0.2mm〜0.3mmとすることができる。モールド樹脂42としては、例えば、剛性が20GPa以上のものを用いるとよい。また、具体的なモールド樹脂42としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
このように、外部接続用パッド33,37が設けられた側の樹脂層31の面31Bに外部接続用パッド33,37を露出するモールド樹脂42を設けることにより、モールド樹脂42が積層された複数の樹脂層21,27,31を支持する支持板として機能するため、配線基板11の反りを低減することができる。
また、モールド樹脂42の厚さM3を外部接続用パッド33,37に配設された外部接続端子14よりも突出しないような厚さにすることにより、配線基板11のサイズ(厚さ)を大型化させることなく、配線基板11の反りを低減することができる。
電子部品12は、バンプ16により、パッド22に対してフリップチップ接続されている。これにより、電子部品12は、パッド22と電気的に接続されている。電子部品12と配線基板11との間には、アンダーフィル樹脂17が充填されている。電子部品12としては、例えば、半導体チップを用いることができる。
電子部品13は、はんだ18により、パッド23上に固定されている。電子部品13は、パッド23と電気的に接続されている。電子部品13としては、例えば、チップキャパシタやチップ抵抗等を用いることができる。
外部接続端子14は、モールド樹脂42に形成された開口部66,67から露出された部分の外部接続用パッド33,37に設けられている。外部接続端子14は、マザーボード等の実装基板(図示せず)に接続される端子である。外部接続端子14の高さ(外部接続用パッド33,37の面33A,37Aを基準としたときの高さ)は、例えば、500μm〜600μmとすることができる。外部接続端子14としては、例えば、はんだボールを用いることができる。
本実施の形態の配線基板によれば、外部接続用パッド33,37が設けられた側の樹脂層31の面31Aに外部接続用パッド33,37を露出するモールド樹脂42を設けることにより、モールド樹脂が積層された複数の樹脂層21,27,31を支持する支持板として機能するため、配線基板11の反りを低減することができる。
また、モールド樹脂42の厚さM3を外部接続用パッド33,37に配設された外部接続端子14よりも突出しないような厚さにすることにより、配線基板11のサイズ(厚さ)を大型化させることなく、配線基板11の反りを低減することができる。
さらに、上記説明したモールド樹脂42を備えた配線基板11を半導体装置10に設けることにより、半導体装置10のサイズを大型化させることなく、配線基板11の反りを低減することができる。
図3〜図13は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す図である。図3〜図13において、第1の実施の形態の半導体装置10と同一構成部分には同一符号を付す。
始めに、図3に示す工程では、支持板となる金属板71上に、Au層51と、Ni層52とを順次積層させて、パッド22,23を形成する。具体的には、例えば、金属板71上に、パッド22,23の形成領域に対応する部分に開口部を有したレジスト膜(図示せず)を形成し、次いで、金属板71を給電層とする電解めっき法により、金属板71上にAu層51と、Ni層52とを順次析出成長させることによりパッド22,23を形成する。金属板71としては、例えば、Cu板やCu箔等を用いることができる。Au層51の厚さは、例えば、0.5μmとすることができる。Ni層52の厚さは、例えば、5μmとすることができる。
次いで、図4に示す工程では、金属板71上にパッド22,23の一部を覆う樹脂層21(最下層又は最上層に形成された樹脂層)を形成し、その後、ビア54及び配線55を有した配線パターン25と、ビア56及び配線57を有した配線パターン26とを同時に形成する。具体的には、例えば、パッド22,23を覆うようにシート状の樹脂層(例えば、エポキシ樹脂からなる樹脂層)を形成し、次いで、レーザによりパッド22,23の一部を露出する開口部を形成し、その後、セミアディティブ法により配線パターン25,26を形成する。配線パターン25,26の材料としては、例えば、Cuを用いることができる。
次いで、図5に示す工程では、図4に示す工程の処理と同様な手法を用いて、樹脂層27、ビア61及び配線62を有した配線パターン28、ビア63及び配線64を有した配線パターン29、樹脂層31、ビア32,36、及び外部接続用パッド33,37を形成する。樹脂層27,31としては、例えば、エポキシ樹脂を用いることができる。配線パターン28,29、ビア32,36、及び外部接続用パッド33,37の材料としては、例えば、Cuを用いることができる。外部接続用パッド33の厚さM1は、例えば、20μmとすることができる。外部接続用パッド37の厚さM2は、例えば、20μmとすることができる。
なお、図5に示す工程において、外部接続用パッド33,37上に、Ni層と、Au層とを順次積層させたNi/Auめっき層を設けてもよい。また、樹脂層31の面31Aに外部接続用パッド33,37を露出する開口部を有するソルダーレジストを設けてもよい。
次いで、図6に示す工程では、図5に示す金属板71を除去する。具体的には、例えば、金属板71のエッチング液により外部接続用パッド33,37がエッチングされることを防止するための保護フィルム(図示せず)を図5に示す構造体の上面側に貼り付け、その後、保護フィルム(図示せず)が設けられた構造体をエッチング液に浸漬させることで、金属板71を除去する。その後、保護フィルム(図示せず)を図5に示す構造体から除去する。
次いで、図7に示す工程では、図6に示す構造体の下面(パッド22,23及び樹脂層21が設けられた側の面)と接触する下部金型73と、外部接続用パッド33と接触する突出部75及び外部接続用パッド37と接触する突出部76を備えた上部金型74とを準備し、その後、下部金型73と上部金型74との間に、図6に示す構造体を収容する。このとき、突出部75が外部接続用パッド33と接触すると共に、突出部76が外部接続用パッド37と接触することにより、上部金型74と図6に示す構造体との間に空間Aが形成される。この空間Aは、後述する図8に示す工程において、モールド樹脂42により充填される空間である。
突出部75の突出量Bは、外部接続用パッド33の厚さM1の値と突出部75の突出量Bの値とを加算した値が外部接続端子14の高さH1の値よりも小さくなるように設定されている。外部接続用パッド33の厚さM1が20μm、外部接続端子14の高さH1が500μm〜600μmの場合、突出部75の突出量Bは、例えば、200μmとすることができる。
また、突出部76の突出量Cは、外部接続用パッド37の厚さM2の値と突出部76の突出量Cの値とを加算した値が外部接続端子14の高さH1の値よりも小さくなるように設定されている。外部接続用パッド37の厚さM2が20μm、外部接続端子14の高さH1が500μm〜600μmの場合、突出部76の突出量Cは、例えば、200μmとすることができる。
上記説明したように、突出部75の突出量B及び突出部76の突出量Cを設定することにより、樹脂層31に設けられたモールド樹脂42が外部接続用パッド33,37に配設された外部接続端子14よりも突出することがなくなるので、外部接続端子14を介して、半導体装置10とマザーボード等の実装基板(図示せず)とを電気的に接続することができる。
次いで、図8に示す工程では、上部金型74と図6に示す構造体との間に形成された空間Aにモールド樹脂42を圧入して、空間Aをモールド樹脂42で充填する。空間Aへのモールド樹脂42の圧入は、例えば、トランスファーモールド法を用いることができる。このように、トランスファーモールド法を用いることにより、精度良くモールド樹脂42を形成することができる。モールド樹脂42は、後述する図9に示す工程において、加熱処理されることで硬化する。モールド樹脂42としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
次いで、図9に示す工程では、モールド樹脂42が形成された図6に示す構造体を下部金型73及び上部金型74から取り出し、その後、モールド樹脂42を加熱して硬化させる。モールド樹脂42として熱硬化性のエポキシ樹脂を用いた場合、モールド樹脂42の加熱温度としては、例えば、180℃を用いることができる。なお、図8及び図9に示す工程がモールド樹脂形成工程に相当する工程である。
このように、積層された複数の樹脂層21,27,31のうち、最上層に配置された樹脂層31(図9に示す状態において、積層された複数の樹脂層21,27,31のうちの最上層の樹脂層)の外部接続用パッド33,37が設けられた側の面31Bに、外部接続用パッド33,37を露出するようにモールド樹脂42を形成するモールド樹脂形成工程を設け、モールド樹脂形成工程において、モールド樹脂42が外部接続用パッド33,37に配設される外部接続端子14よりも突出しないようにモールド樹脂42を形成することにより、配線基板11のサイズを大型化させることなく、配線基板11の反りを低減することができる。
次いで、図10に示す工程では、周知の手法により、パッド22を露出する開口部41Aと、パッド23を露出する開口部41Bとを有したソルダーレジスト41を形成する。これにより、配線基板11に相当する構造体が複数製造される。図3〜図10に示す工程が配線基板11の製造工程に相当する工程である。なお、ソルダーレジスト41は、図6に示す工程で金属板71を除去した直後に形成してもよい。図10において、Dは複数の配線基板11を個片化する際に切断する切断位置(以下、「切断位置D」とする)、Eは配線基板11が形成される配線基板形成領域をそれぞれ示している。
次いで、図11に示す工程では、モールド樹脂42から露出された部分の外部接続用パッド33,37に外部接続端子14を形成する。外部接続端子14としては、例えば、はんだボールを用いることができる。
次いで、図12に示す工程では、図11に示す構造体を切断位置Dに沿って切断する。これにより、外部接続端子14を備えた複数の配線基板11が個片化される。
次いで、図13に示す工程では、電子部品12を複数の配線基板11のパッド22に実装すると共に、電子部品13を複数の配線基板11のパッド23に実装する。具体的には、電子部品12は、例えば、バンプ16を介して、電子部品12をパッド22上に固定し、その後、電子部品12と配線基板11との間にアンダーフィル樹脂17を充填することで実装を行う。電子部品13の場合は、例えば、パッド23上に溶融したはんだ18を配置し、その後、溶融したはんだ18が形成されたパッド23上に電子部品13を載置することで実装を行う。これにより、半導体装置10が製造される。
本実施の形態の配線基板の製造方法によれば、積層された複数の樹脂層21,27,31のうち、最上層に配置された樹脂層31(図9に示す状態において、積層された複数の樹脂層21,27,31のうちの最上層の樹脂層)の外部接続用パッド33,37が設けられた側の面31Bに、外部接続用パッド33,37を露出するようにモールド樹脂42を層状に形成するモールド樹脂形成工程を設け、モールド樹脂形成工程において、モールド樹脂42が外部接続用パッド33,37に配設される外部接続端子14よりも突出しないようにモールド樹脂42を形成することにより、配線基板11のサイズ(厚さ)を大型化させることなく、配線基板11の反りを低減することができる。
(第2の実施の形態)
図14は、本発明の第2の実施の形態に係る半導体装置の断面図である。図14において、第1の実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図14を参照するに、第2の実施の形態の半導体装置80は、第1の実施の形態の半導体装置10に設けられた外部接続端子14の代わりに外部接続端子81を設けた以外は半導体装置10と同様に構成される。
外部接続端子81は、ピン形状とされた端子であり、支持体84(ネイルヘッド)と、ピン本体85とを有する。支持体84は、平板形状とされており、はんだ82により、モールド樹脂42から露出された部分の外部接続用パッド33,37に固定されている。支持体84は、ピン本体85を支持するための部材である。ピン本体85は、支持体84に設けられている。ピン本体85は、支持体84と一体的に構成されている。
上記構成とされた外部接続端子81の高さH2は、例えば、2mmとすることができる。モールド樹脂42の厚さM3は、外部接続用パッド33,37に配設された外部接続端子81よりも突出しないような厚さとされている。具体的には、外部接続端子81の高さH2が2mmの場合、モールド樹脂42の厚さM3は、例えば、200μm〜500μmとすることができる。外部接続端子81の材料としては、例えば、Cu合金を用いることができる。
上記構成とされた半導体装置80は、第1の実施の形態で説明した図10に示す構造体を切断位置Dに沿って切断した後、外部接続用パッド33,37に外部接続端子81を固定し、その後、パッド22,23に電子部品12,13を実装することで製造できる。
本実施の形態の配線基板によれば、外部接続用パッド33,37が設けられた側の樹脂層31の面31Bに外部接続用パッド33,37を露出するモールド樹脂42を設けることにより、モールド樹脂42が積層された複数の樹脂層21,27,31を支持する支持板として機能するため、配線基板11の反りを低減することができる。
また、モールド樹脂42の厚さM3を外部接続用パッド33,37に配設された外部接続端子81よりも突出しないような厚さにすることにより、配線基板11の厚さ方向のサイズを大型化させることなく、配線基板11の反りを低減することができる。
さらに、第1の実施の形態で説明した配線基板11を半導体装置80に設けることにより、半導体装置80のサイズを大型化させることなく、配線基板11の反りを低減することができる。
(第3の実施の形態)
図15は、本発明の第3の実施の形態に係る半導体装置の断面図である。図15において、第1の実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図15を参照するに、第3の実施の形態の半導体装置90は、コアレス基板である配線基板91と、電子部品92と、外部接続端子14とを有する。
配線基板91は、第1の実施の形態で説明した配線基板11に設けられたソルダーレジスト41及びモールド樹脂42の代わりに、ソルダーレジスト94及びモールド樹脂95を設けた以外は配線基板11と同様に構成される。
ソルダーレジスト94は、外部接続用パッド33,37の一部を覆うように、樹脂層31の面31Bに設けられている。ソルダーレジスト94は、外部接続用パッド33,37の一部を露出する開口部94Aを有する。
モールド樹脂95は、パッド22,23が形成された側の樹脂層21の面21Aを覆うように層状に設けられている。モールド樹脂95は、パッド22を露出する開口部95Aと、パッド23を露出する開口部95Bとを有する。モールド樹脂95の厚さは、パッド22,23に配設された外部接続端子14よりも突出しないような厚さとされている。モールド樹脂95としては、例えば、剛性が20GPa以上のものを用いるとよい。また、具体的なモールド樹脂95としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
このように、パッド22,23が形成された側の樹脂層21の面21Aにパッド22,23を露出するモールド樹脂95を設けることにより、モールド樹脂95が積層された複数の樹脂層21,27,31を支持する支持板として機能するため、配線基板91の反りを低減することができる。
また、モールド樹脂95の厚さをパッド22,23に配設された外部接続端子14よりも突出しない厚さにすることにより、配線基板91のサイズ(厚さ)を大型化させることなく、配線基板91の反りを低減することができる。
電子部品92は、バンプ16により、外部接続用パッド33,37に対してフリップチップ接続されている。これにより、電子部品92は、外部接続用パッド33,37と電気的に接続されている。電子部品92と配線基板91との間には、アンダーフィル樹脂17が充填されている。電子部品92としては、例えば、半導体チップを用いることができる。外部接続端子14は、開口部95A,95Bに露出された部分のパッド22,23に配設されている。
本実施の形態の半導体装置によれば、パッド22,23が形成された側の樹脂層21の面21Aにパッド22,23を露出するモールド樹脂95を設けることにより、モールド樹脂95が積層された複数の樹脂層21,27,31を支持する支持板として機能するため、配線基板91の反りを低減することができる。つまり、第1の実施の形態で説明した金属板71と接触していた樹脂層21の面21Aにモールド樹脂95を設けてもよい。
(第4の実施の形態)
図16は、本発明の第4の実施の形態に係る半導体装置の断面図である。図16において、第2の実施の形態の半導体装置80と同一構成部分には同一符号を付す。
図16を参照するに、第4の実施の形態の半導体装置100は、コアレス基板である配線基板101と、電子部品92と、外部接続端子81とを有する。
配線基板101は、第1の実施の形態で説明した配線基板11に電子部品105を内蔵した以外は配線基板11と同様に構成される。電子部品105は、モールド樹脂42により封止されている。電子部品105は、一対の端子を有し、電子部品105の一方の端子は、はんだ106により外部接続用パッド33と電気的に接続されており、他方の端子は、はんだ106により外部接続用パッド37と電気的に接続されている。電子部品105としては、例えば、チップキャパシタやチップ抵抗等を用いることができる。
本実施の形態の半導体装置によれば、外部接続用パッド33,37と電気的に接続された電子部品105をモールド樹脂42により封止することにより、電子部品105の一対の端子間がモールド樹脂42で絶縁され、電子部品105の一対の端子間の絶縁性を向上させることができる。また、電子部品105のサイズが微小な場合、配線基板11から電子部品105が脱落することを防止できる。
なお、本実施の形態では、ピン形状とされた外部接続端子81を設けた場合を例に挙げて説明したが、外部接続端子81の代わりに、第1の実施の形態で説明したボール形状の外部接続端子14を設けてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、コアレス構造(コア基材が無い構造)とされた配線基板及びその製造方法、及び半導体装置に適用できる。
従来の半導体装置の断面図である。 本発明の第1の実施の形態に係る半導体装置の断面図である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その1)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その2)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その3)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その4)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その5)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その6)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その7)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その8)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その9)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その10)である。 本発明の第1の実施の形態に係る半導体装置の製造工程を示す図(その11)である。 本発明の第2の実施の形態に係る半導体装置の断面図である。 本発明の第3の実施の形態に係る半導体装置の断面図である。 本発明の第4の実施の形態に係る半導体装置の断面図である。
符号の説明
10,80,90,100 半導体装置
11,91,101 配線基板
12,13,92,105 電子部品
14,81 外部接続端子
16 バンプ
17 アンダーフィル樹脂
18,82,106 はんだ
21,27,31 樹脂層
21A,21B,27B,31B,33A,37A,51A 面
22,23 パッド
25,26,28,29 配線パターン
32,36,54,56,61,63 ビア
33,37 外部接続用パッド
41 ソルダーレジスト
41A,41B,66,67,94A,95A,95B 開口部
42 モールド樹脂
51 Au層
52 Ni層
55,57,62,64 配線
71 金属板
73 下部金型
74 上部金型
75,76 突出部
84 支持体
85 ピン本体
A 空間
B,C 突出量
D 切断位置
H1,H2 高さ
M1〜M3 厚さ

Claims (13)

  1. 積層されると共に、最下層又は最上層に配置された第1の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第1の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板であって、
    前記外部接続用パッドが設けられた側の前記第1の樹脂層の面に、前記外部接続用パッドを露出する開口部を有するようにモールド樹脂を設けると共に、
    前記モールド樹脂の厚さを、前記外部接続用パッドに配設された前記外部接続端子よりも突出しない厚さにしたことを特徴とする配線基板。
  2. 積層された前記複数の樹脂層は、前記第1の樹脂層の反対側に配置された第2の樹脂層を有しており、
    前記第2の樹脂層に、前記配線パターンを介して、前記外部接続用パッドと電気的に接続されると共に、電子部品が搭載される電子部品搭載用パッドを設けたことを特徴とする請求項1記載の配線基板。
  3. 前記外部接続端子が、はんだボール、または、ネイルヘッドとピン本体とを有するピン形状の端子であることを特徴とする請求項1または2記載の配線基板。
  4. 前記モールド樹脂の厚さが0.2mm〜0.3mmであることを特徴とする請求項1乃至3いずれか一項に記載の配線基板。
  5. 前記モールド樹脂内に電子部品が内蔵されていることを特徴とする請求項1乃至4いずれか一項に記載の配線基板。
  6. 前記配線基板がコアレス基板であることを特徴とする請求項1乃至5いずれか一項に記載の配線基板。
  7. 請求項1乃至6のうち、いずれか一項記載の配線基板と、
    前記配線パターンと電気的に接続される電子部品と、を備えたことを特徴とする半導体装置。
  8. 積層されると共に、最下層又は最上層に配置された第1の樹脂層を有する複数の樹脂層と、前記複数の樹脂層に形成された配線パターンと、前記第1の樹脂層に設けられ、外部接続端子が配設される外部接続用パッドと、を備えた配線基板の製造方法であって、
    前記最下層又は前記最上層に配置された前記第1の樹脂層の前記外部接続用パッドが設けられた側の面に、前記外部接続用パッドを露出するようにモールド樹脂を形成するモールド樹脂形成工程を、含み、
    前記モールド樹脂形成工程では、前記モールド樹脂が前記外部接続用パッドに配設される前記外部接続端子よりも突出しない厚さに前記モールド樹脂を形成することを特徴とする配線基板の製造方法。
  9. 前記モールド樹脂は、トランスファーモールド法により形成することを特徴とする請求項記載の配線基板の製造方法。
  10. 前記外部接続端子が、はんだボール、または、ネイルヘッドとピン本体とを有するピン形状の端子であることを特徴とする請求項8または9記載の配線基板の製造方法。
  11. 前記モールド樹脂の厚さが0.2mm〜0.3mmであることを特徴とする請求項8乃至10いずれか一項に記載の配線基板の製造方法。
  12. 前記モールド樹脂内に電子部品が内蔵されていることを特徴とする請求項8乃至11いずれか一項に記載の配線基板の製造方法。
  13. 前記配線基板がコアレス基板であることを特徴とする請求項8乃至12いずれか一項に記載の配線基板の製造方法。
JP2007218146A 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置 Active JP5114130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置
KR1020080080333A KR101412720B1 (ko) 2007-08-24 2008-08-18 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
US12/196,432 US8379401B2 (en) 2007-08-24 2008-08-22 Wiring board, method of manufacturing the same, and semiconductor device having wiring board
TW097132053A TWI479971B (zh) 2007-08-24 2008-08-22 佈線板,其製造方法及具有佈線板之半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2009054686A JP2009054686A (ja) 2009-03-12
JP5114130B2 true JP5114130B2 (ja) 2013-01-09

Family

ID=40381945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218146A Active JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Country Status (4)

Country Link
US (1) US8379401B2 (ja)
JP (1) JP5114130B2 (ja)
KR (1) KR101412720B1 (ja)
TW (1) TWI479971B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP5306879B2 (ja) * 2009-03-30 2013-10-02 日本特殊陶業株式会社 補強材付き配線基板
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9363883B2 (en) 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6319013B2 (ja) 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646399A (en) * 1970-03-04 1972-02-29 Gen Electric Printed circuit board construction
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3585796B2 (ja) 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2005335464A (ja) * 2004-05-25 2005-12-08 Honda Motor Co Ltd 車両の燃料供給構造
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4473141B2 (ja) * 2005-01-04 2010-06-02 日立オートモティブシステムズ株式会社 電子制御装置
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US8176782B2 (en) * 2006-04-28 2012-05-15 Panasonic Electric Works Co., Ltd. Capacitive sensor
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법

Also Published As

Publication number Publication date
US8379401B2 (en) 2013-02-19
KR101412720B1 (ko) 2014-06-26
KR20090021076A (ko) 2009-02-27
TWI479971B (zh) 2015-04-01
JP2009054686A (ja) 2009-03-12
TW200913844A (en) 2009-03-16
US20090052150A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5114130B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP4016039B2 (ja) 配線基板および配線基板の製造方法
US9653323B2 (en) Manufacturing method of substrate structure having embedded interconnection layers
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
US20100175917A1 (en) Wiring board and method of manufacturing the same
JP5280945B2 (ja) 半導体装置及びその製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2010283044A (ja) 配線基板および配線基板の製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JP4558413B2 (ja) 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP5280032B2 (ja) 配線基板
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20170062370A1 (en) Electronic component device
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5479638B2 (ja) 配線基板
JP4750080B2 (ja) 配線基板
US20090101401A1 (en) Wiring board
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
JP2017135286A (ja) 半導体装置及び半導体装置の製造方法
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5114130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150