JP5280945B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5280945B2
JP5280945B2 JP2009146016A JP2009146016A JP5280945B2 JP 5280945 B2 JP5280945 B2 JP 5280945B2 JP 2009146016 A JP2009146016 A JP 2009146016A JP 2009146016 A JP2009146016 A JP 2009146016A JP 5280945 B2 JP5280945 B2 JP 5280945B2
Authority
JP
Japan
Prior art keywords
electrode
reinforcing plate
resin member
insulating
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009146016A
Other languages
English (en)
Other versions
JP2011003758A5 (ja
JP2011003758A (ja
Inventor
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009146016A priority Critical patent/JP5280945B2/ja
Priority to US12/793,732 priority patent/US8564116B2/en
Publication of JP2011003758A publication Critical patent/JP2011003758A/ja
Publication of JP2011003758A5 publication Critical patent/JP2011003758A5/ja
Application granted granted Critical
Publication of JP5280945B2 publication Critical patent/JP5280945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体装置及びその製造方法に係り、特に半導体チップと、半導体チップを封止する樹脂と、半導体チップと電気的に接続された配線パターンとを備えた半導体装置及びその製造方法に関する。
従来の半導体装置の中には、半導体チップを封止する封止樹脂と、半導体チップ及び封止樹脂に形成され、半導体チップと電気的に接続された配線パターンを有する多層配線構造体とを設けることで、配線パターンを半導体チップの外側に引き出した半導体装置がある（図１参照）。
このような半導体装置では、半導体装置の面方向のサイズをマザーボードのフットプリント（具体的には、半導体装置が実装されるマザーボード上の領域）に対応させることができる。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、半導体チップ２０１と、封止樹脂２０２と、多層配線構造体２０３と、外部接続端子２０５とを有する。
半導体チップ２０１は、半導体基板２０８と、半導体基板２０８に形成された半導体集積回路２０９と、半導体集積回路２０９に設けられ、半導体集積回路２０９と電気的に接続された電極パッド２１１と、電極パッド２１１が形成された電極パッド形成面２０１Ａと、電極パッド形成面２０１Ａの反対側に配置された背面２０１Ｂと、側面２０１Ｃとを有する。半導体基板２０８の材料としては、例えば、シリコン（熱膨張係数は、例えば、３．５ＰＰＭ）を用いることができる。
半導体チップ２０１は、電極パッド２１１及び電極パッド形成面２０１Ａが露出された状態で封止樹脂２０２により封止されている。
封止樹脂２０２は、半導体チップ２０１の背面２０１Ｂ及び側面２０１Ｃを封止している。封止樹脂２０２は、電極パッド形成面２０１Ａを通過する平面上に配置された多層配線構造体形成面２０２Ａを有する。封止樹脂２０２としては、例えば、熱硬化性エポキシ樹脂（熱膨張係数は、例えば、８〜１０ＰＰＭ）を用いることができる。
多層配線構造体２０３は、積層体２１３と、外部接続用パッド２１４と、配線パターン２１５と、ソルダーレジスト層２１７とを有する。
積層体２１３は、電極パッド２１１、電極パッド形成面２０１Ａ、及び多層配線構造体形成面２０２Ａに、絶縁層２２１と、絶縁層２２２とを順次積層させた構成とされている。
外部接続用パッド２１４は、絶縁層２２２の面２２２Ａ（絶縁層２２１と接触する絶縁層２２２の面とは反対側に配置された絶縁層２２２の面）に設けられている。
配線パターン２１５は、積層体２１３に内設されている。配線パターン２１５は、電極パッド２１１及び外部接続用パッド２１４と接続されている。これにより、半導体チップ２０１は、外部接続用パッド２１４と電気的に接続されている。
ソルダーレジスト層２１７は、絶縁層２２２の面２２２Ａに設けられている。ソルダーレジスト層２１７は、外部接続端子２０５の配設領域に対応する部分の外部接続用パッド２１４を露出する開口部２１７Ａを有する。
外部接続端子２０５は、開口部２１７Ａから露出された部分の外部接続用パッド２１４に設けられている。外部接続端子２０５は、半導体装置２００とマザーボード等の実装基板（図示せず）とを電気的に接続するための端子である。外部接続端子２０５としては、例えば、はんだボールを用いることができる（例えば、特許文献１参照。）。
米国特許第６２７１４６９号明細書
しかしながら、従来の半導体装置２００では、半導体基板２０８の側面を囲むように、半導体基板２０８（熱膨張係数は、例えば、３．５ＰＰＭ）とは異なる熱膨張係数を有した封止樹脂２０２（熱膨張係数は、例えば、８〜１０ＰＰＭ）が配置されていた。このため、半導体基板２０８と封止樹脂２０２との熱膨張係数の差により、半導体装置２００に反りが発生してしまうという問題があった。
このように半導体装置２００に反りが存在する場合、半導体装置２００をマザーボード等の実装基板に実装することができない（言い換えれば、半導体装置２００と実装基板とを電気的に接続できない）。
また、従来の半導体装置２００では、封止樹脂２０２の多層配線構造体形成面２０２Ａにのみ多層配線構造体２０３を形成していたため（言い換えれば、多層配線構造体形成面２０２Ａの反対側に位置する封止樹脂２０２の面２０２Ｂに多層配線構造体２０３が形成されていないため）、半導体装置２００に反りが発生しやすく、かつ半導体装置２００のさらなる多層配線化を図ることが困難であった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体装置の反りを低減できると共に、半導体装置のさらなる多層配線化を図ることのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、貫通部と、該貫通部の周囲に形成された貫通孔と、該貫通孔の一方の端部側に配置された第１の面とを有する補強板と、
半導体基板及び該半導体基板の表面側に形成された半導体集積回路を有し、前記補強板と略等しい厚さとされたチップ本体と、前記半導体集積回路の上面に設けられ、前記半導体集積回路と電気的に接続されると共に、接続面を有した複数の電極パッドとを備え、前記チップ本体の電極パッド形成面と前記補強板の第１の面とが略面一となるように、前記貫通部に収容された半導体チップと、
複数の前記電極パッドの接続面に設けられた内部接続端子と、
前記貫通孔に設けられた貫通電極と、
前記半導体チップ、該半導体チップと前記補強板との隙間、前記補強板の第１の面、及び該補強板の第１の面の反対側に位置する前記補強板の第２の面に設けられ、前記半導体チップを封止する樹脂部材と、
前記補強板の第１の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の一方の端面及び前記内部接続端子の端面と接続された第１の配線パターンと、
前記補強板の第２の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の他方の端面と接続された第２の配線パターンと、を備え、
前記補強板の材料は、前記半導体基板と同じ材料であり、
前記内部接続端子の端面は、前記補強板の第１の面側に配置された部分の前記樹脂部材の上面から露出し、
前記第１の配線パターンは、前記補強板の第１の面側に配置された部分の前記樹脂部材の上面に形成された配線、及び、前記配線と一体的に構成され前記補強板の第１の面側に配置された部分の前記樹脂部材を貫通するビアを有し、前記ビアの端面が前記貫通電極の一方の端面と直接接続され、前記配線が前記内部接続端子の端面と直接接続されていることを特徴とする半導体装置が提供される。

本発明によれば、半導体チップを収容する貫通部を有する補強板を設け、補強板の厚さとチップ本体の厚さとを略等しくすると共に、補強板の材料を半導体基板と同じ材料にすることにより、半導体チップの側面を囲むように、半導体基板の熱膨張係数と等しい熱膨張係数を有する補強板が配置される。これにより、半導体チップと補強板との間の熱膨張係数の差を小さくすることが可能となるので、半導体チップと補強板との間の熱膨張係数のミスマッチに起因する半導体装置の反りを低減することができる。
また、補強板を貫通する貫通電極を設けることにより、貫通電極を介して、補強板の第１の面側に形成された第１の配線パターンと、補強板の第２の面側に形成された第２の配線パターンとを電気的に接続することが可能となる。これにより、補強板の両面に多層配線構造体を形成することが可能となるので、半導体装置のさらなる多層配線化を図ることができる。
さらに、補強板の両面に設けた多層配線構造体の積層構造を略同じ構造にすることで、補強板の両面に多層配線構造体を設けた場合でも半導体装置の反りを低減することができる。
また、請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法であって、
前記チップ本体と略等しい厚さで、かつ前記半導体基板と同じ材料により構成され、複数の半導体装置形成領域を有し、複数の前記補強板の母材となる基材を準備する基材準備工程と、
前記基材に、前記貫通部及び前記貫通孔を同時に形成する貫通部及び貫通孔形成工程と、
前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
前記基材の下面に、前記貫通部の下端を塞ぐように、半硬化状態とされた第１の絶縁樹脂層を貼り付ける第１の絶縁樹脂層貼付工程と、
半硬化状態とされ、前記貫通部により露出された部分の前記第１の絶縁樹脂層の上面と前記チップ本体の背面とを接触させることで、前記貫通部に、前記内部接続端子が形成された前記半導体チップを収容する半導体チップ収容工程と、
前記半導体チップ収容工程後に、押圧板の平坦な面に半硬化状態とされた第２の絶縁樹脂層を配置し、次いで、複数の前記内部接続端子と接触するまで前記押圧板を押圧して、半硬化状態とされた前記第２の絶縁樹脂層を前記基材の上面、前記チップ本体の電極パッド形成面、及び複数の前記内部接続端子の側面に貼り付けることで、半硬化状態とされた前記第２の絶縁樹脂層により前記貫通部の上端を塞ぐ、第２の絶縁樹脂層貼付工程と、
前記第２の絶縁樹脂層貼付工程後に、前記押圧板を押圧した状態で前記第１及び第２の絶縁樹脂層を加熱して、半硬化状態とされた前記第１及び第２の絶縁樹脂層を完全に硬化させることにより、完全に硬化した前記第１及び第２の絶縁樹脂層により構成された前記樹脂部材を形成する樹脂硬化工程と、
前記基材の上面側に形成された部分の前記樹脂部材に、前記貫通電極の一方の端面を露出する第１の開口部を形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材に、前記貫通電極の他方の端面を露出する第２の開口部を形成する第１及び第２の開口部形成工程と、
前記基材の上面側に形成された部分の前記樹脂部材の上面、前記内部接続端子の端面、及び前記第１の開口部に、前記第１の配線パターンを形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材の下面及び前記第２の開口部に、前記第２の配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記基材を切断することで複数の補強板を形成する切断工程と、を含んでもよい。

本発明によれば、チップ本体と略等しい厚さで、かつ半導体基板と同じ材料により構成され、複数の補強板の母材となる基材の下面に、貫通部の下端を塞ぐように、半硬化状態とされた第１の絶縁樹脂層を貼り付け、次いで、貫通部により露出された部分の第１の絶縁樹脂層の上面とチップ本体の背面とを接触させることで、貫通部に、内部接続端子が形成された半導体チップを収容し、次いで、押圧板の平坦な面に半硬化状態とされた第２の絶縁樹脂層を配置し、次いで、複数の内部接続端子と接触するまで押圧板を押圧して、半硬化状態とされた第２の絶縁樹脂層を基材の上面、チップ本体の電極パッド形成面、及び複数の内部接続端子の側面に貼り付けることで、半硬化状態とされた第２の絶縁樹脂層により貫通部の上端を塞ぎ、次いで、押圧板を押圧した状態で第１及び第２の絶縁樹脂層を加熱して、半硬化状態とされた第１及び第２の絶縁樹脂層を完全に硬化させることにより、完全に硬化した第１及び第２の絶縁樹脂層により構成された樹脂部材を形成することにより、半導体基板の熱膨張係数と等しい熱膨張係数を有する基材（切断されることで複数の補強板となる部材）を、半導体チップの側面を囲むように配置することが可能となる。これにより、半導体チップと半導体チップの周囲に配置される補強板との間の熱膨張係数の差を小さくすることが可能となるため、半導体チップと補強板との間の熱膨張係数のミスマッチに起因する半導体装置の反りを低減することができる。
また、基材の上面側に形成された部分の樹脂部材に、貫通電極の一方の端面を露出する第１の開口部を形成すると共に、基材の下面側に形成された部分の樹脂部材に、貫通電極の他方の端面を露出する第２の開口部を形成し、次いで、基材の上面側に形成された部分の樹脂部材の上面及び第１の開口部に、第１の配線パターンを形成すると共に、基材の下面側に形成された部分の樹脂部材の下面及び第２の開口部に、第２の配線パターンを形成することにより、樹脂部材の両面に同様な構成とされた多層配線構造体を形成することが可能となるので、半導体装置の製造時に発生する反りを低減できると共に、半導体装置のさらなる多層配線化を図ることができる。
本発明によれば、半導体装置の反りを低減できると共に、半導体装置のさらなる多層配線化を図ることができる。
従来の半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。
以下、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図２は、本発明の実施の形態に係る半導体装置の断面図である。
図２を参照するに、本実施の形態の半導体装置１０は、補強板１１と、絶縁膜１２と、貫通電極１４と、半導体チップ１５と、内部接続端子１６と、樹脂部材１８と、第１の多層配線構造体２１と、第２の多層配線構造体２２と、外部接続端子２４，２５とを有する。
補強板１１は、板状とされており、貫通部２７と、貫通孔２８とを有する。貫通部２７は、補強板１１の中央を貫通するように形成されている。貫通部２７は、半導体チップ１５を収容するための空間である。貫通部２７は、半導体チップ１５を収容可能な大きさとされている。貫通部２７の側面と貫通部２７に収容された半導体チップ１５の側面との隙間Ａは、例えば、５０〜１００μｍとすることができる。
貫通孔２８は、貫通部２７の周囲に位置する部分の補強板１１を貫通するように複数形成されている。貫通孔２８の直径は、例えば、６０〜３００μｍとすることができる。
補強板１１の面１１Ａ（補強板１１の第１の面）、及び補強板１１の面１１Ａの反対側に位置する補強板１１の面１１Ｂは、平坦な面とされている。補強板１１の面１１Ａは、貫通孔２８の上端部（一方の端部）側に配置された面である。補強板１１の面１１Ａは、後述するチップ本体３３（半導体チップ１５の構成要素の１つ）の電極パッド形成面３３Ａに対して略面一となるように配置されている。また、補強板１１の面１１Ａは、後述するチップ本体３３（半導体チップ１５の構成要素の１つ）の背面３３Ｂに対して略面一となるように配置されている。
つまり、補強板１１の厚さは、チップ本体３３の厚さと略等しくなるように構成されている。チップ本体３３の厚さが１００μｍの場合、補強板１１の厚さは、例えば、１００μｍとすることができる。
上記構成とされた補強板１１の材料は、半導体チップ１５の構成要素の１つである半導体基板３７の材料と同じ材料により構成されている。半導体基板３７の材料がシリコン（熱膨張係数は、例えば、３．５ＰＰＭ）の場合、補強板１１の材料としては、シリコン（熱膨張係数は、例えば、３．５ＰＰＭ）を用いることができる。
このように、半導体チップ１５を収容する貫通部２７を備えた補強板１１を設け、補強板１１の厚さとチップ本体３３（半導体チップ１５の構成要素の１つ）の厚さとを略等しくすると共に、補強板１１の材料を半導体基板３７（チップ本体３３の構成要素の１つ）の材料と同じにすることにより、半導体基板３７の熱膨張係数と等しい熱膨張係数を有する補強板１１が、半導体チップ１５の側面を囲むように配置される。これにより、半導体チップ１５と半導体チップ１５の周囲に配置された補強板１１との間の熱膨張係数の差を小さくすることが可能となるので、半導体チップ１５と補強板１１との間の熱膨張係数のミスマッチに起因する半導体装置１０の反りを低減することができる。
絶縁膜１２は、補強板１１の面１１Ａ，１１Ｂと、貫通部２７の側面及び貫通孔２８の側面（言い換えれば、貫通部２７の側面及び貫通孔２８の側面に対応する部分の補強板１１の面）とを覆うように設けられている。貫通孔２８の側面に形成された絶縁膜１２は、貫通孔２８に形成される貫通電極１４と補強板１１との間を電気的に絶縁するための膜である。絶縁膜１２としては、例えば、ＳｉＯ２膜（例えば、厚さ１．０μｍ）を用いることができる。
なお、図２では、絶縁膜１２がどれか分かりやすいように、絶縁膜１２の厚さをかなり厚く図示しているが、実際には、絶縁膜１２の厚さ（例えば、１μｍ）は、補強板１１の厚さ（例えば、１００μｍ）と比較して非常に薄い。
また、上記絶縁膜１２は、少なくとも貫通孔２８の側面に設ければよい。言い換えれば、補強板１１の面１１Ａ，１１Ｂ、及び貫通部２７の側面には、絶縁膜１２を設けてもよいし、設けなくてもよい。
貫通電極１４は、絶縁膜１２が形成された貫通孔２８に設けられている。貫通電極１４の端面１４Ａ（貫通電極１４の一方の端面）は、平坦な面とされている。貫通電極１４の端面１４Ａは、補強板１１の面１１Ａに形成された部分の絶縁膜１２の上面１２Ａに対して略面一となるように構成されている。
貫通電極１４の端面１４Ｂ（貫通電極１４の他方の端面）は、平坦な面とされている。貫通電極１４の端面１４Ｂは、補強板１１の面１１Ｂに形成された部分の絶縁膜１２の下面１２Ｂに対して略面一となるように構成されている。貫通電極１４の材料としては、例えば、Ｃｕを用いることができる。
上記構成とされた貫通電極１４は、補強板１１の面１１Ａ側に形成される配線パターン５１と、補強板１１の面１１Ｂ側に形成される配線パターン７１とを電気的に接続するための電極である。
このように、補強板１１を貫通する貫通電極１４を設けることにより、貫通電極１４を介して、補強板１１の面１１Ａ側に形成された配線パターン５１と、補強板１１の面１１Ｂ側に形成された配線パターン７１とを電気的に接続することが可能となる。これにより、補強板１１の両面１１Ａ，１１Ｂに多層配線構造体（本実施の形態の場合、第１及び第２の多層配線構造体２１，２２）を形成することが可能となるので、半導体装置１０のさらなる多層配線化を図ることができる。
半導体チップ１５は、チップ本体３３と、複数の電極パッド３５とを有する。チップ本体３３は、半導体基板３７と、半導体集積回路３８と、電極パッド形成面３３Ａと、背面３３Ｂとを有する。
半導体基板３７は、半導体集積回路３８を形成するための基板である。半導体基板３７の材料としては、例えば、シリコン（熱膨張係数は、例えば、３．５ＰＰＭ）を用いることができる。
半導体集積回路３８は、半導体基板３７の表面側に形成されている。半導体集積回路３８は、拡散層（図示せず）、積層された複数の絶縁層（図示せず）、及び複数の絶縁層に形成された配線やビア（共に図示せず）等により構成されている。
電極パッド形成面３３Ａは、半導体集積回路３８の上面に相当する面である。電極パッド形成面３３Ａは、略平坦な面とされている。
チップ本体３３の背面３３Ｂは、半導体基板３７の裏面に相当する面である。チップ本体３３の背面３３Ｂは、略平坦な面とされている。
上記構成とされたチップ本体３３の厚さは、補強板１１の厚さと略等しくなるように構成されている。補強板１１の厚さが１００μｍの場合、チップ本体３３の厚さは、例えば、１００μｍとすることができる。
複数の電極パッド３５は、チップ本体３３の電極パッド形成面３３Ａに形成されている。複数の電極パッド３５は、内部接続端子１６が配設される接続面３５Ａを有する。電極パッド３５は、半導体集積回路３８と電気的に接続されている。電極パッド３５の材料としては、例えば、Ａｌを用いることができる。
上記構成とされた半導体チップ１５は、電極パッド形成面３３Ａが補強板１１の面１１Ａに対して略面一になると共に、チップ本体３３の背面３３Ｂが補強板１１の面１１Ｂに対して略面一となるように、貫通部２７に収容されている。貫通部２７に収容された半導体チップ１５は、樹脂部材１８により封止されている。半導体チップ１５としては、例えば、ＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップを用いることができる。
内部接続端子１６は、複数の電極パッド３５の接続面３５Ａに設けられている。これにより、内部接続端子１６は、半導体チップ１５と電気的に接続されている。内部接続端子１６は、電極パッド３５の接続面３５Ａと接続された側とは反対側に配置され、樹脂部材１８から露出された端面１６Ａを有する。内部接続端子１６の端面１６Ａは、略平坦な面とされている。内部接続端子１６の端面１６Ａは、配線パターン５１と接続される面である。内部接続端子１６としては、例えば、バンプ（例えば、Ａｕバンプ）を用いることができる。
樹脂部材１８は、半導体チップ１５、貫通部２７に収容された半導体チップ１５の側面と絶縁膜１２が形成された貫通部２７の側面との隙間、補強板１１の面１１Ａに配置された絶縁膜１２の上面１２Ａ、及び補強板１１の面１１Ｂに配置された絶縁膜１２の下面１２Ｂに設けられている。
樹脂部材１８は、半導体チップ１５を封止すると共に、貫通部２７に収容された半導体チップ１５の側面と絶縁膜１２が形成された補強板１１との隙間を充填している。
ここで、説明の便宜上、樹脂部材１８のうち、図２において絶縁膜１２の上面１２Ａよりも上方（言い換えれば、補強板１１の面１１Ａ側）に配置された部分の樹脂部材１８を第１の樹脂部材４１とし、同図において絶縁膜１２の下面１２Ｂよりも下方（言い換えれば、補強板１１の面１１Ｂ側）に配置された部分の樹脂部材１８を第２の樹脂部材４２として、以下の説明を行う。
第１の樹脂部材４１は、絶縁膜１２の上面１２Ａ、貫通電極１４の端面１４Ａ、電極パッド形成面３３Ａに設けられており、内部接続端子１６の側面及び複数の電極パッド３５を封止している。第１の樹脂部材４１は、内部接続端子１６の端面１６Ａを露出する平坦な面４１Ａ（樹脂部材１８の上面）を有する。第１の樹脂部材４１の面４１Ａは、内部接続端子１６の端面１６Ａに対して略面一となるように形成されている。第１の樹脂部材４１は、貫通電極１４の端面１４Ａを露出する開口部４５を有する。第１の樹脂部材４１の厚さは、例えば、３０μｍとすることができる。
第２の樹脂部材４２は、絶縁膜１２の下面１２Ｂ、貫通電極１４の端面１４Ｂ、及びチップ本体３３の背面３３Ｂに設けられている。第２の樹脂部材４２は、チップ本体３３の背面３３Ｂと接触する面とは反対側に平坦な面４２Ａ（樹脂部材１８の下面）を有する。第２の樹脂部材４２は、貫通電極１４の端面１４Ｂを露出する開口部４６を有する。第２の樹脂部材４２の厚さは、例えば、３０μｍとすることができる。
上記構成とされた樹脂部材１８の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
第１の多層配線構造体２１は、第１の樹脂部材４１と、第１の配線パターンである配線パターン５１と、第１の絶縁層である絶縁層５２と、第１のビアであるビア５４と、第１の外部接続用パッドである外部接続用パッド５５と、ソルダーレジスト層５７とを有する。
配線パターン５１は、ビア６１と、配線６２とを有する。ビア６１は、開口部４５に設けられている。ビア６１は、貫通電極１４の端面１４Ａと接続されている。これにより、配線パターン５１は、貫通電極１４と電気的に接続されている。
配線６２は、ビア６１と一体的に構成されている。配線６２は、第１の樹脂部材４１の面４１Ａ及び内部接続端子１６の端面１６Ａに設けられている。これにより、配線６２は、内部接続端子１６の端面１６Ａと接続されている。
上記構成とされた配線パターン５１は、貫通電極１４と半導体チップ１５とを電気的に接続している。配線パターン５１の材料としては、例えば、Ｃｕを用いることができる。
絶縁層５２は、ビア５４の接続領域に対応していない部分の配線６２を覆うように、第１の樹脂部材４１の面４１Ａに積層されている。絶縁層５２は、開口部６３を有する。開口部６３は、配線６２を露出するように形成されている。開口部６３は、配線６２と外部接続用パッド５５との間に位置する部分の絶縁層５２を貫通するように形成されている。絶縁層５２の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
ビア５４は、開口部６３に設けられている。ビア５４は、配線６２及び外部接続用パッド５５と接続されている。ビア５４の材料としては、例えば、Ｃｕを用いることができる。
外部接続用パッド５５は、第１の樹脂部材１８と接触する絶縁層５２の面５２Ｂ（第１の面）の反対側に位置する絶縁層５２の面５２Ａ（第２の面）に設けられている。外部接続用パッド５５は、ビア５４と一体的に構成されている。これにより、外部接続用パッド５５は、配線パターン５１及びビア５４を介して、貫通電極１４及び半導体チップ１５と電気的に接続されている。外部接続用パッド５５の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層５７は、絶縁層５２の面５２Ａに設けられている。ソルダーレジスト層５７は、外部接続用パッド５５を露出する開口部６５を有する。
第２の多層配線構造体２２は、第２の樹脂部材４２と、第２の配線パターンである配線パターン７１と、第２の絶縁層である絶縁層７２と、第２のビアであるビア７４と、第２の外部接続用パッドである外部接続用パッド７５と、ソルダーレジスト層７７とを有する。
配線パターン７１は、ビア８１と、配線８２とを有する。ビア８１は、開口部４６に設けられている。ビア８１は、貫通電極１４の端面１４Ｂと接続されている。これにより、配線パターン７１は、貫通電極１４を介して、配線パターン５１と電気的に接続されている。
配線８２は、ビア８１と一体的に構成されている。配線８２は、第２の樹脂部材４２の面４２Ａに設けられている。配線パターン７１の材料としては、例えば、Ｃｕを用いることができる。
絶縁層７２は、ビア７４の接続領域に対応していない部分の配線８２を覆うように、第２の樹脂部材４２の面４２Ａに積層されている。絶縁層７２は、開口部８３を有する。開口部８３は、配線８２を露出するように形成されている。開口部８３は、配線８２と外部接続用パッド７５との間に位置する部分の絶縁層７２を貫通するように形成されている。絶縁層７２の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
ビア７４は、開口部８３に設けられている。ビア７４は、配線８２及び外部接続用パッド７５と接続されている。ビア７４の材料としては、例えば、Ｃｕを用いることができる。
外部接続用パッド７５は、第２の樹脂部材４２と接触する絶縁層７２の面７２Ｂ（第１の面）の反対側に位置する絶縁層７２の面７２Ａ（第２の面）に設けられている。外部接続用パッド７５は、ビア７４と一体的に構成されている。これにより、外部接続用パッド７５は、配線パターン７１及びビア７４を介して、貫通電極１４及び半導体チップ１５と電気的に接続されている。外部接続用パッド７５の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層７７は、絶縁層７２の面７２Ａに設けられている。ソルダーレジスト層７７は、外部接続用パッド７５を露出する開口部８５を有する。
上記説明した第２の多層配線構造体２２の積層構造は、第１の多層配線構造体２１と略等しい積層構造（同様な構成）とされている。
このように、補強板１１の面１１Ａに第１の多層配線構造体２１を設けると共に、補強板１１の面１１Ｂに、第１の多層配線構造体２１と同様な構成とされた第２の多層配線構造体２２を設けることにより、半導体装置１０の反りを低減することができる。
外部接続端子２４は、開口部８５から露出された部分の外部接続用パッド７５に設けられている。外部接続端子２４は、例えば、マザーボード等の実装基板９１のパッド９２と接続される端子である。外部接続端子２４としては、例えば、はんだボールを用いることができる。
外部接続端子２５は、開口部６５から露出された部分の外部接続用パッド５５に設けられている。外部接続端子２５は、貫通電極１４を介して、外部接続端子２４と電気的に接続されている。外部接続端子２５は、例えば、他の半導体装置９４に設けられたパッド９５と接続される端子である。外部接続端子２５としては、例えば、はんだボールを用いることができる。
このように、半導体装置１０の下面側に実装基板９１と接続される外部接続端子２４を設けると共に、半導体装置１０の上面側に、貫通電極１４を介して、外部接続端子２４と電気的に接続された外部接続端子２５を設けることにより、半導体装置１０上に半導体装置１０と電気的に接続された他の半導体装置９４を配置することが可能となるので、実装の高密度化を図ることができる。
本実施の形態の半導体装置によれば、半導体チップ１５を収容する貫通部２７を備えた補強板１１を設け、補強板１１の厚さとチップ本体３３（半導体チップ１５の構成要素の１つ）の厚さとを略等しくすると共に、補強板１１の材料を半導体基板３７（チップ本体３３の構成要素の１つ）の材料と同じにすることにより、半導体基板３７の熱膨張係数と等しい熱膨張係数を有する補強板１１が、半導体チップ１５の側面を囲むように配置される。これにより、半導体チップ１５と半導体チップ１５の周囲に配置された補強板１１との間の熱膨張係数の差を小さくすることが可能となるので、半導体チップ１５と補強板１１との間の熱膨張係数のミスマッチに起因する半導体装置１０の反りを低減することができる。
また、補強板１１を貫通する貫通電極１４を設けることにより、貫通電極１４を介して、補強板１１の面１１Ａ側に形成された配線パターン５１と、補強板１１の面１１Ｂ側に形成された配線パターン７１とを電気的に接続することが可能となる。これにより、補強板１１の両面１１Ａ，１１Ｂに多層配線構造体（本実施の形態の場合、第１及び第２の多層配線構造体２１，２２）を形成することが可能となるので、半導体装置１０のさらなる多層配線化を図ることができる。
さらに、第１及び第２の多層配線構造体２１，２２の構造を略等しくすることで、第１及び第２の多層配線構造体２１，２２を設けた場合でも半導体装置１０の反りを低減することができる。
図３〜図１７は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１７において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図３〜図１７に示すＣは、図１７に示す工程において、基材１０１を切断する位置（以下、「切断位置Ｃ」という）を示している。
図３〜図１７を参照して、本発明の実施の形態に係る半導体装置１０の製造方法について説明する。
始めに、図３に示す工程では、複数の半導体装置形成領域Ｂを有し、複数の補強板１１の母材となる基材１０１を準備する（基材準備工程）。
基材１０１は、半導体基板３７と同じ材料により構成されている。半導体基板３７の材料がシリコンの場合、基材１０１の材料としては、シリコンを用いる。基材１０１は、チップ本体３３と略等しい厚さとされている。チップ本体３３の厚さが１００μｍの場合、基材１０１の厚さは、例えば、１００μｍとすることができる。
次いで、図４に示す工程では、図３に示す基材１０１に、貫通部２７及び貫通孔２８を同時に形成する（貫通部及び貫通孔形成工程）。
具体的には、貫通部２７及び貫通孔２８は、例えば、図３に示す基材１０１の上面１０１Ａに、貫通部２７及び貫通孔２８の形成領域に対応する部分の基材１０１の上面１０１Ａを露出する開口部（図示せず）を有したエッチング用マスク（図示せず）を形成し、このエッチング用マスクを介した異方性エッチング（例えば、ドライエッチング）により、基材１０１が貫通するまでエッチングすることで形成する。
次いで、図５に示す工程では、基材１０１の両面１０１Ａ，１０１Ｂ、貫通部２７の側面、及び貫通孔２８の側面（言い換えれば、貫通部２７及び貫通孔２８が形成された基材１０１の表面全体）に、絶縁膜１２を形成する（絶縁膜形成工程）。
具体的には、絶縁膜１２は、例えば、熱酸化法やＣＶＤ（Chemical Vapor Deposition）法により形成する。絶縁膜１２としては、例えば、酸化膜（例えば、ＳｉＯ２膜）を用いることができる。絶縁膜１２としてＳｉＯ２膜を用いた場合、絶縁膜１２の厚さは、例えば、１．０μｍとすることができる。
次いで、図６に示す工程では、絶縁膜１２が設けられた貫通孔２８に、貫通電極１４を形成する（貫通電極形成工程）。
具体的には、貫通電極１４は、例えば、めっき法により形成する。貫通電極１４の材料としては、例えば、Ｃｕを用いることができる。
このとき、貫通電極１４は、貫通電極１４の端面１４Ａ（貫通電極の一方の端面）が絶縁膜１２の上面１２Ａに対して略面一になると共に、貫通電極１４の端面１４Ｂ（貫通電極の他方の端面）が絶縁膜１２の下面１２Ｂに対して略面一になるように形成する。
次いで、図７に示す工程では、基材１０１の下面１０１Ｂに、貫通部２７の下端を塞ぐように、半硬化状態とされた第１の絶縁樹脂層１０３を貼り付ける（第１の絶縁樹脂層貼付工程）。
第１の絶縁樹脂層１０３は、図２に示す樹脂部材１８の母材のうちの１つである。半硬化状態とされた第１の絶縁樹脂層１０３は、後述する図１０に示す工程において、完全に硬化することで、図２に示す第２の樹脂部材４２になると共に、絶縁膜１２が形成された貫通部２７の側面と半導体チップ１５との隙間の一部を充填する。
第１の絶縁樹脂層１０３としては、例えば、半硬化状態とされた熱硬化性樹脂シート（例えば、熱硬化性エポキシ樹脂シート）を用いることができる。この場合、第１の絶縁樹脂層１０３の厚さは、例えば、３０μｍとすることができる。
次いで、図８に示す工程では、予め、電極パッド３５の接続面３５Ａに内部接続端子１６が形成された半導体チップ１５を準備する。次いで、貫通部２７により露出された部分の半硬化状態とされた第１の絶縁樹脂層１０３の上面１０３Ａとチップ本体３３の背面３３Ｂとを接触させることで、貫通部２７に、内部接続端子１６が形成された半導体チップ１５を収容する（半導体チップ収容工程）。
この段階での内部接続端子１６には、図２で説明した端面１６Ａがまだ形成されていない。また、端面１６Ａの形成領域に対応する部分の内部接続端子１６は、先鋭形状とされている。内部接続端子１６としては、例えば、Ａｕバンプを用いることができる。この場合、内部接続端子１６は、例えば、ワイヤボンディング装置を用いて形成することができる。
チップ本体３３の厚さは、例えば、基材１０１の厚さと略等しくするとよい。
これにより、チップ本体３３の電極パッド形成面３３Ａが、基材１０１の上面１０１Ａに対して略面一になるため、半導体基板３７の熱膨張係数と同じ熱膨張係数を有し、チップ本体３３と略等しい厚さとされた基材１０１（切断されることで複数の補強板１１となる部材）を、半導体チップ１５の側面を囲むように配置することが可能となる。このため、半導体チップ１５と半導体チップ１５の周囲に配置される補強板１１との間の熱膨張係数の差を小さくすることが可能となるため、半導体チップ１５と補強板１１との間の熱膨張係数のミスマッチに起因する半導体装置１０の反りを低減することができる。
半導体チップ１５としては、例えば、ＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップを用いることができる。
次いで、図９に示す工程では、押圧板１０５の平坦な面１０５Ａに半硬化状態とされた第２の絶縁樹脂層１０６を配置し、次いで、先鋭形状とされた複数の内部接続端子１６と接触するまで押圧板１０５を押圧して、半硬化状態とされた第２の絶縁樹脂層１０６を絶縁膜１２の上面１２Ａ、チップ本体３３の電極パッド形成面３３Ａ、及び複数の内部接続端子１６の側面に貼り付ける（第２の絶縁樹脂層貼付工程）。
第２の絶縁樹脂層貼付工程では、半硬化状態とされた第２の絶縁樹脂層１０６で貫通部２７の上端を塞ぐと共に、複数の内部接続端子１６に平坦な端面１６Ａを形成する。このように、複数の内部接続端子１６に平坦な端面１６Ａを形成することで、複数の内部接続端子１６間に存在する高さばらつきを小さくすることができると共に、複数の内部接続端子１６の端面１６Ａが第２の絶縁樹脂層１０６の上面１０６Ａから露出される。
第２の絶縁樹脂層１０６は、図２に示す樹脂部材１８の母材のうちの１つである。半硬化状態とされた第２の絶縁樹脂層１０６は、後述する図１０に示す工程において、完全に硬化することで、図２に示す第１の樹脂部材４１になると共に、絶縁膜１２が形成された貫通部２７の側面と半導体チップ１５との隙間の一部を充填する。
第２の絶縁樹脂層１０６としては、例えば、半硬化状態とされた熱硬化性樹脂シート（例えば、熱硬化性エポキシ樹脂シート）を用いることができる。この場合、第２の絶縁樹脂層１０６の厚さは、例えば、４０μｍとすることができる。
次いで、図１０に示す工程では、押圧板１０５を押圧した状態で第１及び第２の絶縁樹脂層１０３，１０６を加熱して、図９に示す半硬化状態とされた第１及び第２の絶縁樹脂層１０３，１０６を完全に硬化させることにより、完全に硬化した第１及び第２の絶縁樹脂層１０３，１０６により構成された樹脂部材１８を形成する（樹脂硬化工程）。
樹脂部材１８を構成する第１及び第２の樹脂部材４１，４２の厚さは、例えば、同じ厚さにするとよい。第１及び第２の樹脂部材４１，４２の厚さは、例えば、３０μｍとすることができる。
次いで、図１１に示す工程では、第１の樹脂部材４１（基材１０１の上面１０１Ａ側に形成された部分の樹脂部材１８）に、貫通電極１４の端面１４Ａを露出する開口部４５（第１の開口部）を形成すると共に、第２の樹脂部材４２（基材１０１の下面１０１Ｂ側に形成された部分の樹脂部材１８）に、貫通電極１４の端面１４Ｂを露出する開口部４６（第２の開口部）を形成する（第１及び第２の開口部形成工程）。その後、図１１に示す第１及び第２の樹脂部材４１，４２の表面をデスミア処理する。
具体的には、開口部４５，４６は、例えば、貫通電極１４の端面１４Ａ，１４Ｂと対向する部分の樹脂部材１８をレーザ加工することで形成する。
次いで、図１２に示す工程では、第１の樹脂部材４１の上面４１Ａ、内部接続端子１６の端面１６Ａ、及び開口部４５に、ビア６１及び配線６２を備えた配線パターン５１を形成すると共に、第２の樹脂部材４２の面４２Ａ及び開口部４６に、ビア８１及び配線８２を備えた配線パターン７１を形成する（配線パターン形成工程）。
具体的には、配線パターン５１，７１は、例えば、セミアディティブ法を用いて同時に形成する。これにより、半導体チップ１５は、配線パターン５１を介して、貫通電極１４と電気的に接続される。また、配線パターン７１は、貫通電極１４を介して、配線パターン５１と電気的に接続される。配線パターン５１，７１の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１３に示す工程では、第１の樹脂部材４１の上面４１Ａに、配線６２を露出する開口部６３（第３の開口部）を有する絶縁層５２（第１の絶縁層）を形成すると共に、第２の樹脂部材４２の面４２Ａに、配線８２を露出する開口部８３（第４の開口部）を有した絶縁層７２（第２の絶縁層）を形成する（絶縁層形成工程）。つまり、絶縁層５２，７２は、同時に形成する。その後、開口部６３，８３が形成された絶縁層５２，７２の表面をデスミア処理する。
絶縁層５２，７２は、例えば、第１の樹脂部材４１の面４１Ａ及び第２の樹脂部材４２の面４２Ａに、半硬化状態とされた熱硬化性樹脂シート（例えば、熱硬化性エポキシ樹脂シート）を貼り付け、次いで、加熱により、半硬化状態とされた熱硬化性樹脂シートを完全に硬化させ、その後、開口部６３，８３の形成領域に対応する部分の熱硬化性樹脂シートをレーザ加工することで形成する。絶縁層５２，７２の厚さは、略等しい厚さとされている。絶縁層５２，７２の厚さは、例えば、３０μｍとすることができる。
次いで、図１４に示す工程では、ビア５４，７４と、ビア５４と一体的に構成された外部接続用パッド５５と、ビア７４と一体的に構成された外部接続用パッド７５とを同時に形成する（ビア及び外部接続用パッド形成工程）。
具体的には、ビア５４，７４及び外部接続用パッド５５，７５は、例えば、セミアディティブ法により形成する。ビア５４は、開口部６３に形成し、ビア７４は、開口部８３に形成する。外部接続用パッド５５は、絶縁層５２の面５２Ａに形成し、外部接続用パッド７５は、絶縁層７２の面７２Ａに形成する。ビア５４，７４及び外部接続用パッド５５，７５の材料としては、例えば、Ｃｕを用いることができる。
このように、基材１０１の下面１０１Ｂに外部接続端子２４を形成すると共に、基材１０１の上面１０１Ａに外部接続端子２５を形成することにより、半導体装置１０上に半導体装置１０と電気的に接続された他の半導体装置９４（図２参照）を配置することが可能となるので、実装の高密度化を図ることができる。
次いで、図１５に示す工程では、絶縁層５２の面５２Ａに、外部接続用パッド５５を露出する開口部６５を有したソルダーレジスト層５７を形成すると共に、絶縁層７２の面７２Ａに、外部接続用パッド７５を露出する開口部８５を有したソルダーレジスト層７７を形成する。
これにより、基材１０１の上面１０１Ａ側に複数の第１の多層配線構造体２１が形成されると共に、基材１０１の下面１０１Ｂ側に、第１の多層配線構造体２１と同様な構成とされた第２の多層配線構造体２２が複数形成される。
このように、樹脂部材１８の両面（言い換えれば、第１及び第２の樹脂部材４１，４２の面４１Ａ，４２Ａ）に、同様な構成とされた多層配線構造体（本実施の形態の場合、第１及び第２の多層配線構造体２１，２２）を同時に形成することにより、半導体装置１０の製造時における反りを低減することができる。
また、基材１０１の上面１０１Ａ側に複数の第１の多層配線構造体２１を形成すると共に、基材１０１の下面１０１Ｂ側に第２の多層配線構造体２２を形成することにより、半導体装置１０のさらなる多層配線化を図ることができる。
次いで、図１６に示す工程では、開口部６５から露出された部分の外部接続用パッド５５に外部接続端子２５を形成すると共に、開口部６５から露出された部分の外部接続用パッド５５に外部接続端子２５を形成する。これにより、複数の半導体装置形成領域Ｂに半導体装置１０に相当する構造体が形成される。
次いで、図１７に示す工程では、切断位置Ｃに沿って、基材１０１を含む図１６に示す構造体を切断することで、複数の補強板１１を形成する。これにより、複数の半導体装置１０が個片化される。
本実施の形態の半導体装置の製造方法によれば、チップ本体３３と略等しい厚さで、かつ半導体基板３７と同じ材料により構成され、複数の補強板１１の母材となる基材１０１Ａの下面１０１Ｂに、貫通部２７の下端を塞ぐように、半硬化状態とされた第１の絶縁樹脂層１０３を貼り付け、次いで、貫通部２７により露出された部分の第１の絶縁樹脂層１０３の上面１０３Ａとチップ本体３３の背面３３Ｂとを接触させることで、貫通部２７に、内部接続端子１６が形成された半導体チップ１５を収容し、次いで、半硬化状態とされた第２の絶縁樹脂層１０６を基材１０１の上面１０１Ａ、チップ本体３３の電極パッド形成面３３Ａ、及び複数の内部接続端子１６の側面に貼り付けることで、半硬化状態とされた第２の絶縁樹脂層１０６により貫通部２７の上端を塞ぐと共に、複数の内部接続端子１６に端面１６Ａを形成し、その後、第２の絶縁樹脂層１０６を押圧した状態で、半硬化状態とされた第１及び第２の絶縁樹脂層１０３，１０６を完全に硬化させて樹脂部材１８を形成することにより、半導体チップ１５の側面を囲むように、半導体基板３７の熱膨張係数と同じ熱膨張係数を有する基材１０１が配置される。これにより、半導体チップ１５と半導体チップ１５の周囲に配置される補強板１１との間の熱膨張係数の差を小さくすることが可能となるため、半導体チップ１５と補強板１１との間の熱膨張係数のミスマッチに起因する半導体装置１０の反りを低減することができる。
また、樹脂部材１８の両面（言い換えれば、第１及び第２の樹脂部材４１，４２の面４１Ａ，４２Ａ）に、同様な構成とされた多層配線構造体（本実施の形態の場合、第１及び第２の多層配線構造体２１，２２）を同時に形成することにより、半導体装置１０の製造時における反りを低減することができる。
さらに、基材１０１の上面１０１Ａ側に複数の第１の多層配線構造体２１を形成すると共に、基材１０１の下面１０１Ｂ側に第２の多層配線構造体２２を形成することにより、半導体装置１０のさらなる多層配線化を図ることができる。
なお、本実施の形態の半導体装置１０の製造方法では、図８において、先鋭形状とされた内部接続端子１６が設けられた半導体チップ１５を第１の絶縁樹脂層１０３の上面１０３Ａに貼り付けた場合を例に挙げて説明したが、図８に示す工程において、コイニングにより端面１６Ａが形成された複数の内部接続端子を備えた半導体チップ１５を第１の絶縁樹脂層１０３の上面１０３Ａに貼り付けてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体装置
１１ 補強板
１１Ａ，１１Ｂ，４１Ａ，４２Ａ，５２Ａ，５２Ｂ，７２Ａ，７２Ｂ，１０５Ａ 面
１２ 絶縁膜
１２Ａ，１０１Ａ，１０３Ａ，１０６Ａ 上面
１２Ｂ，１０１Ｂ 下面
１４ 貫通電極
１４Ａ，１４Ｂ，１６Ａ 端面
１５ 半導体チップ
１６ 内部接続端子
１８ 樹脂部材
２１ 第１の多層配線構造体
２２ 第２の多層配線構造体
２４，２５ 外部接続端子
２７ 貫通部
２８ 貫通孔
３３ チップ本体
３３Ａ 電極パッド形成面
３３Ｂ 背面
３５ 電極パッド
３５Ａ 接続面
３７ 半導体基板
３８ 半導体集積回路
４１ 第１の樹脂部材
４２ 第２の樹脂部材
４５，４６，６３，６５，８３，８５ 開口部
５１，７１ 配線パターン
５２，７２ 絶縁層
５４，６１，７４，８１ ビア
５５，７５ 外部接続用パッド
５７，７７ ソルダーレジスト層
６２，８２ 配線
９１ 実装基板
９２，９５ パッド
９４ 他の半導体装置
１０１ 基材
１０３ 第１の絶縁樹脂層
１０５ 押圧板
１０６ 第２の絶縁樹脂層
Ａ 隙間
Ｂ 半導体装置形成領域
Ｃ 切断領域

Claims (7)

  1. 貫通部と、該貫通部の周囲に形成された貫通孔と、該貫通孔の一方の端部側に配置された第１の面とを有する補強板と、
    半導体基板及び該半導体基板の表面側に形成された半導体集積回路を有し、前記補強板と略等しい厚さとされたチップ本体と、前記半導体集積回路の上面に設けられ、前記半導体集積回路と電気的に接続されると共に、接続面を有した複数の電極パッドとを備え、前記チップ本体の電極パッド形成面と前記補強板の第１の面とが略面一となるように、前記貫通部に収容された半導体チップと、
    複数の前記電極パッドの接続面に設けられた内部接続端子と、
    前記貫通孔に設けられた貫通電極と、
    前記半導体チップ、該半導体チップと前記補強板との隙間、前記補強板の第１の面、及び該補強板の第１の面の反対側に位置する前記補強板の第２の面に設けられ、前記半導体チップを封止する樹脂部材と、
    前記補強板の第１の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の一方の端面及び前記内部接続端子の端面と接続された第１の配線パターンと、
    前記補強板の第２の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の他方の端面と接続された第２の配線パターンと、を備え、
    前記補強板の材料は、前記半導体基板と同じ材料であり、
    前記内部接続端子の端面は、前記補強板の第１の面側に配置された部分の前記樹脂部材の上面から露出し、
    前記第１の配線パターンは、前記補強板の第１の面側に配置された部分の前記樹脂部材の上面に形成された配線、及び、前記配線と一体的に構成され前記補強板の第１の面側に配置された部分の前記樹脂部材を貫通するビアを有し、前記ビアの端面が前記貫通電極の一方の端面と直接接続され、前記配線が前記内部接続端子の端面と直接接続されていることを特徴とする半導体装置。
  2. 前記貫通孔の側面には絶縁膜が設けられ、
    前記貫通電極は、前記絶縁膜を介して、前記貫通孔に設けられている請求項１記載の半導体装置。
  3. 前記補強板の第１の面側に配置された部分の前記樹脂部材に積層され、前記第１の配線パターンを覆う第１の絶縁層と、
    前記樹脂部材と接触する前記第１の絶縁層の第１の面の反対側に位置する前記前記第１の絶縁層の第２の面に設けられた第１の外部接続用パッドと、
    前記第１の配線パターンと前記第１の外部接続用パッドとの間に位置する部分の前記第１の絶縁層を貫通すると共に、前記第１の配線パターン及び前記第１の外部接続用パッドと接続された第１のビアと、
    前記補強板の第２の面側に配置された部分の前記樹脂部材に積層され、前記第２の配線パターンを覆う第２の絶縁層と、
    前記樹脂部材と接触する前記第２の絶縁層の第１の面の反対側に位置する前記前記第２の絶縁層の第２の面に設けられた第２の外部接続用パッドと、
    前記第２の配線パターンと前記第２の外部接続用パッドとの間に位置する部分の前記第２の絶縁層を貫通すると共に、前記第２の配線パターン及び前記第２の外部接続用パッドと接続された第２のビアと、を備えたことを特徴とする請求項１又は２記載の半導体装置。
  4. 前記半導体基板及び前記補強板の材料は、シリコンであることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
  5. 請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法であって、
    前記チップ本体と略等しい厚さで、かつ前記半導体基板と同じ材料により構成され、複数の半導体装置形成領域を有し、複数の前記補強板の母材となる基材を準備する基材準備工程と、
    前記基材に、前記貫通部及び前記貫通孔を同時に形成する貫通部及び貫通孔形成工程と、
    前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
    前記基材の下面に、前記貫通部の下端を塞ぐように、半硬化状態とされた第１の絶縁樹脂層を貼り付ける第１の絶縁樹脂層貼付工程と、
    半硬化状態とされ、前記貫通部により露出された部分の前記第１の絶縁樹脂層の上面と前記チップ本体の背面とを接触させることで、前記貫通部に、前記内部接続端子が形成された前記半導体チップを収容する半導体チップ収容工程と、
    前記半導体チップ収容工程後に、押圧板の平坦な面に半硬化状態とされた第２の絶縁樹脂層を配置し、次いで、複数の前記内部接続端子と接触するまで前記押圧板を押圧して、半硬化状態とされた前記第２の絶縁樹脂層を前記基材の上面、前記チップ本体の電極パッド形成面、及び複数の前記内部接続端子の側面に貼り付けることで、半硬化状態とされた前記第２の絶縁樹脂層により前記貫通部の上端を塞ぐ、第２の絶縁樹脂層貼付工程と、
    前記第２の絶縁樹脂層貼付工程後に、前記押圧板を押圧した状態で前記第１及び第２の絶縁樹脂層を加熱して、半硬化状態とされた前記第１及び第２の絶縁樹脂層を完全に硬化させることにより、完全に硬化した前記第１及び第２の絶縁樹脂層により構成された前記樹脂部材を形成する樹脂硬化工程と、
    前記基材の上面側に形成された部分の前記樹脂部材に、前記貫通電極の一方の端面を露出する第１の開口部を形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材に、前記貫通電極の他方の端面を露出する第２の開口部を形成する第１及び第２の開口部形成工程と、
    前記基材の上面側に形成された部分の前記樹脂部材の上面、前記内部接続端子の端面、及び前記第１の開口部に、前記第１の配線パターンを形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材の下面及び前記第２の開口部に、前記第２の配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、前記基材を切断することで複数の補強板を形成する切断工程と、を含むことを特徴とする半導体装置の製造方法。
  6. 前記貫通部及び貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の側面に絶縁膜を形成する絶縁膜形成工程を設け、
    前記貫通電極形成工程では、前記絶縁膜が形成された前記貫通孔に前記貫通電極を形成する請求項５記載の半導体装置の製造方法。
  7. 前記配線パターン形成工程と前記切断工程との間に、
    前記基材の上面側に配置された部分の前記樹脂部材の上面に積層され、前記第１の配線パターンを露出する第３の開口部を有する第１の絶縁層を形成すると共に、前記基材の下面側に配置された部分の前記樹脂部材の下面に積層され、前記第２の配線パターンを露出する第４の開口部を有する第２の絶縁層を形成する絶縁層形成工程と、
    前記絶縁層形成工程後に、前記第１のビア及び前記第２のビアと、前記第１の外部接続用パッド及び前記第２の外部接続用パッドとを同時に形成するビア及び外部接続用パッド形成工程と、を設けたことを特徴とする請求項５又は６記載の半導体装置の製造方法。
JP2009146016A 2009-06-19 2009-06-19 半導体装置及びその製造方法 Active JP5280945B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009146016A JP5280945B2 (ja) 2009-06-19 2009-06-19 半導体装置及びその製造方法
US12/793,732 US8564116B2 (en) 2009-06-19 2010-06-04 Semiconductor device with reinforcement plate and method of forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146016A JP5280945B2 (ja) 2009-06-19 2009-06-19 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2011003758A JP2011003758A (ja) 2011-01-06
JP2011003758A5 JP2011003758A5 (ja) 2012-07-19
JP5280945B2 true JP5280945B2 (ja) 2013-09-04

Family

ID=43353547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009146016A Active JP5280945B2 (ja) 2009-06-19 2009-06-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8564116B2 (ja)
JP (1) JP5280945B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP6062254B2 (ja) * 2013-01-15 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
KR101862004B1 (ko) * 2016-02-24 2018-05-29 주식회사 에스에프에이반도체 임베디드 몰드형 코어리스 기판 제조방법
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
KR20210111003A (ko) * 2020-03-02 2021-09-10 삼성전자주식회사 반도체 패키지
WO2024047872A1 (ja) * 2022-09-02 2024-03-07 株式会社レゾナック 電子部品装置を製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP4361670B2 (ja) 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4418907B2 (ja) 2003-07-30 2010-02-24 学校法人東京電機大学 限流器
JP4214969B2 (ja) * 2004-08-16 2009-01-28 沖電気工業株式会社 半導体装置の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure

Also Published As

Publication number Publication date
US8564116B2 (en) 2013-10-22
JP2011003758A (ja) 2011-01-06
US20100320594A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5280945B2 (ja) 半導体装置及びその製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4361826B2 (ja) 半導体装置
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP5340789B2 (ja) 電子装置及びその製造方法
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
JP5649490B2 (ja) 配線基板及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP5114130B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP5535494B2 (ja) 半導体装置
JP5237607B2 (ja) 基板の製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2009135162A (ja) 配線基板及び電子部品装置
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5479638B2 (ja) 配線基板
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
JP4901809B2 (ja) 部品内蔵多層回路基板
JP4528018B2 (ja) 半導体装置及びその製造方法
TW201901889A (zh) 佈線基板和製造佈線基板的方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150