KR101870153B1 - 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법 - Google Patents

절연 프레임을 이용한 반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR101870153B1
KR101870153B1 KR1020170028054A KR20170028054A KR101870153B1 KR 101870153 B1 KR101870153 B1 KR 101870153B1 KR 1020170028054 A KR1020170028054 A KR 1020170028054A KR 20170028054 A KR20170028054 A KR 20170028054A KR 101870153 B1 KR101870153 B1 KR 101870153B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
molding layer
frame
insulating frame
layer
Prior art date
Application number
KR1020170028054A
Other languages
English (en)
Other versions
KR20180060889A (ko
Inventor
권용태
이준규
이재천
윤민아
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Publication of KR20180060889A publication Critical patent/KR20180060889A/ko
Application granted granted Critical
Publication of KR101870153B1 publication Critical patent/KR101870153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

절연 프레임을 이용한 반도체 패키지 및 이의 제조방법이 개시된다. 절연 프레임에는 관통공이 형성되고, 관통공을 향해 비스듬히 돌출된 제1 경사면과 제2 경사면이 형성된다. 열팽창 또는 열수축에 의한 열응력이 발생하는 경우, 제1 경사면과 제2 경사면을 따라 응력은 고르게 분산될 수 있다.

Description

절연 프레임을 이용한 반도체 패키지 및 이의 제조방법{Semiconductor Package of using Insulating Frame and Method of fabricating the same}
본 발명은 반도체 패키지 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법에 관한 것이다.
반도체 소자의 디자인 룰이 축소되어 선폭이 감소됨에 따라 동일한 면적에 구현되는 트랜지스터의 수는 증가되고 있다. 또한, 동일한 면적에 다양한 기능이 집적됨에 따라 입출력 단자의 수는 증가하며, 반도체 칩에서 입출력 단자의 기능을 수행하는 패드의 개수도 증가하고 있다.
패드의 수의 증가는 패드들 사이의 이격 공간의 감소를 유발한다. 또한, 패드들을 외부와 전기적으로 연결하는 솔더볼이나 범프가 형성되어야 하는 반도체 패키지에서는 이들 외부 연결단자의 배치와 간격이 문제된다. 즉, 반도체 패키지에서 솔더볼 또는 범프가 차지하는 면적은 패드들보다 크므로, 반도체 칩이 정의된 영역 내에 외부 연결단자를 배치할 경우, 외부 연결단자들 사이의 이격공간은 패드들이 가지는 이격공간보다 더 작아진다. 따라서, 외부 연결단자를 통해 입력 또는 출력되는 신호들 사이의 간섭문제가 발생할 수 있다. 이를 해결하기 위해 외부 연결단자들이 반도체 칩 영역을 벗어나서 형성될 수 있는 팬-아웃(fan-out) 타입의 패키지가 개발되고 있다.
팬-아웃 타입의 패키지에서는 반도체 칩을 포장하는 몰딩재인 EMC(Epoxy Molding Compound)를 수용하는 프레임이 도입된다. 즉, 프레임에 의해 둘러싸인 영역 내에 반도체 칩이 실장되고, 반도체 칩과 프레임 사이의 이격공간에 EMC가 몰딩된다. 통상의 프레임은 금속 재질로 구성된다.
또한, EMC를 몰딩하는 과정에서 EMC의 유동이 발생하고, 이에 따라 반도체 칩의 배치가 왜곡되는 현상이 발생한다. 특히, EMC의 열팽창 계수에 따른 열팽창 동작에 의해 EMC를 수용하는 금속 재질의 프레임이 변형되는 문제가 발생된다. 통상의 EMC에서는 열팽창 계수가 10~18 ppm/℃ 이고, 실리콘 재질의 반도체 칩은 2.6 ppm/℃의 열팽창 계수를 가진다. 따라서, EMC와 반도체 칩 사이의 열팽창 계수의 차이에 의해 반도체 칩이 프레임 내에서 유동할 가능성은 상존한다.
이외에 프레임이 금속재질인 알루미늄으로 사용되는 경우, 알루미늄은 23 ppm/℃의 높은 열팽창 계수를 가진다. 즉, 몰딩 과정에서 고온으로 EMC를 용융, 큐어링 및 냉각하는 과정에서 프레임과 EMC 사이에는 열응력이 작용된다. 이는 알루미늄 재질의 프레임에 손상을 가져오거나, 열응력에 의해 반도체 칩의 배치를 유동시키는 현상으로 작용한다.
또한, 제조과정에서 프레임은 캐리어 기판 상에 배치되고, 프레임에 형성된 수용공간을 통해 반도체 칩이 실장된다. 이어서 몰딩 공정이 수행된다. 상기 공정에서 캐리어는 세라믹 재질을 가진다. 따라서, 프레임이 금속 재질을 가지면, 캐리어 기판과의 열팽창 계수의 차이로 인해 프레임의 열변형이 발생된다.
따라서, 반도체 패키지의 제조과정에서 열팽창 계수의 차이에 따른 열응력의 발생을 최소화하고, 반도체 칩의 위치가 변경되는 유동성을 최소화할 수 있는 반도체 패키지 및 이의 제조방법의 개발은 요청된다 할 것이다.
본 발명이 이루고자 하는 제1 기술적 과제는 절연 프레임을 이용하여 기계적 변형이 최소화된 반도체 패키지를 제공하는데 있다.
또한, 본 발명의 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 반도체 패키지의 제조방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 관통공을 가지고 제1면 및 상기 제1면에 대향하는 제2면을 가지는 절연 프레임; 상기 관통공에 배치되는 반도체 칩; 상기 반도체 칩과 상기 관통공을 매립하는 몰딩층; 및 상기 반도체 칩의 패드와 전기적으로 연결되고 상기 절연 프레임의 상기 제1면까지 신장되는 재배선층을 포함하며, 상기 절연 프레임의 관통공 내측면은 상기 관통공 중심을 향해 볼록한 형상을 가지는 것을 특징으로 하는 반도체 패키지를 제공한다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 제1면과 이에 대향하는 제2면을 갖는 프레임 원장의 식각을 통해 중심을 향해 볼록한 형상을 가지는 관통공을 형성하는 단계; 상기 관통공에 반도체 칩을 배치하는 단계; 상기 반도체 칩이 배치된 상기 관통공을 매립하는 몰딩층을 형성하는 단계; 및 상기 프레임 원장의 상기 제1면과 동일 평면을 이루는 상기 반도체 칩의 활성면 상의 패드와 전기적으로 연결되는 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법을 제공한다.
상술한 본 발명에 따르면, 반도체 칩 및 몰딩층이 수용되고, 재배선층이 형성되는 프레임은 절연성 재질로 구성된다. 절연 프레임의 사용은 금속 재질의 프레임을 사용하는 것에 비해 강한 내화학성을 확보할 수 있다. 또한, 반도체 패키지의 실장 공정에서 인접한 패키지와의 단락 현상 또는 하부의 배선 패턴과의 단락 현상은 방지된다.
또한, 절연 프레임은 내부의 관통공을 향해 볼록한 형상을 가진다. 즉, 내벽의 제1 경사면의 두께는 제1면으로부터 멀어질수록 증가하는 양상을 가지며, 제2 경사면의 두께는 제2면으로부터 멀어질수록 증가하는 양상을 가진다. 따라서, 반도체 패키지에서 발생되는 열에 의한 응력은 제1 경사면과 제2 경사면을 따라 고르게 분산될 수 있다.
또한, 본 발명에서는 응력의 효과적인 분산과 기계적 강도의 확보를 위해 절연 프레임의 표면은 강화성 재질로 개질될 수 있다.
또한, 절연 프레임과 몰딩층 사이에는 버퍼층이 형성되어 응력의 흡수 동작이 수행된다. 이를 통해 반도체 패키지의 기계적 안정성은 확보되며, 몰딩층은 서로 다른 전도성을 가질 수 있으며, 반도체 칩의 배면 상에 형성된 제2 몰딩층에는 도전성 입자가 첨가된다. 이를 통해 전자파 차폐가 달성되고, 전자파의 간섭에 의한 반도체 칩의 오동작은 방지된다.
도 1은 본 발명의 제1 실시예에 따라 절연 프레임을 이용한 반도체 패키지를 도시한 단면도이다.
도 2 내지 도 8은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 평면도이다.
도 9 및 도 10은 상기 도 2 내지 도 8에서 설명된 반도체 패키지의 제조방법에서 몰딩 시의 몰딩층과 프레임 원장의 거동을 설명하기 위한 개략도이다.
도 11 및 도 12는 본 발명의 제1 실시예에 따라 프레임 원장의 컷팅에 따른 다양한 변형예를 도시한 단면도들이다.
도 13 및 도 14은 본 발명의 제2 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 15 내지 도 17은 본 발명의 제3 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 18 내지 도 20은 본 발명의 제4 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 21은 본 발명의 제5 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따라 절연 프레임을 이용한 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지는 절연 프레임(100), 반도체 칩(200), 몰딩층(300), 재배선층(400) 및 외부 연결단자(500)를 가진다.
절연 프레임(100)은 절연성 재질을 가지며, 이후에 개시되는 캐리어 기판 또는 상술한 몰딩층과 유사한 열팽창 계수를 가짐이 바람직하다. 따라서, 상기 절연 프레임은 절연 세라믹 또는 반도체 재질의 세라믹일 수 있다. 상기 절연 세라믹은 다양한 재질을 가지는 바, 금속 산화물 또는 금속 질화물 등이 사용될 수 있으며, 소다라임 글라스 또는 사파이어 등이 사용될 수 있다. 또한, 반도체 재질의 세라믹은 실리콘 재질을 가질 수 있으며, 이외에 ZnO, GaN 및 GaAs 등이 사용될 수도 있다. 상기 반도체 재질의 세라믹은 도핑되지 않은 상태에서는 절연성을 가지므로 도핑되지 않은 재질의 사용은 가능하다 할 것이다. 다만, 상기 절연 프레임은 사용되는 캐리어 기판 또는 몰딩층의 재질에 따라 다양하게 선택될 수 있다.
예컨대, 소다라임 글라스는 9~9.5 ppm/℃의 열팽창 계수를 가지며, 이는 EMC와 유사한 범위에서의 열팽창 계수로 절연 프레임(100)과 몰딩층(300) 사이의 열응력은 최소화될 수 있다.
또한, 상기 절연 프레임(100)은 복수개의 관통공들을 가진다. 관통공의 내주면은 그 중심을 향해 볼록한 형상을 가진다. 내주면을 통해 관통공을 정의하는 절연 프레임(100)은 제1면(101)으로부터 제2면(102)을 향해 두께가 증가하는 제1 경사면(103)을 가지며, 제2면(102)으로부터 제1면(101)을 향해 두께가 증가하는 제2 경사면(104)을 가진다. 다만, 제1 경사면(103)과 제2 경사면(104)이 만나는 지점은 관통공 내의 임의의 지점이 된다. 또한, 절연 프레임(100)의 하부인 제1면(101) 및 상부인 제2면(102)의 폭은 상호간에 동일할 수 있으며, 절연 프레임(100)의 제1 경사면(103)과 제2 경사면(104)이 만나는 지점에서의 절연 프레임(100)의 폭은 제1면(101)의 폭 또는 제2면(102)의 폭보다 크도록 설정된다.
절연 프레임(100)의 제1 경사면(103) 및 제2 경사면(104)에 의해 정의되는 관통공에는 반도체 칩(200)이 구비된다. 반도체 칩(200)은 특별한 한정이 없으며, 메모리 또는 비메모리 소자 등 일정한 기능을 수행할 수 있는 반도체 소자라면 어느 경우나 사용가능할 것이다. 또한, 본 실시예에서는 반도체 칩(200)이 절연 프레임(100)의 관통공 내에 하나만이 배치된 것으로 개시되고 있으나, 실시의 형태에 따라 복수개의 반도체 칩들이 배치될 수 있다. 또한, 개시된 반도체 칩(200) 이외에 저항 또는 커패시터 등의 수동 소자도 관통공 내에 배치될 수 있다.
패드(210)가 구비된 반도체 칩(200)의 활성면은 절연 프레임(100)의 제1면(101)이 형성된 영역에 위치한다. 바람직하게 상기 제1면(101)과 동일 평면에 위치한다.
또한, 몰딩층(300)은 절연 프레임(100)의 관통공에 배치된 반도체 칩(200)을 매립하여 형성된다. 상기 몰딩층(300)은 EMC(Epoxy Molding Compound)로 구성되며, 절연성 고분자 및 무기재료인 실리카 분말 등이 혼합된 양상으로 구비된다. 상기 몰딩층(300)은 절연 프레임(100)의 제1면(101)과 동일 평면을 형성하고, 절연 프레임(100)의 상부면인 제2면(102)과 동일 평면을 형성할 수 있다. 또한, 상기 몰딩층(300)에는 도전성 분말이 추가될 수 있다.
또한, 몰딩층(300)은 상기 반도체 칩(200)이 가진 두께보다 더 큰 두께를 가짐이 바람직하다. 따라서, 상기 몰딩층(300)은 패드(210)가 구비된 반도체 칩(200)의 활성면에 대향하는 반도체 칩(200)의 배면 또는 측면을 커버한다.
상기 재배선층(400)은 절연 프레임(100)의 제1면(101)과 접하여 형성된다. 재배선층(400)은 제1 절연막(410), 제1 배선층(420), 제2 절연막(430) 및 제2 배선층(440)을 가진다. 다만, 재배선층(400)의 구성은 팬-아웃 구조의 실현을 위해 구성되는 예시에 불과하며, 당업자에 따라 상술한 재배선층(400)의 구성은 다양하게 변경하여 실시될 수 있다.
다만, 상기 재배선층(400)은 반도체 칩(200)이 차지하는 영역을 벗어난 영역에 외부 연결단자(500)를 형성할 수 있는 구성이라면 여하한 형태로 채용되어도 무방할 것이다. 상기 도 1에서는 제1 배선층(420)이 반도체 칩(200)이 차지하는 영역을 벗어나 절연 프레임(100)의 하부 영역까지 신장되는 것으로 도시되나, 이외에 제1 배선층(420)이 몰딩층(300) 영역까지 신장되는 경우도 본 실시예에서는 구현가능하다 할 것이다.
또한, 재배선층(400)은 외부 연결단자(500)와 전기적으로 연결된다. 외부 연결단자(500)는 솔더볼 또는 범프의 구조를 가진다. 더욱 상세하게는 외부 연결단자(500)는 제2 배선층(440) 상에 형성되고, 반도체 칩(200)의 패드(210)와 전기적으로 연결된다. 또한, 실시의 형태에 따라 상기 제2 배선층(440)은 생략될 수도 있다. 즉, 제1 배선층(420) 상에 외부 연결단자(500)가 직접 형성될 수도 있다.
또한, 실시의 형태에 따라 절연 프레임(100)의 제2면(102) 및 이와 동일 평면을 이루는 몰딩층(300) 상에는 보호 필름(600)이 구비될 수 있다. 상기 보호 필름(600)은 몰딩층(300)을 외부 환경으로부터 보호하기 위한 것으로 기계적 손상의 방지 및 수분의 침투를 방지하기 위해 구비될 수 있다. 상기 보호 필름(600)은 절연성 필름으로 에폭시 또는 아크릴의 재질을 가질 수 있다.
도 2 내지 도 8은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 평면도이다.
도 2를 참조하면, 프레임 원장(10)이 준비된다. 상기 프레임 원장(10)은 상기 도 1의 절연 프레임(100)을 제공하기 위한 것으로 절연성 재질을 가지며, 이후에 개시되는 캐리어 기판 또는 몰딩층과 유사한 열팽창 계수를 가짐이 바람직하다. 따라서, 상기 프레임 원장(10)은 절연 세라믹 또는 반도체 재질의 세라믹일 수 있다. 상기 절연 세라믹은 다양한 재질을 가지는 바, 금속 산화물 또는 금속 질화물 등이 사용될 수 있으며, 소다라임 글라스 또는 사파이어 등이 사용될 수 있다. 또한, 반도체 재질의 세라믹은 실리콘 재질을 가질 수 있으며, 이외에 ZnO, GaN 및 GaAs 등이 사용될 수도 있다.
프레임 원장(10)으로 소다라임 글라스가 사용되는 경우, 기존의 금속 재질이나 반도체 재질에 비해 높은 취성을 가진다. 따라서, 프레임 원장(10)의 이동이나 프레임 원장(10)에 부착된 각종 재질의 필름의 탈착시, 프레임 원장(10) 전체의 뒤틀림이나 왜곡은 방지될 수 있다.
상기 프레임 원장(10)의 제1면(101) 상에 포토레지스트 패턴(11)이 구비된다. 상기 포토레지스트 패턴(11)은 포토레지스트의 도포, 노광 및 현상 공정에 따른 통상의 포토리소그래피 공정에 의해 형성될 수 있다. 이를 통해 포토레지스트 패턴(11)이 제1면(101) 상에 형성된다.
이어서, 포토레지스트 패턴(11)을 식각 마스크로 이용한 식각 공정이 수행된다. 식각 공정은 습식 또는 건식 식각이 이용될 수 있겠으나, 습식 식각 공정이 이용됨이 바람직하다. 사용될 수 있는 에천트로는 HF 등이 있으며, 에천트는 프레임 원장(10)의 식각을 위한 것으로 반드시 이에 한정되지 않으며, 프레임 원장(10)의 재질에 따라 다양하게 선택될 수 있다. 습식 식각 공정에 의해 프레임 원장(10)은 제1면(101)으로부터 하부인 제2면(102)으로 갈수록 비스듬한 경사가 형성된 제1 경사면(103)을 가진다.
도 3을 참조하면, 상기 도 2에 도시된 포토레지스트 패턴(11)을 제거하고, 제1면(101)에 대향하는 제2면(102) 상에 포토레지스트 패턴을 형성한다. 상기 도 3에서 형성되는 포토레지스트 패턴은 상기 도 2에서 형성되 포토레지스트 패턴과 서로 매칭되거나 대향되는 위치에 형성된다. 또한, 상기 도 2에서 도시된 동일한 식각 공정이 상기 도 3에 적용된다. 따라서, 제2면(102)으로부터 내부를 향해 비스듬한 양상으로 식각이 진행된다. 이를 통해 제2면(102)로부터 제1면(101)을 향할수록 두께가 증가하는 제2 경사면(104)이 형성된다.
상술한 도 2 및 도 3의 과정에 의해 제1 경사면(103) 및 제2 경사면(104)이 형성되고, 경사면들(103, 104)을 통해 정의되는 관통공(105)이 형성된다.
또한, 프레임 원장(10)은 물리적으로 분리된 상태는 아니나, 이후의 제조공정을 통해 반도체 칩(200) 및 몰딩층(300)을 수용하는 절연 프레임(100) 및 컷팅 공정을 통해 제거되는 컷팅 프레임(110)으로 구분될 수 있다. 절연 프레임(100)과 컷팅 프레임(110)의 구분은 점선에 따른다.
상기 도 2 및 도 3에 따르면, 프레임 원장(10)에서는 상기 제1면(101)으로부터 경사진 형태로 관통공(105)을 향하는 제1 경사면(103) 및 제2면(102)으로부터 관통공(105)을 향하여 형성된 제2 경사면(104)이 형성된다.
또한, 본 실시예의 프레임 원장(10)은 식각 공정에 따라 다양한 경사면들을 가질 수 있다. 즉, 프레임 원장(10)을 구성하는 절연 프레임(100)의 제1 경사면(103)과 제2 경사면(104)은 다양한 형태를 가질 수 있다.
예컨대, 도 4와 같이 제1면(101)의 폭 W1이 제2면(102)의 폭 W2 보다 크도록 설정될 수 있으며, 도 5와 같이 제1면(101)의 폭 W1이 제2면(102)의 폭 W2 보다 작도록 설정될 수 있다. 즉, 식각 공정에 의해 제1 경사면(103)과 제2 경사면(104)은 다양한 형태로 제공될 수 있으며, 다만 본 실시예에서 관통공(105)을 향해 절연 프레임(100)의 내주면이 볼록한 형상을 가진 구성이라면 본 발명의 취지에 해당한다 할 것이다.
도 6은 상기 도 3에 도시된 프레임 원장의 상부 평면도이다.
도 6을 참조하면, 프레임 원장(10)은 식각에 의해 내부의 홀 형상인 관통공(105)이 형성된다. 또한, 관통공(105)의 내측 중심부를 향해 중간 부위가 볼록한 돌출부가 나타난다.
이후에 설명될 것이나, 각각의 관통공들(105)에는 반도체 칩들이 배치되고, 몰딩이 수행된다. 즉, 식각에 의해 형성된 관통공(105)은 반도체 칩과 몰딩층(120)이 형성되는 영역을 정의한다.
상기 프레임 원장(10)의 관통공(105)은 평면 상에서 사각형 형상으로 도시되나, 패키지의 형상에 따라 다각형, 원형 및 타원형 등 다양한 형상도 가능하다, 또한, 프레임 원장(10)은 다각형, 원형, 타원형의 판형상이 가능하다.
도 7을 참조하면, 도 3 및 도 4에 도시된 프레임 원장(10)은 캐리어 기판(20) 상에 배치된다. 즉, 프레임 원장(10)을 구성하는 절연 프레임(100)의 제1면(101)과 컷팅 프레임(110)은 캐리어 기판(20)에 접하며, 제1면(101)과 대향하는 제2면(102)은 외부로 노출된다. 또한, 캐리어 기판(20)은 절연 프레임(100)의 관통공(105)을 통해 외부로 노출된다.
이어서, 관통공(105) 내부로 반도체 칩(200)이 배치된다. 반도체 칩(200)이 배치되는 경우, 패드(210)가 형성된 활성면은 캐리어 기판(20)과 접하도록 하여 프레임 원장(10)의 제1면(101)과 반도체 칩(200)의 활성면이 동일 평면을 이루게 함이 바람직하다. 또한, 이후의 몰딩 과정에서 반도체 칩(200)의 유동 또는 이동을 방지하기 위해 캐리어 기판(20)과 프레임 원장(10) 사이에는 접착제, 접착성 필름 또는 점착성 필름이 추가적으로 구비될 수 있다.
계속해서, 반도체 칩(200)에 대한 몰딩 공정이 수행되고, 몰딩층(300)이 형성된다. 몰딩층(300)은 반도체 칩(200)을 외부로부터 차폐하고, 반도체 칩(200)이 실장된 관통공을 매립하는 양상으로 전개된다.
또한, 상기 도 7에 개시된 공정에서 몰딩 공정 이후에 프레임 원장(10)의 제2면(102) 및 이와 동일 평면을 이루는 몰딩층(300) 상에 보호 필름(600)이 부착될 수 있다.
도 8을 참조하면, 몰딩층(300)이 형성된 프레임 원장(10)은 캐리어 기판으로부터 분리된다. 캐리어 기판과의 분리를 통해 반도체 칩(200)의 패드(210) 및 프레임 원장(10)의 제1면(101)은 노출된다. 또한, 반도체 칩(200)의 패드(210) 및 프레임 원장(10)의 제1면(101) 상에 재배선층(400) 및 외부 연결단자(500)가 순차적으로 형성된다.
재배선층(400)의 형성은 통상의 제조공정에 따른다. 즉, 증착에 의한 제1 절연막(410)이 형성되고, 제1 절연막(410)의 선택적 식각에 의해 반도체 칩(200)의 패드(210)가 노출된다. 이어서, 제1 절연막(410) 상에 제1 배선층(420)이 형성된다. 상기 제1 배선층(420)은 반도체 칩(200)의 패드(210)와 전기적으로 연결되며, 제1 배선층(420)의 일부는 패드(210)와 물리적으로 접촉한다. 또한, 제1 배선층(420)은 반도체 칩(200) 영역 이외의 영역까지 신장되게 형성된다. 제1 배선층(420) 상에는 제2 절연막(430)이 형성되며, 선택적 식각 및 통상의 증착 공정에 의해 제1 배선층(420)과 전기적으로 연결되는 제2 배선층(440)이 형성된다. 즉, 제2 절연막(430)에 대한 선택적 식각을 수행하여 특정의 영역에서 제1 배선층(420)의 일부를 노출시킨다. 이어서 금속물의 증착 공정이 수행되면, 제1 배선층(420)은 제2 배선층(440)과 전기적으로 연결된다.
또한, 재배선층(400)의 제2 배선층(440) 상에는 외부 연결단자(500)가 형성된다. 상기 외부 연결단자(500)는 솔더볼 또는 범프임이 바람직하다. 또한, 실시의 형태에 따라 상기 제2 배선층(440)은 생략될 수도 있다. 즉, 제1 배선층(420) 상에 외부 연결단자(500)가 직접 형성될 수도 있다.
상술한 과정을 통해 프레임 원장(10)의 관통공(105) 내에서는 반도체 칩(200)이 실장되고, 관통공(105)을 매립하는 몰딩층(300)이 형성된다. 또한, 반도체 칩(200)의 활성면 및 절연 프레임(100)의 제1면(101) 상에는 재배선층(400)이 형성된다.
최종적으로 프레임 원장(10)을 구성하는 컷팅 프레임(110)을 컷팅을 통해 제거하고, 절연 프레임(100)을 잔류시키면, 상기 도 1에서 도시된 반도체 패키지를 얻을 수 있다.
도 9 및 도 10은 상기 도 2 내지 도 8에서 설명된 반도체 패키지의 제조방법에서 몰딩 시의 몰딩층과 프레임 원장의 거동을 설명하기 위한 개략도이다.
도 9를 참조하면, 몰딩을 위한 가열 공정에서 몰딩층(300)를 구성하는 EMC는 열팽창 계수에 따라 프레임 원장(10)의 이격공간을 정의하는 내벽을 향해 응력을 작용시킨다. 또한, 프레임 원장(10)도 인가되는 열에 의해 이격공간을 매립하는 몰딩층(300)을 향해 응력을 작용시킨다.
본 실시예에서 프레임 원장(10) 또는 절연 프레임(100)은 하부의 제1면(101) 또는 상부의 제2면(102)에 비해 중간 부위가 더 넓은 폭을 가진다. 즉, 프레임 원장(10)의 컷팅되어 개별화되는 절연 프레임(100)의 내벽은 중간 부위에서 볼록한 형상을 가진다.
즉, 프레임 원장(10) 또는 절연 프레임(100)의 내주면에는 제1면(101)으로부터 제2면(102)을 향해 두께가 증가하는 제1 경사면(103)이 형성되고, 제2면(102)으로부터 제1면(101)을 향해 두께가 증가하는 제2 경사면(104)이 형성된다.
몰딩을 수행하는 가열 공정에서 EMC는 인가되는 압력과 열에 의해 팽창된다. 몰딩층(300)의 팽창은 제1 경사면(103)과 제2 경사면(104)을 따라 응력을 유발한다. 또한, 가열 공정에 의해 프레임 원장(10)도 몰딩층(300)을 향한 열팽창에 따라 응력을 유발한다. 가열 공정에서의 응력의 방향은 경사면(103, 104)을 따라 수행된다.
즉, 몰딩층(300)의 팽창은 제1 경사면(103)에서는 하부인 제1면(101)을 향해 열응력을 발생시키고, 제2 경사면(104)에서는 상부인 제2면(102)을 향해 열응력을 발생시킨다.
또한, 가열 공정에서 프레임 원장(10)은 제1 경사면(103) 및 제2 경사면(104)을 따라 응력을 유발하되, 몰딩층(300)의 팽창에 따른 응력과는 다른 양상을 가진다. 즉, 프레임 원장(10)의 열팽창에 따라 제1면(101)으로부터 상부를 향해 제1 경사면(103)을 따라 응력이 유발되고, 제2면(102)으로부터 제2 경사면(104)을 따라 하부를 향해 응력이 유발된다.
따라서, 몰딩층(300)에서의 열팽창과 프레임 원장(10)에서의 열팽창은 프레임 원장(10)의 내벽면을 따라 고르게 분산되는 효과를 유발한다. 이를 통해 열팽창에 의한 프레임 원장(10)의 파괴, 반도체 칩 배치의 오류 등의 문제는 해결될 수 있다.
도 10을 참조하면, 몰딩층(300)에 대한 냉각 공정에서 가열된 몰딩층(300) 및 프레임 원장(10)은 특정의 온도 구배를 가지고 냉각된다. 따라서, 팽창된 재질은 열팽창률에 따라 수축하는 경향을 가진다. 수축은 팽창과 역으로 진행되며, 발생되는 응력도 다른 방향을 가진다.
즉, 냉각시 몰딩층(300)은 제1면(101)에서 제1 경사면(103)을 따라 상부를 향해 응력을 유발하고, 제2면(102)에서 제2 경사면(104)을 따라 하부를 향해 응력을 유발한다. 또한, 프레임 원장(10)은 제1 경사면(103)을 따라 제1면(101)을 향해 응력을 유발하고, 제2 경사면(104)을 따라 제2면(102)을 향해 응력을 유발한다.
따라서, 냉각시에 프레임 원장(10)과 몰딩층(300)의 공극의 발생 또는 반도체 칩(200)의 유동은 방지될 수 있다.
도 11 및 도 12는 본 발명의 제1 실시예에 따라 프레임 원장의 컷팅에 따른 다양한 변형예를 도시한 단면도들이다.
도 11을 참조하면, 프레임 원장(10)을 구성하는 절연 프레임(100)은 몰딩층(300)의 측면 일부를 감싸는 형태를 가질 수 있다. 이는 점선 B-B'로 표시된 컷팅 라인에 의해 정의되는 컷팅 프레임(110)이 프레임 원장(10)의 관통공까지 신장되게 설정된데 기인한다. 즉, 프레임 원장(10)에 대한 컷팅은 제1 경사면(103) 또는 제2 경사면(104) 상에 형성된 몰딩층(300)에 대해서 수행될 수 있다. 이를 통해 몰딩층(300)의 측면의 일부를 감싸는 절연 프레임(100)을 얻을 수 있다.
또한, 도 12를 참조하면, 컷팅라인 C-C'를 따른 컷팅을 통해 프레임 원장(10)은 제거된다. 따라서, 반도체 칩(200)이 측면 및 상부를 감싸는 몰딩층(300) 만이 잔류한다. 몰딩층(300)은 제조과정에서 열응력에 의한 변형이 최소화된 상태로 제공되므로 반도체 칩(200)의 지속적인 사용환경에서 반도체 패키지의 기계적 변형을 방지할 수 있다.
제2 실시예
도 13 및 도 14는 본 발명의 제2 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 13을 참조하면, 본 실시예의 반도체 패키지는 몰딩층(300)의 구성을 제외하고는 도 1과 동일하다.
즉, 몰딩층(300)은 제1 몰딩층(310)과 제2 몰딩층(320)를 가진다.
제1 몰딩층(310)은 통상의 절연성 재질인 EMC로 구성된다. 즉, 절연성 고분자 및 실리카 등의 무기재질의 분말을 가지고, 이외에 카본 블랙 등의 소재가 추가될 수 있다.
또한, 제1 몰딩층(310)는 반도체 칩(200)의 배면을 커버하도록 형성된다. 따라서, 제1 몰딩층(310)는 반도체 칩(200)의 측면과 배면을 커버한다. 제1 몰딩층(310)의 상부에는 제2 몰딩층(320)이 구비된다.
제2 몰딩층(320)은 제1 몰딩층(310)보다 높은 도전성을 가진다. 이를 위해 제1 몰딩층(310)을 구성하는 재질에 도전성 분말이 혼입되어 제2 몰딩층(320)이 형성될 수 있다. 혼입되는 도전성 분말로는 도전성 산화물 입자 또는 금속 입자가 사용될 수 있다. 도전성 산화물 입자는 ZnO, ITO 또는 IZO 등이 사용될 수 있으며, 사용되는 금속 입자로는 Al, Ag, Cu, Fe, Au, Zn 등의 일반적인 금속 입자들이 사용될 수 있다.
제1 몰딩층(310)보다 높은 도전성을 가지는 제2 몰딩층(320)은 외부로부터 인가되거나, 반도체 칩(200)에서 발생되는 전자파를 차폐하는 기능을 수행한다. 이를 통해 전자파에 의한 간섭 및 간섭에 따른 반도체 칩(200)의 오동작은 방지될 수 있다. 또한, 제2 몰딩층(320)의 표면은 절연 프레임(100)의 제2면(102)과 동일 평면을 형성함이 바람직하다.
도 14를 참조하면, 제1 몰딩층(310)은 상기 반도체 칩(200)의 측면 또는 측면 일부를 커버한다. 제1 몰딩층(310) 상에 형성되는 제2 몰딩층(320)은 반도체 칩(200)의 상부를 커버하고, 실시의 형태에 따라 반도체 칩(200)의 측면 일부, 즉 제1 몰딩층(310)이 커버하지 않는 잔류 부위를 커버할 수 있다. 다만, 제2 몰딩층(320)은 패드(210)가 형성된 활성영역에서 웰이나 트랜지스터의 고농도 도핑 영역이 형성된 부위를 커버하지 않음이 바람직하다. 즉, 절연성의 제1 몰딩층(310)은 소자의 동작에 직접 관여하는 반도체 칩(200)의 소정 영역까지 그 측면을 커버할 필요가 있다.
또한, 제2 몰딩층(320)은 상기 도 13에 설명된 바대로 도전성 분말이 혼입된다. 상기 도 14의 구조에서 상기 제2 몰딩층(320)은 전자파 간섭을 차단할 뿐 아니라, 반도체 칩(200)에 접지를 제공하는 기능을 수행한다. 이를 통해 보다 안정된 조건에서 반도체 칩(200)의 동작을 유도할 수 있는 잇점이 있다.
예컨대, 반도체 칩(200)은 활성면에 별도의 접지 패드를 가진다. 접지 패드는 약하게 도핑되거나 도핑되지 않는 벌크 영역과 전기적으로 연결된다. 그러나, 접지 패드를 통해 공급되는 접지 전압은 벌크 영역까지 충분히 공급되지 않을 수 있다. 이는 반도체 칩(200)에서 벌크 영역에서의 노이즈를 발생시키는 원인이 되며, 이를 통해 몸체 효과(body effect)를 유발할 수 있다.
상기 도 14에서는 제1 몰딩층(310)보다 높은 도전성을 가진 제2 몰딩층(320)을 통해 반도체 칩(200)의 배면을 커버하도록 하여 전자파 간섭 및 몸체 효과를 방지한다.
또한, 상기 본 실시예에서 제1 몰딩층(310) 및 제2 몰딩층(320)의 형성은 제1 실시예에 도시된 도 7의 공정에서 구현된다. 즉, 캐리어 기판(20) 상에 프레임 원장(10)을 배치하고, 프레임 원장(10)에 형성된 관통공(15)을 통해 반도체 칩들(200)을 실장한다. 이어서, 관통공(15)의 일부를 매립하는 제1 몰딩층(310)를 형성하고, 연속하여 제1 몰딩층(310) 상에 제2 몰딩층(320)를 형성한다. 이를 통해 제조과정에서 발생되는 열팽창 및 열수축에 따른 응력은 절연 프레임 내벽을 통해 고르게 분산된다.
제3 실시예
도 15 내지 도 17은 본 발명의 제3 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 15를 참조하면, 절연 프레임(100)과 몰딩층(300) 사이에 버퍼층(700)이 형성된 것을 제외하고는 상기 도 1에 도시된 반도체 패키지와 구성 및 재질이 동일하다.
버퍼층(700)은 절연 프레임(100)과 몰딩층(300) 사이에 구비된다. 상기 버퍼층(700)은 금속 재질의 도전성을 가짐이 바람직하며, 최소 수 um의 두께를 가짐이 바람직하다. 금속은 세라믹 또는 고분자에 비해 뛰어난 연성 및 전성을 가진다. 이는 상기 버퍼층(700)과 접하는 절연 프레임(100) 및 몰딩층(300)에서 발생되는 기계적 응력은 상기 버퍼층(700)에서 흡수될 수 있음을 의미한다. 따라서, 패키지를 제조하기 위한 공정시, 발생되는 열에 의한 절연 프레임(100)의 팽창 및 수축에 대한 기계적 버퍼링 기능을 수행할 수 있으며, 몰딩층(300)의 팽창 및 수축에 따른 기계적 버퍼링 기능을 수행할 수 있다.
또한, 상기 버퍼층(700)의 형성은 상기 제1 실시예의 도 3의 과정 이후에 수행될 수 있다. 즉, 프레임 원장(10)에서 복수개의 관통공(15)이 형성된 이후에 도금 또는 증착 공정을 통해 절연 프레임 내벽의 제1 경사면(103)과 제2 경사면(104) 상에 금속 재질의 버퍼층(700)을 형성한다. 또한, 제1면(101) 및 제2면(102) 상에 형성된 금속층은 CMP 또는 전면 식각 공정 등을 통해 제거할 수 있다. 이를 통해 제1 경사면(103) 및 제2 경사면(104) 상에 버퍼층(700)이 형성될 수 있다.
도 16 및 도 17을 참조하면, 절연 프레임(100)과 몰딩층(300) 사이에 버퍼층(700)이 형성된 것을 제외하고는 상기 도 13 및 도 14에서 도시된 바와 동일하다. 즉, 몰딩층(300)은 제1 몰딩층(310)과 상기 제1 몰딩층(310) 상에 형성된 제2 몰딩층(320)를 가진다. 제2 몰딩층(320)은 제1 몰딩층(310)보다 높은 전도도를 가진다.
제2 몰딩층(320)은 전자파 차폐 동작을 수행하거나, 접지를 제공할 수 있다. 또한, 제2 몰딩층(320)은 측면에 구비된 도전성의 버퍼층(700)과 접한다. 따라서, 전자파 차폐는 반도체 칩(200)의 배면 이외에 측면까지 진행된다.
제4 실시예
도 18 내지 도 20은 본 발명의 제4 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도들이다.
도 18을 참조하면, 절연 프레임(100)이 제1 절연 프레임(120) 및 제2 절연 프레임(130)을 가지는 것을 제외하고는 상기 도 1에 도시된 반도체 패키지와 그 구성 및 재질이 동일하다.
제1 절연 프레임(120)은 통상의 절연성 재질로 구성될 수 있으며, 상기 도 1에서 설명된 바와 같이 소다라임 글라스 재질을 가질 수 있다. 또한, 제2 절연 프레임(130)은 제1 절연 프레임(120) 상에 형성되며, 별도의 코팅이나 증착 공정이 수행되지 않고, 제1 절연 프레임(120)의 표면 개질을 통해 형성됨이 바람직하다. 상기 제2 절연 프레임(130)은 제1 절연 프레임(120)보다 높은 기계적 강도를 가진다.
제1 절연 프레임(120)이 소다라임 글라스로 형성된 경우, 제2 절연 프레임(130)은 표면 강화된 소다라임 글라스일 수 있다. 이는 소다라임 글라스에 포함된 나트륨 이온이 칼륨 이온으로 치환된 구조를 가진다. 칼륨 이온은 나트륨 이온에 비해 이온 반경이 크므로 치환을 통해 글라스 내부에 압축 응력을 유발하여 기계적 강도를 향상시킬 수 있다.
표면의 강도가 향상된 제2 절연 프레임(130)의 도입을 통해 열팽창 또는 열응축에 의해 발생되는 응력은 절연 프레임(100)의 표면에 더욱 용이하게 분산될 수 있다.
또한, 제2 절연 프레임(130)의 형성공정은 상기 제1 실시예에서 도 3에 설명된 관통공(105)을 형성하는 공정 직후에 실시됨이 바람직하다.
도 19 및 도 20을 참조하면, 관통공을 매립하는 몰딩층(300)는 제1 몰딩층(310) 및 제2 몰딩층(320)로 구성된다. 제1 몰딩층(310) 및 제2 몰딩층(320)의 배치 및 재질은 상기 제2 실시예의 도 11 및 도 12에서 설명된 바와 동일하다. 따라서, 제2 몰딩층(320)은 제1 몰딩층(310)에 비해 높은 도전성을 가진다. 이를 통해 전자파 간섭은 최소화될 수 있다.
제5 실시예
도 21은 본 발명의 제5 실시예에 따른 절연 프레임을 이용한 반도체 패키지 및 그 제조방법을 설명하기 위한 단면도이다.
도 20을 참조하면, 반도체 패키지에 반도체 칩(200)과 내부 연결단자(220)가 구비된 것을 제외하고는 상기 도 1에 도시된 반도체 패키지와 구성 및 재질이 동일하다.
즉, 절연 프레임(100)의 제1 경사면(103)과 제2 경사면(104)에 의해 정의되는 관통공에는 반도체 칩(200)과 내부 연결단자(220)가 구비된다. 반도체 칩(200)과 내부 연결단자(220)는 별도의 공정을 통해 제조될 수 있다. 즉, 제조된 웨이퍼로부터 반도체 칩(200)에 대한 개별화가 진행되고, 반도체 칩(200)에 구비된 패드(210)에 내부 연결단자(220)가 형성된다. 즉, 내부 연결단자(220)를 구비한 반도체 칩(200)은 관통공에 배치된다.
또한, 몰딩층(300)은 내부 연결단자(220)를 구비하는 반도체 칩(200)을 매립하며, 절연 프레임(100)의 제1면(101)과 몰딩층(300) 상에는 재배선층(400)이 구비된다. 또한, 재배선층(400) 상에는 외부 연결단자(500)가 구비된다.
상기 도 21에서 개시된 반도체 패키지는 제1 실시예의 도 7 및 도 8의 과정을 통해 제작될 수 있다.
즉, 상기 도 7에서 캐리어 기판(20) 상에 배치된 프레임 원장(10)의 관통공(105)에 내부 연결단자(220)를 구비한 반도체 칩(200)이 실장된다. 이어서, 몰딩 공정이 수행되어 내부 연결단자(220)를 가지는 반도체 칩(200)을 매립한다.
또한, 도 8의 공정에서 캐리어 기판은 제거되고, 절연 프레임(100)의 제1면(101) 및 몰딩층(300) 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성시, 몰딩층(300)에 의해 내부 연결단자(220)는 매립될 수 있다. 따라서, 내부 연결단자(220)의 노출을 위한 별도의 식각 공정이 수행될 수 있다.
상술한 본 발명에서 반도체 칩 및 몰딩층이 수용되고, 재배선층이 형성되는 프레임은 절연성 재질로 구성된다. 절연 프레임의 사용은 기존의 금속 재질의 프레임의 사용에 비해 강한 내화학성을 확보할 수 있다. 또한, 반도체 패키지의 실장 공정에서 인접한 패키지와의 단락 현상 또는 하부의 배선 패턴과의 단락 현상은 방지된다.
또한, 절연 프레임은 내부의 관통공을 향해 볼록한 형상을 가진다. 즉, 내벽의 제1 경사면의 두께는 제1면으로부터 멀어질수록 증가하는 양상을 가지며, 제2 경사면의 두께는 제2면으로부터 멀어질수록 증가하는 양상을 가진다. 따라서, 반도체 패키지에서 발생되는 열에 의한 응력은 제1 경사면과 제2 경사면을 따라 고르게 분산될 수 있다.
또한, 본 발명에서는 응력의 효과적인 분산과 기계적 강도의 확보를 위해 절연 프레임의 표면은 강화성 재질로 개질될 수 있다.
또한, 절연 프레임과 몰딩층 사이에는 버퍼층이 형성되어 응력의 흡수 동작이 수행된다. 이를 통해 반도체 패키지의 기계적 안정성은 확보되며, 몰딩층은 서로 다른 전도성을 가질 수 있으며, 반도체 칩의 배면 상에 형성된 제2 몰딩층에는 도전성 입자가 첨가된다. 이를 통해 전자파 차폐가 달성되고, 전자파의 간섭에 의한 반도체 칩의 오동작은 방지된다.
10 : 프레임 원장 15 : 관통공
100 : 절연 프레임 200 : 반도체 칩
300 : 몰딩층 400 : 재배선층
500 : 외부 연결단자 600 : 보호 필름

Claims (17)

  1. 관통공을 가지고 제1면 및 상기 제1면에 대향하는 제2면을 가지는 절연 프레임;
    상기 관통공에 배치되고 패드가 형성된 활성면을 가지는 반도체칩;
    상기 관통공을 매립하여 상기 반도체칩의 활성면에 대향하는 배면과 상기 반도체 칩의 측면을 차폐하고, 상기 절연 프레임의 제1면과 동일 평면을 이루는 몰딩층;
    상기 반도체 칩의 패드가 형성된 활성면 및 상기 절연 프레임의 제1면 상에 형성되고, 상기 반도체 칩의 패드와 전기적으로 연결되는 재배선층; 및
    상기 재배선층 상에 형성되고, 상기 반도체 칩의 패드와 전기적으로 연결되는 외부 연결단자를 포함하고,
    상기 절연 프레임의 관통공 내측면은 상기 관통공 중심을 향해 볼록한 형상을 가지는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 절연 프레임은
    상기 제1면으로부터 상기 제2면을 향해 두께가 증가하며 경사진 형상을 가진 제1 경사면; 및
    상기 제2면으로부터 상기 제1면을 향해 두께가 증가하며 경사진 형상을 가진 제2 경사면을 가지는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 몰딩층은 도전성 분말을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 몰딩층은,
    상기 제1면과 동일 평면으로부터 형성된 제1 몰딩층; 및
    상기 제1 몰딩층 상에 형성되고, 상기 제1 몰딩층보다 높은 전도도를 가지는 제2 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 절연 프레임은 절연 세라믹 또는 반도체 재질의 세라믹을 포함하고,
    상기 절연 세라믹은, 소다라임 글라스 또는 사파이어이고, 상기 반도체 재질의 세라믹은 실리콘, ZnO, GaN 또는 GaAs를 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 절연 프레임은,
    제1 절연 프레임; 및
    상기 제1 절연 프레임 상에 형성되고, 상기 제1 절연 프레임보다 높은 강도를 가지는 제2 절연 프레임을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 절연 프레임과 상기 몰딩층 사이에는 응력의 흡수를 위한 버퍼층이 더 포함되는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 절연 프레임의 제2면 및 상기 몰딩층 상에는 기계적 손상을 방지하고, 수분의 침투를 방지하기 위한 보호 필름이 더 포함되는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 반도체 칩과 상기 재배선층 사이에 상기 반도체 칩의 패드 상에 연결된 내부 연결단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제1면과 이에 대향하는 제2면을 갖는 프레임 원장의 식각을 통해 중심을 향해 볼록한 형상을 가지는 관통공을 형성하는 단계;
    상기 관통공에 패드가 형성된 활성면이 상기 제1면을 향하도록 반도체 칩을 배치하는 단계;
    상기 반도체 칩이 배치된 상기 관통공을 매립하여 제1면과 동일 평면을 이루는 몰딩층을 형성하여, 상기 반도체칩의 활성면에 대향하는 배면과 상기 반도체 칩의 측면을 차폐하는 단계;
    상기 반도체 칩의 패드가 형성된 활성면 및 상기 프레임 원장의 제1면 상에 형성되고, 상기 반도체 칩의 활성면 상의 패드와 전기적으로 연결되는 재배선층을 형성하는 단계; 및
    상기 재배선층 상에 상기 반도체 칩의 패드와 전기적으로 연결되는 외부연결단자를 형성하는 단계를 포함하는 반도체 패키지의 제조방법.
  11. 제10항에 있어서, 상기 관통공을 형성하는 단계는,
    상기 프레임 원장의 제1면을 식각하여 상기 제2면을 향해 경사진 제1 경사면을 형성하는 단계; 및
    상기 제2면을 식각하여 상기 제1면을 향해 경사진 제2 경사면을 형성하는 단계를 포함하고,
    상기 제1면의 식각과 상기 제2면의 식각은 상호 대응하는 위치에서 수행되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  12. 제11항에 있어서, 상기 재배선층을 형성하는 단계 이후에, 상기 프레임 원장을 컷팅하여 반도체 패키지를 개별화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 제12항에 있어서, 상기 프레임 원장의 컷팅은 상기 제1 경사면의 일부 및 상기 제2 경사면의 일부에 대해 수행되거나, 상기 제1 경사면과 상기 제2 경사면이 만나는 돌출부와 상기 반도체 칩의 측면에 배치된 상기 몰딩층에 대해 수행되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  14. 제10항에 있어서, 상기 몰딩층을 형성하는 단계는,
    상기 프레임 원장의 제1면과 동일 평면으로부터 형성되는 제1 몰딩층을 형성하는 단계; 및
    상기 제1 몰딩층 상에 상기 제1 몰딩층보다 높은 전도도를 가지는 제2 몰딩층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제10항에 있어서, 상기 관통공을 형성하는 단계 이후에, 상기 관통공의 내측면 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제10항에 있어서, 상기 관통공을 형성하는 단계 이후에, 상기 프레임 원장의 표면을 개질하여 상기 관통공의 내측면의 강도를 증가시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제10항에 있어서, 상기 몰딩층을 형성하는 단계 이후에, 상기 제2면 및 상기 몰딩층 상에 보호 필름을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020170028054A 2016-11-28 2017-03-06 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법 KR101870153B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160159624 2016-11-28
KR1020160159624 2016-11-28
KR20170002543 2017-01-06
KR1020170002543 2017-01-06

Publications (2)

Publication Number Publication Date
KR20180060889A KR20180060889A (ko) 2018-06-07
KR101870153B1 true KR101870153B1 (ko) 2018-06-25

Family

ID=62195021

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020170028060A KR101897520B1 (ko) 2016-11-28 2017-03-06 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
KR1020170028058A KR101870157B1 (ko) 2016-11-28 2017-03-06 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법
KR1020170028054A KR101870153B1 (ko) 2016-11-28 2017-03-06 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
KR1020170031314A KR101870161B1 (ko) 2016-11-28 2017-03-13 반도체 패키지 및 이의 제조방법
KR1020170031332A KR101870164B1 (ko) 2016-11-28 2017-03-13 칩 패키지 및 이의 제조방법
KR1020170031359A KR101870169B1 (ko) 2016-11-28 2017-03-13 재배선층을 가지는 반도체 패키지 및 이의 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020170028060A KR101897520B1 (ko) 2016-11-28 2017-03-06 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
KR1020170028058A KR101870157B1 (ko) 2016-11-28 2017-03-06 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020170031314A KR101870161B1 (ko) 2016-11-28 2017-03-13 반도체 패키지 및 이의 제조방법
KR1020170031332A KR101870164B1 (ko) 2016-11-28 2017-03-13 칩 패키지 및 이의 제조방법
KR1020170031359A KR101870169B1 (ko) 2016-11-28 2017-03-13 재배선층을 가지는 반도체 패키지 및 이의 제조방법

Country Status (4)

Country Link
US (1) US11062990B2 (ko)
KR (6) KR101897520B1 (ko)
CN (1) CN209641645U (ko)
WO (6) WO2018097409A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090153B2 (ja) * 2017-11-10 2022-06-23 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー 半導体ウェハの集積方法及び装置
US20200051938A9 (en) * 2017-12-18 2020-02-13 China Wafer Level Csp Co., Ltd. Fingerprint chip packaging method and fingerprint chip package
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
KR102621099B1 (ko) 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지
US11264334B2 (en) * 2018-12-27 2022-03-01 Nanya Technology Corporation Package device and method of manufacturing the same
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR102594673B1 (ko) * 2020-01-13 2023-10-27 해성디에스 주식회사 반도체 패키지 및 그 제조 방법
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
CN111508902B (zh) * 2020-04-26 2021-09-10 全球能源互联网研究院有限公司 一种绝缘结构、包覆芯片周缘的绝缘件及其制备方法
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
CN111463178B (zh) * 2020-06-22 2020-10-09 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法
KR20220000753A (ko) 2020-06-26 2022-01-04 삼성전자주식회사 반도체 패키지, 및 이를 가지는 적층 패키지 모듈
KR20220007255A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
US11824032B2 (en) * 2021-03-18 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Die corner removal for underfill crack suppression in semiconductor die packaging
KR20220131114A (ko) 2021-03-19 2022-09-27 코웨이 주식회사 공기청정기
WO2024044871A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
KR20140140256A (ko) * 2013-05-29 2014-12-09 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
JPH05129482A (ja) * 1991-08-27 1993-05-25 Kyocera Corp 電子部品収納用パツケージ
JPH0730017A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置
JPH07266767A (ja) * 1994-03-31 1995-10-17 Ibiden Co Ltd 非接触型ｉｃカード及び非接触型ｉｃカードの製造方法
JPH11135526A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2004071872A (ja) * 2002-08-07 2004-03-04 Denso Corp 電子装置
JP4127390B2 (ja) * 2003-07-30 2008-07-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
US20070187836A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
KR20090039407A (ko) * 2007-10-18 2009-04-22 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101269903B1 (ko) * 2011-06-27 2013-05-31 주식회사 심텍 다이스택 패키지 및 제조 방법
KR20150024944A (ko) * 2011-07-13 2015-03-09 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그 제조 방법
JP5875102B2 (ja) * 2011-08-26 2016-03-02 株式会社Ｓｔｅｑ 半導体モジュールの製造方法
KR101952844B1 (ko) * 2011-09-14 2019-02-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
WO2013176426A1 (ko) * 2012-05-25 2013-11-28 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR101362714B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR20140111523A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101601388B1 (ko) * 2014-01-13 2016-03-08 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
JP2017511756A (ja) * 2014-01-27 2017-04-27 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための表面改質層の処理
US9754897B2 (en) 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101672619B1 (ko) * 2015-01-29 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
CN107851616B (zh) * 2015-07-28 2020-07-31 京瓷株式会社 布线基板以及电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
KR20140140256A (ko) * 2013-05-29 2014-12-09 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법

Also Published As

Publication number Publication date
US20190295944A1 (en) 2019-09-26
KR101870157B1 (ko) 2018-06-25
KR20180060897A (ko) 2018-06-07
KR101870161B1 (ko) 2018-06-25
KR101897520B1 (ko) 2018-09-12
CN209641645U (zh) 2019-11-15
WO2018097412A1 (ko) 2018-05-31
KR20180060890A (ko) 2018-06-07
KR20180060891A (ko) 2018-06-07
KR20180060889A (ko) 2018-06-07
KR101870164B1 (ko) 2018-07-19
WO2018097414A1 (ko) 2018-05-31
KR20180060895A (ko) 2018-06-07
WO2018097410A1 (ko) 2018-05-31
KR20180060896A (ko) 2018-06-07
WO2018097413A1 (ko) 2018-05-31
WO2018097409A1 (ko) 2018-05-31
US11062990B2 (en) 2021-07-13
WO2018097408A1 (ko) 2018-05-31
KR101870169B1 (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
KR101870153B1 (ko) 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
US11362128B2 (en) Electronic device package and fabricating method thereof
US11011502B2 (en) Semiconductor package
US20180315740A1 (en) Semiconductor device package and method for fabricating the same
TWI552236B (zh) 具有應力塗佈層之積體電路系統及其製造方法
EP2291858B1 (en) Packaged semiconductor product and method for manufacture thereof
CN104904006A (zh) 半导体器件以及其制造方法
US20100207271A1 (en) Semiconductor device
US9245854B2 (en) Organic module EMI shielding structures and methods
US20180182682A1 (en) Semiconductor device package with stress relief layer
KR101056748B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지
TW201916267A (zh) 半導體結構及其製作方法
KR102607055B1 (ko) 반도체 패키지 시스템
CN107818965B (zh) 半导体封装件及制造再分布图案的方法
US10629455B1 (en) Semiconductor package having a blocking dam
KR20210038956A (ko) 웨이퍼 레벨 시스템 패키지 방법 및 패키지 구조
US11961867B2 (en) Electronic device package and fabricating method thereof
KR102240407B1 (ko) 반도체 패키지
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법
KR20180129445A (ko) 고주파 응용 반도체 패키지 및 패키지 제조방법
KR20000076811A (ko) 반도체 장치 및 그 제조 방법
JP2008147213A (ja) 半導体装置
JP2005136445A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005191592A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20110001157A (ko) 반도체 제조용 테이프 및 이를 갖는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant