JP2003218525A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JP2003218525A JP2003218525A JP2002009442A JP2002009442A JP2003218525A JP 2003218525 A JP2003218525 A JP 2003218525A JP 2002009442 A JP2002009442 A JP 2002009442A JP 2002009442 A JP2002009442 A JP 2002009442A JP 2003218525 A JP2003218525 A JP 2003218525A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- substrate
- via electrode
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
Abstract
くビア電極の欠落を防止するとともに、基板に発生する
応力を緩和しうる回路基板及びその製造方法を提供す
る。 【解決手段】 ガラス基板16と、ガラス基板16を貫
く貫通孔18と、貫通孔18に埋め込まれたビア電極2
0とを有する回路基板において、貫通孔18の開口幅
が、ガラス基板16の内部で最小となっており、ガラス
基板16の両表面に近づくに従って大きくなっている。
Description
に対応しうる回路基板及びその製造方法に関する。
体部品は、急速に高密度化、高速化への対応が推進され
ている。これに伴い、回路基板についても、高密度化、
高速化への対応が要請されている。
て説明する。図9(a)は実装状態における従来の回路
基板の構造を示す断面図、図9(b)は回路基板の構造
を示す斜視図である。
は、実装基板106上に搭載されている。回路基板10
0と実装基板106とは、ハンダボール104a等を介
して電気的に接続されている。回路基板100の上面に
は、デカップリングキャパシタ108が形成されてい
る。実装基板106上に搭載された回路基板100上に
は、LSI基板110が搭載されている。回路基板10
0とLSI基板110とは、ハンダボール104b等を
介して電気的に接続されている。
うに貫通孔114が所定のピッチで形成されている。貫
通孔114の内部には金属からなるビア電極116が埋
め込まれている。このような貫通孔114が形成された
基板100上には、通常、デカップリングキャパシタ等
の受動素子や、能動素子、電極等が形成されている。な
お、図9(b)においては、これらの素子等を省略して
いる。
板106の所定の配線とは、ビア電極116、電極パッ
ド102a、102b、ハンダボール104a、104
bを介して、電気的に接続されている。
板では、埋め込まれた金属からなるビア電極と貫通孔の
内壁との密着性が不十分であると、ビア電極が欠落して
しまう場合があった。そこで、ビア電極と貫通孔の内壁
との密着性を向上するため、貫通孔の内壁の表面粗さを
大きくしていた。これにより、ビア電極の欠落の防止が
図られていた。
コン基板等の導電性基板を用いた場合には、貫通孔の内
壁の粗面化によりリーク電流が生じ易くなっていた。す
なわち、導電性基板を用いた場合、ビア電極と基板との
間の絶縁性を確保するために貫通孔の内壁に絶縁膜を形
成される。この場合に貫通孔の内壁の表面粗さを大きく
すると、絶縁膜に電界が集中し絶縁破壊が生じる。この
結果、リーク電流が生じ易くなっていた。
る結果、貫通孔の内壁等には加工歪が存在するため、回
路基板にクラックが生じやすくなっていた。
貫通孔に埋め込むために、基板に応力が発生する。この
応力は回路基板の損傷を招く要因の一つとなっていた。
しかしながら、従来の回路基板では、基板に発生した応
力を緩和することが困難であった。
を大きくすることなくビア電極の欠落を防止するととも
に、基板に発生する応力を緩和しうる回路基板及びその
製造方法を提供することにある。
と、前記コア基板を貫く貫通孔と、前記貫通孔に埋め込
まれたビア電極とを有する回路基板であって、前記貫通
孔の開口幅が、前記コア基板の内部で最小となってお
り、前記コア基板の両表面に近づくに従って大きくなっ
ていることを特徴とする回路基板により達成される。
成する工程と、前記貫通孔にビア電極を埋め込む工程と
を有する回路基板の形成方法であって、前記貫通孔を形
成する工程では、前記貫通孔の開口幅が、前記コア基板
の内部で最小となり、前記コア基板の両表面に近づくに
従って大きくなるように、前記貫通孔を形成することを
特徴とする回路基板の製造方法により達成される。
路基板の原理について図1を用いて説明する。図1は本
発明による回路基板の原理を説明する図であり、図1
(a)乃至図1(d)はそれぞれ基板10に形成された
貫通孔12a〜12dを示す断面図である。貫通孔12
a〜12dには、それぞれビア電極14a〜14dが埋
め込まれている。
示すように、ビア電極14aが埋め込まれる貫通孔12
aの内壁が基板10平面に対してほぼ垂直になってい
た。このため、貫通孔12aに埋め込まれたビア電極1
4aの欠落を防止することを目的として、貫通孔12a
の内壁の表面粗さを大きくしていた。
電性基板を用いた場合には、貫通孔12aの内壁に絶縁
膜を形成して基板10とビア電極14aとが絶縁され
る。しかし、ビア電極14aの欠落を防止するために貫
通孔12aの内壁の表面粗さを大きくしていると、絶縁
性を確保することが困難となる。この結果、リーク電流
が生じ易くなっていた。
きくすることにより加工歪が存在するため、基板10に
クラック等が生じやすくなっていた。
きくすることなくビア電極の欠落を防止する方法が必要
である。
なくビア電極の欠落を防止しうる方法としては、図1
(b)に示すように、貫通孔12bの開口幅を基板10
内部の所定の位置で最大とし、基板10の両面に近くな
るに従って小さくなるようにすることが考えられる。基
板10の両面に近づくに従って貫通孔12bの開口幅が
小さくなっているため、貫通孔12bに埋め込まれたビ
ア電極14bは欠落することはない。
状の貫通孔12bに金属を埋め込んでビア電極14bを
形成した場合、基板10の厚さ方向の応力を緩和するこ
とができず、むしろ応力が集中してしまう。このため、
回路基板にLSIチップを搭載したり、回路基板を実装
基板に搭載する場合など、基板同士を接合した場合にク
ラック等が生じ易くなると考えられる。また、実際に
は、図1(b)に示すような形状の貫通孔12b内に金
属を埋め込んでビア電極14bを形成することは困難で
ある。
2cの開口幅を基板10内部の所定の位置で最小とし、
基板10の両面に近づくに従って大きくなるようにする
ことが考えられる。このような形状の貫通孔12c内に
金属を埋め込んでビア電極14cを形成すれば、基板1
0の内部で貫通孔12cの開口幅が小さくなっているた
め、ビア電極14cが欠落することはない。
ば、貫通孔12cに金属を埋め込むことにより基板10
に生じる応力を緩和することができる。さらに、図1
(c)に示す形状の貫通孔12cであれば、スパッタ法
や、CVD(Chemical Vapor Deposition)法、めっき
法等により、容易に金属を埋め込んでビア電極14cを
形成することができる。
基板10内部の所定の位置で最小で、基板10の両面に
近づくに従って大きくなっており、さらに、内壁に基板
10の表面とほぼ平行な面15を有する貫通孔12dで
あっても、図1(c)に示す貫通孔12cと同様の効果
が得られる。また、内壁に基板10の表面にほぼ平行な
面15を有することにより、ビア電極14dの欠落を更
に効果的に防止することができる。
1(d)に示すように、ビア電極を埋め込む貫通孔の開
口幅を基板の内部で小さくし、基板の両面に近づくに従
って大きくなるようにする。これにより、貫通孔の内壁
の表面粗さを大きくすることなくビア電極の欠落を防止
することができる。また、貫通孔の内壁の表面粗さを大
きくする必要がないので、導電性基板を用いた場合であ
っても、ビア電極と基板との絶縁性を確保することがで
き、リーク電流の発生を防止することができる。さら
に、回路基板に生じる応力を緩和することも可能とな
る。
よる回路基板について図2乃至図4を用いて説明する。
図2は本実施形態による回路基板の構造を示す概略図、
図3及び図4は本実施形態による回路基板の製造方法を
示す工程断面図である。
ついて図2を用いて説明する。図2(a)は本実施形態
による回路基板の上面図、図2(b)は図2(a)のA
−A′線断面図である。
厚さ500μmのガラス基板16に、所定のピッチで貫
通孔18が形成されている。ガラス基板16の基板平面
に対して垂直にみた貫通孔18の形状は円形になってい
る。
すように、ガラス基板16の内部中央付近で最小となっ
ており、ガラス基板16の両面に近づくに従って大きく
なっている。例えば、ガラス基板16の内部中央付近で
の貫通孔18の開口幅は80μmで最小となっており、
ガラス基板16の両面での貫通孔16の開口幅は400
μmとなっている。このように、貫通孔18の形状は、
例えば鼓状となっている。
極20が埋め込まれている。
上には、厚さ1μmのCu膜と、厚さ200nmのNi
膜と、厚さ50nmのAu膜とが順次積層されてなる電
極パッド22が形成されている。各電極パッド22は、
例えば直径500μmの円形状に形成されている。
に接続するように、厚さ0.2μmのPtからなる電極
24が形成されている。電極24の下面には、厚さ0.
2μmのBST(BaxSr1-xTiO3)からなる誘電
体膜26が形成されている。誘電体膜26の下面には、
厚さ0.2μmのPtからなる電極28が形成されてい
る。こうして、ガラス基板16の下面に、誘電体膜26
が電極24、28に挟まれてなるキャパシタ30が形成
されている。
成されている。
による回路基板の上面の電極パッド22上にハンダボー
ル(図示せず)が形成され、電極パッド22及びハンダ
ボールを介してLSI基板(図示せず)が搭載される。
は、パッド及びハンダボール(図示せず)が形成され
る。本実施形態による回路基板は、下面に形成されたパ
ッド及びハンダボールを介して実装基板(図示せず)上
に搭載される。
I基板の所定の配線がビア電極20を介して電気的に接
続される。
の開口幅が、ガラス基板16の内部中央付近で最小とな
っており、ガラス基板16の両面に近づくに従って大き
くなっていることに主たる特徴がある。これにより、貫
通孔18の内壁の表面粗さを大きくすることなく、ビア
電極20の欠落を防止することができる。また、貫通孔
18に金属を埋め込んでビア電極20を形成することに
よりガラス基板16に生ずる応力を緩和することができ
る。
が、ガラス基板16の両面近傍での開口幅に比べて小さ
くなりすぎると、ビア電極20が断線し易くなってしま
う。逆に大きくなりすぎると、貫通孔18の形状が従来
の回路基板における貫通孔とあまり変わらなくなってし
まう。この結果、ビア電極20の欠落を効果的に防止す
ることができず、また、十分な応力緩和効果も得られな
い。
なっている位置におけるビア電極20の断面積が、ガラ
ス基板16の両面近傍でのビア電極20の断面積の30
〜80%の範囲内となるようにすることが望ましい。
法について図3及び図4を用いて説明する。
両面にドライフィルム32を形成する。
ガラス基板16の両面に形成されたドライフィルム32
それぞれに、ガラス基板16に達する開口部34を形成
する(図3(a))。このとき、ガラス基板16の上面
のドライフィルム32に形成する開口部34と下面のド
ライフィルム32に形成する開口部34の位置を揃え
る。また、開口部34の形状は、例えば直径400μm
の円形とすることができる。
ィルム32をマスクとして、サンドブラスト法によりガ
ラス基板16の両面から砥粒を吹き付ける。これによ
り、ドライフィルム32の開口部34から露出したガラ
ス基板16の領域が切削されていく。このとき、切削さ
れた部分の径は、ガラス基板16の表面から切削されて
いくに従って小さくなっていく。
上面の開口部34から切削された部分と、位置が対応す
る下面の開口部34から切削された部分は、やがてガラ
ス基板16の内部中央付近で接続する。こうして、ガラ
ス基板16に貫通孔18が形成される(図3(b))。
は、砥粒を吹き付けてガラス基板16を切削することに
より貫通孔18を形成するので、貫通孔18の内壁には
加工歪が生じてしまう。この加工歪をできるだけ小さく
するため、ガラス基板16を切削する際には、砥粒の径
を適宜変更し、仕上げには径の小さい砥粒を用いること
が望ましい。
貫通孔18にエッチングを適用することにより、加工歪
を除去してもよい。これにより、貫通孔18の内壁の表
面粗さを更に小さくすることができる。
16の両面に残した状態で、スパッタ法やめっき法等に
よりPt等の金属を貫通孔18に埋め込む。例えば、無
電解めっき法によりNiからなるシード層を貫通孔18
の内壁に形成し、その後電解めっき法によりPtからな
る金属膜を成長する。こうして、貫通孔18に金属が埋
め込まれる。
基板16の両面のドライフィルム32を除去する。次い
で、ガラス基板16の両面を研磨し、貫通孔18に埋め
込まれたもの以外の余分な金属を除去する。こうして、
貫通孔18にビア電極20が形成される(図2
(c))。
板16の下面に、スパッタ法等により、厚さ0.2μm
のPt膜を形成する。このとき、ガラス基板16の下面
にTiや、TiO2、Ir、IrO2等からなる下地層を
形成してから、Pt膜を形成してもよい。これにより、
Pt膜とガラス基板16との密着性を向上することがで
きる。
ガラス基板16の下面に形成されたPt膜を所定の形状
にパターニングする。これにより、Ptからなる電極2
4が形成される(図3(d))。
16の下面に、ゾルゲル法等によりBST膜を形成す
る。次いで、フォトリソグラフィ技術を用い、BST膜
を所定の形状にパターニングする。これにより、BST
からなる誘電体膜26が形成される(図4(a))。
板16の下面全面に、スパッタ法等によりPt膜を形成
する。次いで、フォトリソグラフィ技術を用い、Pt膜
を所定の形状にパターニングする。これにより、Ptか
らなる電極28が形成される。こうして、ガラス基板1
6の下面に、電極24、28に誘電体膜26が挟まれて
なるキャパシタ30が形成される(図4(b))。
タ法等により、厚さ1μmのCu膜と、厚さ200nm
のNi膜と、厚さ50nmのAu膜とを順次積層する。
Cu膜とNi膜とAu膜の積層膜を所定の形状にパター
ニングする。こうして、ビア電極20上に、Cu膜とN
i膜とAu膜とが積層されてなる電極パッド22が形成
される(図4(c))。
基板が製造される。
18の開口幅が、ガラス基板16の内部中央付近で最小
となっており、ガラス基板16の両面に近づくに従って
大きくなっているので、貫通孔18の内壁の表面粗さを
大きくすることなく、ビア電極20の欠落を防止するこ
とができる。また、貫通孔18に金属を埋め込んでビア
電極20を形成することによりガラス基板16に生ずる
応力を緩和することができる。
よる回路基板について図5を用いて説明する。図5は本
実施形態による回路基板の構造を示す断面図である。な
お、第1実施形態による回路基板及びその製造方法と同
一の構成要素については同一の符号を付し説明を省略し
或いは簡略にする。
基板は、第1実施形態による回路基板におけるガラス基
板10の代わりに、シリコン基板36が用いられてい
る。
内壁には、厚さ1μmの酸化シリコンからなる絶縁膜3
8が形成されている。
は、導電性を有するシリコン基板36とビア電極20と
の間の絶縁性が、貫通孔18の内壁に形成された絶縁膜
38により確保されている。
込まれたビア電極の欠落を防止するために、貫通孔の内
壁の表面粗さを大きくする必要があった。このため、導
電性を有する基板の場合、絶縁膜が形成された内壁の表
面粗さを大きくしなければならず、ビア電極と基板との
間の絶縁性を十分に確保することが困難であった。
リコン基板36に形成された貫通孔18の開口幅が、シ
リコン基板36の内部中央付近で最小となっおり、シリ
コン基板36の両面に近づくに従って大きくなってい
る。これにより、貫通孔18の内壁の表面粗さを大きく
することなく、ビア電極20の欠落を防止することがで
きる。このように貫通孔18内壁の表面粗さを大きくす
る必要がないので、貫通孔18の内壁に形成された絶縁
膜38によりシリコン基板36とビア電極20との間の
絶縁性を十分確保することができる。したがって、リー
ク電流の発生を防止することができる。
法について説明する。
により、シリコン基板36の両面に厚さ1μmの酸化シ
リコンからなる絶縁膜38を形成する。
リコン基板36に、第1実施形態と同様にして貫通孔1
8を形成する。
6を熱酸化し、貫通孔18の内壁に厚さ1μmの酸化シ
リコンからなる絶縁膜38を形成する。
38が形成された貫通孔18に金属を埋め込んでビア電
極20を形成する。次いで、シリコン基板36の下面に
キャパシタ30を形成し、上面に電極パッド22を形成
する。
成される。
ン基板36に対して垂直にみた貫通孔18の断面積が、
シリコン基板36の内部中央付近で最小となっており、
シリコン基板36の両面に近づくに従って大きくなって
いるので、貫通孔18の内壁の表面粗さを大きくするこ
となく、ビア電極20の欠落を防止することができる。
また、絶縁膜38が形成された貫通孔18の内壁の表面
粗さを大きくする必要がないので、シリコン基板36と
ビア電極20との間の絶縁性を確保することができ、リ
ーク電流の発生を防止することができる。さらに、貫通
孔18に金属を埋め込んでビア電極20を形成すること
によりシリコン基板36に生ずる応力を緩和することが
できる。
なる絶縁膜38を形成して絶縁性を確保していたが、絶
縁膜38の材料は酸化シリコンに限定されるものではな
く、例えば窒化シリコン等を用いることができる。
よる回路基板及びその製造方法について図6及び図7を
用いて説明する。図6は本実施形態による回路基板の構
造を示す断面図、図7は本実施形態による回路基板の製
造方法を示す工程断面図である。なお、第1実施形態に
よる回路基板及びその製造方法と同一の構成要素につい
ては同一の符号を付し説明を省略し或いは簡略にする。
図6を用いて説明する。
に、ガラス基板16に、開口幅がガラス基板16の内部
で最小となっており、ガラス基板16の両面に近づくに
従って大きくなっている貫通孔40が形成されている。
さらに、貫通孔40の内壁には、ガラス基板16の表面
とほぼ平行な面42を有している。貫通孔40には、P
tからなるビア電極20が埋め込まれている。
は、貫通孔40の内壁に、ガラス基板16の表面とほぼ
平行な面42を有することに主たる特徴がある。これに
より、ビア電極20の欠落をより効果的に防止すること
ができる。
法について図7を用いて説明する。
ルム32を形成する。
ガラス基板16の両面に形成されたドライフィルム32
それぞれに、ガラス基板16に達する開口部34を形成
する。このとき、ガラス基板16の上面のドライフィル
ム32に形成する開口部34と下面のドライフィルム3
2に形成する開口部34の位置をずらす(図7
(a))。また、ガラス基板16の上面の開口部34と
下面の開口部34の大きさに差を設けてもよい。
ィルム32をマスクとして、サンドブラスト法によりガ
ラス基板16の両面から砥粒を吹き付ける。これによ
り、ドライフィルム32の開口部34から露出したガラ
ス基板16の領域が切削されていく。このとき、切削さ
れた部分の径は、ガラス基板16の表面から切削されて
いくに従って小さくなっていく。
の径をガラス基板16の上面と下面とで変えてもよい。
こうすることにより、ガラス基板16の上面と下面とか
ら、異なったアスペクト比でガラス基板16を切削して
もよい。
削された部分と、位置がずれた下面の開口部34から切
削された部分は、やがてガラス基板16の内部中央付近
で接続する。
で開口部34の位置がずれており、或いは上面と下面と
から異なったアスペクト比で切削される。これにより、
上面から切削された部分と、下面から切削された部分と
が接続したときに、ガラス基板16の表面にほぼ平行な
面42が形成される。こうして、貫通孔40の内壁にガ
ラス基板16の表面にほぼ平行な面42を有する貫通孔
40がガラス基板16に形成される(図7(b))。
40に金属を埋め込んでビア電極20を形成する(図7
(c))。次いで、ガラス基板16の下面にキャパシタ
30を形成し、上面に電極パッド22を形成する。
造される。
40の開口幅が、ガラス基板16の内部中央付近で最小
となっており、ガラス基板16の両面に近づくに従って
大きくなっており、さらに貫通孔40の内壁にガラス基
板16の表面にほぼ平行な面42を有するので、貫通孔
40の内壁の表面粗さを大きくすることなく、ビア電極
20の欠落を防止することができる。また、貫通孔18
に金属を埋め込んでビア電極20を形成することにより
ガラス基板16に生ずる応力を緩和することができる。
限らず種々の変形が可能である。
6又はシリコン基板36に貫通孔18を形成する場合を
例に説明したが、貫通孔18を形成する基板はこれに限
定されるものではなく、例えば、金属又は金属酸化物等
からなる基板を用いることができる。また、基板等の厚
さを500μmに設定したが、基板の厚さは500μm
に限定されるものではなく、回路基板に要求されるサイ
ズ等に応じて適宜設定することができる。
材料としてBSTを用いる場合を例に説明したが、誘電
体膜26の材料はBSTに限定されるものではなく、あ
らゆる誘電体膜を適宜用いることができる。また、誘電
体膜26の厚さを0.2μmに設定したが、誘電体膜2
6の厚さは0.2μmに限定されるものではなく、所望
の特性を有するキャパシタが得られるよう適宜設定する
ことができる。
や、キャパシタ30を構成する電極24、28の材料と
して、Ptを用いる場合を例に説明したが、ビア電極2
0等の材料はPtに限定されるものではなく、例えば、
Au、Cu、Pd等を用いることができる。また、電極
24、28の厚さも、所望の特性を有するキャパシタが
得られるよう適宜設定することができる。
法により貫通孔18を形成していたが、貫通孔18の開
口幅が、基板の内部で最小となり、基板の両面に近づく
に従って大きくなるように形成することができれば、サ
ンドブラスト法に限定されるものではない。
板平面に対して垂直にみた形状が円形の場合について説
明したが、貫通孔18の形状は円形に限定されるもので
はない。また、貫通孔12の開口幅は上記実施形態で設
定した値に限定されるものではなく、回路基板に要求さ
れるサイズ等に応じて適宜設定することができる。
口幅が基板の内部中央付近で最小となっていたが、貫通
孔18の開口幅が基板の内部で最小であれば、内部の中
央付近で最小でなくてもよい。
6又はガラス基板36の上面に電極パッド22を形成
し、下面にキャパシタ30を構成する電極24、誘電体
膜26、電極28を形成したが、これに限定されるもの
ではなく、インダクタその他の受動素子や、能動素子、
配線等を適宜形成することができる。例えば、図8に示
すように、キャパシタ30を形成した回路基板の下面
に、ポリイミド等からなる絶縁膜44を形成し、絶縁膜
44間或いは絶縁膜44下面に所定の配線パターン46
を形成してもよい。
と、コア基板を貫く貫通孔と、前記貫通孔に埋め込まれ
たビア電極とを有する回路基板において、貫通孔の開口
幅が、コア基板の内部で最小となっており、コア基板の
両表面に近づくに従って大きくなっているので、貫通孔
の内壁の表面粗さを大きくすることなくビア電極の欠落
を防止することができ、また、コア基板に発生する応力
を緩和することができる。
防止するために貫通孔の内壁の表面粗さを大きくする必
要がないので、コア基板として導電性基板を用いた場合
に、ビア電極とコア基板との絶縁性を確保することがで
きるので、リーク電流の発生を防止することができる。
る。
示す概略図である。
法を示す工程断面図(その1)である。
法を示す工程断面図(その2)である。
示す断面図である。
示す断面図である。
法を示す工程断面図である。
面図である。
Claims (10)
- 【請求項1】 コア基板と、前記コア基板を貫く貫通孔
と、前記貫通孔に埋め込まれたビア電極とを有する回路
基板であって、 前記貫通孔の開口幅が、前記コア基板の内部で最小とな
っており、前記コア基板の両表面に近づくに従って大き
くなっていることを特徴とする回路基板。 - 【請求項2】 請求項1記載の回路基板において、 前記貫通孔の内壁の少なくとも一部に、前記コア基板の
前記表面と略平行な面を有することを特徴とする回路基
板。 - 【請求項3】 請求項1乃至3のいずれか1項に記載の
回路基板において、 前記貫通孔の開口幅が最小となっている位置における前
記ビア電極の断面積が、前記コア基板の前記表面近傍で
の前記ビア電極の断面積の30〜80%の範囲内である
ことを特徴とする回路基板。 - 【請求項4】 請求項1乃至3のいずれか1項に記載の
回路基板において、 前記コア基板は導電性を有し、 前記貫通孔の内壁に形成された絶縁膜を更に有すること
を特徴とする回路基板。 - 【請求項5】 請求項1乃至4のいずれか1項に記載の
回路基板において、 前記コア基板に、前記ビア電極に電気的に接続する配線
層を更に有することを特徴とする回路基板。 - 【請求項6】 コア基板に貫通孔を形成する工程と、前
記貫通孔にビア電極を埋め込む工程とを有する回路基板
の形成方法であって、 前記貫通孔を形成する工程では、前記貫通孔の開口幅
が、前記コア基板の内部で最小となり、前記コア基板の
両表面に近づくに従って大きくなるように、前記貫通孔
を形成することを特徴とする回路基板の製造方法。 - 【請求項7】 請求項6記載の回路基板の製造方法にお
いて、 前記貫通孔を形成する工程では、前記コア基板の両面か
ら前記コア基板の所定の領域に選択的に砥粒を吹き付け
ることにより前記貫通孔を形成することを特徴とする回
路基板の形成方法。 - 【請求項8】 請求項7記載の回路基板の製造方法にお
いて、 前記貫通孔を形成する工程では、前記コア基板の一の面
から砥粒を選択的に吹き付ける領域と、前記コア基板の
他の面から砥粒を選択的に吹き付ける領域とをずらし、
内壁の少なくとも一部に前記コア基板の前記表面に略平
行な面を有する貫通孔を形成することを特徴とする回路
基板の製造方法。 - 【請求項9】 請求項7又は8記載の回路基板の製造方
法において、 前記貫通孔を形成する工程の後に、前記貫通孔の内壁を
エッチングして前記貫通孔の前記内壁の表面粗さを低減
する工程を更に有することを特徴とする回路基板の製造
方法。 - 【請求項10】 請求項6乃至9のいずれか1項に記載
の回路基板の製造方法において、 前記コア基板は導電性を有し、 前記貫通孔を形成する工程の後に、前記貫通孔の内壁に
絶縁膜を形成する工程を更に有することを特徴とする回
路基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002009442A JP3998984B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及びその製造方法 |
KR1020020086779A KR100870685B1 (ko) | 2002-01-18 | 2002-12-30 | 회로 기판 및 그 제조 방법 |
US10/336,728 US7211899B2 (en) | 2002-01-18 | 2003-01-06 | Circuit substrate and method for fabricating the same |
US11/714,777 US7678695B2 (en) | 2002-01-18 | 2007-03-07 | Circuit substrate and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002009442A JP3998984B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218525A true JP2003218525A (ja) | 2003-07-31 |
JP3998984B2 JP3998984B2 (ja) | 2007-10-31 |
Family
ID=19191512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002009442A Expired - Fee Related JP3998984B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7211899B2 (ja) |
JP (1) | JP3998984B2 (ja) |
KR (1) | KR100870685B1 (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111915A (ja) * | 2002-07-11 | 2004-04-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP2007067335A (ja) * | 2005-09-02 | 2007-03-15 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板 |
WO2007097440A1 (ja) * | 2006-02-22 | 2007-08-30 | Ibiden Co., Ltd. | プリント配線板およびその製造方法 |
WO2008053987A1 (fr) * | 2006-11-02 | 2008-05-08 | Alps Electric Co., Ltd. | Substrat de circuit à électrode traversante, procédé de formation d'un substrat de circuit à électrode traversante, procédé de formation de trou d'introduction, et pièce électronique à trou d'introduction |
WO2008069055A1 (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corporation | 配線基板およびそれを用いた半導体素子の実装構造体 |
JP2009064840A (ja) * | 2007-09-04 | 2009-03-26 | Sanyo Electric Co Ltd | 太陽電池 |
JP2009182260A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 太陽電池 |
JP2009194271A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kyowa Engineering Co Ltd | 配線基板およびその製造方法 |
JP2010070416A (ja) * | 2008-09-18 | 2010-04-02 | Tokyo Ohka Kogyo Co Ltd | ガラス基板の製造方法 |
JP2012029166A (ja) * | 2010-07-26 | 2012-02-09 | Seiko Instruments Inc | パッケージ、パッケージの製造方法、圧電振動子、発振器 |
CN101772261B (zh) * | 2005-07-07 | 2012-08-29 | 揖斐电株式会社 | 多层印刷电路板 |
WO2013008552A1 (ja) * | 2011-07-13 | 2013-01-17 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
JP2013038374A (ja) * | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
US8785788B2 (en) | 2011-01-20 | 2014-07-22 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
JP2015026746A (ja) * | 2013-07-26 | 2015-02-05 | 新光電気工業株式会社 | 発光素子搭載用パッケージ及び発光素子パッケージ |
KR101539166B1 (ko) * | 2011-07-13 | 2015-07-23 | 이비덴 가부시키가이샤 | 전자 부품 내장 배선판 및 그 제조 방법 |
JP2015146410A (ja) * | 2014-02-04 | 2015-08-13 | 大日本印刷株式会社 | ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法 |
WO2015198912A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016034030A (ja) * | 2015-09-29 | 2016-03-10 | 大日本印刷株式会社 | 貫通電極基板および貫通電極基板の製造方法 |
TWI552823B (zh) * | 2012-01-23 | 2016-10-11 | 三星鑽石工業股份有限公司 | 脆性材料基板之雷射加工方法及雷射加工裝置 |
JP2017041650A (ja) * | 2016-11-15 | 2017-02-23 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
JP2018512736A (ja) * | 2015-04-06 | 2018-05-17 | コーニング精密素材株式会社Corning Precision Materials Co., Ltd. | 集積回路パッケージ用基板 |
KR101870153B1 (ko) * | 2016-11-28 | 2018-06-25 | 주식회사 네패스 | 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법 |
US10256176B2 (en) | 2013-11-21 | 2019-04-09 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate and semiconductor device using through-hole electrode substrate |
JP2020199748A (ja) * | 2019-06-13 | 2020-12-17 | セイコーエプソン株式会社 | 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器 |
JP2021086880A (ja) * | 2019-11-26 | 2021-06-03 | Ngkエレクトロデバイス株式会社 | セラミック配線基板、およびセラミック配線基板の製造方法 |
WO2022185997A1 (ja) * | 2021-03-02 | 2022-09-09 | ソニーグループ株式会社 | 半導体基板、半導体基板の製造方法及び半導体基板を有する電子機器 |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6180426B1 (en) | 1999-03-01 | 2001-01-30 | Mou-Shiung Lin | High performance sub-system design and assembly |
TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
US7247939B2 (en) * | 2003-04-01 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal filled semiconductor features with improved structural stability |
JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
EP1783832A4 (en) * | 2004-07-06 | 2008-07-09 | Tokyo Electron Ltd | INTERPOSITION DEVICE AND METHOD FOR MANUFACTURING INTERPOSITION DEVICE |
TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
TWI240397B (en) * | 2004-11-15 | 2005-09-21 | Advanced Semiconductor Eng | BGA package having substrate with exhaust function for molding |
US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
TWI269420B (en) | 2005-05-03 | 2006-12-21 | Megica Corp | Stacked chip package and process thereof |
US7772115B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure |
KR100648968B1 (ko) * | 2005-09-14 | 2006-11-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TW200730042A (en) * | 2005-10-14 | 2007-08-01 | Ibiden Co Ltd | Method for manufacturing high-dielectric sheet |
US7867169B2 (en) * | 2005-12-02 | 2011-01-11 | Abbott Cardiovascular Systems Inc. | Echogenic needle catheter configured to produce an improved ultrasound image |
JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
US20080122040A1 (en) * | 2006-06-29 | 2008-05-29 | Icemos Technology Corporation | Varying Pitch Adapter and a Method of Forming a Varying Pitch Adapter |
US7915737B2 (en) * | 2006-12-15 | 2011-03-29 | Sanyo Electric Co., Ltd. | Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device |
KR101465709B1 (ko) * | 2007-07-05 | 2014-11-27 | 에이에이씨 마이크로텍 에이비 | 저저항 웨이퍼 관통형 비아 |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
JP5188120B2 (ja) * | 2007-08-10 | 2013-04-24 | 新光電気工業株式会社 | 半導体装置 |
US7915696B2 (en) * | 2007-10-24 | 2011-03-29 | General Electric Company | Electrical connection through a substrate to a microelectromechanical device |
US8309864B2 (en) * | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
US7939449B2 (en) | 2008-06-03 | 2011-05-10 | Micron Technology, Inc. | Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends |
US8132321B2 (en) * | 2008-08-13 | 2012-03-13 | Unimicron Technology Corp. | Method for making embedded circuit structure |
WO2010044741A1 (en) * | 2008-10-15 | 2010-04-22 | ÅAC Microtec AB | Method for making via interconnection |
TWI402003B (zh) | 2009-10-16 | 2013-07-11 | Princo Corp | 軟性多層基板之金屬層結構及其製造方法 |
CN102045939B (zh) * | 2009-10-19 | 2014-04-30 | 巨擘科技股份有限公司 | 柔性多层基板的金属层结构及其制造方法 |
US8759691B2 (en) * | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5603166B2 (ja) * | 2010-08-23 | 2014-10-08 | セイコーインスツル株式会社 | 電子デバイス、電子機器及び電子デバイスの製造方法 |
US8584354B2 (en) | 2010-08-26 | 2013-11-19 | Corning Incorporated | Method for making glass interposer panels |
KR101163222B1 (ko) * | 2010-09-13 | 2012-07-06 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 그 제조방법 |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8736066B2 (en) * | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US20120199386A1 (en) * | 2011-02-04 | 2012-08-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US20120229990A1 (en) * | 2011-03-08 | 2012-09-13 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
US20120247818A1 (en) * | 2011-03-29 | 2012-10-04 | Ibiden Co., Ltd. | Printed wiring board |
US9420708B2 (en) * | 2011-03-29 | 2016-08-16 | Ibiden Co., Ltd. | Method for manufacturing multilayer printed wiring board |
US9171793B2 (en) | 2011-05-26 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Semiconductor device having a trace comprises a beveled edge |
US8824706B2 (en) | 2011-08-30 | 2014-09-02 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
US8724832B2 (en) | 2011-08-30 | 2014-05-13 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
JP5754333B2 (ja) * | 2011-09-30 | 2015-07-29 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
US8811636B2 (en) | 2011-11-29 | 2014-08-19 | Qualcomm Mems Technologies, Inc. | Microspeaker with piezoelectric, metal and dielectric membrane |
KR20140048564A (ko) * | 2012-10-16 | 2014-04-24 | 삼성전기주식회사 | 코어기판, 그의 제조방법 및 메탈 비아용 구조체 |
TWI489918B (zh) * | 2012-11-23 | 2015-06-21 | Subtron Technology Co Ltd | 封裝載板 |
US9203373B2 (en) | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
US9935166B2 (en) | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
US9634640B2 (en) | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
US9264013B2 (en) | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
US9406641B2 (en) * | 2013-07-10 | 2016-08-02 | Kinsus Interconnect Technology Corp. | Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof |
KR101483875B1 (ko) * | 2013-07-31 | 2015-01-16 | 삼성전기주식회사 | 글라스 코어기판 및 그 제조방법 |
JP2016004888A (ja) * | 2014-06-17 | 2016-01-12 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP2016004889A (ja) * | 2014-06-17 | 2016-01-12 | イビデン株式会社 | プリント配線板 |
TWI590735B (zh) * | 2014-12-15 | 2017-07-01 | 財團法人工業技術研究院 | 訊號傳輸板及其製作方法 |
DE102015103724B4 (de) * | 2015-03-13 | 2021-03-25 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Komponententräger mit Verwerfungsstabilisierungsstruktur und Verfahren zur Herstellung dazu |
US10410883B2 (en) | 2016-06-01 | 2019-09-10 | Corning Incorporated | Articles and methods of forming vias in substrates |
US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US10134657B2 (en) | 2016-06-29 | 2018-11-20 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
EP3322267A1 (en) * | 2016-11-10 | 2018-05-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with adhesion promoting shape of wiring structure |
US10867959B2 (en) * | 2016-11-30 | 2020-12-15 | Shenzhen Xiuyuan Electronic Technology Co., Ltd | Integrated circuit packaging method and integrated packaged circuit |
KR20190117789A (ko) * | 2017-05-17 | 2019-10-16 | 가부시키가이샤 노다스크린 | 박막 캐패시터 구조, 및 당해 박막 캐패시터 구조를 구비한 반도체 장치 |
US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US10580725B2 (en) | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
US11652036B2 (en) * | 2018-04-02 | 2023-05-16 | Santa Clara | Via-trace structures |
US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
WO2020112710A1 (en) * | 2018-11-27 | 2020-06-04 | Corning Incorporated | 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
KR20210127188A (ko) | 2019-02-21 | 2021-10-21 | 코닝 인코포레이티드 | 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정 |
EP3916771A4 (en) | 2019-03-12 | 2023-01-11 | Absolics Inc. | PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE |
KR102515304B1 (ko) * | 2019-03-29 | 2023-03-29 | 앱솔릭스 인코포레이티드 | 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치 |
IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
WO2021040178A1 (ko) | 2019-08-23 | 2021-03-04 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
US11780210B2 (en) * | 2019-09-18 | 2023-10-10 | Intel Corporation | Glass dielectric layer with patterning |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
US20230197541A1 (en) * | 2021-12-21 | 2023-06-22 | Intel Corporation | Glass vias and planes with reduced tapering |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0367471U (ja) * | 1989-11-02 | 1991-07-01 | ||
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JPH08148782A (ja) * | 1994-11-15 | 1996-06-07 | Matsushita Electric Works Ltd | 金属コア回路板 |
JP2000216514A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2001105398A (ja) * | 1999-03-04 | 2001-04-17 | Seiko Epson Corp | 加工方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335163A (en) * | 1976-09-14 | 1978-04-01 | Hitachi Chemical Co Ltd | Method of producing printed circuit board substrate having through hole from metallic material |
EP0003801B1 (en) * | 1978-02-17 | 1982-06-09 | E.I. Du Pont De Nemours And Company | Use of photosensitive stratum to create through-hole connections in circuit boards |
JP2502760B2 (ja) | 1989-08-04 | 1996-05-29 | 日本電信電話株式会社 | 薄形2次電池用充電器 |
US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
US5340947A (en) * | 1992-06-22 | 1994-08-23 | Cirqon Technologies Corporation | Ceramic substrates with highly conductive metal vias |
JP3193142B2 (ja) | 1992-08-28 | 2001-07-30 | 株式会社東芝 | 基 板 |
US5736681A (en) * | 1993-09-03 | 1998-04-07 | Kabushiki Kaisha Toshiba | Printed wiring board having an interconnection penetrating an insulating layer |
US5718367A (en) * | 1995-11-21 | 1998-02-17 | International Business Machines Corporation | Mold transfer apparatus and method |
JPH10321986A (ja) * | 1997-05-15 | 1998-12-04 | Oki Electric Ind Co Ltd | 部品実装構造 |
JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
US6153505A (en) * | 1998-04-27 | 2000-11-28 | International Business Machines Corporation | Plastic solder array using injection molded solder |
US6291776B1 (en) * | 1998-11-03 | 2001-09-18 | International Business Machines Corporation | Thermal deformation management for chip carriers |
JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Hoya株式会社 | 多層プリント配線板の製造方法 |
US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
US6187418B1 (en) * | 1999-07-19 | 2001-02-13 | International Business Machines Corporation | Multilayer ceramic substrate with anchored pad |
US6653170B1 (en) * | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
JP4092890B2 (ja) * | 2001-05-31 | 2008-05-28 | 株式会社日立製作所 | マルチチップモジュール |
-
2002
- 2002-01-18 JP JP2002009442A patent/JP3998984B2/ja not_active Expired - Fee Related
- 2002-12-30 KR KR1020020086779A patent/KR100870685B1/ko not_active IP Right Cessation
-
2003
- 2003-01-06 US US10/336,728 patent/US7211899B2/en not_active Expired - Fee Related
-
2007
- 2007-03-07 US US11/714,777 patent/US7678695B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0367471U (ja) * | 1989-11-02 | 1991-07-01 | ||
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JPH08148782A (ja) * | 1994-11-15 | 1996-06-07 | Matsushita Electric Works Ltd | 金属コア回路板 |
JP2000216514A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2001105398A (ja) * | 1999-03-04 | 2001-04-17 | Seiko Epson Corp | 加工方法 |
Cited By (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111915A (ja) * | 2002-07-11 | 2004-04-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
CN101772261B (zh) * | 2005-07-07 | 2012-08-29 | 揖斐电株式会社 | 多层印刷电路板 |
JP2007067335A (ja) * | 2005-09-02 | 2007-03-15 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板 |
US9029711B2 (en) | 2006-02-22 | 2015-05-12 | Ibiden Co., Ltd. | Method for manufacturing a printed wiring board having a through-hole conductor |
JP2007227512A (ja) * | 2006-02-22 | 2007-09-06 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
TWI383723B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Production method of printed wiring board |
TWI383720B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board |
TWI383722B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board |
TWI383719B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
US8890000B2 (en) | 2006-02-22 | 2014-11-18 | Ibiden Co., Ltd. | Printed wiring board having through-hole and a method of production thereof |
US8324506B2 (en) | 2006-02-22 | 2012-12-04 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
US7786390B2 (en) | 2006-02-22 | 2010-08-31 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
KR101008239B1 (ko) * | 2006-02-22 | 2011-01-17 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
KR101039547B1 (ko) * | 2006-02-22 | 2011-06-09 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
US8101865B2 (en) | 2006-02-22 | 2012-01-24 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
CN101790282B (zh) * | 2006-02-22 | 2012-02-08 | 揖斐电株式会社 | 印刷线路板 |
KR101516851B1 (ko) * | 2006-02-22 | 2015-05-04 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
KR101153761B1 (ko) | 2006-02-22 | 2012-06-13 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
CN101790283B (zh) * | 2006-02-22 | 2012-08-29 | 揖斐电株式会社 | 印刷线路板 |
WO2007097440A1 (ja) * | 2006-02-22 | 2007-08-30 | Ibiden Co., Ltd. | プリント配線板およびその製造方法 |
WO2008053987A1 (fr) * | 2006-11-02 | 2008-05-08 | Alps Electric Co., Ltd. | Substrat de circuit à électrode traversante, procédé de formation d'un substrat de circuit à électrode traversante, procédé de formation de trou d'introduction, et pièce électronique à trou d'introduction |
JPWO2008069055A1 (ja) * | 2006-11-28 | 2010-03-18 | 京セラ株式会社 | 配線基板およびそれを用いた半導体素子の実装構造体 |
WO2008069055A1 (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corporation | 配線基板およびそれを用いた半導体素子の実装構造体 |
JP2009064840A (ja) * | 2007-09-04 | 2009-03-26 | Sanyo Electric Co Ltd | 太陽電池 |
JP2009182260A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 太陽電池 |
JP2009194271A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kyowa Engineering Co Ltd | 配線基板およびその製造方法 |
JP2010070416A (ja) * | 2008-09-18 | 2010-04-02 | Tokyo Ohka Kogyo Co Ltd | ガラス基板の製造方法 |
JP2012029166A (ja) * | 2010-07-26 | 2012-02-09 | Seiko Instruments Inc | パッケージ、パッケージの製造方法、圧電振動子、発振器 |
US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
JP2013038374A (ja) * | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
US8785788B2 (en) | 2011-01-20 | 2014-07-22 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
US8829357B2 (en) | 2011-01-20 | 2014-09-09 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
WO2013008552A1 (ja) * | 2011-07-13 | 2013-01-17 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
KR101539166B1 (ko) * | 2011-07-13 | 2015-07-23 | 이비덴 가부시키가이샤 | 전자 부품 내장 배선판 및 그 제조 방법 |
TWI552823B (zh) * | 2012-01-23 | 2016-10-11 | 三星鑽石工業股份有限公司 | 脆性材料基板之雷射加工方法及雷射加工裝置 |
JP2015026746A (ja) * | 2013-07-26 | 2015-02-05 | 新光電気工業株式会社 | 発光素子搭載用パッケージ及び発光素子パッケージ |
US10256176B2 (en) | 2013-11-21 | 2019-04-09 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate and semiconductor device using through-hole electrode substrate |
US11362028B2 (en) | 2013-11-21 | 2022-06-14 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
US10790221B2 (en) | 2013-11-21 | 2020-09-29 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
US10580727B2 (en) | 2013-11-21 | 2020-03-03 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
JP2015146410A (ja) * | 2014-02-04 | 2015-08-13 | 大日本印刷株式会社 | ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法 |
US10008458B2 (en) | 2014-06-26 | 2018-06-26 | Sony Corporation | Semiconductor device capable of realizing impedance control and method of manufacturing the same |
WO2015198912A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018512736A (ja) * | 2015-04-06 | 2018-05-17 | コーニング精密素材株式会社Corning Precision Materials Co., Ltd. | 集積回路パッケージ用基板 |
JP2016034030A (ja) * | 2015-09-29 | 2016-03-10 | 大日本印刷株式会社 | 貫通電極基板および貫通電極基板の製造方法 |
JP2017041650A (ja) * | 2016-11-15 | 2017-02-23 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
KR101870153B1 (ko) * | 2016-11-28 | 2018-06-25 | 주식회사 네패스 | 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법 |
JP2020199748A (ja) * | 2019-06-13 | 2020-12-17 | セイコーエプソン株式会社 | 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器 |
JP7302318B2 (ja) | 2019-06-13 | 2023-07-04 | セイコーエプソン株式会社 | 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器 |
JP2021086880A (ja) * | 2019-11-26 | 2021-06-03 | Ngkエレクトロデバイス株式会社 | セラミック配線基板、およびセラミック配線基板の製造方法 |
JP7449076B2 (ja) | 2019-11-26 | 2024-03-13 | Ngkエレクトロデバイス株式会社 | セラミック配線基板の製造方法 |
WO2022185997A1 (ja) * | 2021-03-02 | 2022-09-09 | ソニーグループ株式会社 | 半導体基板、半導体基板の製造方法及び半導体基板を有する電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20030137056A1 (en) | 2003-07-24 |
KR20030064269A (ko) | 2003-07-31 |
US7678695B2 (en) | 2010-03-16 |
US20070155174A1 (en) | 2007-07-05 |
US7211899B2 (en) | 2007-05-01 |
JP3998984B2 (ja) | 2007-10-31 |
KR100870685B1 (ko) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3998984B2 (ja) | 回路基板及びその製造方法 | |
JP3732927B2 (ja) | 多層配線基板 | |
JP4202641B2 (ja) | 回路基板及びその製造方法 | |
WO2011058879A1 (ja) | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 | |
JP4844391B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
US8405953B2 (en) | Capacitor-embedded substrate and method of manufacturing the same | |
US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
JP5068060B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2001203316A5 (ja) | ||
JP2012033973A (ja) | 配線基板及び半導体パッケージ | |
JP4649198B2 (ja) | 配線基板の製造方法 | |
TW200929475A (en) | Interposer and method for manufacturing interposer | |
JP4584700B2 (ja) | 配線基板の製造方法 | |
JP4952937B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JPH1197525A (ja) | 半導体装置およびその製造方法 | |
TWI405317B (zh) | 封裝基板及其製法 | |
JPH0832244A (ja) | 多層配線基板 | |
US11641713B2 (en) | Circuit board structure and manufacturing method thereof | |
JP4228270B2 (ja) | 導電体パターンの形成方法及び実装回路基板 | |
JP4122687B2 (ja) | 半導体装置 | |
JP4693959B2 (ja) | 半導体装置の製造方法 | |
JP3565872B2 (ja) | 薄膜多層配線基板 | |
JP2017005232A (ja) | 電子部品内蔵型配線基板 | |
JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
TWI360870B (en) | Chip carrier with channel inside and manufacture m |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |