JP7449076B2 - セラミック配線基板の製造方法 - Google Patents

セラミック配線基板の製造方法 Download PDF

Info

Publication number
JP7449076B2
JP7449076B2 JP2019213315A JP2019213315A JP7449076B2 JP 7449076 B2 JP7449076 B2 JP 7449076B2 JP 2019213315 A JP2019213315 A JP 2019213315A JP 2019213315 A JP2019213315 A JP 2019213315A JP 7449076 B2 JP7449076 B2 JP 7449076B2
Authority
JP
Japan
Prior art keywords
paste layer
conductor
layer
insulating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019213315A
Other languages
English (en)
Other versions
JP2021086880A (ja
Inventor
孝友 緒方
陽彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Priority to JP2019213315A priority Critical patent/JP7449076B2/ja
Priority to CN202010954233.0A priority patent/CN112867228A/zh
Priority to TW109139837A priority patent/TWI749872B/zh
Publication of JP2021086880A publication Critical patent/JP2021086880A/ja
Application granted granted Critical
Publication of JP7449076B2 publication Critical patent/JP7449076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、セラミック配線基板の製造方法に関するものである。
特開2016-25200号公報(特許文献1)は配線基板を開示している。配線基板は、ガラスセラミック焼結体からなるとともに互いに積層された複数の絶縁層を含む絶縁基板と、前記絶縁層の主面に設けられた配線導体と、主成分として銀を含有しているとともに添加材としてガラスおよび酸化銅を含有しており、前記複数の絶縁層のうち少なくとも一つの絶縁層を厚み方向に貫通している貫通導体とを備えている。前記ガラスが前記貫通導体のうち前記絶縁層との界面部分に偏在しているとともに、該界面部分において前記銀の間に前記ガラスの粒子が分散している。
上記公報によれば、貫通導体に含有されているガラスが貫通導体のうち絶縁層との界面部分に偏在して、その界面部分において銀の間に粒子として分散していることから、貫通導体と絶縁層との接合強度が従来よりも向上している。この場合、酸化銅の存在によって、貫通導体のガラスが大きな塊として銀から分離することが抑制され、粒子としての分散が可能になっている。
特開2005-136266号公報(特許文献2)はセラミック多層配線基板を開示している。セラミック多層配線基板において、導電材からなる配線層が形成されている配線印刷用グリーンシート(第1の絶縁層)と、配線印刷用グリーンシートと厚さが異なりセラミックからなる絶縁用グリーンシート(第2の絶縁層)とが交互に積層されている。
その製造方法において、配線印刷用グリーンシートと絶縁用グリーンシートとが、ドクターブレード法などによりシート状となすことによって形成される。次に、配線印刷用グリーンシートに、導体ペーストが充填される配線接続用の貫通孔が、打ち抜き加工法により形成される。次に、配線印刷用グリーンシートの表裏面両面に配線用導体が形成される。具体的には、高融点金属粉末に有機溶剤および溶媒を添加混合して得た導体ペーストが、スクリーン印刷などによってグリーンシートに塗布される。一方、配線印刷用グリーンシートよりも厚さの薄い絶縁用グリーンシートには、上下の配線用導体を電気的に接続するための貫通孔が打ち抜き加工法により形成され、該貫通孔に接続用導体である導体ペーストが充填される。次に、前記配線印刷用グリーンシートの間に絶縁用グリーンシートを挟むようにして積層することによりセラミック生積層体が生成される。次に、セラミック生積層体を焼成することにより、セラミック多層配線基板が完成する。
上記公報によれば、絶縁用グリーンシートの厚さを15μm以下にすることにより、貫通孔に導電ペーストを充填しなくても、グリーンシートの積層時に上下の配線用導体を設けるための導電体である導体ペーストが貫通孔に流れ込む。これにより貫通孔を導体ペーストによって充填して上下層の接続を得ることができる。このため、絶縁用グリーンシートの貫通孔に導電ペーストを充填する工程を省略することができて生産性が向上する。
特開2016-25200号公報 特開2005-136266号公報
上記特開2016-25200号公報の技術によれば、貫通導体部はガラスおよび酸化銅を含有している。これにより貫通導体部の絶縁層からの剥離不良は抑制しやすくなる。しかしながら、貫通導体部の導電率が減少するので、貫通導体部の電気抵抗が高くなってしまう。
上記特開2005-136266号公報の技術によれば、絶縁用グリーンシートの厚さが15μm以下の場合、その上下に配線用導体を設けるための導体ペーストが貫通孔にも流れ込むことにより、上下層の接続、すなわち貫通導体部、を形成することができる。この場合、貫通導体部の材料は上下層の配線用導体の材料と同じであることから、導体ペーストが貫通孔内に十分に充填されさえすれば、貫通導体部の導電率は、配線用導体の導電率と同程度に高くなる。しかしながら実際には、貫通孔中への導体ペーストの流れ込みが不十分となることがあり、貫通孔の孔径が小さいほどこの問題は顕著となる。その場合、電気抵抗の増大または断線が生じ得る。
本発明は以上のような課題を解決するためになされたものであり、その目的は、絶縁層を貫通する貫通導体部の電気抵抗を低くすることができるセラミック配線基板の製造方法を提供することである。

一実施の形態におけるセラミック配線基板は、電子部品が実装されることになる実装面を有するセラミック配線基板である。セラミック配線基板は、第1絶縁層と、第1貫通導体部と、第1導体層と、第2導体層とを有している。第1絶縁層は、第1面と、第1面と反対の第2面とを有している。第1絶縁層は、第1貫通孔部と、第1周縁部と、第1平板部とを含む。第1貫通孔部は、第1面と第2面との間に設けられている。第1周縁部は、第1貫通孔部の周りに設けられている。第1平板部は、第1周縁部の周りに設けられており、第1厚みでの平板形状を有している。第1貫通導体部は第1絶縁層の第1貫通孔部の中に設けられている。第1導体層は、第1絶縁層の第1面上に設けられており、第1貫通導体部につながれている。第2導体層は、第1絶縁層の第2面上に設けられており、第1貫通導体部につながれている。第1周縁部は少なくとも一の断面視において、第1平板部から第1貫通孔部へ向かう方向において連続的に減少する厚みと、第1平板部の第1厚みよりも大きい第1幅とを有している。
一実施の形態におけるセラミック配線基板の製造方法は、次の工程を有している。第1面と第1面と反対の第2面とを有し、第1面と第2面との間に設けられた第1貫通孔部を含む第1絶縁ペースト層が印刷法によって形成される。第1絶縁ペースト層の第1貫通孔部の中に貫通導体ペースト部が形成される。第1絶縁ペースト層および貫通導体ペースト部が焼成される。
一実施の形態のセラミック配線基板によれば、第1周縁部は、第1平板部から第1貫通孔部へ向かう方向において連続的に減少する厚みを有している。セラミック配線基板の製造においては、この厚みの減少に導かれて、第1貫通孔部へ導体ペーストが流れ込みやすくなる。さらに、第1周縁部が、第1平板部の第1厚みよりも大きい第1幅を有していることによって、上記のように導体ペーストが流れ込みやすくなる領域が、第1絶縁層の厚みに応じて、十分に広く確保される。これにより、第1貫通孔部中へ厚み方向全体にわたって導体ペーストを十分に充填することができる。よって第1貫通導体部の電気抵抗を低くすることができる。
一実施の形態のセラミック配線基板の製造方法によれば、第1貫通孔部を含む第1絶縁ペースト層が印刷法によって形成される。印刷法が用いられることによって、第1貫通孔部の周りに、第1貫通孔部へ向かう方向において連続的に減少する厚みを有する第1周縁部を、容易に形成することができる。第1絶縁ペースト層の第1貫通孔部の中に貫通導体ペースト部を形成する際には、この厚みの減少に導かれて、第1貫通孔部へ導体ペーストが流れ込みやすくなる。さらに、前述したように印刷法が用いられることによって、上記のように導体ペーストが流れ込みやすくなる第1周縁部が、第1絶縁ペースト層の厚みに応じて、十分に広く確保される。これにより、第1貫通孔部中へ厚み方向全体にわたって導体ペーストを十分に充填することができる。よって第1貫通導体ペースト部の焼成によって形成される第1貫通導体部の電気抵抗を低くすることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態1におけるセラミック配線基板を有する電子装置の構成を概略的に示す断面図である。 図1のセラミック配線基板の構成を概略的に示す断面図である。 図2の破線部IIIの拡大図である。 図2の破線部IVの拡大図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図6の破線部VIIの拡大図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図8の工程における第1段階を図7に対応する視野で概略的に示す部分断面図である。 図8の工程における第2段階を図7に対応する視野で概略的に示す部分断面図である。 図8の工程における第3段階を図7に対応する視野で概略的に示す部分断面図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図12の破線部XIIIの拡大図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図14の破線部XVの拡大図である。 図2のセラミック配線基板の製造方法の一工程を概略的に示す部分断面図である。 図4の構成の変形例を示す図である。 比較例のセラミック配線基板の構成を概略的に示す断面図である。 本発明の実施の形態2におけるセラミック配線基板の構成を概略的に示す断面図である。 本発明の実施の形態3におけるセラミック配線基板の構成を概略的に示す断面図である。 本発明の実施の形態4におけるセラミック配線基板の構成を概略的に示す断面図である。 本発明の実施の形態5におけるセラミック配線基板の構成を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。
<実施の形態1>
(構成)
図1は、実施の形態1におけるセラミック配線基板801を有する電子装置900の構成を概略的に示す断面図である。電子装置900は、セラミック配線基板801と、電子部品902と、蓋体907とを有している。セラミック配線基板801は、実装面MSおよびその上の空間CVを有している。またセラミック配線基板801は、これらを囲む枠部190を有している。電子部品902は、セラミック配線基板801の実装面MS上に接合層901を介して実装されている。蓋体907は、接合層906を介して枠部190に接合されており、これにより空間CVが封止されている。
図2は、図1のセラミック配線基板801の構成を概略的に示す断面図である。セラミック配線基板801は、基部PBと、枠部190とを有している。基部PBは、電子部品902(図1)が実装されることになる実装面MSを有している。基部PBは、第1絶縁層110と、第1貫通導体部310と、第1導体層210と、第2導体層220とを有している。また基部PBはさらに、第1絶縁層110に積層された第2絶縁層120を有している。また基部PBは、第2貫通導体部320と、第3導体層230とを有していてよい。本実施の形態においては、第1絶縁層110が実装面MSと第2絶縁層120との間に配置されており、具体的には、第1絶縁層110上の第2導体層220が実装面MSを構成している。
図3は、図2の破線部IIIの拡大図である。第1絶縁層110は、第1面S1と、第1面S1と反対の第2面S2とを有している。第1絶縁層110は、第1貫通孔部111と、第1周縁部112と、第1平板部113とを含む。第1貫通孔部111は第1面S1と第2面S2との間に設けられている。第1周縁部112は、第1貫通孔部111の周りに設けられている。第1平板部113は第1周縁部112の周りに設けられている。第1平板部113は第1厚みT13での平板形状を有している。第1周縁部112は、少なくとも一の断面視(図3)において、第1平板部113から第1貫通孔部111へ向かう方向において連続的に減少する厚みと、第1平板部113の第1厚みT13よりも大きい第1幅W12とを有している。
第1厚みT13は、5μm以上40μm以下であることが好ましく、5μm以上20μm以下であることがより好ましい。第1周縁部112は、第1貫通孔部111に面し厚み方向に平行に延びる平行内面を有していてよい。平行内面は、厚み方向において第1厚みT13の5分の1よりも小さな寸法T11を有していることが好ましい。第1面S1および第2面S2の各々は、第1周縁部112上において、第1貫通孔部111の方へ傾いた面を有していることが好ましい。
第1貫通導体部310は第1絶縁層110の第1貫通孔部111の中に設けられている。第1導体層210は、第1絶縁層110の第1面S1上に設けられており、第1貫通導体部310につながれている。第2導体層220は、第1絶縁層110の第2面S2上に設けられており、第1貫通導体部310につながれている。
図4は、図2の破線部IVの拡大図である。第2絶縁層120は、第3面S3と、第3面S3と反対の第4面S4とを有している。第2絶縁層120は、第2貫通孔部121と、第2周縁部122と、第2平板部123とを有していてよい。第2貫通孔部121は第3面S3と第4面S4との間に設けられている。第2貫通孔部121の幅W21よりも第1貫通孔部111の幅W11(図3)は小さい。第2周縁部122は、第2貫通孔部121の周りに設けられている。第2平板部123は、第2周縁部122の周りに設けられており、第2厚みT23での平板形状を有している。第2厚みT23は、第1厚みT13(図3)より大きく、例えば40μmより大きくてよい。よって第2絶縁層120は、第1厚みT13より大きい第2厚みT23での平板形状を有する第2平板部123を含む。第2周縁部122は、少なくとも一の断面視(図4)において、第2平板部123から第2貫通孔部121へ向かう方向において連続的に減少する厚みと、第2平板部123の第2厚みT23よりも小さい第2幅W22とを有している。
第2貫通導体部320は第2絶縁層120の第2貫通孔部121の中に設けられている。第3導体層230は、第2絶縁層120の第4面S4上に設けられており、第2貫通導体部320につながれている。第1導体層210は、第2絶縁層120の第3面S3上に設けられている。第2貫通導体部320は第1導体層210につながれている。
第1絶縁層110と第2絶縁層120とは、同一の組成を有していることが好ましい。また、第1絶縁層110と第2絶縁層120とは、同一の焼結組織を有していることが好ましい。ここで焼結組織の同一性とは、例えば、気孔率および結晶粒径の各々が実質的に同一であることを意味する。また、第1貫通導体部310と第1導体層210と第2導体層220とは同一の組成を有していることが好ましい。
(製造方法)
次に、図5~図16を参照して、セラミック配線基板801(図2)の製造方法について説明する。なお以下においては、説明を簡略化するために、1つのセラミック配線基板801を製造する方法について説明するが、製造効率を高めるために複数のセラミック配線基板801が、同一面内に敷き詰められた多数個取り基板として、一括して製造されてもよい。
図5を参照して、絶縁ペーストテープ120tがテープ成形法によって形成される。テープ成形法は、スラリー(流動性のある原料)をブレードとベルトコンベア上のシートとの隙間に入れつつ、シートを一定の速さで搬送することで、シート上に薄いテープを成形する技術である。
図6と、破線部VII(図6)の拡大図である図7とを参照して、絶縁ペーストテープ120tが所定の大きさで切り出される。また絶縁ペーストテープ120tに貫通孔が打ち抜き法によって形成されることによって、第2絶縁ペースト層120pが形成される。打ち抜き法は、例えば、レーザ加工または機械加工によって行われる。特に、図7に示されたように、第3面S3から第4面S4へと単調なテーパ形状を有する貫通孔は、レーザ加工によって容易に形成することができる。第2絶縁ペースト層120pは、焼成されることによって第2絶縁層120(図2および図4)となるものであり、よって第2絶縁層120に対応する構成を有している。なお本明細書において、「ペーストテープ」および「ペースト層」は、ペースト(スラリー)から形成され、乾燥によって流動性が実質的に失われた未焼成層、言い換えればグリーンシート、のことを意味する。
具体的には、第2絶縁ペースト層120pは、第3面S3と、第3面S3と反対の第4面S4とを有している。第2絶縁ペースト層120pは、第2貫通孔部121pと、第2周縁部122pと、第2平板部123pとを有していてよい。第2貫通孔部121pは、上記のように打ち抜き法によって形成されたものであり、第3面S3と第4面S4との間に設けられている。なお第2貫通孔部121pの幅が最も小さくなる幅をW21pとする。第2周縁部122pは、第2貫通孔部121pの周りに設けられている。第2平板部123pは、第2周縁部122pの周りに設けられており、第2厚みT23pでの平板形状を有している。第2周縁部122pは、少なくとも一の断面視(図7)において、第2平板部123pから第2貫通孔部121pへ向かう方向において連続的に減少する厚みと、第2平板部123pの第2厚みT23pよりも小さい第2幅W22pとを有している。
図8を参照して、第2絶縁ペースト層120pに、第3導体ペースト層230pと、貫通導体ペースト部320pと、第1導体ペースト層210pとが設けられる。この工程について、図9~図11を参照して、より詳しく説明する。図9を参照して、第2絶縁ペースト層120pの第2貫通孔部121p中に貫通導体ペースト部320pが形成される。この形成は、印刷法によって行われてよい。図10を参照して、第2絶縁ペースト層120pの第4面S4上に第3導体ペースト層230pが形成される。この形成は、印刷法によって行われてよい。図11を参照して、第2絶縁ペースト層120pの第3面S3上に第1導体ペースト層210pが形成される。この形成は、印刷法によって行われてよい。なお上記各工程における印刷法は、開口パターンが設けられたスクリーン上に導体ペーストを塗布することによって行われてよい。
図12と、破線部XIII(図12)の拡大図である図13とを参照して、第1導体ペースト層210pが設けられた第2絶縁ペースト層120p上において、第1絶縁ペースト層110pが、印刷法によって形成される。具体的には、開口パターンが設けられたスクリーン上に絶縁体ペーストを塗布することによって第1絶縁ペースト層110pが形成される。第1絶縁ペースト層110pは、焼成されることによって第1絶縁層110(図2および図3)となるものであり、よって第1絶縁層110に対応する構成を有している。
具体的には、第1絶縁ペースト層110pは、第1面S1と、第1面S1と反対の第2面S2とを有している。第1絶縁ペースト層110pは、第1貫通孔部111pと、第1周縁部112pと、第1平板部113pとを含む。第1貫通孔部111pは第1面S1と第2面S2との間に設けられている。第1周縁部112pは、第1貫通孔部111pの周りに設けられている。第1平板部113pは第1周縁部112pの周りに設けられている。第1平板部113pは第1厚みT13pでの平板形状を有している。第1周縁部112pは、少なくとも一の断面視(図13)において、第1平板部113pから第1貫通孔部111pへ向かう方向において連続的に減少する厚みと、第1平板部113pの第1厚みT13pよりも大きい第1幅W12pとを有している。
第2貫通孔部121p(図7)の幅W21pよりも第1貫通孔部111pの幅W11pは小さい。また第2厚みT23p(図7)は第1厚みT13pより大きい。よって第2絶縁ペースト層120p(図7)は、第1厚みT13pより大きい第2厚みT23pでの平板形状を有する第2平板部123pを含む。
なお、図13に示されているように、第1導体ペースト層210pの印刷時に塗布された導体ペーストが、第1絶縁ペースト層110pの第1貫通孔部111p中に侵入していてもよい。第1絶縁ペースト層110pの印刷後に第1絶縁ペースト層110pを押し付ける工程が行われてもよく、その場合、前述した侵入が特に起こりやすい。
図14と、破線部XV(図14)の拡大図である図15とを参照して、第1絶縁ペースト層110pの第2面S2上に導体ペーストが塗布される。これにより、第1絶縁ペースト層110pの第2面S2上に第2導体ペースト層220pが形成され、かつ、導体ペーストが第1貫通孔部111pに侵入して第1導体ペースト層210pに達することによって第1貫通孔部111pの中に貫通導体ペースト部310pが形成される。言い換えれば、焼成されることによって基部PB(図2)となる未焼成基部PBpが形成される。
上述したように本実施の形態においては、貫通導体ペースト部310pを形成する工程は、第1絶縁ペースト層110pの第2面S2上に導体ペーストを塗布する工程を含む。なお変形例として、第1導体ペースト層210pを形成するために導体ペーストを塗布する工程の後、かつ、第2導体ペースト層220pを形成するために導体ペーストを塗布する工程の前に、貫通導体ペースト部310pを形成するために導体ペーストを塗布する工程が別途行われてもよい。この場合、製造方法は複雑化するが、貫通導体ペースト部310pの材料として、第1導体ペースト層210pおよび第2導体ペースト層220pの材料とは異なる材料を選択することができる。その結果、第1貫通導体部310(図2)の材料として、第1導体層210および第2導体層220の材料とは異なる材料を選択することができる。
図16を参照して、未焼成基部PBp上に、焼成されることによって枠部190となる未焼成枠部190pが形成される。具体的には、未焼成枠部190pとして、所定の形状を有するグリーンシートが未焼成基部PBp上に積層される。図16に示された構造体は、第1絶縁ペースト層110pおよび貫通導体ペースト部310p(図15)を含む。この構造体が焼成されることによって、セラミック配線基板801(図2)が得られる。
(変形例)
図17は、図4の構成の変形例のセラミック配線基板802を示す図である。セラミック配線基板802の第2絶縁層120は、セラミック配線基板801(図4)の第2貫通孔部121および第2周縁部122に代わって、第2貫通孔部121Vおよび第2周縁部122Vを有している。第2貫通孔部121Vの幅W21Vよりも第1貫通孔部111の幅W11(図3)は小さい。第2周縁部122Vは、少なくとも一の断面視(図17)において、第2平板部123から第2貫通孔部121Vへ向かう方向において連続的に減少する厚みと、第2平板部123の第2厚みT23よりも小さい第2幅W22Vとを有している。
第2周縁部122Vは、第2貫通孔部121Vに面し厚み方向に平行に延びる平行内面を有している。平行内面は、厚み方向において第2厚みT23の5分の1よりも大きな寸法T21Vを有している。第3面S3および第4面S4の各々は、第2周縁部122V上において、第2貫通孔部121Vの方へ傾いた面を有している。
上述した変形例の構成は、第2絶縁層120の貫通孔を、レーザ加工に代わって、金型を用いた機械加工によって行うことで容易に得られる。
(比較例)
図18は、比較例のセラミック配線基板800Cの構成を概略的に示す断面図である。セラミック配線基板800Cは、第1絶縁層110(図2)に代わって第1絶縁層110Cを有している。第1絶縁層110Cは、印刷法に代わって、テープ成形法および打ち抜き法を用いて形成されたものである。打ち抜き法が用いられる場合、絶縁層に形成された貫通孔周辺の形状が、図3のような形状ではなく、図7または図17に示されたような形状になりやすい。その結果、貫通孔中への導体ペーストの流れ込みが不十分となりやすく、貫通孔の孔径が小さいほどこの問題は顕著となる。その場合、貫通孔を通る電気的経路の抵抗の増大または断線が生じやすい。
また、第2絶縁層120と第1絶縁層110Cとの積層構造は、印刷法を用いた工程ではなくグリーンシートの積層工程によって形成される。その場合は、グリーンシートは乾燥によって流動性が実質的に失われた未焼成層であるため、第2絶縁層120上に第1絶縁層110が印刷法によって形成される場合に比して、層間剥離が生じやすいことがある。
(効果)
本実施の形態のセラミック配線基板801(図3)によれば、第1絶縁層110の第1周縁部112は、第1平板部113から第1貫通孔部111へ向かう方向において連続的に減少する厚みを有している。セラミック配線基板801の製造においては、この厚みの減少に導かれて、第1絶縁ペースト層110p(図15)の第1貫通孔部111pへ導体ペーストが流れ込みやすくなる。さらに、第1周縁部112(図3)が、第1平板部113の第1厚みT13よりも大きい第1幅W12を有していることによって、上記のように導体ペーストの流れ込みを促進する領域が、第1絶縁層110の厚みに応じて(言い換えれば、第1絶縁ペースト層110pの厚みに応じて)十分に広く確保される。これにより、第1絶縁ペースト層110p(図15)の第1貫通孔部111p中へ厚み方向全体にわたって導体ペーストを十分に充填することができる。よって第1貫通導体部310(図3)の電気抵抗を低くすることができる。
第2絶縁層120(図2)は、第1厚みT13(図3)より大きい第2厚みT23(図4)での平板形状を有する第2平板部123(図4)を含む。このように第2絶縁層120が大きな厚みを有することによって、少ない層数でセラミック配線基板801の機械的強度を確保することができる。
セラミック配線基板801(図2)の第1絶縁層110および第2絶縁層120は同一の組成を有していることが好ましい。また、第1絶縁層110および第2絶縁層120は同一の焼結組織を有していることが好ましい。これにより、材料の相違に起因して絶縁信頼性が局所的に弱い箇所が形成されることが避けられる。
第2絶縁層120(図4)の第2貫通孔部121の幅W21よりも、第1絶縁層110(図3)の第1貫通孔部111の幅W11は小さくてよい。第1貫通孔部111の幅W11が小さくても、本実施の形態によれば、前述した理由によって、第1絶縁ペースト層110p(図15)の第1貫通孔部111p中へ導体ペーストを十分に充填することができる。一方で、第2絶縁層120(図4)の第2周縁部122は、第2平板部123の第2厚みT23よりも小さい第2幅W22を有している。この場合、上述したように導体ペーストの流れ込みを促進する効果はあまり得られないものの、第2貫通孔部121(図4)の幅W21が比較的大きいので(言い換えれば、第2貫通孔部121p(図9)の幅W21pが比較的大きいので)、上記効果に大きく依存することなく導体ペーストを十分に充填することは比較的容易である。そして、このような形状に対応する第2絶縁ペースト層120p(図7)は、打ち抜き法を用いての貫通孔の形成によって容易に得ることができる。打ち抜き法が用いられる場合、打ち抜かれることになる母材はテープ成形法を用いることによって、高い製造効率で作製することができる。
第1絶縁層110(図2)が実装面MSと第2絶縁層120との間に配置されていることによって、実装面MS近傍に、第1絶縁層110を用いての微細な配線構造を設けることができる。具体的には、第1絶縁層110上の第2導体層220(図2)が実装面MSを構成している。このことは、例えば、実装面MSが微細な電極構造を有する場合に特に有利である。
第1絶縁層110(図3)の第1周縁部112の平行内面は、厚み方向において第1厚みT13の5分の1よりも小さな寸法T11を有していることが好ましい。これにより、平行内面に囲まれた部分の深さが小さくなる。よって、図13および図15の工程において、平行内面に囲まれた部分の中への導体ペーストの十分な充填が容易となる。よって第1貫通導体部310(図3)の電気抵抗をより低くすることができる。
第1面S1および第2面S2(図3)の各々は、第1周縁部112上において、第1貫通孔部111の方へ傾いた面を有していることが好ましい。これにより、第1貫通孔部111p(図15)中への導体ペーストの流入が第1面S1および第2面S2の両方で促進される。よって、第1貫通孔部111p中へ導体ペーストを、より十分に充填することができる。よって第1貫通導体部310(図3)の電気抵抗をより低くすることができる。
第1厚みT13(図3)は、5μm以上40μm以下であることが好ましく、5μm以上20μm以下であることがより好ましい。第1厚みT13が5μm以上であることによって、第1絶縁層110の十分な絶縁信頼性を確保しやすくなる。また第1厚みT13が過度に大きくないことによって、第1貫通孔部111p(図15)中へ導体ペーストが十分に流れ込みやすくなる。また第1厚みT13が過度に大きくないことによって、厚み方向におけるセラミック配線基板801のサイズを小さくすることができる。
第1貫通導体部310と第1導体層210と第2導体層220とは(図3)、同一の組成を有していることが好ましい。これにより、第1貫通導体部310の導電率は、第2導体層220の導電率と同程度に高くなる。よって第1貫通導体部310の電気抵抗を小さくしやすくなる。
本実施の形態のセラミック配線基板801の製造方法によれば、第1貫通孔部111pを含む第1絶縁ペースト層110p(図13)が印刷法によって形成される。印刷法が用いられることによって、第1貫通孔部111pの周りに、第1貫通孔部111pへ向かう方向において連続的に減少する厚みを有する第1周縁部112pを容易に形成することができる。第1絶縁ペースト層110pの第1貫通孔部111pの中に貫通導体ペースト部310p(図15)を形成する際には、この厚みの減少に導かれて、第1貫通孔部111p中へ導体ペーストが流れ込みやすくなる。さらに、前述したように印刷法が用いられることによって、上記のように導体ペーストの流れ込みを促進する第1周縁部112pが、第1絶縁ペースト層110pの厚みに応じて、十分に広く確保される。これにより、第1貫通孔部111p中へ厚み方向全体にわたって導体ペーストを十分に充填することができる。よって貫通導体ペースト部310p(図15)の焼成によって形成される第1貫通導体部310(図3)の電気抵抗を低くすることができる。
導体ペーストを塗布する工程によって(図15)、第1絶縁ペースト層110pの第2面S2上に第2導体ペースト層220pが形成され、かつ、導体ペーストが第1貫通孔部111pに侵入して第1導体ペースト層210pに達することによって貫通導体ペースト部310pが形成されることが好ましい。これにより製造方法が簡素化される。さらに、第1貫通導体部310(図3)の材料が第1導体層210および第2導体層220の材料と同様となるので、第1貫通導体部310の導電率が第1導体層210および第2導体層220の導電率と同程度に高くなる。
第2貫通孔部121pの幅W21p(図9)よりも第1貫通孔部111pの幅W11p(図13)は小さくてよく、かつ、第2貫通孔部121pは打ち抜き法によって形成されてよい。第1貫通孔部111pの幅W11pが小さくても、本実施の形態によれば前述した理由によって、第1絶縁ペースト層110pの第1貫通孔部111p中へ導体ペーストを十分に充填することができる。一方で、第2絶縁ペースト層120p(図9)は打ち抜き法によって形成されるので、導体ペーストの流れ込みを促進する形状効果は得にくいものの、第2貫通孔部121pの幅W21pが比較的大きいことから上記効果に大きく依存することなく導体ペーストを十分に充填することは比較的容易である。また打ち抜き法が用いられる場合、打ち抜かれることになる母材はテープ成形法を用いることによって、高い製造効率で作製することができる。よって、印刷法と打ち抜き法とを適切に組み合わせることによって、上述した電気抵抗低減効果を得つつ、製造効率を高めることができる。
さらに、第2絶縁ペースト層120pの第2貫通孔部121pが打ち抜き法によって形成されることによって、乾燥されるときの収縮が大きい印刷法が用いられる場合に比して、第2貫通孔部121pの寸法精度を高めることができる。その後、土台としての第2絶縁ペースト層120p上に第1絶縁ペースト層110pが印刷法によって形成されることで、第1絶縁ペースト層110pの第1貫通孔部111pの寸法精度も確保しやすくなる。
<実施の形態2>
図19は、実施の形態2におけるセラミック配線基板803の構成を概略的に示す断面図である。本実施の形態においては、第2絶縁層120上の第3導体層230が実装面MSを構成している。このことは、例えば、実装面MS周辺で露出された絶縁層の強度が求められる場合に有利である。また、第1絶縁層110が基板底面(実装面MSと反対の面)と第2絶縁層120との間に配置されていることによって、基板底面近傍に、第1絶縁層110を用いての微細な配線構造を設けることができる。具体的には、第1絶縁層110が基板底面に配置されており、このことは、例えば、基板底面上に微細な電極構造を配置する必要がある場合に特に有利である。
なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
<実施の形態3>
図20は、実施の形態3におけるセラミック配線基板804の構成を概略的に示す断面図である。本実施の形態においては、セラミック配線基板803(図19)の構成に加えてさらに、絶縁層140と、貫通導体部340と、導体層240とを有している。絶縁層140は、第1絶縁層110の第2面S2に接合された第5面S5と、第5面S5と反対の第6面S6とを有している。導体層240は絶縁層140の第6面S6上に設けられている。貫通導体部340は、第5面S5上の第2導体層220と、第6面S6上の導体層240との間をつないでいる。絶縁層140は、テープ成形法および打ち抜き法によって形成される。なお、これら以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、共にテープ成形法によって形成される第2絶縁層120および絶縁層140が、印刷法によって形成される第1絶縁層110によって互いに接合される。この場合、印刷法に用いられるペースト中の有機成分を調整することによって、必要な層間接着強度を確保しやすい。これにより層間剥離を防止することができる。
<実施の形態4>
図21は、実施の形態4におけるセラミック配線基板805の構成を概略的に示す断面図である。セラミック配線基板805は側面導体部270を有している。側面導体部270は、第2絶縁層120の側面上に設けられている。本実施の形態においては、第1導体層210および第3導体層230の各々は第2絶縁層120の側面に達している。側面導体部270は第1導体層210および第3導体層230の各々につながれている。本実施の形態のセラミック基板805においては、セラミック配線基板801(図2:実施の形態1)においてとは異なり、第2絶縁層120は、第2貫通導体部320(図2)が設けられた貫通孔を有していなくてよい。なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、セラミック配線基板805は、第2絶縁層120の側面上に設けられ第1導体層210および第3導体層230につながれた側面導体部270を有している。側面導体部270は、第2貫通導体部320(図2)とは異なり、導体ペーストを第2絶縁層120の側面へ塗布することによって形成され得る。第2絶縁層120の側面は、貫通孔の内面とは異なり、広く開放された領域であり、したがって上記の塗布工程は容易に行うことができる。よって第2絶縁層120の厚みが大きくても、電気抵抗の小さな導体部を容易に形成することができる。
<実施の形態5>
図22は、実施の形態5におけるセラミック配線基板806の構成を概略的に示す断面図である。セラミック配線基板806においても、上述した各実施の形態と同様に、実装面MSを有する基部PBが構成されている。枠部190は、基部PBに支持されており、基部PBの実装面MS上の空間CVに面する内壁面SWを有している。
本実施の形態においては、セラミック配線基板806は、基部PB上に設けられた第3絶縁層130を有している。第3絶縁層130は、枠部190を支持する支持面SSと、基部PBの実装面MS上の空間CVに面し枠部190の内壁面SWから傾いた内端面SEとを有している。このように傾いた内端面SEが設けられることによって、基部PBの上面(空間CVに面する面)と枠部190の内壁面SWとの間の角部の曲がりが緩やかとされている。好ましくは、内端面SEは、基部PBに向かって凸の湾曲面である。
セラミック配線基板806の製造において、焼成によって第3絶縁層130となる部分は、絶縁ペースト層の印刷によって形成される。印刷された絶縁ペースト層上に、枠部190となる部材が押し付けられることによって絶縁ペースト層が変形する。この変形によって、上述した湾曲面を形成することができる。
なお、上記以外の構成については、上述した実施の形態2(図19)の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。また、基部PBと枠部190との間に第3絶縁層130を有する構成は、実施の形態2に限らず他の実施の形態へ適用されてもよい。なお、実施の形態1(図16)において、未焼成枠部190pとして、所定の形状を有するグリーンシートが未焼成基部PBp上に積層される際に、第1絶縁ペースト層110pの一部が変形して前述の湾曲面が形成されることがある。この場合も第3絶縁層130と同様の効果が得られる。
本実施の形態によれば、第3絶縁層130によって内壁面SWが設けられることにり、基部PBの上面(空間CVに面する面)と枠部190の内壁面SWとの間の角部の曲がりが緩やかとされる。これにより、空間CVの底部において基部PBと枠部190との間で構成される角からクラックが発生することが抑制される。
なお上述した各実施の形態においては枠部190を有するセラミック配線基板、すなわちパッケージ、について詳述したが、セラミック配線基板は、枠部を有していなくてもよい。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
110 :第1絶縁層
110p :第1絶縁ペースト層
111,111p :第1貫通孔部
112,112p :第1周縁部
113,113p :第1平板部
120 :第2絶縁層
120p :第2絶縁ペースト層
120t :絶縁ペーストテープ
121,121V,121p :第2貫通孔部
122,122V,122p :第2周縁部
123,123p :第2平板部
130 :第3絶縁層
140 :絶縁層
190 :枠部
190p :未焼成枠部
210 :第1導体層
210p :第1導体ペースト層
220 :第2導体層
220p :第2導体ペースト層
230 :第3導体層
230p :第3導体ペースト層
240 :導体層
270 :側面導体部
310 :第1貫通導体部
310p :貫通導体ペースト部
320 :第2貫通導体部
320p :貫通導体ペースト部
340 :貫通導体部
801~806 :セラミック配線基板
900 :電子装置
901 :接合層
902 :電子部品
906 :接合層
907 :蓋体
CV :空間
MS :実装面
PB :基部
PBp :未焼成基部
S1~S6 :第1~第6面
SE :内端面
SS :支持面
SW :内壁面

Claims (6)

  1. 第1面と前記第1面と反対の第2面とを有し、前記第1面と前記第2面との間に設けられた第1貫通孔部を含む第1絶縁ペースト層を、開口パターンが設けられたスクリーン上に絶縁体ペーストを塗布することによって形成することで、前記第1貫通孔部の周りに、前記第1貫通孔部へ向かう方向において連続的に減少する厚みを有する周縁部を設ける工程と、
    前記第1絶縁ペースト層の前記第1貫通孔部の中に貫通導体ペースト部を形成する工程と、
    前記第1絶縁ペースト層および前記貫通導体ペースト部を焼成する工程と、
    を備える、セラミック配線基板の製造方法。
  2. 第2絶縁ペースト層を形成する工程と、
    前記第2絶縁ペースト層上に第1導体ペースト層を形成する工程と、
    をさらに備え、前記第1絶縁ペースト層を形成する工程は、前記第1導体ペースト層が設けられた前記第2絶縁ペースト層上において行われ、
    前記貫通導体ペースト部を形成する工程は、前記第1絶縁ペースト層の前記第2面上に導体ペーストを塗布する工程を含み、
    前記導体ペーストを塗布する工程によって、前記第1絶縁ペースト層の前記第2面上に第2導体ペースト層が形成され、かつ、前記導体ペーストが前記第1貫通孔部に侵入して前記第1導体ペースト層に達することによって前記貫通導体ペースト部が形成される、
    請求項に記載のセラミック配線基板の製造方法。
  3. 前記第2絶縁ペースト層を含む未焼成基部上に第3絶縁ペースト層を印刷する工程と、
    前記第3絶縁ペースト層が印刷された前記未焼成基部上に、空間に面する内壁面を有する未焼成枠部を積層する工程と、
    をさらに備え、前記未焼成枠部を積層する工程は、前記第3絶縁ペースト層上に前記未焼成枠部が押し付けられ前記第3絶縁ペースト層が変形することによって、前記空間に面し前記未焼成枠部の前記内壁面から傾いた内端面を形成する工程を含む、
    請求項に記載のセラミック配線基板の製造方法。
  4. 前記第1絶縁ペースト層および前記第2絶縁ペースト層を含む未焼成基部の前記第1絶縁ペースト層上に、空間に面する内壁面を有する未焼成枠部を積層する工程と、
    をさらに備え、前記未焼成枠部を積層する工程は、前記第1絶縁ペースト層上に前記未焼成枠部が押し付けられ前記第1絶縁ペースト層が変形することによって、前記空間に面し前記未焼成枠部の前記内壁面から傾いた内端面を形成する工程を含む、
    請求項に記載のセラミック配線基板の製造方法。
  5. 前記第2絶縁ペースト層を形成する工程は、
    テープ成形法によって絶縁ペーストテープを形成する工程と、
    前記絶縁ペーストテープに第2貫通孔部を打ち抜き法によって形成する工程と、
    を含む、
    請求項からのいずれか1項に記載のセラミック配線基板の製造方法。
  6. 前記第2貫通孔部の幅よりも前記第1貫通孔部の幅は小さい、請求項に記載のセラミック配線基板の製造方法。
JP2019213315A 2019-11-26 2019-11-26 セラミック配線基板の製造方法 Active JP7449076B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019213315A JP7449076B2 (ja) 2019-11-26 2019-11-26 セラミック配線基板の製造方法
CN202010954233.0A CN112867228A (zh) 2019-11-26 2020-09-11 陶瓷布线基板以及陶瓷布线基板的制造方法
TW109139837A TWI749872B (zh) 2019-11-26 2020-11-16 陶瓷配線基板及陶瓷配線基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019213315A JP7449076B2 (ja) 2019-11-26 2019-11-26 セラミック配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021086880A JP2021086880A (ja) 2021-06-03
JP7449076B2 true JP7449076B2 (ja) 2024-03-13

Family

ID=75996209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019213315A Active JP7449076B2 (ja) 2019-11-26 2019-11-26 セラミック配線基板の製造方法

Country Status (3)

Country Link
JP (1) JP7449076B2 (ja)
CN (1) CN112867228A (ja)
TW (1) TWI749872B (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068857A (ja) 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2002523891A (ja) 1998-08-12 2002-07-30 ミネソタ マイニング アンド マニュファクチャリング カンパニー 導電バイアを備えたフレキシブル回路及びその作製方法
JP2002353160A (ja) 2001-05-28 2002-12-06 Murata Mfg Co Ltd 回路基板及びその製造方法
JP2003218525A (ja) 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2010287879A (ja) 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法
JP2012234897A (ja) 2011-04-28 2012-11-29 Panasonic Corp 基板、およびその基板を用いた電子回路モジュール
JP2012238837A (ja) 2011-04-28 2012-12-06 Maruwa Co Ltd スルーホールを有するセラミックグリーンシート及びその製造方法並びにそれより得られたセラミック基板
JP2016115795A (ja) 2014-12-15 2016-06-23 京セラ株式会社 セラミック配線基板および電子部品実装パッケージ
JP2016207886A (ja) 2015-04-24 2016-12-08 京セラ株式会社 パッケージおよび電子装置
JP2019186441A (ja) 2018-04-13 2019-10-24 日本特殊陶業株式会社 配線基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391291A (ja) * 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JPH08125297A (ja) * 1994-10-21 1996-05-17 Nippondenso Co Ltd スルーホール両面基板
JPH11289149A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 薄型電子回路部品の製造装置及び薄型電子回路部品
JP4764718B2 (ja) * 2005-12-28 2011-09-07 新光電気工業株式会社 スルーホールの充填方法
CN107251661B (zh) * 2015-02-23 2021-01-12 凸版印刷株式会社 印刷配线板及其制造方法
JP2017175095A (ja) * 2016-03-26 2017-09-28 日本カーバイド工業株式会社 積層回路基板
JP6680638B2 (ja) * 2016-07-26 2020-04-15 日本特殊陶業株式会社 マスク及び配線基板の製造方法
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002523891A (ja) 1998-08-12 2002-07-30 ミネソタ マイニング アンド マニュファクチャリング カンパニー 導電バイアを備えたフレキシブル回路及びその作製方法
JP2001068857A (ja) 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2002353160A (ja) 2001-05-28 2002-12-06 Murata Mfg Co Ltd 回路基板及びその製造方法
JP2003218525A (ja) 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2010287879A (ja) 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法
JP2012234897A (ja) 2011-04-28 2012-11-29 Panasonic Corp 基板、およびその基板を用いた電子回路モジュール
JP2012238837A (ja) 2011-04-28 2012-12-06 Maruwa Co Ltd スルーホールを有するセラミックグリーンシート及びその製造方法並びにそれより得られたセラミック基板
JP2016115795A (ja) 2014-12-15 2016-06-23 京セラ株式会社 セラミック配線基板および電子部品実装パッケージ
JP2016207886A (ja) 2015-04-24 2016-12-08 京セラ株式会社 パッケージおよび電子装置
JP2019186441A (ja) 2018-04-13 2019-10-24 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2021086880A (ja) 2021-06-03
TW202121945A (zh) 2021-06-01
TWI749872B (zh) 2021-12-11
CN112867228A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US8105453B2 (en) Method for producing multilayer ceramic substrate
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JPWO2018212119A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JP2015037183A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US10034383B2 (en) Manufacturing method of part-mounting package
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP7449076B2 (ja) セラミック配線基板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2005268672A (ja) 基板
JP3167678B2 (ja) 多層セラミック基板及びその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP5314370B2 (ja) セラミック部品の製造方法
JP2019009243A (ja) 配線基板およびその製造方法
WO2006051821A1 (ja) セラミック多層基板およびその製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
US20240087813A1 (en) Electronic component and method for manufacturing the same
JP2020053578A (ja) 回路基板および電子部品
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2017063176A (ja) プリント回路基板及びプリント回路基板の製造方法
CN109767914B (zh) 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP5598606B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240301

R150 Certificate of patent or registration of utility model

Ref document number: 7449076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150