JP7449076B2 - セラミック配線基板の製造方法 - Google Patents
セラミック配線基板の製造方法 Download PDFInfo
- Publication number
- JP7449076B2 JP7449076B2 JP2019213315A JP2019213315A JP7449076B2 JP 7449076 B2 JP7449076 B2 JP 7449076B2 JP 2019213315 A JP2019213315 A JP 2019213315A JP 2019213315 A JP2019213315 A JP 2019213315A JP 7449076 B2 JP7449076 B2 JP 7449076B2
- Authority
- JP
- Japan
- Prior art keywords
- paste layer
- conductor
- layer
- insulating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims description 140
- 238000000034 method Methods 0.000 claims description 68
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000007639 printing Methods 0.000 claims description 30
- 238000004080 punching Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 12
- 238000010304 firing Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 218
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- 239000005751 Copper oxide Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910000431 copper oxide Inorganic materials 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
(構成)
図1は、実施の形態1におけるセラミック配線基板801を有する電子装置900の構成を概略的に示す断面図である。電子装置900は、セラミック配線基板801と、電子部品902と、蓋体907とを有している。セラミック配線基板801は、実装面MSおよびその上の空間CVを有している。またセラミック配線基板801は、これらを囲む枠部190を有している。電子部品902は、セラミック配線基板801の実装面MS上に接合層901を介して実装されている。蓋体907は、接合層906を介して枠部190に接合されており、これにより空間CVが封止されている。
次に、図5~図16を参照して、セラミック配線基板801(図2)の製造方法について説明する。なお以下においては、説明を簡略化するために、1つのセラミック配線基板801を製造する方法について説明するが、製造効率を高めるために複数のセラミック配線基板801が、同一面内に敷き詰められた多数個取り基板として、一括して製造されてもよい。
図17は、図4の構成の変形例のセラミック配線基板802を示す図である。セラミック配線基板802の第2絶縁層120は、セラミック配線基板801(図4)の第2貫通孔部121および第2周縁部122に代わって、第2貫通孔部121Vおよび第2周縁部122Vを有している。第2貫通孔部121Vの幅W21Vよりも第1貫通孔部111の幅W11(図3)は小さい。第2周縁部122Vは、少なくとも一の断面視(図17)において、第2平板部123から第2貫通孔部121Vへ向かう方向において連続的に減少する厚みと、第2平板部123の第2厚みT23よりも小さい第2幅W22Vとを有している。
図18は、比較例のセラミック配線基板800Cの構成を概略的に示す断面図である。セラミック配線基板800Cは、第1絶縁層110(図2)に代わって第1絶縁層110Cを有している。第1絶縁層110Cは、印刷法に代わって、テープ成形法および打ち抜き法を用いて形成されたものである。打ち抜き法が用いられる場合、絶縁層に形成された貫通孔周辺の形状が、図3のような形状ではなく、図7または図17に示されたような形状になりやすい。その結果、貫通孔中への導体ペーストの流れ込みが不十分となりやすく、貫通孔の孔径が小さいほどこの問題は顕著となる。その場合、貫通孔を通る電気的経路の抵抗の増大または断線が生じやすい。
本実施の形態のセラミック配線基板801(図3)によれば、第1絶縁層110の第1周縁部112は、第1平板部113から第1貫通孔部111へ向かう方向において連続的に減少する厚みを有している。セラミック配線基板801の製造においては、この厚みの減少に導かれて、第1絶縁ペースト層110p(図15)の第1貫通孔部111pへ導体ペーストが流れ込みやすくなる。さらに、第1周縁部112(図3)が、第1平板部113の第1厚みT13よりも大きい第1幅W12を有していることによって、上記のように導体ペーストの流れ込みを促進する領域が、第1絶縁層110の厚みに応じて(言い換えれば、第1絶縁ペースト層110pの厚みに応じて)十分に広く確保される。これにより、第1絶縁ペースト層110p(図15)の第1貫通孔部111p中へ厚み方向全体にわたって導体ペーストを十分に充填することができる。よって第1貫通導体部310(図3)の電気抵抗を低くすることができる。
図19は、実施の形態2におけるセラミック配線基板803の構成を概略的に示す断面図である。本実施の形態においては、第2絶縁層120上の第3導体層230が実装面MSを構成している。このことは、例えば、実装面MS周辺で露出された絶縁層の強度が求められる場合に有利である。また、第1絶縁層110が基板底面(実装面MSと反対の面)と第2絶縁層120との間に配置されていることによって、基板底面近傍に、第1絶縁層110を用いての微細な配線構造を設けることができる。具体的には、第1絶縁層110が基板底面に配置されており、このことは、例えば、基板底面上に微細な電極構造を配置する必要がある場合に特に有利である。
図20は、実施の形態3におけるセラミック配線基板804の構成を概略的に示す断面図である。本実施の形態においては、セラミック配線基板803(図19)の構成に加えてさらに、絶縁層140と、貫通導体部340と、導体層240とを有している。絶縁層140は、第1絶縁層110の第2面S2に接合された第5面S5と、第5面S5と反対の第6面S6とを有している。導体層240は絶縁層140の第6面S6上に設けられている。貫通導体部340は、第5面S5上の第2導体層220と、第6面S6上の導体層240との間をつないでいる。絶縁層140は、テープ成形法および打ち抜き法によって形成される。なお、これら以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図21は、実施の形態4におけるセラミック配線基板805の構成を概略的に示す断面図である。セラミック配線基板805は側面導体部270を有している。側面導体部270は、第2絶縁層120の側面上に設けられている。本実施の形態においては、第1導体層210および第3導体層230の各々は第2絶縁層120の側面に達している。側面導体部270は第1導体層210および第3導体層230の各々につながれている。本実施の形態のセラミック基板805においては、セラミック配線基板801(図2:実施の形態1)においてとは異なり、第2絶縁層120は、第2貫通導体部320(図2)が設けられた貫通孔を有していなくてよい。なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図22は、実施の形態5におけるセラミック配線基板806の構成を概略的に示す断面図である。セラミック配線基板806においても、上述した各実施の形態と同様に、実装面MSを有する基部PBが構成されている。枠部190は、基部PBに支持されており、基部PBの実装面MS上の空間CVに面する内壁面SWを有している。
110p :第1絶縁ペースト層
111,111p :第1貫通孔部
112,112p :第1周縁部
113,113p :第1平板部
120 :第2絶縁層
120p :第2絶縁ペースト層
120t :絶縁ペーストテープ
121,121V,121p :第2貫通孔部
122,122V,122p :第2周縁部
123,123p :第2平板部
130 :第3絶縁層
140 :絶縁層
190 :枠部
190p :未焼成枠部
210 :第1導体層
210p :第1導体ペースト層
220 :第2導体層
220p :第2導体ペースト層
230 :第3導体層
230p :第3導体ペースト層
240 :導体層
270 :側面導体部
310 :第1貫通導体部
310p :貫通導体ペースト部
320 :第2貫通導体部
320p :貫通導体ペースト部
340 :貫通導体部
801~806 :セラミック配線基板
900 :電子装置
901 :接合層
902 :電子部品
906 :接合層
907 :蓋体
CV :空間
MS :実装面
PB :基部
PBp :未焼成基部
S1~S6 :第1~第6面
SE :内端面
SS :支持面
SW :内壁面
Claims (6)
- 第1面と前記第1面と反対の第2面とを有し、前記第1面と前記第2面との間に設けられた第1貫通孔部を含む第1絶縁ペースト層を、開口パターンが設けられたスクリーン上に絶縁体ペーストを塗布することによって形成することで、前記第1貫通孔部の周りに、前記第1貫通孔部へ向かう方向において連続的に減少する厚みを有する周縁部を設ける工程と、
前記第1絶縁ペースト層の前記第1貫通孔部の中に貫通導体ペースト部を形成する工程と、
前記第1絶縁ペースト層および前記貫通導体ペースト部を焼成する工程と、
を備える、セラミック配線基板の製造方法。 - 第2絶縁ペースト層を形成する工程と、
前記第2絶縁ペースト層上に第1導体ペースト層を形成する工程と、
をさらに備え、前記第1絶縁ペースト層を形成する工程は、前記第1導体ペースト層が設けられた前記第2絶縁ペースト層上において行われ、
前記貫通導体ペースト部を形成する工程は、前記第1絶縁ペースト層の前記第2面上に導体ペーストを塗布する工程を含み、
前記導体ペーストを塗布する工程によって、前記第1絶縁ペースト層の前記第2面上に第2導体ペースト層が形成され、かつ、前記導体ペーストが前記第1貫通孔部に侵入して前記第1導体ペースト層に達することによって前記貫通導体ペースト部が形成される、
請求項1に記載のセラミック配線基板の製造方法。 - 前記第2絶縁ペースト層を含む未焼成基部上に第3絶縁ペースト層を印刷する工程と、
前記第3絶縁ペースト層が印刷された前記未焼成基部上に、空間に面する内壁面を有する未焼成枠部を積層する工程と、
をさらに備え、前記未焼成枠部を積層する工程は、前記第3絶縁ペースト層上に前記未焼成枠部が押し付けられ前記第3絶縁ペースト層が変形することによって、前記空間に面し前記未焼成枠部の前記内壁面から傾いた内端面を形成する工程を含む、
請求項2に記載のセラミック配線基板の製造方法。 - 前記第1絶縁ペースト層および前記第2絶縁ペースト層を含む未焼成基部の前記第1絶縁ペースト層上に、空間に面する内壁面を有する未焼成枠部を積層する工程と、
をさらに備え、前記未焼成枠部を積層する工程は、前記第1絶縁ペースト層上に前記未焼成枠部が押し付けられ前記第1絶縁ペースト層が変形することによって、前記空間に面し前記未焼成枠部の前記内壁面から傾いた内端面を形成する工程を含む、
請求項2に記載のセラミック配線基板の製造方法。 - 前記第2絶縁ペースト層を形成する工程は、
テープ成形法によって絶縁ペーストテープを形成する工程と、
前記絶縁ペーストテープに第2貫通孔部を打ち抜き法によって形成する工程と、
を含む、
請求項2から4のいずれか1項に記載のセラミック配線基板の製造方法。 - 前記第2貫通孔部の幅よりも前記第1貫通孔部の幅は小さい、請求項5に記載のセラミック配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213315A JP7449076B2 (ja) | 2019-11-26 | 2019-11-26 | セラミック配線基板の製造方法 |
CN202010954233.0A CN112867228A (zh) | 2019-11-26 | 2020-09-11 | 陶瓷布线基板以及陶瓷布线基板的制造方法 |
TW109139837A TWI749872B (zh) | 2019-11-26 | 2020-11-16 | 陶瓷配線基板及陶瓷配線基板的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213315A JP7449076B2 (ja) | 2019-11-26 | 2019-11-26 | セラミック配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021086880A JP2021086880A (ja) | 2021-06-03 |
JP7449076B2 true JP7449076B2 (ja) | 2024-03-13 |
Family
ID=75996209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019213315A Active JP7449076B2 (ja) | 2019-11-26 | 2019-11-26 | セラミック配線基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7449076B2 (ja) |
CN (1) | CN112867228A (ja) |
TW (1) | TWI749872B (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068857A (ja) | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
JP2002523891A (ja) | 1998-08-12 | 2002-07-30 | ミネソタ マイニング アンド マニュファクチャリング カンパニー | 導電バイアを備えたフレキシブル回路及びその作製方法 |
JP2002353160A (ja) | 2001-05-28 | 2002-12-06 | Murata Mfg Co Ltd | 回路基板及びその製造方法 |
JP2003218525A (ja) | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2010287879A (ja) | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | 両面回路基板及びその製造方法 |
JP2012234897A (ja) | 2011-04-28 | 2012-11-29 | Panasonic Corp | 基板、およびその基板を用いた電子回路モジュール |
JP2012238837A (ja) | 2011-04-28 | 2012-12-06 | Maruwa Co Ltd | スルーホールを有するセラミックグリーンシート及びその製造方法並びにそれより得られたセラミック基板 |
JP2016115795A (ja) | 2014-12-15 | 2016-06-23 | 京セラ株式会社 | セラミック配線基板および電子部品実装パッケージ |
JP2016207886A (ja) | 2015-04-24 | 2016-12-08 | 京セラ株式会社 | パッケージおよび電子装置 |
JP2019186441A (ja) | 2018-04-13 | 2019-10-24 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391291A (ja) * | 1989-09-04 | 1991-04-16 | Toshiba Corp | 配線基板 |
JPH08125297A (ja) * | 1994-10-21 | 1996-05-17 | Nippondenso Co Ltd | スルーホール両面基板 |
JPH11289149A (ja) * | 1998-04-06 | 1999-10-19 | Hitachi Ltd | 薄型電子回路部品の製造装置及び薄型電子回路部品 |
JP4764718B2 (ja) * | 2005-12-28 | 2011-09-07 | 新光電気工業株式会社 | スルーホールの充填方法 |
CN107251661B (zh) * | 2015-02-23 | 2021-01-12 | 凸版印刷株式会社 | 印刷配线板及其制造方法 |
JP2017175095A (ja) * | 2016-03-26 | 2017-09-28 | 日本カーバイド工業株式会社 | 積層回路基板 |
JP6680638B2 (ja) * | 2016-07-26 | 2020-04-15 | 日本特殊陶業株式会社 | マスク及び配線基板の製造方法 |
JP7007882B2 (ja) * | 2017-12-08 | 2022-01-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2019
- 2019-11-26 JP JP2019213315A patent/JP7449076B2/ja active Active
-
2020
- 2020-09-11 CN CN202010954233.0A patent/CN112867228A/zh active Pending
- 2020-11-16 TW TW109139837A patent/TWI749872B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002523891A (ja) | 1998-08-12 | 2002-07-30 | ミネソタ マイニング アンド マニュファクチャリング カンパニー | 導電バイアを備えたフレキシブル回路及びその作製方法 |
JP2001068857A (ja) | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
JP2002353160A (ja) | 2001-05-28 | 2002-12-06 | Murata Mfg Co Ltd | 回路基板及びその製造方法 |
JP2003218525A (ja) | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2010287879A (ja) | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | 両面回路基板及びその製造方法 |
JP2012234897A (ja) | 2011-04-28 | 2012-11-29 | Panasonic Corp | 基板、およびその基板を用いた電子回路モジュール |
JP2012238837A (ja) | 2011-04-28 | 2012-12-06 | Maruwa Co Ltd | スルーホールを有するセラミックグリーンシート及びその製造方法並びにそれより得られたセラミック基板 |
JP2016115795A (ja) | 2014-12-15 | 2016-06-23 | 京セラ株式会社 | セラミック配線基板および電子部品実装パッケージ |
JP2016207886A (ja) | 2015-04-24 | 2016-12-08 | 京セラ株式会社 | パッケージおよび電子装置 |
JP2019186441A (ja) | 2018-04-13 | 2019-10-24 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021086880A (ja) | 2021-06-03 |
TW202121945A (zh) | 2021-06-01 |
TWI749872B (zh) | 2021-12-11 |
CN112867228A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8105453B2 (en) | Method for producing multilayer ceramic substrate | |
TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
US9230740B2 (en) | Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein | |
JPWO2018212119A1 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
JP2015037183A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
US10034383B2 (en) | Manufacturing method of part-mounting package | |
JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
WO2003072325A1 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
JP7449076B2 (ja) | セラミック配線基板の製造方法 | |
JP6058321B2 (ja) | 配線基板の製造方法 | |
KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
JP2005268672A (ja) | 基板 | |
JP3167678B2 (ja) | 多層セラミック基板及びその製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
JP5314370B2 (ja) | セラミック部品の製造方法 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
WO2006051821A1 (ja) | セラミック多層基板およびその製造方法 | |
JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
US20240087813A1 (en) | Electronic component and method for manufacturing the same | |
JP2020053578A (ja) | 回路基板および電子部品 | |
JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
JP2017063176A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
CN109767914B (zh) | 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板 | |
JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
JP5598606B2 (ja) | 多層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7449076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |