CN107251661B - 印刷配线板及其制造方法 - Google Patents
印刷配线板及其制造方法 Download PDFInfo
- Publication number
- CN107251661B CN107251661B CN201680011573.1A CN201680011573A CN107251661B CN 107251661 B CN107251661 B CN 107251661B CN 201680011573 A CN201680011573 A CN 201680011573A CN 107251661 B CN107251661 B CN 107251661B
- Authority
- CN
- China
- Prior art keywords
- hole
- opening diameter
- wiring board
- printed wiring
- cylindrical portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种印刷配线板及其制造方法,该印刷配线板及其制造方法能够在不使用特别装置的情况下,使镀敷液向贯通孔内的循环变得容易,提高导体向贯通孔内的填充效率,并且能够确保连接可靠性。本发明的一个方式所涉及的印刷配线板具备:绝缘树脂(2)、在绝缘树脂(2)的表面(2a)侧形成的镀铜(3a)和在绝缘树脂(2)的背面(2b)侧形成的镀铜(3b)。并且,镀铜(3a)和镀铜(3b)通过填充于贯通孔(8)的镀铜(3c)而电导通,贯通孔(8)从表面(2a)侧朝向背面(2b)侧将绝缘树脂(2)贯通。此外,贯通孔(8)具备研钵形状部(8a)和圆筒形状部(8b),研钵形状部(8a)从绝缘树脂(2)的表面(2a)侧朝向背面(2b)侧而开口直径逐渐减小,圆筒形状部(8b)在研钵形状部(8a)的底面处进行连通。
Description
技术领域
本发明涉及一种印刷配线板及其制造方法。
背景技术
作为印刷配线板例如存在具备在绝缘层的厚度方向上贯通该绝缘层的贯通孔以及填充该贯通孔的导体的印刷配线板。
作为具有上述结构的印刷配线板及其制造方法的相关技术,例如有专利文献1或专利文献2中记载的技术。
专利文献1:日本专利第4248353号公报
专利文献2:日本专利第4963495号公报
发明内容
在现有技术所涉及的印刷配线板及其制造方法中,存在以下课题,即,有时难以提高导体向贯通孔内的填充效率,并且难以确保连接可靠性。
本发明就是为了解决上述问题而提出的,其目的在于提供一种印刷配线板及其制造方法,该印刷配线板及其制造方法无需使用特别装置,而能够使镀敷液向贯通孔内的循环变得容易,提高导体向贯通孔内的填充效率,并且能够确保连接可靠性。
为了解决上述课题,本发明的一个方式所涉及的印刷配线板具备绝缘层、在所述绝缘层的一个面侧形成的第一导体层和在所述绝缘层的另一个面侧形成的第二导体层,所述第一导体层和所述第二导体层通过填充于贯通孔的导体而电导通,所述贯通孔从所述一个面侧朝向所述另一个面侧将所述绝缘层贯通,所述贯通孔具备渐减形状部和圆筒形状部,所述渐减形状部从所述绝缘层的所述一个面侧朝向所述另一个面侧而开口直径逐渐减小,所述圆筒形状部在所述渐减形状部中开口直径最小的最小开口直径部处进行连通。
发明的效果
本发明的一个方式所涉及的印刷配线板能够提高导体向贯通孔内的填充效率,并且能够确保连接可靠性。
附图说明
图1是表示本发明的实施方式所涉及的印刷配线板的制造方法的局部说明图。
图2是表示本发明的实施方式所涉及的印刷配线板的制造方法的局部说明图。
图3是表示贯通孔内的镀敷液的循环的说明图。
图4是表示现有技术所涉及的印刷配线板的制造方法的一例的局部说明图。
图5是表示现有技术所涉及的印刷配线板的制造方法的另一例的局部说明图。
具体实施方式
下面,使用附图,说明将本发明进行具体化的实施方式。此外,在以下的详细说明中,关于本发明的实施方式,为了便于完整的理解而记载了特定的细节。但是显然,即使不具有这些特定的细节,也能够实施大于或等于一个的实施方式。另外,为了简化附图,有时用简图表示众所周知的构造以及装置。
(印刷配线板的构造)
本发明的实施方式所涉及的印刷配线板以导体层和绝缘层交替层叠而成的印刷配线板为前提。并且,在该印刷配线板设置有用于使大于或等于两个的导体层彼此电导通的贯通孔。并且,从绝缘层的一个面侧朝向另一个面侧,到贯通孔的中途为止,该贯通孔呈开口直径逐渐减小的形状,从贯通孔的中途起朝向另一个面侧,该贯通孔呈圆筒形状。更详细而言,如图2(a)所示,本发明的实施方式所涉及的印刷配线板以具备绝缘树脂(绝缘层)2、镀铜(第一导体层)3a和镀铜(第二导体层)3b的印刷配线板为前提,其中,镀铜(第一导体层)3a在绝缘树脂2的表面(一个面)2a侧形成,镀铜(第二导体层)3b在绝缘树脂2的背面(另一个面)2b侧形成。并且,镀铜3a和镀铜3b通过填充于贯通孔8的镀铜(导体)3c而电导通,该贯通孔8是从表面2a侧朝向背面2b侧而将绝缘树脂2贯通的。此外,贯通孔8具备研钵形状部(渐减形状部)8a和圆筒形状部8b,研钵形状部8a从绝缘树脂2的表面2a侧朝向背面2b侧而开口直径逐渐减小,圆筒形状部8b在研钵形状部8a中开口直径最小的最小开口直径部处连通。
对于采用这种结构的贯通孔8而言,在设置贯通孔8的情况下,能够对开口直径从单面侧(例如表面2a侧)起逐渐减小的研钵形状部8a、圆筒形状部8b依次进行加工,因此能够形成不存在位置偏差的形状。另外,在实施电解镀铜而用镀铜3c将贯通孔8填充的情况下,在镀敷的初期,能够用少的镀敷量堵塞贯通孔8的圆筒形状部8b。由此,从开口直径宽的表面2a侧观察,贯通孔8与具有镀铜3的底部的通常的通孔相同。之后的镀铜3的填充利用以往的有成效的通孔填充也能够良好地实施。本实施方式所涉及的印刷配线板通过这种方式,能够使贯通孔8的填埋变得容易,能够实现可确保连接可靠性的印刷配线板及其制造方法。
(印刷配线板的制造方法)
下面,对本实施方式所涉及的印刷配线板的制造方法进行具体说明。
图1(a)是将铜箔1、绝缘树脂2、铜箔1按照该顺序重叠并进行热压接处理而形成的层叠板的剖面示意图。绝缘树脂2的厚度d在60μm~200μm范围内。此外,将设置于形成后述的贯通孔8的区域(以下也记作“贯通孔形成区域”)的铜箔记作“铜箔1a”。
图1(b)是除去了设置于贯通孔形成区域的铜箔1a的层叠板的剖面示意图。如图1(b)所示,例如,能够使用作为公知技术的减成(subtractive)工艺选择性地除去铜箔1的一部分、即除去设置于贯通孔形成区域的铜箔1a,在铜箔1形成窗口部W。具体而言,首先,以使设置于贯通孔形成区域的铜箔1a的表面露出的方式,在铜箔1上形成抗蚀图案(未图示)。然后,通过蚀刻,除去该铜箔1a。最后,将形成于铜箔1上的抗蚀剂剥离除去。在此,形成于铜箔1的窗口部W的开口直径D1优选在大于60μm且不超过120μm的范围内。
图1(c)是对从图1(b)所示的窗口部W露出的绝缘树脂2实施第一激光加工后的剖面示意图。在除去铜箔1a而在铜箔1形成窗口部W之后,如图1(c)所示,对从窗口部W露出的绝缘树脂2照射激光,在绝缘树脂2形成深度d1的研钵形状的孔即研钵形状部8a(第一激光加工)。换言之,作为第一激光加工,对绝缘树脂2照射激光,以不贯通绝缘树脂2的方式在绝缘树脂2形成研钵形状部8a。该研钵形状部8a的深度d1的值优选是比绝缘树脂2的厚度d小30μm以上的值。这样形成的研钵形状部8a的最大开口直径与窗口部W的开口直径D1大致相同。
图1(d)是对图1(c)所示的研钵形状部8a的底面实施第二激光加工后的剖面示意图。在绝缘树脂2形成研钵形状部8a之后,如图1(d)所示,以与研钵形状部8a连通的方式,在绝缘树脂2形成深度d2的圆筒形状的孔即圆筒形状部8b。换言之,作为第二激光加工,对研钵形状部8a的底面(研钵形状部8a中开口直径最小的最小开口直径部),从表面2a侧照射激光,在绝缘树脂2形成与研钵形状部8a连通、且贯通绝缘树脂2的圆筒形状部8b。
这样形成的圆筒形状部8b的开口直径D2在大于或等于30μm且小于或等于60μm的范围内,深度d2在大于或等于30μm且小于或等于60μm的范围内。在圆筒形状部8b的开口直径D2、深度d2的值分别超过上述上限值的情况下,在之后用镀铜3c对具有研钵形状部8a和圆筒形状部8b的贯通孔8内进行填充时,填充的镀敷量有可能增多。另外,在圆筒形状部8b的开口直径D2、深度d2的值分别不足上述下限值的情况下,有可能无法确保贯通孔8的连接可靠性。
图1(e)是在形成图1(d)所示的贯通孔8后除去了铜箔1之后的剖面示意图。在绝缘树脂2形成了具备研钵形状部8a和圆筒形状部8b的贯通孔8之后,如图1(e)所示,除去铜箔1。然后,为了确保绝缘树脂2的表面2a以及背面2b的导通,通过无电解镀铜使铜薄薄地沉积于绝缘树脂2的整个表面。换言之,对形成了贯通孔8的绝缘树脂2实施无电解镀铜,在绝缘树脂2的整个露出面形成铜的薄膜(不图示)。
图2(a)是用镀铜3c将贯通孔8填充后的层叠板的剖面示意图。在绝缘树脂2的露出面整体形成铜的薄膜(未图示)后,例如,使用通孔填充镀浴,对形成了贯通孔8的绝缘树脂2实施电解镀铜,由此,如图2(a)所示,用镀铜3c将贯通孔8填充。这样,能够在电解镀铜工序的初期,用镀铜3c将贯通孔8所具有的圆筒形状部8b堵塞。由此,从表面2a侧观察,研钵形状部8a与具有镀铜3c的底部的通常的通孔相同。然后,使用现有技术,用镀铜3c将该通孔填充。
此外,如上所述,在对形成了贯通孔8的绝缘树脂2实施无电解镀铜之后,也能够选择所谓的半加成(semi-additive)工艺,该半加成工艺是指如下工艺,即,如图2(b)及2(c)所示,进行镀敷抗蚀剂的图案形成,在用镀铜3c将贯通孔8填充的同时,通过图案镀敷而形成配线图案的工艺。更详细而言,首先,在形成图1(e)所示的绝缘树脂2之后,通过无电解镀铜的实施,使铜(未图示)薄薄地沉积于绝缘树脂2的露出面整体。接着,在绝缘树脂2的表面2a以及背面2b这两者,设置干膜抗蚀剂4。然后,在该干膜抗蚀剂形成配线的图案,通过实施电解镀铜,从而如图2(b)所示,用镀铜3c在干膜抗蚀剂4的图案之间将贯通孔8填充。然后,如图2(c)所示,将干膜抗蚀剂4和薄薄地沉积的铜(未图示)一起除去。
或者,也能够选择所谓的减成(subtractive)工艺,该减成工艺是指如下工艺,即,在形成图1(e)所示的绝缘树脂2之后,首先,通过无电解镀铜的实施,使铜(未图示)薄薄地沉积于绝缘树脂2的露出面整体,然后,通过电解镀铜的实施,用镀铜3均匀地覆盖该整个表面,然后对抗蚀剂进行图案形成,最后通过进行蚀刻而形成配线图案。
以上说明的本发明的实施方式仅仅为例示,并不用于限定本发明。因此,本发明能够进行不脱离其主旨的范围内的改变。
(变形例)
在上述实施方式中,在形成于层叠板的单面、例如表面2a上的铜箔1,利用减成工艺形成孔(窗口部W),对该部分进行激光加工,形成了贯通孔8,但本发明并不限定于此。例如,也可以首先通过蚀刻将铜箔1全部去除,在贯通孔形成区域分别直接实施第一及第二激光加工而在绝缘树脂2形成贯通孔8。
[实施例]
以下,对本发明的实施例以及对比例进行说明。
<实施例1>
利用以下所示的工序,制作了具有贯通孔8的层叠板。
准备双面覆铜箔层叠板MCL-E-679FG(绝缘层厚度150μm、带底漆铜箔厚度12μm,“日立化成”生产),使用硫酸过氧化氢类蚀刻液,将该层叠板的两面所具有的铜箔1薄化至其厚度达6μm为止。这样,得到图1(a)所示的、铜箔1的厚度为6μm的层叠板。
接着,利用减成工艺,在铜箔1上形成了开口直径D1为100μm的孔(窗口部W)。这样,得到图1(b)所示的层叠板。
然后,作为第一激光加工,对从上述孔(窗口部W)露出的绝缘树脂2照射UV-YAG激光(光斑直径110μm),形成了开口直径为100μm的研钵形状的孔即研钵形状部8a。这样,得到图1(c)所示的层叠板。此外,本实施例中的研钵形状部8a的深度d1为100μm。
接着,作为第二激光加工,对形成了研钵形状部8a的绝缘树脂2照射UV-YAG激光(光斑直径40μm),形成开口直径D2为50μm的圆筒形状的孔即圆筒形状部8b,形成了具备研钵形状部8a和圆筒形状部8b的贯通孔8。这样,得到图1(d)所示的层叠板。此外,本实施例中的圆筒形状部8b的深度d2为50μm,圆筒形状部8b的纵横比(深度d2/开口直径D2)为1.0。
接着,使用硫酸过氧化氢类蚀刻液将铜箔1全部除去。这样,得到图1(e)所示的绝缘树脂2。
接着,将该绝缘树脂2在液体温度70℃的、60g/L的高锰酸钾和15g/L的锰酸钾的混合水溶液中浸渍30分钟而实施了去污(desmear)处理。之后,依次实施了无电解镀铜(1.0μm)、电解镀铜(20μm)。这样,在用镀铜3c将贯通孔8填充的同时,在绝缘树脂2的两面(表面2a和背面2b)分别设置镀铜3a和镀铜3b而进行了层间导通。这样,得到图2(a)所示的层叠板(印刷配线板)。
这样制成的实施例1的层叠板(印刷配线板)能够用镀铜3c将贯通孔8填埋,而贯通孔8内的镀铜3c不会产生空隙。
<实施例2>
使用绝缘层厚度60μm的双面覆铜箔层叠板,研钵形状部8a的深度d1为30μm,圆筒形状部8b的深度d2为30μm,圆筒形状部8b的开口直径D2为30μm,除此以外,与实施例1相同。这样,得到实施例2的层叠板(印刷配线板)。
<实施例3>
使用绝缘层厚度100μm的双面覆铜箔层叠板,研钵形状部8a的深度d1为150μm,圆筒形状部8b的深度d2为50μm,圆筒形状部8b的开口直径D2为50μm,除此以外,与实施例1相同。这样,得到实施例3的层叠板(印刷配线板)。
<实施例4>
使用绝缘层厚度200μm的双面覆铜箔层叠板,研钵形状部8a的深度d1为150μm,圆筒形状部8b的深度d2为40μm,圆筒形状部8b的开口直径D2为60μm,除此以外,与实施例1相同。这样,得到实施例4的层叠板(印刷配线板)。
<对比例1>
使用绝缘层厚度150μm的双面覆铜箔层叠板,研钵形状部8a的深度d1为60μm,圆筒形状部8b的深度d2为90μm,圆筒形状部8b的开口直径D2为60μm,除此以外,与实施例1相同。这样,得到对比例1的层叠板(印刷配线板)。
这样制成的对比例1的层叠板(印刷配线板)在填埋了圆筒形状部8b的镀铜3c产生了空隙。
<对比例2>
使用绝缘层厚度170μm的双面覆铜箔层叠板,从双面覆铜箔层叠板的单面照射UV-YAG激光,进行开口直径D2为60μm的大致圆筒形状的贯通孔加工,除此以外的工序与实施例1相同。这样,得到对比例2的层叠板(印刷配线板)。
这样制成的对比例2的层叠板(印刷配线板)的贯通孔在开口部附近闭塞,在贯通孔内部产生大的空隙,未能充分确保镀铜3c的厚度。
<对比例3>
使用绝缘层厚度250μm的双面覆铜箔层叠板,研钵形状部8a的深度d1为200μm,圆筒形状部8b的深度d2为50μm,圆筒形状部8b的开口直径D2为50μm,除此以外,与实施例1相同。这样,得到对比例3的层叠板(印刷配线板)。
这样制成的对比例3的层叠板(印刷配线板)的贯通孔8在开口部附近闭塞,在贯通孔8内部产生大的空隙,未能充分确保镀铜(导体)3c的厚度。
(空洞的有无)
通过空洞的有无,判定了上述各实施例以及各对比例所涉及的层叠板的贯通孔的填充。在下面的表1中示出结果。在研钵形状部8a的深度d1为30~150μm、圆筒形状部8b的深度d2为30~50μm、圆筒形状部8b的开口直径D2为30~60μm、圆筒形状部8b的纵横比小于或等于1、绝缘树脂2的厚度d为60~200μm的范围的层叠板中,没有确认到空洞。另一方面,在对比例1~3中确认到空洞。这样,在本发明的实施例1~4中,填充全部取得了良好的结果。
[表1]
单位(μm)
(本实施方式的效果)
本实施方式所涉及的发明取得以下效果。
(1)本实施方式所涉及的印刷配线板具备:绝缘树脂2、在绝缘树脂2的表面2a侧形成的镀铜3a和在绝缘树脂2的背面2b侧形成的镀铜3b。并且,镀铜3a和镀铜3b通过填充于贯通孔8的镀铜3c而电导通,贯通孔8从表面2a侧朝向背面2b侧而将绝缘树脂2贯通。此外,贯通孔8具备研钵形状部8a和圆筒形状部8b,研钵形状部8a从绝缘树脂2的表面2a侧朝向背面2b侧而开口直径逐渐减小,圆筒形状部8b在研钵形状部8a中开口直径最小的最小开口直径部(底面)处连通。
根据这种结构,以如下方式形成贯通孔8,即,在要求配线的高密度化的、对电子部件进行安装的面,形成圆筒形状部8b的面。由此,能够减小圆筒形状部8b侧的配线引出部分的焊盘图案的直径。另外,即使用少的镀敷量也能够可靠地填埋镀铜3,因此能够在贯通孔8的正上方形成通孔,因此能够进行高密度的印刷配线板的电路设计。
另外,本实施方式的贯通孔8从单面(例如表面2a)侧以研钵形状部8a、圆筒形状部8b的顺序形成。因此,与现有技术所涉及的、从表面以及背面的各自的方向对印刷配线板进行加工而形成贯通孔的情况相比,能够以更高的位置精度形成贯通孔8。另外,由于能够在圆筒形状部8b填埋镀铜3c而不产生空隙,所以能够确保连接可靠性。
(2)另外,在本实施方式中,绝缘树脂2的形成了贯通孔8的部分的厚度d可以在大于或等于60μm且小于或等于200μm的范围内。
根据这种结构,能够进一步提高镀铜3c向贯通孔8内的填充效率,并且能够可靠地确保连接可靠性。
(3)另外,在本实施方式中,圆筒形状部8b的开口直径D2可以在大于或等于30μm且小于或等于60μm的范围内,圆筒形状部8b的、绝缘树脂2的厚度方向上的长度d2可以在大于或等于30μm且小于或等于60μm的范围内,圆筒形状部8b的纵横比(长度d2/开口直径D2)可以小于或等于1。
根据这种结构,能够进一步提高镀铜3c向贯通孔8内的填充效率,并且能够可靠地确保连接可靠性。
(4)本实施方式所涉及的印刷配线板的制造方法具有以下工序:通过激光加工形成贯通孔8;然后,通过实施电解镀铜,将镀铜3c填充于贯通孔8而使镀铜3a和镀铜3b电导通。
本实施方式的贯通孔8如图3(a)所示,从绝缘树脂2的表面2a侧朝向背面2b侧,到贯通孔8的中途为止,呈开口直径逐渐减小的研钵形状(锥形形状),从贯通孔8的中途起,呈圆筒形状。通常,对于印刷配线板而言,要求小径化的仅是单面(例如表面2a),另一面(例如背面2b)可以比较大。通过设置该研钵形状,能够确保镀敷液向贯通孔8的充分循环,能够实现由镀铜3c进行的填埋。
另外,如果是图3(a)所示的构造,则在圆筒形状部8b的内部,如图3(b)所示那样,在研钵形状侧一方,与另一方的开口侧相比,镀敷液的流速缓慢,因此电解镀敷抑制剂的效果被抑制,如图3(c)所示那样能够先进行闭塞。此外,在图3中,镀敷液的流速的程度用箭头的大小表示。
(5)另外,在本实施方式的形成贯通孔8的工序中,可以从绝缘树脂2的表面2a侧对绝缘树脂2照射第一激光而形成研钵形状部8a,从绝缘树脂2的表面2a侧对研钵形状部8a的底面照射第二激光而形成圆筒形状部8b。
根据这种结构,能够提高俯视时的、研钵形状部8a和圆筒形状部8b的重合程度。
(6)另外,在本实施方式的形成贯通孔8的工序中,可以在对绝缘树脂2照射第一激光之前,在绝缘树脂2的表面2a且照射第一激光的区域(贯通孔形成区域)以外的区域,形成铜箔1。
根据这种结构,能够提高形成研钵形状部8a的位置的精度。
以上参照特定的实施方式说明了本发明,但并非意在通过这些说明对发明进行限定。通过参照本发明的说明,本领域技术人员不仅了解所公开的实施方式,还了解本发明的其他实施方式。因此,权利要求书应当解释为也包括了在本发明的范围以及主旨中包含的这些变形例或实施方式。
(参考例)
作为本发明的参考例,下面简单地说明不具备上述技术特征的层叠板(印刷配线板)。
由于近年的电子设备的轻、薄、小型化的要求,电子部件的模块化、高集成化不断进步,安装这些电子部件的印刷配线板的小面积化、薄型化也不断进步,对其电子电路也要求窄间距化。因此,印刷配线板和电子部件的连接的精度、可靠性的要求也不断提高。
在当前制造的印刷配线板中,起到层间连接功能的贯通孔通常具有通过机械钻孔得到的圆筒形状,或者具有通过激光钻孔得到的、加工面的开口面积大且加工相反面的开口面积小的、可称之为将圆锥中途截断而得到的形状。
如果贯通孔进行窄间距变化、小径化,则有时难以进行导体向贯通孔内的填充,并且难以确保贯通孔内的导体的截面积。因此,还采用了以下方法,即,通过镀敷将导体填充于贯通孔,或者对配线板直接挤压(squeezing)而将导电性浆料填充于贯通孔,使导体层彼此电连接。例如,对于将镀敷物填埋于贯通孔的工艺中使用的配线板而言,贯通孔的形状有圆筒形状(专利文献1)、将锥形形状的孔连接在一起而得到的形状(专利文献2)。
但是,在上述贯通孔的形状是直径小的圆筒形状的情况下,例如,有时难以将导电性浆料向贯通孔填充。另外,在使用通过镀敷将导体填埋于贯通孔的工艺的情况下,有时镀敷液向贯通孔内的循环较差,需要特殊的镀敷装置,效率也变差,无法避免生产效率的降低。
另外,在锥形形状的贯通孔的情况下,单面的开口直径变大,因此难以实现充分的小径化。
另外,在将锥形形状的孔连接在一起而得到的贯通孔的情况下,由于两面的成对的锥形形状的孔彼此的定位精度的问题,最小孔径部分的直径变小。其结果,有时在很多贯通孔中发生连接不良。
以下,详细说明具备将锥形形状的孔5a连接在一起而得到的贯通孔5的层叠板(印刷配线板)的制造方法,和具备圆筒形状的贯通孔6的层叠板(印刷配线板)的制造方法。
图4是以剖面示出作为现有技术的层叠板(印刷配线板)的制造方法的说明图,该层叠板(印刷配线板)具备将锥形形状的孔5a连接在一起而得到的贯通孔5。
如图4(a)所示,首先,在绝缘树脂2的表面2a以及背面2b分别形成铜箔1,形成除去了贯通孔形成区域的铜箔1a的、具有窗口部W的层叠板。贯通孔形成区域中的选择性的铜箔1的除去使用作为公知技术的减成工艺的蚀刻。此时,由于所形成的窗口部W的定位精度,如图4(a)所示,有时窗口部W的形成位置发生偏差。
接着,如图4(b)所示,对于从铜箔1的窗口部W露出的绝缘树脂2,从其表面2a侧和背面2b侧分别进行激光加工而形成贯通孔5。
然后,如图4(c)所示,利用电解镀敷,用镀铜3c将贯通孔5填充。此外,贯通孔5的填充例如能够使用半加成工艺、减成工艺。
在以这种方式制造了层叠板(印刷配线板)的情况下,如果在绝缘树脂2的表面2a侧和背面2b侧形成的2个窗口部W的定位精度不佳,则如图4(b)所示,有时来自表面2a侧和背面2b侧的孔(通孔)的重合产生偏差,贯通孔5的孔径最小部分5b的形状变形。即,从表面2a侧和背面2b侧形成的孔(通孔)重合而形成的孔径最小部分5b的直径变小,变小的幅度是表面和背面的孔(通孔)的定位的偏差的距离。
因此,由于孔径最小部分5b的孔径变小,因而有时无法确保镀铜3c的截面积,导通可靠性降低。
图5是采用了圆筒形状的贯通孔6的通过镀敷进行的填埋的制造方法的说明图。
对于该形状的贯通孔6而言,在绝缘树脂2的厚度超过60μm的情况下,如果使用作为公知技术的电解镀敷的方法,则有时在表面2a侧和背面2b侧分别设置的开口部6a、6b比贯通孔6的内部先闭塞。因此,有时在贯通孔6的内部产生大的空隙,无法确保镀铜3c的截面积,导通可靠性降低。
工业实用性
根据本发明所涉及的印刷配线板及其制造方法,能够提高导体向贯通孔内的填充效率,并且能够确保连接可靠性。因此,本发明所涉及的印刷配线板能够用于模块化、高集成化不断进步的电子部件。
标号的说明
1:铜箔
1a:在贯通孔形成区域设置的铜箔
2:绝缘树脂
2a:绝缘树脂的表面
2b:绝缘树脂的背面
3:镀铜
3a:在表面侧设置的镀铜
3b:在背面侧设置的镀铜
3c:将贯通孔填充的镀铜
4:干膜抗蚀剂
5:贯通孔
5a:锥形形状的孔
5b:孔径最小部分
6:贯通孔
6a:在表面侧设置的开口部
6b:在背面侧设置的开口部
7:表示镀敷液的流动方向和流速的箭头
8:贯通孔
8a:研钵形状部
8b:圆筒形状部
D1:窗口部的开口直径
D2:圆筒形状部分的开口直径
d:绝缘树脂的厚度
d1:第一激光加工的加工深度
d2:第二激光加工的加工深度
W:窗口部
Claims (7)
1.一种印刷配线板,其具备绝缘层、在所述绝缘层的一个面侧形成的第一导体层和在所述绝缘层的另一个面侧形成的第二导体层,
该印刷配线板的特征在于,
所述第一导体层和所述第二导体层通过填充于贯通孔的导体而电导通,所述贯通孔从所述一个面侧朝向所述另一个面侧将所述绝缘层贯通,
所述贯通孔具备渐减形状部和圆筒形状部,该渐减形状部从所述绝缘层的所述一个面侧朝向所述另一个面侧而开口直径逐渐减小,该圆筒形状部在所述渐减形状部中开口直径最小的最小开口直径部处连通,
所述最小开口直径部的开口直径大于所述圆筒形状部的开口直径,
所述圆筒形状部以将所述另一个面开口的方式延伸,
所述圆筒形状部的开口直径在大于或等于50μm且小于或等于60μm的范围内,
所述圆筒形状部的、所述绝缘层的厚度方向的长度在大于或等于50μm且小于或等于60μm的范围内,
所述圆筒形状部的所述长度/所述开口直径比、即纵横比小于或等于1。
2.根据权利要求1所述的印刷配线板,其特征在于,
所述绝缘层的形成了所述贯通孔的部分的厚度在大于或等于60μm且小于或等于200μm的范围内。
3.根据权利要求1或2所述的印刷配线板,其特征在于,
所述渐减形状部的最大开口直径在大于或等于60μm且小于或等于120μm的范围内,
所述最小开口直径部在所述渐减形状部处开口直径最小,且是所述渐减形状部的底面,
所述圆筒形状部以将所述渐减形状部的底面的一部分保留的方式形成。
4.一种印刷配线板的制造方法,其是权利要求1至权利要求3中任一项所述的印刷配线板的制造方法,
该制造方法的特征在于,具有以下工序:
通过激光加工形成所述贯通孔;
然后,通过镀敷将所述贯通孔填充而使所述第一导体层和所述第二导体层电导通,
在形成所述贯通孔的工序中,以将所述另一个面开口的方式形成所述圆筒形状部,
所述最小开口直径部的开口直径大于所述圆筒形状部的所述另一个面侧的开口直径,
所述圆筒形状部的开口直径在大于或等于50μm且小于或等于60μm的范围内,
所述圆筒形状部的、所述绝缘层的厚度方向的长度在大于或等于50μm且小于或等于60μm的范围内,
所述圆筒形状部的所述长度/所述开口直径比、即纵横比小于或等于1。
5.根据权利要求4所述的印刷配线板的制造方法,其特征在于,
在形成所述贯通孔的工序中,从所述绝缘层的所述一个面侧对所述绝缘层照射第一激光而形成所述渐减形状部,从所述绝缘层的所述一个面侧对所述渐减形状部的底面照射第二激光而形成所述圆筒形状部。
6.根据权利要求5所述的印刷配线板的制造方法,其特征在于,
在形成所述贯通孔的工序中,在对所述绝缘层照射所述第一激光之前,在所述绝缘层的所述一个面且照射所述第一激光的区域以外的区域,形成金属箔。
7.根据权利要求4至6中任一项所述的印刷配线板的制造方法,其特征在于,
在形成所述贯通孔的工序中,从所述绝缘层的所述一个面侧对所述绝缘层照射第一激光,形成所述渐减形状部,从所述绝缘层的所述一个面侧对所述渐减形状部的底面以使其一部分保留的方式照射第二激光,形成所述圆筒形状部,
照射所述第一激光的区域的最大直径在大于或等于60μm且小于或等于120μm的范围内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015032759 | 2015-02-23 | ||
JP2015-032759 | 2015-02-23 | ||
PCT/JP2016/000898 WO2016136222A1 (ja) | 2015-02-23 | 2016-02-19 | 印刷配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107251661A CN107251661A (zh) | 2017-10-13 |
CN107251661B true CN107251661B (zh) | 2021-01-12 |
Family
ID=56788260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680011573.1A Active CN107251661B (zh) | 2015-02-23 | 2016-02-19 | 印刷配线板及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10321566B2 (zh) |
JP (1) | JP6870608B2 (zh) |
KR (1) | KR102518566B1 (zh) |
CN (1) | CN107251661B (zh) |
TW (1) | TWI692284B (zh) |
WO (1) | WO2016136222A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7105549B2 (ja) * | 2017-04-28 | 2022-07-25 | 日東電工株式会社 | 配線回路基板、および、撮像装置 |
WO2018199017A1 (ja) * | 2017-04-28 | 2018-11-01 | 日東電工株式会社 | 配線回路基板、および、撮像装置 |
JP6911531B2 (ja) * | 2017-05-26 | 2021-07-28 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 |
US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
CN111508925B (zh) * | 2019-01-31 | 2024-04-23 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件以及制造部件承载件的方法 |
CN111511102B (zh) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与系统技术有限公司 | 在通孔中具有符合最小距离设计原则的桥结构的部件承载件 |
JP7449076B2 (ja) * | 2019-11-26 | 2024-03-13 | Ngkエレクトロデバイス株式会社 | セラミック配線基板の製造方法 |
KR20210065347A (ko) * | 2019-11-27 | 2021-06-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152744A (ja) * | 1991-11-27 | 1993-06-18 | Teijin Ltd | 両面回路板の形成方法 |
JPH0917828A (ja) * | 1995-04-28 | 1997-01-17 | Asahi Denka Kenkyusho:Kk | 回路基板 |
US6426642B1 (en) * | 1999-02-16 | 2002-07-30 | Micron Technology, Inc. | Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts |
JP3744383B2 (ja) * | 2000-06-09 | 2006-02-08 | 松下電器産業株式会社 | 複合配線基板及びその製造方法 |
US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
JP4248353B2 (ja) | 2003-09-19 | 2009-04-02 | 新光電気工業株式会社 | スルーホールの充填方法 |
US7378342B2 (en) * | 2004-08-27 | 2008-05-27 | Micron Technology, Inc. | Methods for forming vias varying lateral dimensions |
KR100731351B1 (ko) * | 2006-02-01 | 2007-06-21 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
US7427562B2 (en) * | 2006-11-08 | 2008-09-23 | Motorla, Inc. | Method for fabricating closed vias in a printed circuit board |
JP5152744B2 (ja) | 2007-07-19 | 2013-02-27 | 国立大学法人東北大学 | 環境制御室の構成部材、環境制御室の構成部材の製造方法 |
JP4963495B2 (ja) | 2008-12-18 | 2012-06-27 | イビデン株式会社 | 積層配線板およびその製造方法 |
US8431833B2 (en) * | 2008-12-29 | 2013-04-30 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
TWI392425B (zh) * | 2009-08-25 | 2013-04-01 | Unimicron Technology Corp | 內埋式線路板及其製造方法 |
JP2014022625A (ja) * | 2012-07-20 | 2014-02-03 | Fujikura Ltd | プリント配線基板及びその製造方法 |
JP6114527B2 (ja) * | 2012-10-05 | 2017-04-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2015106655A (ja) * | 2013-11-29 | 2015-06-08 | 富士通株式会社 | 積層基板製造方法及び積層基板 |
-
2016
- 2016-02-19 CN CN201680011573.1A patent/CN107251661B/zh active Active
- 2016-02-19 JP JP2017501927A patent/JP6870608B2/ja active Active
- 2016-02-19 KR KR1020177025215A patent/KR102518566B1/ko active IP Right Grant
- 2016-02-19 WO PCT/JP2016/000898 patent/WO2016136222A1/ja active Application Filing
- 2016-02-22 TW TW105105123A patent/TWI692284B/zh active
-
2017
- 2017-08-22 US US15/683,138 patent/US10321566B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
Also Published As
Publication number | Publication date |
---|---|
KR102518566B1 (ko) | 2023-04-05 |
WO2016136222A1 (ja) | 2016-09-01 |
JP6870608B2 (ja) | 2021-05-12 |
KR20170118780A (ko) | 2017-10-25 |
JPWO2016136222A1 (ja) | 2017-11-30 |
TWI692284B (zh) | 2020-04-21 |
US10321566B2 (en) | 2019-06-11 |
US20170354034A1 (en) | 2017-12-07 |
TW201640974A (zh) | 2016-11-16 |
CN107251661A (zh) | 2017-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107251661B (zh) | 印刷配线板及其制造方法 | |
KR101148545B1 (ko) | 양면 회로 기판 및 그 제조 방법 | |
KR101167466B1 (ko) | 다층 인쇄회로기판 그 제조방법 | |
JP5360494B2 (ja) | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 | |
KR20120112069A (ko) | 다층 프린트 배선판의 제조 방법 | |
JP2007129180A (ja) | プリント配線板、多層プリント配線板及びその製造方法 | |
JP2008235801A (ja) | 多層プリント配線板およびその製造方法 | |
KR20130096222A (ko) | 프린트 배선판의 제조 방법 및 프린트 배선판 | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
US20240121903A1 (en) | Printed wiring board and manufacturing method for printed wiring board | |
JP2006237088A (ja) | 多層プリント配線板の製造方法 | |
KR20130110448A (ko) | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 | |
JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
JP2012243836A (ja) | フレキシブル配線基板およびその製造方法 | |
KR20160080526A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP6016004B2 (ja) | 配線基板及びその製造方法 | |
JP2006165242A (ja) | プリント配線板およびその製造方法 | |
JP7366025B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2013187458A (ja) | 多層プリント配線基板の製造方法及び多層プリント配線基板 | |
JP2013074270A (ja) | リジッドフレキシブルプリント配線板の製造方法 | |
KR100632579B1 (ko) | 인쇄회로기판의 비아홀 형성방법 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
JP2005333050A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
JP2014072311A (ja) | 多層配線基板及びその製造方法 | |
JP3825428B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |