JP6114527B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP6114527B2 JP6114527B2 JP2012223502A JP2012223502A JP6114527B2 JP 6114527 B2 JP6114527 B2 JP 6114527B2 JP 2012223502 A JP2012223502 A JP 2012223502A JP 2012223502 A JP2012223502 A JP 2012223502A JP 6114527 B2 JP6114527 B2 JP 6114527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- metal
- hole
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/30—Foil or other thin sheet-metal making or treating
- Y10T29/301—Method
- Y10T29/302—Clad or other composite foil or thin metal making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
まず、本実施の形態に係る配線基板の構造について説明する。図1は、本実施の形態に係る配線基板を例示する断面図である。
次に、本実施の形態に係る配線基板の製造方法について説明する。図2〜図6は、本実施の形態に係る配線基板の製造工程を例示する図である。
11 コア層
11x 貫通孔
11x1 第1の孔
11x2 第2の孔
12、13、16、18、21、23 配線層
12a、12P 第1金属箔
12b、12Q 第1金属層
12c、12R 第2金属層
12d 第3金属層
12x 第1凹部
13a、13P 第2金属箔
13d 第4金属層
13x 第2凹部
14 貫通配線
15、17、20、22 絶縁層
15x、17x、20x、22x ビアホール
19、24 ソルダーレジスト層
19x、24x 開口部
50 バンプ
60 半導体チップ
70 アンダーフィル樹脂
100 第1レジスト層
100x 第1開口部
110 第2レジスト層
110x 第2開口部
Claims (11)
- コア層と、
前記コア層の一方の面から前記コア層の他方の面に貫通する貫通孔と、
前記貫通孔の内壁面を被覆すると共に、前記コア層の一方の面及び前記コア層の他方の面に延在する第1金属層と、
前記第1金属層上に形成された第2金属層と、
前記コア層の一方の面の前記第2金属層上に形成された第3金属層と、
前記コア層の他方の面の前記第2金属層上に形成された第4金属層と、を有し、
前記貫通孔内において、前記第2金属層は前記貫通孔の内壁面に設けられた前記第1金属層を被覆すると共に前記貫通孔の中央部を塞いで形成され、
前記コア層の一方の面側には、前記コア層の一方の面側に設けられた前記第1金属層、前記第2金属層、及び前記第3金属層を含む第1配線層が形成され、
前記コア層の他方の面側には、前記コア層の他方の面側に設けられた前記第1金属層、前記第2金属層、及び前記第4金属層を含む第2配線層が形成され、
前記貫通孔内には、前記貫通孔内に設けられた前記第1金属層、前記第2金属層、前記第3金属層、及び前記第4金属層を含む貫通配線が形成され、
前記第3金属層は前記コア層の一方の面の前記第2金属層の厚さよりも厚く、前記第4金属層は前記コア層の他方の面の前記第2金属層の厚さよりも厚い配線基板。 - 前記貫通孔内には、前記貫通孔の中央部を塞ぐ前記第2金属層を底部とし前記コア層の一方の面側に開口する第1凹部と、前記貫通孔の中央部を塞ぐ前記第2金属層を底部とし前記コア層の他方の面側に開口する第2凹部と、が形成され、
前記第3金属層は前記第1凹部を充填するように形成され、かつ、前記第4金属層は前記第2凹部を充填するように形成されている請求項1記載の配線基板。 - 前記貫通孔は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第1の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第2の孔とが、各々の頂部が前記コア層内で連通した形状である請求項1又は2記載の配線基板。
- 前記コア層の一方の面には第1金属箔が形成され、前記コア層の他方の面には第2金属箔が形成され、
前記貫通孔は、前記第1金属箔、前記コア層、及び前記第2金属箔を貫通し、
前記第1金属層は、前記貫通孔の内壁面を被覆すると共に、前記第1金属箔上及び前記第2金属箔上に延在し、
前記コア層の一方の面側には、前記コア層の一方の面側に設けられた前記第1金属箔、前記第1金属層、前記第2金属層、及び前記第3金属層を含む第1配線層が形成され、
前記コア層の他方の面側には、前記コア層の他方の面側に設けられた前記第2金属箔、前記第1金属層、前記第2金属層、及び前記第4金属層を含む第2配線層が形成されている請求項1乃至3の何れか一項記載の配線基板。 - コア層の一方の面から前記コア層の他方の面に貫通する貫通孔を形成する工程と、
前記コア層の一方の面、前記コア層の他方の面、及び前記貫通孔の内壁面を被覆する第1金属層を形成する工程と、
前記第1金属層上に第2金属層を形成する工程と、
前記コア層の一方の面の前記第2金属層上にパターニングされた第3金属層を形成すると共に、前記コア層の他方の面の前記第2金属層上にパターニングされた第4金属層を形成する工程と、を有し、
前記第2金属層を形成する工程において、前記第2金属層は、前記コア層の一方の面、他方の面、及び前記貫通孔の内壁面に設けられた前記第1金属層を被覆して形成され、かつ、前記貫通孔の中央部を塞いで形成され、
前記第3金属層及び前記第4金属層を形成する工程において、前記第3金属層は前記コア層の一方の面の前記第2金属層の厚さよりも厚く形成されると共に、前記第4金属層は前記コア層の他方の面の前記第2金属層の厚さよりも厚く形成される配線基板の製造方法。 - 前記第2金属層を形成する工程では、前記貫通孔内には、前記貫通孔の中央部を塞ぐ前記第2金属層を底部とし前記コア層の一方の面側に開口する第1凹部と、前記貫通孔の中央部を塞ぐ前記第2金属層を底部とし前記コア層の他方の面側に開口する第2凹部と、が形成され、
前記第3金属層及び前記第4金属層を形成する工程では、前記第3金属層を前記第1凹部を充填するように形成し、かつ、前記第4金属層を前記第2凹部を充填するように形成し、前記貫通孔内に設けられた前記第1金属層、前記第2金属層、前記第3金属層、及び前記第4金属層により、前記貫通孔内に貫通配線を形成する請求項5記載の配線基板の製造方法。 - 前記第2金属層を形成する工程では、前記第1金属層を給電層とする電解めっき法により、前記第1金属層上に前記第2金属層を形成し、
前記第3金属層及び前記第4金属層を形成する工程では、前記コア層の一方の面の第2金属層上に第1開口部を有する第1レジスト層を形成すると共に、前記コア層の他方の面の第2金属層上に第2開口部を有する第2レジスト層を形成し、前記第1金属層を給電層とする電解めっき法により、前記第1開口部内に露出する前記第2金属層上に前記第3金属層を形成すると共に、前記第2開口部内に露出する前記第2金属層上に前記第4金属層を形成する請求項5又は6記載の配線基板の製造方法。 - 前記第3金属層及び前記第4金属層を形成する工程の後、
前記第3金属層をマスクとして前記第3金属層から露出する部分の前記第1金属層及び前記第2金属層を除去して、前記第1金属層、前記第2金属層、及び前記第3金属層を含む第1配線層を形成すると共に、
前記第4金属層をマスクとして前記第4金属層から露出する部分の前記第1金属層及び前記第2金属層を除去して、前記第1金属層、前記第2金属層、及び前記第4金属層を含む第2配線層を形成する工程を有する請求項5乃至7の何れか一項記載の配線基板の製造方法。 - 前記貫通孔を形成する工程では、前記貫通孔は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第1の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第2の孔とが、各々の頂部が前記コア層内で連通した形状に形成される請求項5乃至8の何れか一項記載の配線基板の製造方法。
- 前記コア層の一方の面には第1金属箔が形成され、前記コア層の他方の面には第2金属箔が形成され、
前記貫通孔を形成する工程では、前記第1金属箔、前記コア層、及び前記第2金属箔を貫通する貫通孔を形成し、
前記第1金属層を形成する工程では、前記第1金属箔、前記貫通孔の内壁面、及び前記第2金属箔を被覆する第1金属層を形成する請求項5乃至9の何れか一項記載の配線基板の製造方法。 - 前記第3金属層及び前記第4金属層を形成する工程の後、
前記第3金属層をマスクとして前記第3金属層から露出する部分の前記第1金属箔、前記第1金属層、及び前記第2金属層を除去して、前記第1金属箔、前記第1金属層、前記第2金属層、及び前記第3金属層を含む第1配線層を形成すると共に、
前記第4金属層をマスクとして前記第4金属層から露出する部分の前記第2金属箔、前記第1金属層、及び前記第2金属層を除去して、前記第2金属箔、前記第1金属層、前記第2金属層、及び前記第4金属層を含む第2配線層を形成する工程を有する請求項10記載の配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223502A JP6114527B2 (ja) | 2012-10-05 | 2012-10-05 | 配線基板及びその製造方法 |
US14/031,209 US9516753B2 (en) | 2012-10-05 | 2013-09-19 | Wiring substrate and method for manufacturing wiring substrate |
KR1020130117152A KR101956563B1 (ko) | 2012-10-05 | 2013-10-01 | 배선 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223502A JP6114527B2 (ja) | 2012-10-05 | 2012-10-05 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014075548A JP2014075548A (ja) | 2014-04-24 |
JP2014075548A5 JP2014075548A5 (ja) | 2015-11-19 |
JP6114527B2 true JP6114527B2 (ja) | 2017-04-12 |
Family
ID=50431854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012223502A Active JP6114527B2 (ja) | 2012-10-05 | 2012-10-05 | 配線基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9516753B2 (ja) |
JP (1) | JP6114527B2 (ja) |
KR (1) | KR101956563B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257749B2 (en) | 2018-11-27 | 2022-02-22 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127623A (ja) * | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
TW201505493A (zh) * | 2013-07-17 | 2015-02-01 | Ichia Tech Inc | 前驅基板、軟性印刷電路板的製造方法及前驅基板 |
CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
CN107251661B (zh) * | 2015-02-23 | 2021-01-12 | 凸版印刷株式会社 | 印刷配线板及其制造方法 |
JP7217142B2 (ja) * | 2018-12-19 | 2023-02-02 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
CN111508925B (zh) * | 2019-01-31 | 2024-04-23 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件以及制造部件承载件的方法 |
CN111511102B (zh) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与系统技术有限公司 | 在通孔中具有符合最小距离设计原则的桥结构的部件承载件 |
JP7433318B2 (ja) * | 2019-03-07 | 2024-02-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
KR102537005B1 (ko) | 2019-03-12 | 2023-05-26 | 앱솔릭스 인코포레이티드 | 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법 |
WO2020185021A1 (ko) | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
KR102653023B1 (ko) | 2019-03-12 | 2024-03-28 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
CN113383413B (zh) | 2019-03-29 | 2022-04-08 | 爱玻索立克公司 | 半导体用封装玻璃基板、半导体用封装基板及半导体装置 |
JP7104245B2 (ja) | 2019-08-23 | 2022-07-20 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
KR20210065347A (ko) * | 2019-11-27 | 2021-06-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
KR20220001568A (ko) * | 2020-06-30 | 2022-01-06 | 삼성전기주식회사 | 인쇄회로기판 |
KR20220110919A (ko) * | 2021-02-01 | 2022-08-09 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
CN117355937A (zh) * | 2022-03-31 | 2024-01-05 | 京东方科技集团股份有限公司 | 基板及其制备方法、集成无源器件、电子装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2347217A1 (de) * | 1973-09-19 | 1975-03-27 | Siemens Ag | Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen |
JPH0691311B2 (ja) * | 1986-08-22 | 1994-11-14 | 富士通株式会社 | 中空多層用プリント板の製造方法 |
JP2002324958A (ja) * | 2001-04-25 | 2002-11-08 | Sony Corp | プリント配線板と、その製造方法 |
DE10122565B4 (de) | 2001-05-10 | 2010-01-14 | Allmann, Ludwig | Verfahren zum Sanieren von Rohrleitungen |
JP3956204B2 (ja) * | 2002-06-27 | 2007-08-08 | 日本特殊陶業株式会社 | 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板 |
JP2004311919A (ja) * | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
DE102004045451B4 (de) * | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
DK2165362T3 (da) * | 2007-07-05 | 2012-05-29 | Aaac Microtec Ab | Through-wafer-via ved lav modstand |
JP2009038390A (ja) * | 2008-09-29 | 2009-02-19 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
WO2011062037A1 (ja) * | 2009-11-20 | 2011-05-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP5360494B2 (ja) * | 2009-12-24 | 2013-12-04 | 新光電気工業株式会社 | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
US8541695B2 (en) * | 2010-02-26 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8595927B2 (en) * | 2011-03-17 | 2013-12-03 | Ibiden Co., Ltd. | Method for manufacturing multilayer printed wiring board |
JP2012212867A (ja) * | 2011-03-30 | 2012-11-01 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP6385635B2 (ja) * | 2012-05-28 | 2018-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2012
- 2012-10-05 JP JP2012223502A patent/JP6114527B2/ja active Active
-
2013
- 2013-09-19 US US14/031,209 patent/US9516753B2/en active Active
- 2013-10-01 KR KR1020130117152A patent/KR101956563B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257749B2 (en) | 2018-11-27 | 2022-02-22 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
US9516753B2 (en) | 2016-12-06 |
US20140097013A1 (en) | 2014-04-10 |
KR101956563B1 (ko) | 2019-03-11 |
JP2014075548A (ja) | 2014-04-24 |
KR20140044746A (ko) | 2014-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6114527B2 (ja) | 配線基板及びその製造方法 | |
JP6385635B2 (ja) | 配線基板の製造方法 | |
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
JP6375159B2 (ja) | 配線基板、半導体パッケージ | |
JP5675443B2 (ja) | 配線基板及び配線基板の製造方法 | |
KR102331611B1 (ko) | 전자 부품 장치 및 그 제조 방법 | |
JP5254406B2 (ja) | 配線基板、及び半導体装置 | |
JP5990421B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP2015015285A (ja) | 配線基板及び配線基板の製造方法 | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
JP2013118255A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
US11171081B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
JP7512111B2 (ja) | 配線基板及びその製造方法 | |
JP2018026437A (ja) | 配線基板及びその製造方法 | |
JP2016149517A (ja) | 配線基板及びその製造方法 | |
US11257749B2 (en) | Wiring substrate | |
JP2017069524A (ja) | 配線基板及びその製造方法 | |
JP2012129501A (ja) | プリント配線板 | |
JP6457881B2 (ja) | 配線基板及びその製造方法 | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
JP2016167621A (ja) | 配線基板 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
JP2023167333A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6114527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |