KR102331611B1 - 전자 부품 장치 및 그 제조 방법 - Google Patents

전자 부품 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102331611B1
KR102331611B1 KR1020150119249A KR20150119249A KR102331611B1 KR 102331611 B1 KR102331611 B1 KR 102331611B1 KR 1020150119249 A KR1020150119249 A KR 1020150119249A KR 20150119249 A KR20150119249 A KR 20150119249A KR 102331611 B1 KR102331611 B1 KR 102331611B1
Authority
KR
South Korea
Prior art keywords
layer
electronic component
wiring board
insulating layer
wiring
Prior art date
Application number
KR1020150119249A
Other languages
English (en)
Other versions
KR20160024802A (ko
Inventor
마사히로 교즈카
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20160024802A publication Critical patent/KR20160024802A/ko
Application granted granted Critical
Publication of KR102331611B1 publication Critical patent/KR102331611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Geometry (AREA)

Abstract

전자 부품 장치는 코어 보유 배선 기판, 전자 부품, 보강층, 접속 단자, 및 밀봉 수지를 포함한다. 코어 보유 배선 기판은 코어층을 포함한다. 코어 보유 배선 기판 위에는 전자 부품이 탑재된다. 코어 보유 배선 기판 및 전자 부품 위에는 코어리스 배선 기판이 배치된다. 전자 부품에 대응하는 영역의 코어리스 배선 기판에는 보강층이 구비된다. 접속 단자는 코어 보유 배선 기판과 코어리스 배선 기판을 접속시킨다. 코어 보유 배선 기판과 코어리스 배선 기판 사이에는 밀봉 수지가 충전된다.

Description

전자 부품 장치 및 그 제조 방법{ELECTRONIC COMPONENT DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 전자 부품 장치 및 그 제조 방법에 관한 것이다.
종래, 반도체칩 등의 전자 부품이 탑재된 하측 배선 기판 위에 상측 배선 기판을 적층하고, 하측 배선 기판과 상측 배선 기판 사이에 밀봉 수지를 충전한 전자 부품 장치가 있다. 그와 같은 전자 부품 장치에서는, 솔더볼 등에 의하여 하측 배선 기판과 상측 배선 기판이 접속되며, 그들 사이의 스페이스에 전자 부품이 수용된다.
스마트폰 등의 휴대 기기의 고성능화에 수반하여, 휴대 기기에 조립되는 전자 부품 장치는 박형화, 소형화가 더 요구되고 있다.
전자 부품 장치의 박형화, 소형화를 도모하기 위하여, 단순히 얇은 기판을 채용하는 방법에서는, 제조 과정에서 발생하는 열응력에 의하여 기판에 휘어짐이 발생하기 때문에, 전자 부품 장치를 신뢰성 좋게 제조하는 것이 곤란해진다.
또한, 최종적으로 얻어지는 전자 부품 장치에 휘어짐이 발생하기 때문에, 전자 부품 장치를 실장(實裝) 기판에 신뢰성 좋게 탑재하는 것이 곤란해짐과 함께, 전자 부품 장치 위에 다른 반도체 패키지를 탑재하는 것도 곤란해진다.
본 발명의 일 실시형태는 박형화 및 소형화를 도모할 수 있으며, 또한 박형화해도 휘어짐의 발생이 방지되는 전자 부품 장치 및 그 제조 방법을 제공한다.
일 실시형태에서, 전자 부품 장치는 코어 보유 배선 기판, 전자 부품, 보강층, 접속 단자, 및 밀봉 수지를 포함한다. 코어 보유 배선 기판은 코어층을 포함한다. 코어 보유 배선 기판 위에는 전자 부품이 탑재된다. 코어 보유 배선 기판 및 전자 부품 위에는 코어리스 배선 기판이 배치된다. 전자 부품에 대응하는 영역의 코어리스 배선 기판에는 보강층이 구비된다. 접속 단자는 코어 보유 배선 기판과 코어리스 배선 기판을 접속시킨다. 코어 보유 배선 기판과 코어리스 배선 기판 사이에는 밀봉 수지가 충전된다.
코어층을 갖는 코어 보유 배선 기판을 준비하는 공정;
상기 코어 보유 배선 기판 위에 전자 부품을 탑재하는 공정;
지지체 위에, 상기 전자 부품에 대응하는 영역에 보강층을 포함하는 코어리스 배선 기판을 형성해서, 배선 부재를 얻는 공정;
상기 코어리스 배선 기판 위에, 상기 코어 보유 배선 기판과 상기 배선 부재 사이에서 상기 전자 부품을 수용하도록, 접속 단자를 개재해서 상기 지지체를 상측으로 하여 상기 배선 부재를 배치하는 공정;
상기 코어 보유 배선 기판과 상기 상측 배선 부재 사이에 밀봉 수지를 충전하는 공정; 및
상기 상측 배선 부재로부터 상기 지지체를 제거하는 공정을 포함하는 전자 부품 장치의 제조 방법.
이하의 개시에 따르면, 전자 부품 장치는, 전자 부품이 탑재된 하측 배선 기판 위에 접속 단자를 개재해서 상측 배선 기판이 적층된 구조를 갖는다.
전자 부품이 상면에 탑재된 하측 배선 기판에서는, 전자 부품과 하측 배선 기판의 열팽창 계수의 차이에 의거해서 발생하는 열응력에 의하여 볼록 형상의 휘어짐이 발생하기 쉽다.
일 실시형태에서는, 하측 배선 기판이 코어층을 갖는 코어 보유 기판(cored substrate)이다. 상측 배선 기판은 코어리스 기판이다. 상측 배선 기판에 보강층을 형성하는 것에 의해 하측 배선 기판의 휘어짐을 교정할 수 있다.
다른 실시형태에 따르면, 하측 배선 기판 및 상측 배선 기판 중의 적어도 한쪽을 코어리스 기판으로서 형성하고, 코어리스 기판에 보강층이 구비되어 있을 수 있다.
도 1a는 휘어짐 분석의 시뮬레이션에 사용한 전자 부품 장치의 구조를 나타내는 단면도.
도 1b는 휘어짐 분석의 시뮬레이션에 사용한 전자 부품 장치의 구조를 나타내는 평면도.
도 1c는 휘어짐 분석의 시뮬레이션에 사용한 전자 부품 장치의 구조의 각 부분들에 두께를 나타내는 표.
도 2a는 시뮬레이션에 의한 도 1의 전자 부품 장치의 휘어짐 분석 결과를 나타내는 표.
도 2b는 시뮬레이션에 의한 도 1의 전자 부품 장치의 휘어짐 분석 결과를 나타내는 그래프.
도 2c 및 도 2d는 전자 부품 장치의 휘어짐 양의 규정을 나타낸 도면.
도 3a 및 도 3b는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 1).
도 4a 및 도 4b는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 2).
도 5a 및 도 5b는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 3).
도 6a 및 도 6b는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 4).
도 7a∼도 7d는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 5).
도 8a 및 도 8b는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 6).
도 9a∼도 9e는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 7).
도 10a는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 8).
도 10b는 도 10a의 XB 부분에 대한 확대도.
도 11은 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 9).
도 12는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 10).
도 13은 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 11).
도 14는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 12).
도 15는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 13).
도 16은 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 14).
도 17은 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 15).
도 18은 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 16).
도 19는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 17).
도 20은 제 1 실시형태의 전자 부품 장치를 나타내는 단면도.
도 21은 제 1 실시형태의 전자 부품 장치의 보강층의 변형예를 나타내는 부분 평면도.
도 22는 도 20의 전자 부품 장치 위에 다른 반도체 패키지를 적층한 모양을 나타내는 단면도.
도 23은 제 1 실시형태의 제 1 변형예의 전자 부품 장치를 나타내는 단면도.
도 24는 제 1 실시형태의 제 2 변형예의 전자 부품 장치를 나타내는 단면도.
도 25는 제 1 실시형태의 제 3 변형예의 전자 부품 장치를 나타내는 단면도.
도 26은 제 1 실시형태의 전자 부품 장치의 다른 제조 방법을 나타내는 단면도(그 1).
도 27은 제 1 실시형태의 전자 부품 장치의 다른 제조 방법을 나타내는 단면도(그 2).
도 28은 제 1 실시형태의 전자 부품 장치의 다른 제조 방법을 나타내는 단면도(그 3).
도 29는 제 1 실시형태의 전자 부품 장치의 다른 제조 방법으로 얻어지는 전자 부품 장치를 나타내는 단면도.
도 30은 제 2 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 1).
도 31은 제 2 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 2).
도 32는 제 2 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 3).
도 33은 제 2 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 4).
도 34는 제 2 실시형태의 전자 부품 장치를 나타내는 단면도.
도 35는 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 1).
도 36은 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 2).
도 37은 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 3).
도 38은 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 4).
도 39는 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 단면도(그 5).
도 40은 제 3 실시형태의 전자 부품 장치를 나타내는 단면도.
이하, 실시형태에 대하여 첨부한 도면을 참조해서 설명한다.
실시형태를 설명하기 전에, 본 발명자가 행한 시뮬레이션에 의한 전자 부품 장치의 휘어짐 분석 결과에 대하여 설명한다.
우선, 시뮬레이션에서 상정한 전자 부품 장치의 구조에 대하여 설명한다. 도 1a에 나타내는 바와 같이, 전자 부품 장치(9)의 하측 배선 기판(100)에서는 두께 방향의 중앙부에 유리 에폭시 수지 등으로 이루어지는 코어층(110)이 형성되어 있다.
코어층(110)의 양면에는 빌드업 배선층(도시하지 않음)이 각각 형성되어 있다. 양면측의 빌드업 배선층은 코어층(110)의 두께 방향으로 관통하는 관통 도체(도시하지 않음)를 통하여 상호 접속되어 있다. 그리고, 하측 배선 기판(100)은, 그 양면측에 빌드업 배선층의 가장 바깥의 패드(P1, P2)를 각각 구비하고 있다.
또한, 하측 배선 기판(100)의 하면에, 패드(P2) 상에 개구부(120a)가 설치된 솔더 레지스트층(120)이 형성되어 있다. 또한, 하측 배선 기판(100)의 하면측의 패드(P2)에 외부 접속 단자(T)가 설치되어 있다.
하측 배선 기판(100)의 상면측의 중앙부에 배치된 패드(P1)에 반도체칩(200)의 범프 전극(220)이 플립칩 접속되어 있다. 반도체칩(200)의 하측에는 언더필 수지(240)가 충전되어 있다.
또한, 하측 배선 기판(100) 위에는 반도체칩(200)을 수용하도록 상측 배선 기판(300)이 배치되어 있다. 상측 배선 기판(300)에서는 절연층(320)의 상면의 주연측(周緣側)에 패드(P3)가 형성되어 있다. 패드(P3)는 그 측면 및 하면이 절연층(320)에 매몰되며 상면이 노출된 상태로 형성되어 있다.
또한, 절연층(320)의 하면에는 배선층(400)이 형성되어 있다. 절연층(320)에는 패드(P3)에 도달하는 비어홀(VH)이 형성되어 있다. 패드(P3)는 비어홀(VH) 내의 비어 도체를 통하여 배선층(400)에 접속되어 있다.
비어홀(VH)은 상부로부터 하부로 됨에 따라서 직경이 커지는 뒤집힌 테이퍼 형상으로 형성되어 있다.
그리고, 상측 배선 기판(300)의 배선층(400)의 접속부에 금속 기둥(420)이 형성되어 있으며, 금속 기둥(420)의 하부가 솔더(440)를 통하여 하측 배선 기판(100)의 접속 패드(P1)에 접속되어 있다.
또한, 절연층(320)의 상면의 중앙부에 제 1 보강층(R1)이 형성되어 있다. 제 1 보강층(R1)은 그 주위에 배치된 패드(P3)와 동일층으로 형성되며, 측면 및 하면이 절연층(320)에 매몰되어 형성된다.
또한, 제 1 보강층(R1)에 대응하는 영역의 절연층(320)의 하면에 제 2 보강층(R2)이 형성되어 있다. 제 2 보강층(R2)은 배선층(400)과 동일층으로 형성되며, 측면 및 하면이 층간 절연층(320)으로부터 노출되어 있다.
또한, 하측 배선 기판(100)과 상측 배선 기판(300) 사이에 밀봉 수지(500)가 충전되어 있으며, 이에 따라 반도체칩(200)은 밀봉 수지(500)로 밀봉될 수 있다. 제 1 보강층(R1) 및 제 2 보강층(R2)은 반도체칩(200)에 대응하는 영역에 배치된다.
도 1a의 전자 부품 장치(9)를 평면 보기 하면, 도 1b의 축소 평면도에 나타내는 바와 같이, 상측 배선 기판(300)의 절연층(320)의 상면의 중앙부에 제 1 보강층(R1)이 배치되며, 그 주위의 영역에 복수의 접속 패드(P3)가 나열하여 배치되어 있다.
이상과 같이, 하측 배선 기판(100)이 코어층(110)을 갖는 코어 보유 기판으로서 형성되며, 상측 배선 기판(300)이 코어층을 갖지 않는 코어리스 기판으로서 형성된다.
다음으로, 시뮬레이션에서 사용하는 전자 부품 장치(9)의 각 요소의 치수에 대하여 설명한다. 도 1c는 전자 부품 장치(9)의 각 요소의 두께 T1∼T7을 나타내는 표이다.
그리고, 반도체칩(200)의 면적을 10㎜×10㎜로 하며, 제 1, 제 2 보강층(R1, R2)의 면적을 10㎜×10㎜로 하고, 전자 부품 장치(9)의 전체 면적을 15㎜×15㎜로 했다.
도 2a에 나타내는 바와 같이, 도 1a 내지 도 1c의 전자 부품 장치(9)에 있어서, 제 1, 제 2 보강층(R1, R2)을 모두 형성하지 않은 조건을 LEG1로 했다.
또한, 제 1 보강층(R1)을 형성하지 않고, 하면측에 제 2 보강층(R2)만을 형성한 조건을 LEG2로 했다.
또한, 제 2 보강층(R2)을 형성하지 않고, 상면측에 제 1 보강층(R1)만을 형성한 조건을 LEG3으로 했다.
또한, 제 1, 제 2 보강층(R1, R2)을 모두 형성한 조건을 LEG4로 했다.
이상과 같은 전자 부품 장치(9)의 구조를 상정해서 시뮬레이션용의 모델을 작성했다.
도 2d에 나타낸 바와 같이, 본 명세서에서, 전자 부품 장치의 휘어짐 양은 전자 부품 장치의 동일 면에 있어서의 가장 위 포인트와 가장 아래 포인트 사이의 거리 △로 규정된다. 도 2c에 나타낸 바와 같이, 전자 부품 장치의 상면과 하면이 완전히 평탄한 이상적 상태에 있는 경우에는, 전자 부품 장치의 휘어짐 양이 0이 된다.
도 2a 및 도 2b의 표 및 그래프에 나타내는 바와 같이, 조건 LEG1에서는 제 1, 제 2 보강층(R1, R2)이 모두 존재하지 않는 때문에, 실온 및 260℃의 분위기에서 전자 부품 장치(9)가 볼록 형상으로 휘어졌다. 조건 LEG1에서, 실온 및 260℃ 분위기에서의 전자 부품 장치(9)의 휘어짐 양들은, △LEG1 _RT 및 △LEG1 _ 260이었다. 여기서, 실온 및 260℃ 분위기에서의 전자 부품 장치(9)의 상대적 휘어짐 양들은, △RT/△LEG1_RT 및 △260/△LEG1 _260으로 규정된다. 조건 LEG1에서는, 조건 LEG1 하의 실온 및 260℃ 분위기에서의 전자 부품 장치(9)의 상대적 휘어짐 양들이, 100%(=△LEG1 _RT/△LEG1_RT) 및 100%(=△LEG1_260/△LEG1_260)로 규정된다.
상측 배선 기판(300)의 절연층(320)의 하면측에 제 2 보강층(R2)만을 형성한 조건 LEG2에서는, 상대적 휘어짐량이 실온에서 94%(=△LEG2 _RT/△LEG1 _RT), 260℃의 분위기에서 77%(=△LEG2 _260/△LEG1 _ 260)이었으며, 충분한 휘어짐의 교정 효과는 얻어지지 않는다.
또한, 상측 배선 기판(300)의 절연층(320)의 상면측에 제 1 보강층(R1)만을 형성한 조건 LEG3에서는, 상대 휘어짐량이 실온에서 46%(=△LEG3 _RT/△LEG1 _RT), 260℃의 분위기에서 54%(=△LEG3 _260/△LEG1 _ 260)로 개선되었으며, 충분한 휘어짐 교정 효과가 있다.
또한, 제 1, 제 2 보강층(R1, R2)을 모두 형성한 조건 LEG4에서는, 상대 휘어짐량이 실온에서 46%(=△LEG4 _RT/△LEG1 _RT), 260℃의 분위기에서 42%(=△LEG4 _260/△LEG1_260)이었으며, 조건 LEG3과 마찬가지인 휘어짐 교정 효과가 있다.
이상의 시뮬레이션들에서, 상측 배선 기판(300)의 절연층(320)의 하면측에 제 2 보강층(R2)을 형성하는 것보다도, 절연층(320)의 상면측에 제 1 보강층(R1)을 형성하는 편이 휘어짐 교정 효과가 높은 것을 알 수 있다.
이와 같이, 본원 발명자는, 반도체칩이 탑재된 코어 보유 기판 위에 코어리스 기판이 적층된 전자 부품 장치에서는, 반도체칩으로부터 어느 정도 떨어진 코어리스 기판의 절연층의 상면측에 보강층을 형성하는 것에 의해 휘어짐이 보다 충분히 교정되는 것을 알아냈다.
이것은, 반도체칩이 탑재된 코어 보유 기판이 볼록 형상으로 휘어지려고 하는 응력에 코어리스 기판의 보강층이 저항할 수 있기 때문이다.
또한, 도 1a의 전자 부품 장치(9)에 있어서 코어 보유 기판과 코어리스 기판이 상하로 바뀐 형태, 또는 상하의 기판이 모두 코어리스 기판인 형태에 있어서도, 코어리스 기판의 절연층의 외면측에 보강층을 형성하는 것에 의해 마찬가지로 휘어짐의 발생이 방지될 수 있다.
(제 1 실시형태)
도 3a∼도 19는 제 1 실시형태의 전자 부품 장치의 제조 방법을 나타내는 도면, 도 20은 제 1 실시형태의 전자 부품 장치를 나타내는 도면이다. 본 실시형태에서는 전자 부품 장치의 제조 방법을 설명하면서 전자 부품 장치의 구조에 대하여 설명한다.
전자 부품 장치에서는, 전자 부품이 탑재된 하측 배선 기판 위에 접속 단자를 개재해서 상측 배선 기판이 적층된 구조를 갖는다. 제 1 실시형태에서는, 하측 배선 기판으로서 코어층을 갖는 코어 보유 배선 기판을 사용하고, 상측 배선 기판으로서 코어층을 갖지 않는 코어리스 기판을 사용한다.
첫째로, 제 1 실시형태의 전자 부품 장치의 상측 배선 기판으로서 사용되는 상측 코어리스 배선 기판의 제조 방법에 대하여 설명한다.
도 3a에 나타내는 바와 같이, 우선, 구리박 등으로 이루어지는 지지체(10)를 준비한다. 다음으로, 도 3b에 나타내는 바와 같이, 포토리소그래피에 의하여 지지체(10) 위에 도금 레지스트층(11)을 패터닝한다.
도금 레지스트층(11)에서는, 중앙부에 일괄적으로 사각 형상의 제 1 개구부(11a)가 배치되며, 제 1 개구부(11a)의 주위의 영역에 복수의 제 2 개구부(11b)가 배치된다(서로 분리되어 있을 수 있음).
계속해서, 도 4a에 나타내는 바와 같이, 지지체(10)를 급전 경로로 이용하는 전해 도금에 의해, 도금 레지스트층(11)의 제 1 개구부(11a) 및 제 2 개구부(11b) 내의 지지체(10) 위에 금속 도금층을 형성한다.
도금 레지스트층(11)의 제 1 개구부(11a)에 형성된 금속 도금층이 보강층(R)으로서 형성되고, 제 2 개구부(11b)에 형성된 금속 도금층이 패드(P)로서 형성된다. 보강층(R) 및 패드(P)의 두께는 일례로서는 10㎛∼20㎛로 설정된다. 그 후에, 도 4b에 나타내는 바와 같이, 도금 레지스트층(11)이 제거된다.
후술하는 바와 같이, 지지체(10) 위에 다층 배선층을 형성한 후에, 소정의 단계에서 지지체(10)가 다층 배선층으로부터 웨트 에칭에 의해 제거된다.
이 때문에, 지지체(10)가 구리로 형성되는 경우는, 보강층(R) 및 패드(P)의 가장 아래 층이 구리의 웨트 에천트에 내성을 갖는 금(Au)층 또는 Ni(니켈)층으로 형성된다.
보강층(R) 및 패드(P)의 각각의 바람직한 예로서는, 아래에서부터 차례로, 금(Au)층/팔라듐(Pd)층/니켈(Ni)층/구리(Cu)층, 금(Au)층/니켈(Ni)층/구리(Cu)층, 또는 니켈(Ni)층/구리(Cu)층의 적층막으로 형성된다.
상기한 적층막으로 패드(P)를 형성하는 경우는, 지지체(10)를 제거하면 패드(P)의 외면과 그 주위의 절연층의 외면이 동일 평면으로 된다.
패드(P)를 주위의 절연층의 표면으로부터 내부로 리세스(recess)시키는 경우는, 가장 아래의 금층 또는 니켈층의 아래에 그 리세스 깊이에 상당하는 두께의 구리층을 추가로 형성한다. 이것에 의해, 지지체(10)(구리)를 제거할 때에 가장 아래의 구리층도 동시에 제거되어, 패드(P)가 주위의 절연층의 표면으로부터 내부로 리세스된 구조가 얻어진다.
또한, 코어리스 기판의 패드(P)의 형성예로서, 구리로 이루어지는 지지체(10) 위에 구리층/니켈층/구리층의 적층막을 형성하고, 지지체(10) 및 구리층을 제거한 후에 니켈층을 더 제거해서, 구리로 이루어지는 패드(P)를 주위의 절연층의 표면으로부터 내부로 리세스 해도 된다.
계속해서, 도 5a에 나타내는 바와 같이, 지지체(10), 보강층(R) 및 패드(P) 위에 미경화(未硬化)의 수지 필름을 첩부(貼付)하고, 가열 처리하여 경화시키는 것에 의해 절연층(20)을 형성한다. 절연층(20)의 두께는 예를 들면 20㎛∼35㎛ 정도이다. 수지 필름으로서는, 예를 들면 비감광성의 열경화성 절연 수지가 사용된다. 그와 같은 절연 수지로서는, 예를 들면 에폭시 수지 또는 폴리이미드 수지 등이 있다.
그 후에, 도 5b에 나타내는 바와 같이, 절연층(20)을 레이저로 가공하는 것에 의해 패드(P)에 도달하는 비어홀(VH)을 형성한다. 또한, 과망간산법 등에 의하여 비어홀(VH) 내를 디스미어 처리(desmear treatment)하는 것에 의해 수지 스미어를 제거하여 클리닝한다.
다음으로, 도 6a에 나타내는 바와 같이, 절연층(20) 위에 비어홀(VH) 내의 비어 도체를 통하여 패드(P)에 접속되는 배선층(30)을 형성한다. 배선층(30)은 세미 애디티브법에 의하여 형성된다.
도 7a∼도 7d를 참조해서 상세하게 설명한다. 도 7a∼도 7d에서는 도 6a의 패드(P)의 영역이 부분적으로 나타나 있다.
상세하게 설명하면, 도 7a에 나타내는 바와 같이, 절연층(20) 위 및 비어홀(VH)의 내면에 무전해 도금 또는 스퍼터법에 의해 구리 등으로 이루어지는 시드층(30a)을 형성한다.
다음으로, 도 7b에 나타내는 바와 같이, 배선층(30)이 배치되는 영역에 개구부(13a)가 설치된 레지스트층(13)을 형성한다.
계속해서, 도 7c에 나타내는 바와 같이, 시드층(30a)을 급전 경로로 이용하는 전해 도금에 의해, 도금 레지스트층(13)의 개구부(13a)에 구리 등으로 이루어지는 금속 도금층(30b)을 형성한다. 그 후에, 도 7d에 나타내는 바와 같이, 도금 레지스트층(13)을 제거한 후에, 금속 도금층(30b)을 마스크로 하여 시드층(30a)을 웨트 에칭에 의해 제거한다. 이것에 의해, 시드층(30a) 및 금속 도금층(30b)으로부터 배선층(30)이 형성된다. 배선층(30)의 두께는 예를 들면 10㎛∼20㎛ 정도로 설정된다. 또한, 배선층(30)의 L/S(라인(폭) 및 스페이스(간격))는 15㎛/15㎛ 정도이거나, 그것보다도 미세하게 형성할 수 있다.
계속해서, 도 6b로 되돌아와서 설명하면, 절연층(20) 및 배선층(30) 위에, 배선층(30)의 접속부 위에 개구부(24a)가 설치된 솔더 레지스트층(24)을 형성한다. 솔더 레지스트층(24)의 두께는 예를 들면 20㎛∼40㎛ 정도로 설정된다. 솔더 레지스트층(24)으로서 페놀 수지 또는 폴리이미드 수지 등으로 이루어지는 감광성의 절연 수지가 사용된다.
다음으로, 도 8a에 나타내는 바와 같이, 솔더 레지스트층(24)의 개구부(24a) 내의 배선층(30) 위에 금속 기둥(34)을 형성한다. 금속 기둥(34)은 기둥부(34a)와 그 위의 솔더층(34b)으로 형성된다. 금속 기둥(34)은 접속 단자의 일례이다.
도 9a∼도 9e를 참조해서 상세하게 설명한다. 도 9a∼도 9e에서는 도 8a의 솔더 레지스트층(24)의 개구부(24a)의 영역이 부분적으로 나타나 있다.
도 9a에 나타내는 바와 같이, 우선, 솔더 레지스트층(24)의 위 및 그 개구부(24a)의 내면에, 무전해 도금 또는 스퍼터법에 의해 구리 등으로 이루어지는 시드층(34x)을 형성한다.
다음으로, 도 9b에 나타내는 바와 같이, 솔더 레지스트층(24)의 개구부(24a) 위의 시드층(34x) 위에 개구부(15a)가 설치된 도금 레지스트층(15)을 포토리소그래피에 의하여 형성한다.
또한, 도 9c에 나타내는 바와 같이, 시드층(34x)을 급전 경로로 이용하는 전해 도금에 의해 구리 등으로 이루어지는 금속 도금층(34y)을 형성한다. 그 후에, 마찬가지인 전해 도금에 의해 금속 도금층(34y) 위에 솔더층(34b)을 형성한다. 솔더층(34b)으로서는, 예를 들면 주석(Sn)/은(Ag)계 솔더가 사용된다.
계속해서, 도 9d에 나타내는 바와 같이, 도금 레지스트층(15)이 제거된다. 또한, 도 9e에 나타내는 바와 같이, 금속 도금층(34y)을 마스크로 하여 시드층(34x)을 웨트 에칭에 의해 제거한다. 시드층(34x) 및 금속 도금층(34y)에 의해 금속 기둥(34)의 기둥부(34a)가 형성된다.
이상의 방식에 의해, 도 8a에 나타낸 금속 기둥(34)이 형성된다. 도 8a에서는 도 9e의 시드층(34x)이 생략되어 그려져 있다.
본 실시형태에서는, 금속 기둥(34)을 도금 레지스트층(15)의 개구부(15a)에 전해 도금으로 형성하기 때문에, 솔더볼 등을 사용하는 경우에 비하여 금속 기둥(34)을 좁은 피치로 배열할 수 있다.
예를 들면, 금속 기둥(34)의 직경은 60㎛∼100㎛ 정도이며, 금속 기둥(34)의 높이는 80㎛∼160㎛ 정도이고, 금속 기둥(34)의 배치 피치는 100㎛ 정도이다.
또, 상하의 배선 기판을 접속하는 접속 단자의 피치를 좁게 하는 것이 요구되지 않는 경우는, 접속 단자로서 솔더볼, 또는 구리 코어 등의 도체 코어를 갖는 코어 보유 솔더볼을 사용해도 된다.
또한, 도 8b에 나타내는 바와 같이, 가열 처리하여 금속 기둥(34)의 선단의 솔더층(34b)을 리플로(reflow)시키는 것에 의해 솔더층(34b)의 상면측을 반구 형상으로 둥글게 한다.
이상의 방식에 의해, 지지체(10) 위에 금속 기둥(34)을 포함하는 상측 코어리스 배선 기판(2)이 형성된 상측 배선 부재(UW)가 얻어진다.
또, 금속 기둥(34)을 전해 도금에 의하여 형성하는 방법을 예시했지만, 금속 와이어 등을 절단하여 얻어지는 금속 기둥 부품을 조정 기구로 정렬시켜서 각 패드(P)에 솔더 등으로 접합해도 된다.
본 실시형태에서는, 전술한 바와 같이, 박막의 상측 코어리스 배선 기판(2)을 제조하는 공정은, 지지체(10) 위에서 행해지기 때문에 상측 코어리스 배선 기판(2)에 휘어짐이 발생할 우려가 없다.
다음으로, 본 실시형태의 전자 부품 장치의 하측 배선 기판으로서 사용되는 하측 코어 보유 배선 기판의 제조 방법에 대하여 설명한다.
첫째로, 도 10a의 구조체를 얻기까지의 제조 방법을 설명한다. 우선, 코어층(40)을 준비한다. 코어층(40)은 직포 또는 부직포 등의 섬유 보강재에 수지를 함침시켜서 얻어지는 유리 에폭시 수지나 비스말레이미드트리아진 수지 등의 섬유 보강재 함유 수지로 형성된다. 코어층(40)이 구비하는 섬유 보강재로서는 유리 섬유 외에 아라미드 섬유 또는 카본 섬유 등이 있다.
코어층(40)의 두께는 예를 들면 80㎛∼200㎛이며, 전술한 도 8b의 상측 코어리스 배선 기판(2)의 1층의 절연층(20)의 두께(예를 들면 30㎛)보다도 두껍게 설정된다. 이와 같이, 코어층(40)의 두께는 강성을 확보하기 위하여 상측 코어리스 배선 기판(2)의 1층의 절연층(20)의 두께의 2배 이상으로 설정되는 것이 바람직하다.
코어층(40)은 전체에 걸쳐서 섬유 보강재 함유 수지로 형성되며, 어느 정도의 강성을 확보하기 위해 두께가 80㎛ 이상으로 설정된다.
또, 전술한 도 8b의 상측 코어리스 배선 기판(2)의 절연층(20) 내에 박막의 섬유 보강재 함유 수지층을 형성하여 강도를 보강하는 경우가 있지만, 이것은 보조층이며 코어층은 아니다.
다음으로, 코어층(40)에 두께 방향으로 관통하는 스루홀(TH)을 드릴링 등으로 형성한다. 또한, 코어층(40)의 양면에, 스루홀(TH) 내에 형성된 관통 도체(TC)를 통하여 상호 접속되는 제 1 배선층(51)을 각각 형성한다.
관통 도체(TC) 및 제 1 배선층(51)은 포토리소그래피 및 도금 기술에 의하여 형성된다. 관통 도체(TC) 및 제 1 배선층(51)은 구리 등으로 형성된다. 또한, 배선층(51)의 두께는 예를 들면 10㎛∼20㎛ 정도로 설정된다.
코어층(40)에 형성되는 관통 도체(TC)는 스루홀(TH) 내에 구리 도금층 등을 충전하여 형성해도 된다. 이 경우는, 코어층(40)의 양면측으로부터 레이저 가공을 행하여, 코어층(40)의 두께의 중앙 부분의 직경이 코어층(40)의 표리의 개구단의 직경보다도 작은 스루홀(TH)을 형성한다. 그리고, 그 스루홀(TH) 내에 전해 도금에 의해서 구리층을 충전하여 관통 도체(TC)를 형성한다.
혹은, 관통 도체(TC)는 스루홀(TH)의 측벽에 형성된 스루홀 도금층이어도 되며, 그 경우는 스루홀(TH)의 나머지의 구멍에 수지가 충전된다.
코어층(40)에 형성되는 스루홀(TH)은 수직 방향으로 스트레이트로 형성된다. 한편, 전술한 도 8b의 상측 코어리스 배선 기판(2)의 절연층(20)에 형성되는 비어홀(VH)은 테이퍼 형상으로 형성되는 점에서도 코어층(40)과 다르다.
이러한 방식으로, 코어층(40)은, 두께가 80㎛ 이상인 섬유 보강재 함유 수지층으로 형성되며, 스트레이트 형상의 스루홀(TH)을 구비하는 점에서 코어리스 기판의 박막의 절연층과 차별화된다.
다음으로, 코어층(40)의 양면측에 제 1 배선층(51)의 접속부 위에 제 1 비어홀(VH1)이 배치된 제 1 절연층(61)을 각각 형성한다. 제 1 절연층(61)의 두께는 예를 들면 20㎛∼35㎛ 정도로 설정된다.
제 1 절연층(61)은 미경화의 수지 필름을 첩부하고 가열 처리하여 경화시키는 것에 의해 형성된다. 수지 필름으로서는, 예를 들면 비감광성의 열경화성 절연 수지가 사용된다. 그와 같은 절연 수지로서는, 예를 들면 에폭시 수지 또는 폴리이미드 수지 등이 있다. 또한, 제 1 비어홀(VH)은 제 1 절연층(61)을 레이저 가공하는 것에 의하여 형성된다.
계속해서, 코어층(40)의 상면측의 제 1 절연층(61) 위에, 제 1 비어홀(VH1) 내의 비어 도체(VC)를 통하여 제 1 배선층(51)에 접속되는 금속층(23a)을 블랭킷(blanket) 형상으로 전면(全面)에 형성한다.
더 상세하게는, 우선, 제 1 절연층(61) 위 및 제 1 비어홀(VH1)의 내면에 무전해 도금 또는 스퍼터법에 의해 구리 등으로 이루어지는 시드층을 형성한다. 그 후에, 시드층을 급전 경로로 이용하는 전해 도금에 의해 구리 도금층 등을 형성하여 금속층(23a)을 얻는다. 금속층(23a)의 두께는 예를 들면 10㎛∼20㎛ 정도로 설정된다.
또한 동시에, 코어층(40)의 하면측의 제 1 절연층(61) 위에 제 1 비어홀(VH1) 내의 비어 도체를 통하여 제 1 배선층(51)에 접속되는 제 2 배선층(52)을 형성한다. 제 2 배선층(52)은 전술한 도 7a∼도 7d와 마찬가지인 세미 애디티브법에 의하여 형성된다. 예를 들면, 제 2 배선층(52)의 두께는 10㎛-20㎛ 정도로 설정되며, 제 2 배선층(52)의 L/S(라인(폭) 및 스페이스(간격))는 16㎛/16㎛ 정도로 설정된다.
계속해서, 코어층(40)의 하면측의 제 1 절연층(61) 위에, 제 2 배선층(52)의 접속부 위에 개구부(42a)가 설치된 솔더 레지스트층(42)을 형성한다. 솔더 레지스트층(42)의 두께는 예를 들면 20㎛∼40㎛ 정도로 설정된다.
솔더 레지스트층(42)으로서 에폭시 아크릴레이트 수지, 페놀 수지 또는 폴리이미드 수지 등으로 이루어지는 감광성의 절연 수지가 사용된다.
도 10b는 도 10a의 XB 부분의 확대도이다. 전술한 바와 같이, 코어층(40)의 상면 위의 배선층(51)의 두께(△51)는 10㎛ 내지 20㎛ 정도이다. 즉, 배선층(51)은 코어층(40) 상의 단차부들(step portions)의 역할을 한다. 배선층(51) 형성에 후속하는 공정에서, 이 단차부들은 도 10에 나타낸 바와 같이 어느 정도 제 1 절연층(61) 및 금속층(23a)으로 전이된다. 구체적으로, 단차부들(61a)은 절연층(61) 위에 형성된다(이것을 "글로벌 단차부들(61a)"이라 부름). 글로벌 단차부들(61)의 두께(△61a)는 5㎛ 정도이다.
다음으로, 도 11에 나타내는 바와 같이, CMP(Chemical Mechanical Polishing)에 의하여, 상면측의 금속층(23a)을 제 1 절연층(61)이 노출될 때까지 연마하고, 제 1 절연층(61)의 표면을 더 연마하여 평탄화한다.
이것에 의해, 단차(제 1 배선층)(51)의 전이의 영향으로 생긴 제 1 절연층(61)의 글로벌 단차가 해소되어, 제 1 절연층(61)의 상면은 평탄면으로서 형성된다.
그리고, 제 1 절연층(61)의 제 1 비어홀(VH1) 내에 비어 도체(VC)가 비어 전극으로서 남는다. 이것에 의해, 비어 도체(VC)의 상면과 제 1 절연층(61)의 상면이 동일면으로 되어 평탄화된다.
이러한 방식으로, 코어층(40)의 상면측에 형성되는 금속층(23a)은 하지(下地)(절연층(61) 및 비어 도체(VC))의 평탄화를 위하여 형성되며 연마에 의하여 제거된다. 평탄화된 제 1 절연층(61)의 상면의 표면 거칠기는, 제 1 비어홀(VH1)의 내면의 표면 거칠기보다 작아진다. 평탄화 전의 제 1 절연층(61)의 상면의 표면 거칠기(Ra)는 300㎚∼400㎚이며, 평탄화 후의 제 1 절연층(61)의 상면의 표면 거칠기(Ra)는 15㎚∼40㎚이다.
계속해서, 도 12에 나타내는 바와 같이, 코어층(40)의 상면측의 제 1 절연층(61) 위에 비어 도체(VC)에 접속되는 제 2 배선층(52)을 형성한다. 제 2 배선층(52)은 전술한 도 7a∼도 7d와 유사한 세미 애디티브법으로 형성된다.
구체적으로는, 우선, 제 1 절연층(61) 및 비어 도체(VC) 위에, 스퍼터법에 의해 아래에서부터 차례로 티타늄층 및 구리층을 형성하여 시드층으로 한다. 계속해서, 제 2 배선층(52)이 배치되는 부분에 개구부가 설치된 도금 레지스트층을 시드층 위에 형성한다.
다음으로, 시드층을 급전 경로로 이용하는 전해 도금에 의해, 도금 레지스트층의 개구부에 구리 등의 금속 도금층을 형성한다. 또한, 도금 레지스트층을 제거한 후에, 금속 도금층을 마스크로 하여 시드층을 제거하는 것에 의해 제 2 배선층(52)이 얻어진다. 제 2 배선층(52)의 두께는 예를 들면 1㎛∼3㎛로 설정된다.
제 1 절연층(61)의 상면은 평탄화되어 있기 때문에, 미세 패턴을 형성할 때에 포토리소그래피의 초점 심도가 저하한다고 해도, 기판 내에서 정밀하고 미세한 도금 레지스트를 패터닝할 수 있다.
이것에 의해, L/S(라인(폭) 및 스페이스(간격))이 예를 들면 2㎛/2㎛인 미세한 제 2 배선층(52)을 설계 스펙 내에서 수율 좋게 형성할 수 있다. 후술하는 제 3∼제 4 배선층 및 패드의 형성에 있어서도 마찬가지이다.
계속해서, 도 13에 나타내는 바와 같이, 도 12의 제 1 절연층(61) 및 제 2 배선층(52) 위에 감광성 수지(도시하지 않음)를 형성하고, 포토리소그래피에 의해서 노광·현상을 행한 후에 가열 처리하여 경화시킨다. 감광성 수지의 형성은 액상 수지를 도포해도 되고 박막의 수지 필름을 첩부해도 된다.
이것에 의해, 제 2 배선층(52)의 접속부 위에 제 2 비어홀(VH2)이 배치된 제 2 절연층(62)이 제 1 절연층(61) 상에 형성된다.
감광성 수지를 포토리소그래피에 의하여 패터닝하는 것에 의해, 미세한 제 2 비어홀(VH2)을 구비한 박막의 제 2 절연층(62)을 형성할 수 있다. 제 2 절연층(62)의 두께는 예를 들면 5㎛∼10㎛ 정도로 설정된다.
제 2 절연층(62)의 바람직한 일례로서는, 감광성을 갖는 페놀 수지 또는 폴리이미드 수지로 형성되는 영구 레지스트층이 사용된다. 이하의 다른 절연층을 형성할 때에도 마찬가지인 수지 재료 및 형성 방법이 채용된다.
계속해서, 전술한 코어층(40)의 상면측의 제 2 배선층(52)의 형성과 마찬가지인 세미 애디티브법에 의해, 제 2 비어홀(VH2) 내의 비어 도체를 통하여 코어층(40)의 상면측의 제 2 배선층(52)에 접속되는 제 3 배선층(53)을 제 2 절연층(62) 위에 형성한다.
다음으로, 제 2 절연층(62)과 마찬가지로, 제 3 배선층(53)의 접속부 위에 제 3 비어홀(VH3)이 배치된 제 3 절연층(63)을 제 2 절연층(62) 상에 형성한다.
또한, 마찬가지로, 제 3 절연층(63) 위에 제 3 비어홀(VH3) 내의 비어 도체를 통하여 제 3 배선층(53)에 접속되는 제 4 배선층(54)을 형성한다.
다음으로, 마찬가지로, 제 4 배선층(54)의 접속부 위에 제 4 비어홀(VH4)이 배치된 제 4 절연층(64)을 제 3 절연층(63) 위에 형성한다.
또한, 마찬가지로, 제 4 절연층(64) 위에 제 4 비어홀(VH4) 내의 비어 도체를 통하여 제 4 배선층(54)에 접속되는 패드(P)를 제 5 배선층으로서 형성한다. 패드(P)는 섬 형상으로 배치되어도 되고 인출 배선의 일단에 배치되어 있어도 된다.
제 2 절연층(62), 제 3 절연층(63) 및 제 4 절연층(64)의 각 두께는 제 1 절연층(61)의 두께보다도 얇게 설정된다. 또한, 코어층(40)의 상면측의 제 2 배선층(52), 제 3 배선층(53) 및 제 4 배선층(54)의 각각의 L/S(라인(폭) 및 스페이스(간격))는, 제 1 배선층(51) 및 코어층(40)의 하면측의 제 2 배선층(52)의 각각의 L/S(라인(폭) 및 스페이스(간격))보다도 좁게 설정되어 있다.
이상에 의해, 제 1 실시형태의 전자 부품 장치에서 사용되는 하측 코어 보유 배선 기판(1)이 얻어진다.
다음으로, 도 14에 나타내는 바와 같이, 전자 부품으로서 2개의 반도체칩(70)을 준비하고, 각 반도체칩(70)의 범프 전극(72)을 하측 코어 보유 배선 기판(1)의 중앙부의 패드(P)에 플립칩 접속하여 탑재한다. 그 후에, 각 반도체칩(70)과 하측 코어 보유 배선 기판(1) 사이의 간극에 언더필 수지(74)를 충전한다.
여기에서, 반도체칩(70)을 플립칩 접속할 때의 리플로 가열 시에, 반도체칩(70)과 하측 코어 보유 배선 기판(1)의 열팽창 계수의 차이에 의거하여 열응력이 발생하기 때문에, 하측 코어 보유 배선 기판(1)이 칩 탑재측으로 볼록 형상으로 휘어진 상태로 된다.
또, 도 14의 예에서는 전자 부품으로서 반도체칩(70)을 탑재하고 있지만, 커패시터, 저항 소자, 인덕터 소자 등의 각종 전자 부품을 탑재해도 된다.
다음으로, 상기한 도 14의 반도체칩(70)이 탑재된 하측 코어 보유 배선 기판(1) 위에, 전술한 도 8b의 상측 배선 부재(UW)를 적층하는 방법에 대하여 설명한다.
도 15에 나타내는 바와 같이, 도 14의 하측 코어 보유 배선 기판(1)의 주연측의 패드(P) 위에 상측 배선 부재(UW)의 금속 기둥(34)의 선단의 솔더층(34b)이 배치되도록, 하측 코어 보유 배선 기판(1) 위에 상측 배선 부재(UW)를 적층한다.
또한, 도 16에 나타내는 바와 같이, 가열 처리를 행하는 것에 의하여 금속 기둥(34)의 솔더층(34b)을 리플로시켜서, 하측 코어 보유 배선 기판(1)의 패드(P)와 상측 배선 부재(UW)의 금속 기둥(34)을 접합한다.
이것에 의해, 반도체칩(70)은, 금속 기둥(34)에 의하여 구축되는 하측 코어 보유 배선 기판(1)과 상측 배선 부재(UW) 사이의 스페이스에 수용된 상태로 된다.
또한, 도 17에 나타내는 바와 같이, 하측 코어 보유 배선 기판(1)과 상측 배선 부재(UW) 사이에 밀봉 수지(76)를 충전한다. 밀봉 수지(76)는 예를 들면 에폭시 수지로 형성되며 트랜스퍼 몰딩(transfer molding)에 의하여 충전된다. 이것에 의해, 반도체칩(70)이 밀봉 수지(76)에 의하여 밀봉된다. (ⅰ) 상측 코어리스 배선 기판(UW)의 하면(구체적으로는, 솔더 레지스트층(24)의 하면)과 (ⅱ) 각각의 반도체 칩(70) 사이의 거리는 30㎛ 이상이다. 이 거리가 30㎛ 미만이 되면, 하측 코어 보유 기판(1)(특히, 각 반도체 칩(70))과 상측 배선 부재(UW) 사이의 간극으로의 밀봉 수지(76) 충전 실패가 발생할 수도 있다. 보강층(R)과 각 반도체 칩(70) 사이의 거리는 60㎛ 이상이다.
이 시점에서, 하측 코어 보유 배선 기판(1)에 발생해 있는 볼록 형상의 휘어짐은, 상측 배선 부재(UW)의 지지체(10)에 의하여 교정된다.
그 후에, 도 18에 나타내는 바와 같이, 도 17의 상측 배선 부재(UW)로부터 지지체(10)를 웨트 에칭에 의하여 제거한다. 지지체(10)가 구리로 이루어지는 경우는, 알칼리계의 웨트 에칭액을 사용하는 것에 의해, 패드(P)의 가장 바깥의 금층 및/또는 니켈층, 및 절연층(20)에 대해서 선택적으로 지지체(10)를 에칭할 수 있다.
이러한 방식으로, 상측 배선 부재(UW)로부터 지지체(10)가 제거되어 상측 코어리스 배선 기판(2)이 남는다.
여기에서, 본 실시형태와 달리, 상측 코어리스 배선 기판(2)의 절연층(20)의 상면측에 보강층(R)이 형성되어 있지 않은 경우는, 지지체(10)가 제거된 상측 코어리스 배선 기판(2)은 강성이 약하기 때문에, 하측 코어 보유 배선 기판(1)이 잔류 응력에 의하여 볼록 형상의 휘어짐으로 되돌아가 버린다.
그러나, 본 실시형태에서는, 상측 코어리스 배선 기판(2)은 상면측에 보강층(R)을 구비하고 있기 때문에, 하측 코어 보유 배선 기판(1)이 볼록 형상으로 휘어지려고 하는 응력을 해소할 수 있다. 이것에 의해, 상측 배선 부재(UW)로부터 지지체(10)가 제거된 후여도, 보강층(R)의 작용에 의하여 하측 코어 보유 배선 기판(1)의 휘어짐이 교정된 채인 상태로 된다.
또, 전술한 바와 같이, 패드(P)의 금층 및/또는 니켈층의 외면측에 구리층을 형성해 둠으로써, 절연층(20)의 외면으로부터 내부로 리세스하여 배치되는 패드(P)를 형성할 수 있다.
다음으로, 도 19에 나타내는 바와 같이, 하측 코어 보유 배선 기판(1)의 하면측의 제 2 배선층(52)에 솔더볼을 탑재하여 외부 접속 단자(T)를 형성한다.
또한, 도 20에 나타내는 바와 같이, 하측 코어 보유 배선 기판(1) 및 상측 코어리스 배선 기판(2)이 복수의 제품 영역을 구비한 대형 기판인 경우는, 각 제품 영역이 얻어지도록 상측 코어리스 배선 기판(2)의 상면으로부터 하측 코어 보유 배선 기판(1)의 하면까지 절단된다.
이상에 의해, 제 1 실시형태의 전자 부품 장치(3)가 얻어진다.
도 20에 나타내는 바와 같이, 제 1 실시형태의 전자 부품 장치(3)는, 반도체칩(70)이 탑재된 하측 코어 보유 배선 기판(1)과, 반도체칩(70)을 수용하도록 하여 하측 코어 보유 배선 기판(1) 위에 금속 기둥(34)을 개재해서 적층된 상측 코어리스 배선 기판(2)을 구비하고 있다.
하측 코어 보유 배선 기판(1)은 두께 방향의 내부에 코어층(40)을 구비하고 있다. 코어층(40)의 양면측에 제 1 배선층(51)이 각각 형성되어 있다. 코어층(40)에는 관통 도체(TC)가 형성되어 있으며, 양면측의 제 1 배선층(51)은 관통 도체(TC)를 통하여 상호 접속되어 있다.
코어층(40)의 양면측에는 제 1 배선층(51)의 접속부 위에 제 1 비어홀(VH1)이 배치된 제 1 절연층(61)이 각각 형성되어 있다. 코어층(40)의 하면측의 제 1 절연층(61) 위에는, 제 1 비어홀(VH1)을 통하여 제 1 배선층(51)에 접속되는 제 2 배선층(52)이 형성되어 있다.
또한, 코어층(40)의 하면측의 제 1 절연층(61) 위에는, 제 2 배선층(52)의 접속부 위에 개구부(42a)가 설치된 솔더 레지스트층(42)이 형성되어 있다.
솔더 레지스트층(42)의 개구부(42a) 내의 제 2 배선층(52)에 외부 접속 단자(T)가 형성되어 있다.
또한, 코어층(40)의 상면측의 제 1 절연층(61)의 제 1 비어홀(VH1) 내에는 비어 도체(VC)가 충전되어 있다. 코어층(40)의 상면측의 제 1 절연층(61)의 상면은 연마에 의하여 평탄화되어 있으며, 제 1 절연층(61)의 상면과 비어 도체(VC)의 상면은 동일 평면으로 되어 있다.
상면측의 제 1 절연층(61) 위에는 비어 도체(VC)에 접속된 제 2 배선층(52)이 형성되어 있다.
또한, 평탄화된 제 1 절연층(61) 위에 제 2 배선층(52)에 접속되는 미세한 다층 배선층(MR)이 형성되어 있다. 다층 배선층(MR)은 제 2 배선층(52), 제 2 절연층(62), 제 3 배선층(53), 제 3 절연층(63), 제 4 배선층(54), 제 4 절연층(64), 및 패드(P)가 차례로 적층되어 형성되어 있다.
제 2 배선층(52)은 제 2 절연층(62)에 형성된 제 2 비어홀(VH2)을 통하여 제 3 배선층(53)에 접속되어 있다. 또한, 제 3 배선층(53)은 제 3 절연층(63)에 형성된 제 3 비어홀(VH3)을 통하여 제 4 배선층(54)에 접속되어 있다. 또한, 제 4 배선층(54)은 제 4 절연층(64)에 형성된 제 4 비어홀(VH4)을 통하여 패드(P)에 접속되어 있다.
전술한 바와 같이, 다층 배선층(MR)은 평탄화된 제 1 절연층(61) 위에 형성되기 때문에, 제 1 배선층(51)의 배선 피치보다도 좁게 설정할 수 있다.
이상과 같이 해서, 하측 코어 보유 배선 기판(1)이 구축되어 있다. 그리고, 하측 코어 보유 배선 기판(1)의 중앙부의 패드(P)에 2개의 반도체칩(70)의 범프 전극(72)이 플립칩 접속되어 있다. 또한, 반도체칩(70)의 하측에 언더필 수지(74)가 충전되어 있다.
미세한 다층 배선층(MR)의 전체의 두께를 솔더 레지스트층(42)의 두께와 동일하게 설정하거나, 혹은 솔더 레지스트층(42)의 두께 이하로 하는 것에 의해, 하측 코어 보유 배선 기판(1) 자체의 휘어짐을 저감할 수 있다.
이것은, 코어층(40)의 상하측에서 절연층이나 솔더 레지스트층의 체적 및 배선층의 체적의 균형이 잡히게 되기 때문이다.
하측 코어 보유 배선 기판(1) 위에 적층된 상측 코어리스 배선 기판(2)은 코어층을 갖고 있지 않다. 상측 코어리스 배선 기판(2)은 기판으로서 박막의 절연층(20)을 가지며, 절연층(20)의 상면(외면)측의 중앙부에 보강층(R)이 형성되어 있다. 또한, 절연층(20)의 상면의 보강층(R)의 주위의 영역에 복수의 패드(P)가 나열하여 형성되어 있다.
보강층(R)은 패드(P)(배선층)와 동일층으로 형성되며, 각각의 측면 및 하면이 절연층(20)에 매몰되어 있고, 각각의 상면이 절연층(20)으로부터 노출되어 있다. 이것은 전술한 바와 같이, 지지체(10) 위에 상측 코어리스 배선 기판(2)이 형성된 상측 배선 부재(UW)로부터 지지체(10)가 제거되고, 그 상측 코어리스 배선 기판(2)이 상하 반전하여 배치되었기 때문이다.
또한, 보강층(R)은 배선층 및 패드와 같은 다른 전기적 도전 부재들로부터 전기적으로 독립할 수 있다.
절연층(20)에는 패드(P)에 도달하는 비어홀(VH)이 형성되어 있다. 비어홀(VH)은 상부로부터 하부로 됨에 따라서 직경이 커지는 뒤집힌 테이퍼 형상으로 되어 형성되어 있다. 이것은, 패드(P) 위의 절연층(20)을 상면으로부터 레이저 가공하여 비어홀(VH)로 하고, 그 비어홀(VH)이 상하 반전하여 배치되었기 때문이다.
상기한 하측 코어 보유 배선 기판(1)의 제 1∼제 4 비어홀(VH1∼VH4)은 상부로부터 하부로 됨에 따라서 직경이 작아지는 테이퍼 형상이며, 상측 코어리스 배선 기판(2)의 비어홀(VH)과 반대의 형상으로 되어 있다.
또한, 절연층(20)의 하면에는 비어홀(VH) 내의 비어 도체를 통하여 패드(P)에 접속되는 배선층(30)이 형성되어 있다. 배선층(30)은 그 측면 및 하면이 절연층(20)으로부터 노출된 상태로 형성되어 있다.
또한, 절연층(20)의 하면에는 배선층(30)의 접속부 위에 개구부(24a)가 설치된 솔더 레지스트층(24)이 형성되어 있다. 솔더 레지스트층(24)의 개구부(24a)에 배선층(30)에 접속되는 금속 기둥(34)이 형성되어 있다.
그리고, 상측 코어리스 배선 기판(2)에 형성된 금속 기둥(34)의 선단이 솔더층(34b)에 의하여 하측 코어 보유 배선 기판(1)의 주연측의 패드(P)에 접합되어 있다.
이와 같이, 상측 코어리스 배선 기판(2)에서는, 절연층(20)과 배선층(30) 및 패드(P)가 적층되어 있다. 그리고, 절연층(20)의 비어홀(VH) 내에 형성된 모든 비어 도체는, 전자 부품 장치(3)의 외면측의 직경이 전자 부품 장치(3)의 내측의 직경보다도 작은 원뿔대 형상으로 되어 있다.
또한, 하측 코어 보유 배선 기판(1)과 상측 코어리스 배선 기판(2)의 사이에 밀봉 수지(76)가 충전되어 있으며, 반도체칩(70)이 밀봉 수지(76)로 밀봉되어 있다.
제 1 실시형태의 전자 부품 장치(3)에서는, 반도체칩(70)이 탑재된 하측 코어 보유 배선 기판(1)은 볼록 형상으로 휘어지려고 하는 잔류 응력을 갖고 있다. 또한, 상측 코어리스 배선 기판(2)에서는, 그 절연층(20)의 상면측에 보강층(R)이 형성되어 있다.
본 실시형태에서는, 전술한 도 2a 및 도 2b의 시뮬레이션 결과와 같이, 상측 코어리스 배선 기판(2)의 보강층(R)의 작용에 의하여 하측 코어 보유 배선 기판(1) 내의 볼록 형상으로 휘어지려고 하는 잔류 응력을 해소할 수 있다. 이 때문에, 전자 부품 장치(3)에 휘어짐이 발생하는 것이 방지된다.
전술한 도 2a 및 도 2b의 시뮬레이션 결과와 같이, 하측 코어 보유 배선 기판(1)에 탑재된 반도체칩(70)으로부터 소정 거리 위치의 상측 코어리스 배선 기판(2)의 절연층(20)의 상면측에 보강층(R)을 배치하는 것이 중요하다. 이 소정 거리는, 예를 들어, 60㎛ 이상이다.
또한, 보강층(R)은 반도체칩(70)에 대응하는 영역에 배치된다. 보강층(R)의 면적은 반도체칩(70)의 면적보다도 한층 작게 설정해도 되고, 혹은 반도체칩(70)의 면적보다 크게 설정되어도 된다. 바람직하게는, 보강층(R)의 면적은 반도체칩(70)의 면적의 0.8배∼2배 정도로 설정된다.
도 20과 같이, 복수의 반도체칩(70)이 탑재되는 경우는 복수의 반도체칩(70)이 배치된 일괄된 영역을 반도체칩(70)의 면적으로 하면 된다.
보강층(R)은 평면 보기하여 반도체칩(70)의 탑재 영역과 중복해서 배치된다.
또, 상측 코어리스 배선 기판(2)의 전체 두께를 하측 코어 보유 배선 기판(1)의 코어층(40)의 두께보다 얇게 해도 된다. 이 경우여도 보강층(R)의 존재에 의해 전자 부품 장치(3)의 휘어짐의 발생을 방지할 수 있다.
또한, 제 1 실시형태의 전자 부품 장치(3)에서는, 상측 배선 기판을 코어리스 기판으로 하고 있기 때문에, 박형화를 도모할 수 있다. 또한, 고성능인 반도체칩(70)의 고밀도 실장에 맞춰서, 금속 기둥(34)의 배열을 좁은 피치로 할 수 있기 때문에 소형화를 도모할 수 있다.
예를 들면, 하측 코어 보유 배선 기판(1)의 접속 단자(T)를 제외한 두께는 200㎛∼250㎛ 정도이며, 상측 코어리스 배선 기판(2)의 금속 기둥(34)을 제외한 두께는 70㎛∼100㎛이다. 이와 같이, 코어리스 기판으로 하는 것에 의해 코어 보유 기판보다도 두께를 상당히 얇게 할 수 있다.
도 21의 부분 평면도에 나타내는 바와 같이, 보강층(R)은, 전술한 도 1b(평면도)에서 나타낸 바와 같은 일괄된 사각 패턴 외에, 일괄 패턴의 내부에 복수의 가스 빼기 구멍(G)이 형성되어 있어도 된다. 보강층(R)의 가스 빼기 구멍(G) 내에는 절연층(20)과 동일한 수지가 충전되어 있다. 가스 빼기 구멍(G)은 그 두께 방향으로 보강층(R)을 관통한다. 도 21의 예에서는, 사각 형상의 가스 빼기 구멍(G)에 의하여 보강층(R)이 격자 형상으로 형성되어 있지만, 원형이나 육각형 등의 각종 형상을 채용할 수도 있다.
이것에 의해, 각종 가열 처리에 의하여 전자 부품 장치(3) 내에서 가스가 발생한다고 해도, 가스가 보강층(R)의 아래에 머물러서 팽창할 우려가 없어져, 층간 박리 등이 발생하는 것이 방지될 수 있다.
또한, 보강층(R)이 제공하는 강도는 보강층(R) 내에 가스 빼기 구멍(G)을 형성함으로써 조정될 수 있다. 이에 따라, 보강층(R)은 하측 코어 보유 배선 기판(1)의 휘어짐이 교정된 상태로 양호하게 유지된다.
이상 설명한 바와 같이, 제 1 실시형태의 전자 부품 장치(3)에서는, 하측 코어 보유 배선 기판(1)과 상측 코어리스 배선 기판(2)을 이용하고 있다. 다층 배선층(MR)을 갖는 하측 코어 보유 배선 기판(1)에서는 평탄화된 제 1 절연층(61) 위에 다층 배선층(MR)이 형성되어 있다. 이 때문에, 일반적인 코어층을 갖는 배선 기판과 비교하여 다층 배선층(MR)의 L/S(라인(폭) 및 스페이스(간격))를 좁게 할 수 있다.
따라서, 다층 배선층(MR)에 (ⅰ) 금속 기둥(34) 및 (ⅱ) 반도체칩(70)을 접속하기 위한 패드(P)를 고밀도로 배치할 수 있다. 이것에 의해, 하측 코어 보유 배선 기판(1)의 평면적인 사이즈를 소형화할 수 있다.
또한 마찬가지로, 상측 코어리스 배선 기판(2)을 제조할 때에는, 평탄한 지지체(10) 위에 절연층과 배선층이 적층된다. 이 때문에, 일반적인 코어층을 갖는 배선 기판과 비교하여 배선층의 L/S(라인(폭) 및 스페이스(간격))를 좁게 할 수 있다.
따라서, 상측 코어리스 배선 기판(2)에 (ⅰ) 금속 기둥(34) 및 (ⅱ) 반도체칩(70)을 접속하기 위한 패드를 고밀도로 배치할 수 있다. 이것에 의해, 상측 코어리스 배선 기판(2)의 평면적인 사이즈를 소형화할 수 있다. 게다가, 상측 코어리스 배선 기판(2)은 코어층을 갖지 않기 때문에 배선 기판을 박형화할 수 있다.
또한, 하측 코어 보유 배선 기판(1)과 상측 코어리스 배선 기판(2)을 접속하는 접속 단자로서, 솔더볼보다도 좁은 피치로 하는 것이 가능한 금속 기둥(34)을 사용하고 있다.
이와 같이, 제 1 실시형태의 전자 부품 장치(3)에서는, 상기한 배선 기판 및 접속 단자를 이용하기 때문에 더욱더의 소형화 및 박형화가 가능해진다.
도 22에는 제 1 실시형태의 전자 부품 장치(3)의 사용예가 나타나 있다. 도 22에 나타내는 바와 같이 다른 반도체 패키지(8)를 더 준비한다. 반도체 패키지(8)는 배선 기판(80)의 상면의 패드(P)에 반도체칩(90)의 범프 전극(92)이 플립칩 접속되어 있다. 반도체칩(90)과 배선 기판(80) 사이에 언더필 수지(94)가 충전되어 있다.
그리고, 반도체 패키지(8)의 배선 기판(80)의 하면의 패드(P)가 솔더 전극(96)을 통해서, 전자 부품 장치(3)의 상측 코어리스 배선 기판(2)의 상면측의 패드(P)에 접속되어 있다.
예를 들면, 전자 부품 장치(3)의 반도체칩(70)은 CPU 등의 로직칩이고, 반도체 패키지(8)의 반도체칩(90)은 DRAM 등의 메모리칩이다.
또한, 하측 코어 보유 배선 기판(1)의 외부 접속 단자(T)가 마더보드 등의 실장 기판의 접속 전극(도시하지 않음)에 접속된다.
본 실시형태의 전자 부품 장치(3)에서는, 휘어짐의 발생이 방지되기 때문에 전자 부품 장치(3) 위에 다른 반도체 패키지(8)를 신뢰성 좋게 접속할 수 있다. 또한 마찬가지인 이유로 전자 부품 장치(3)의 외부 접속 단자(T)를 신뢰성 좋게 실장 기판에 접속할 수 있다.
도 22의 예에서는 전자 부품 장치(3) 위에 다른 반도체 패키지(8)를 탑재하고 있지만, 반도체칩, 칩 커패시터, 인덕터, 또는 저항 등의 각종 전자 부품을 탑재해도 된다.
예를 들면, 반도체칩을 탑재하는 경우는, 상측 코어리스 배선 기판(2)의 패드(P)에 반도체칩의 전극을 플립칩 접속하고, 반도체칩과 절연층(20) 사이에 언더필 수지를 충전한다.
도 23에는 제 1 실시형태의 제 1 변형예의 전자 부품 장치(3a)가 나타나 있다. 도 23의 제 1 변형예의 전자 부품 장치(3a)와 같이, 전술한 도 20의 전자 부품 장치(3)에 있어서, 상측 코어리스 배선 기판(2)의 하면측의 솔더 레지스트층(24)을 생략해도 된다. 이것에 의해, 솔더 레지스트층(24)의 두께분(예를 들면 20㎛)만큼 전자 부품 장치를 박형화할 수 있다.
도 24에는 제 1 실시형태의 제 2 변형예의 전자 부품 장치(3b)가 나타나 있다. 도 24의 제 2 변형예의 전자 부품 장치(3b)와 같이, 전술한 도 20의 전자 부품 장치(3)에 있어서, 상측 코어리스 배선 기판(2)의 상면측에 패드(P) 위에 개구부(26a)가 설치된 솔더 레지스트층(26)을 형성해도 된다.
이것에 의해, 전술한 도 22와 같이 다른 반도체 패키지(8)를 상측 코어리스 배선 기판(2)의 패드(P)에 접속할 때에 솔더 전극(96)의 솔더가 솔더 레지스트층(26)에서 막힌다. 따라서, 패드(P)가 좁은 피치로 되는 경우여도 솔더 전극(96)끼리의 전기 쇼트의 발생이 방지된다.
또한, 도 25에는 제 1 실시형태의 제 3 변형예의 전자 부품 장치(3c)가 나타나 있다. 도 25에 나타내는 바와 같이 제 3 변형예의 전자 부품 장치(3c)에서는, 전술한 도 20의 전자 부품 장치(3)에 있어서, 상측 코어리스 배선 기판(2)의 배선층이 다층화되어 내부의 절연층에 보강층(R)이 매몰되어 있다.
상세하게 설명하면, 제 1 절연층(21)의 상면의 전체 영역에 복수의 패드(P)가 형성되어 있다. 패드(P)의 측면 및 하면이 제 1 절연층(21)에 매몰되어 있다. 제 1 절연층(21)의 하면의 중앙부에 보강층(R)이 형성되어 있다.
또한, 제 1 절연층(21)의 하면의 보강층(R)의 주위에는, 제 1 절연층(21)에 형성된 제 1 비어홀(VH1) 내의 비어 도체를 통하여 패드(P)에 접속되는 제 1 배선층(31)이 형성되어 있다.
또한, 제 1 절연층(21) 아래에는 제 1 배선층(31)에 도달하는 제 2 비어홀(VH2)이 설치된 제 2 절연층(22)이 형성되어 있다. 또한, 제 2 절연층(22)의 하면에는 제 2 비어홀(VH2)을 통하여 제 1 배선층(31)에 도달하는 제 2 배선층(32)이 형성되어 있다.
그리고, 상측 코어리스 배선 기판(2)의 제 2 배선층(32)에 금속 기둥(34)이 접속되어 있다. 다른 요소는 전술한 도 20의 전자 부품 장치(3)와 같다.
전술한 도 20의 전자 부품 장치(3)에서는, 상측 코어리스 배선 기판(2)의 절연층(20)의 상면의 중앙부에 보강층(R)이 배치되기 때문에, 패드(P)를 절연층(20)의 상면의 전체 영역에 배치하는 요구가 있을 경우에 용이하게 대응할 수 없다.
이에 대하여, 제 3 변형예의 전자 부품 장치(3c)에서는, 다층 배선을 채용하여 보강층(R) 위에 제 1 절연층(21)이 형성되기 때문에, 제 1 절연층(21)의 상면의 전체 영역에 복수의 패드(P)를 배치할 수 있다.
도 26∼도 28에는, 제 1 실시형태의 전자 부품 장치의 다른 제조 방법이 나타나 있다. 전술한 전자 부품 장치의 제조 방법에서는, 상측 코어리스 배선 기판(2)에 금속 기둥(34)을 형성하고 있다.
전자 부품 장치의 다른 제조 방법에서는, 전술한 도 13의 하측 코어 보유 배선 기판(1)을 준비하고(도 26 참조), 하측 코어 보유 배선 기판(1)의 주연측의 패드(P)에 금속 기둥(34)을 형성한다. 금속 기둥(34)은 전술한 도 8a 내지 도 9e와 마찬가지인 방법에 의하여 형성된다.
또한, 도 27에 나타내는 바와 같이, 금속 기둥(34)이 형성된 하측 코어 보유 배선 기판(1)의 중앙부의 패드(P)에 반도체칩(70)의 범프 전극(72)을 플립칩 접속한 후에, 그 하측에 언더필 수지(74)를 충전한다.
다음으로, 도 28에 나타내는 바와 같이, 하측 코어 보유 배선 기판(1)의 금속 기둥(34) 상에 전술한 도 6b의 상측 배선 부재(UW)의 패드(P)를 배치한다. 또한, 가열 처리를 행하는 것에 의하여 금속 기둥(34)의 솔더층(34b)을 리플로시켜서, 하측 코어 보유 배선 기판(1)의 금속 기둥(34)과 상측 배선 부재(UW)의 패드(P)를 접합한다. 그 후에, 도 29에 나타내는 바와 같이, 상측 배선 부재(UW)로부터 지지체(10)가 제거된다.
이것에 의해, 도 29에 나타내는 바와 같이, 전술한 도 20의 전자 부품 장치(3)와 실질적으로 동일 구조의 전자 부품 장치(3d)가 얻어진다. 전술한 도 20의 전자 부품 장치(3)에서는, 금속 기둥(34)의 솔더층(34b)이 하측 코어 보유 배선 기판(1)의 패드(P)에 접합된다. 이것과는 반대로, 도 28의 전자 부품 장치(3d)에서는, 금속 기둥(34)의 솔더층(34b)이 상측 코어리스 배선 기판(2)의 패드(P)에 접합된다.
(제 2 실시형태)
도 30∼도 33은 제 2 실시형태의 전자 부품 장치의 제조 방법을 나타내는 도면, 도 34는 제 2 실시형태의 전자 부품 장치를 나타내는 도면이다.
제 2 실시형태에서는, 하측 배선 기판 및 상측 배선 기판으로서, 모두, 코어층을 갖지 않는 코어리스 배선 기판을 사용한다.
도 30에 나타내는 바와 같이, 전술한 제 1 실시형태의 도 3a∼도 6b의 공정을 수행하는 것에 의해, 도 6b의 상측 배선 부재(UW)와 실질적으로 동일 구조의 하측 배선 부재(LW)를 작성한다. 도 30의 하측 배선 부재(LW)는, 도 6b의 상측 배선 부재(UW)의 배선층(30)이 패드(P)로서 형성되는 점에서 도 6b와 다르며 다른 요소는 동일하다.
다음으로, 도 31에 나타내는 바와 같이, 하측 배선 부재(LW)의 중앙부의 패드(P)에 반도체칩(70)의 범프 전극(72)을 플립칩 접속한다. 이때, 제 1 실시형태와 마찬가지로, 반도체칩(70)과 하측 배선 부재(LW) 사이의 열팽창 계수의 차에 의거하여 발생하는 열응력이 내부에 잔류한다. 이 시점에서는, 하측 배선 부재(LW)는 지지체(10)를 갖기 때문에 외관상은 휘어짐은 발생하지 않는다.
그 후에, 반도체칩(70)의 하측의 간극에 언더필 수지(74)를 충전한다.
계속해서, 도 32에 나타내는 바와 같이, 전술한 제 1 실시형태의 도 8b와 동일 구조의 금속 기둥(34)이 형성된 상측 배선 부재(UW)를 준비한다. 그리고, 하측 배선 부재(LW)의 주연측의 패드(P)에 상측 배선 부재(UW)의 금속 기둥(34)을 배치한다.
또한, 가열 처리를 행하는 것에 의하여 금속 기둥(34)의 솔더층(34b)을 리플로시켜서, 하측 배선 부재(LW)의 패드(P)와 상측 배선 부재(UW)의 금속 기둥(34)을 접합한다.
또한, 하측 배선 부재(LW)와 상측 배선 부재(UW) 사이에 밀봉 수지(76)를 충전해서 반도체칩(70)을 밀봉한다. 그 후에, 도 33에 나타내는 바와 같이, 하측 배선 부재(LW) 및 상측 배선 부재(UW)로부터 지지체(10)를 각각 제거한다.
이것에 의해, 하측 배선 부재(LW) 및 상측 배선 부재(UW)로부터 하측 코어리스 배선 기판(1a) 및 상측 코어리스 배선 기판(2)이 얻어진다. 하측 코어리스 배선 기판(1a)의 절연층(20)의 하면측에 보강층(R) 및 패드(P)가 노출된다. 또한 마찬가지로, 상측 코어리스 배선 기판(2)의 절연층(20)의 상면측에 보강층(R) 및 패드(P)가 노출된다.
또한, 도 34에 나타내는 바와 같이, 하측 배선 기판(1a)의 하면에 노출되는 패드(P)에 솔더볼을 탑재하는 등 하여 외부 접속 단자(T)를 설치한다. 그 후에, 필요에 따라서 각 제품 영역(들)이 얻어지도록 상측 코어리스 배선 기판(2) 및 하측 코어리스 배선 기판(1a)을 절단한다.
이상에 의해, 제 2 실시형태의 전자 부품 장치(4)가 얻어진다.
도 34에 나타내는 바와 같이, 제 2 실시형태의 전자 부품 장치(4)에서는, 하측 배선 기판으로서 하측 코어리스 배선 기판(1a)이 사용되고, 상측 배선 기판으로서 상측 코어리스 배선 기판(2)이 사용되어 있어, 상하의 기판이 모두 코어리스 기판으로 되어 있다.
하측 코어리스 배선 기판(1a)의 중앙부의 패드(P)에 2개의 반도체칩(70)의 범프 전극(72)이 플립칩 접속되어 있다. 반도체칩(70)의 하측에는 언더필 수지(74)가 충전되어 있다.
상측 코어리스 배선 기판(2)에 형성된 금속 기둥(34)의 선단이 하측 코어리스 배선 기판(1a)의 주연측의 패드(P)에 솔더층(34b)에 의하여 접합되어 있다.
반도체칩(70)은 금속 기둥(34)에 의하여 구축되는 하측 코어리스 배선 기판(1a)과 상측 코어리스 배선 기판(2) 사이의 스페이스에 수용되어 있다. 또한, 하측 코어리스 배선 기판(1a)과 상측 코어리스 배선 기판(2) 사이에 밀봉 수지(76)가 충전되어 반도체칩(70)이 밀봉 수지(76)로 밀봉되어 있다.
하측 코어리스 배선 기판(1a)의 보강층(R)은 그 하측 코어리스 배선 기판(1a)에 구비된 임의의 다른 전기적 도전 부재로부터 전기적으로 독립될 수 있다. 또한, 상측 코어리스 배선 기판(2)의 보강층(R)은 그 상측 코어리스 배선 기판(2)에 구비된 임의의 다른 전기적 도전 부재로부터 전기적으로 독립될 수 있다.
(ⅰ) 상측 코어리스 배선 기판(2)의 하면(구체적으로는, 상측 코어리스 배선 기판(2)의 솔더 레지스트층(24)의 하면)과 (ⅱ) 각 반도체 칩(70) 사이의 거리는 30㎛ 이상이다.
제 2 실시형태에서는, 상측 코어리스 배선 기판(2)의 절연층(20)의 상면(외면)측에 보강층(R)이 형성되어 있을 뿐만 아니라, 하측 코어리스 배선 기판(1a)의 절연층(20)의 하면(외면)측에도 보강층(R)이 형성되어 있다.
이것에 의해, 하측 배선 부재(LW) 및 상측 배선 부재(UW)로부터 지지체(10)를 각각 제거한 후에, 반도체칩(70)이 탑재된 하측 코어리스 배선 기판(1a)의 잔류 응력이 해방된다고 해도, 양면측의 보강층(R)의 작용에 의해 휘어짐의 발생이 방지된다.
또한, 하측 배선 기판(1a) 및 상측 배선 기판(2)이 모두 코어리스 기판이기 때문에, 제 1 실시형태보다도 더 박형인 전자 부품 장치(4)를 만들 수 있다.
(제 3 실시형태)
도 35∼도 39는 제 3 실시형태의 전자 부품 장치의 제조 방법을 나타내는 도면, 도 40은 제 3 실시형태의 전자 부품 장치를 나타내는 도면이다.
제 3 실시형태에서는, 제 1 실시형태와 반대로, 하측 배선 기판으로서 하측 코어리스 배선 기판을 사용하고, 상측 배선 기판으로서 상측 코어 보유 배선 기판을 사용한다.
우선, 전술한 제 1 실시형태의 도 12의 제조 도중의 배선 부재의 제 2 배선층(52)을 패드(P)로서 형성한다(도 35 참조). 또한, 제 1 절연층(61) 위에, 주연측의 패드(P) 위에 개구부(24a)가 설치된 솔더 레지스트층(24)을 형성한다.
계속해서, 전술한 제 1 실시형태의 도 8a∼도 9e와 마찬가지인 방법에 의해, 솔더 레지스트층(24)의 개구부(24a) 내의 패드(P) 위에 금속 기둥(34)을 형성한다.
이것에 의해, 제 3 실시형태에서 사용되는 상측 코어 보유 배선 기판(2a)이 얻어진다. 혹은, 전술한 제 1 실시형태의 다층 배선층(MR)(도 13 및 도 20)을 갖는 하측 코어 보유 배선 기판(1)을 사용하고, 그 다층 배선층(MR)의 패드(P)에 금속 기둥(34)을 설치하여 상측 코어 보유 배선 기판(2a)으로 해도 된다.
다음으로, 도 36에 나타내는 바와 같이, 전술한 제 2 실시형태의 도 30과 동일한 하측 배선 부재(LW)를 준비한다. 계속해서, 도 37에 나타내는 바와 같이, 전술한 제 2 실시형태의 도 31과 마찬가지로, 하측 배선 부재(LW)의 중앙부의 패드(P)에 반도체칩(70)의 범프 전극(72)을 플립칩 접속한다.
이때, 제 1 실시형태와 마찬가지로, 반도체칩(70)과 하측 배선 부재(LW) 사이의 열팽창 계수의 차에 의거하여 발생하는 열응력이 내부에 잔류한다. 이 시점에서는 제 2 실시형태와 마찬가지로, 하측 배선 부재(LW)는 지지체(10)를 갖기 때문에 도 37의 구조의 외관상은 휘어짐은 발생하지 않는다. 그 후에, 반도체칩(70)의 하측에 언더필 수지(74)를 충전한다.
다음으로, 도 38에 나타내는 바와 같이, 하측 배선 부재(LW)의 패드(P)에 도 35의 상측 코어 보유 배선 기판(2a)의 금속 기둥(34)을 배치한다.
계속해서, 가열 처리를 행하는 것에 의하여 금속 기둥(34)의 솔더층(34b)을 리플로시켜서, 하측 배선 부재(LW)의 패드(P)와 상측 코어 보유 배선 기판(2a)의 금속 기둥(34)을 접합한다. 이것에 의해, 반도체칩(70)은 금속 기둥(34)에 의하여 구축되는 하측 배선 부재(LW)와 상측 코어 보유 배선 기판(2a) 사이의 스페이스에 수용된다.
또한, 하측 배선 부재(LW)와 상측 코어 보유 배선 기판(2a) 사이에 밀봉 수지(76)를 충전해서 반도체칩(70)을 밀봉한다.
다음으로, 도 39에 나타내는 바와 같이, 도 38의 하측 배선 부재(LW)로부터 지지체(10)를 제거한다. 이것에 의해, 하측 코어리스 배선 기판(1a)이 얻어지고, 그 하면에 보강층(R) 및 패드(P)가 노출된다. 그 후에, 도 40에 나타내는 바와 같이, 하측 배선 기판(1a)의 하면으로부터 노출되는 패드(P)에 솔더볼을 탑재하는 등 하여 외부 접속 단자(T)를 형성한다.
그 후에, 필요에 따라서, 각 제품 영역(들)이 얻어지도록, 상측 코어 보유 배선 기판(2a) 및 하측 코어리스 배선 기판(1a)을 절단한다. 이상에 의해 제 3 실시형태의 전자 부품 장치(5)가 얻어진다.
도 40에 나타내는 바와 같이, 제 3 실시형태의 전자 부품 장치(5)에서는, 하측 배선 기판으로서 하측 코어리스 배선 기판(1a)이 사용되고, 상측 배선 기판으로서 상측 코어 보유 배선 기판(2a)이 사용된다. 하측 코어리스 배선 기판(1a)의 중앙부의 패드(P)에 반도체칩(70)의 범프 전극(72)이 플립칩 접속되어 있다.
반도체칩(70)의 하측에는 언더필 수지(74)가 충전되어 있다. 반도체칩(70)은 금속 기둥(34)에 의하여 구축되는 하측 코어리스 배선 기판(1a)과 상측 코어 보유 배선 기판(2a) 사이의 스페이스에 수용되어 있다.
상측 코어 보유 배선 기판(2a)에 형성된 금속 기둥(34)의 선단이 하측 코어리스 배선 기판(1a)의 주연측의 패드(P)에 솔더층(34b)에 의하여 접합되어 있다.
또한, 하측 코어리스 배선 기판(1a)과 상측 코어 보유 배선 기판(2a) 사이에 밀봉 수지(76)가 충전되어 반도체칩(70)이 밀봉 수지(76)로 밀봉되어 있다.
하측 코어리스 배선 기판(1a)의 보강층(R)은 전자 부품 장치(5)에 구비된 임의의 다른 전기적 도전 부재로부터 전기적으로 독립될 수 있다.
(ⅰ) 상측 코어 보유 배선 기판(2a)의 하면(구체적으로는, 상측 코어 보유 배선 기판(2a)의 솔더 레지스트층(24)의 하면)과 (ⅱ) 각 반도체 칩(70) 사이의 거리는 30㎛ 이상이다.
제 3 실시형태에서는 하측 코어리스 배선 기판(1a)의 절연층(20)의 하면(외면)측에 보강층(R)이 형성되어 있다.
이것에 의해, 반도체칩(70)이 탑재된 하측 배선 부재(LW)로부터 지지체(10)를 제거한 후에, 하측 코어리스 배선 기판(1a)의 잔류 응력이 해방된다고 해도, 하측 코어리스 배선 기판(1a)의 하면(외면)측의 보강층(R)의 작용에 의해 휘어짐을 저감시킬 수 있다.
1 : 하측 코어 보유 배선 기판 1a : 하측 코어리스 배선 기판
2 : 상측 코어리스 배선 기판 2a : 상측 코어 보유 배선 기판
3, 3a, 3b, 3c, 3d, 4, 5 : 전자 부품 장치
8 : 반도체 패키지 10 : 지지체
11, 13, 15 : 도금 레지스트층
11a, 13a, 15a, 24a, 26a, 42a : 개구부
20, 21, 22 : 절연층 24, 26, 44 : 솔더 레지스트층
23a : 금속층 30, 31, 32 : 배선층
30a, 34x : 시드층 30b, 34y : 금속 도금층
34 : 금속 기둥 34a : 기둥부
34b : 솔더층 40 : 코어층
51 : 제 1 배선층 52 : 제 2 배선층
53 : 제 3 배선층 54 : 제 4 배선층
61 : 제 1 절연층 62 : 제 2 절연층
63 : 제 3 절연층 64 : 제 4 절연층
70, 90 : 반도체칩 72, 92 : 범프 전극
74, 94 : 언더필 수지 76 : 밀봉 수지
80 : 배선 기판 96 : 솔더 전극
P : 패드 G : 가스 빼기 구멍
LW : 하측 배선 부재 UW : 상측 배선 부재
R : 보강층 T : 외부 접속 단자
TC : 관통 도체 TH : 스루홀
VC : 비어 도체 VH1, VH1, VH2, VH3 : 비어홀

Claims (24)

  1. 전자 부품 장치(3)로서,
    코어층(40)을 갖는 코어 보유 배선 기판(1);
    상기 코어 보유 배선 기판(1) 위에 탑재된 전자 부품(70);
    상기 코어 보유 배선 기판(1) 및 상기 전자 부품(70) 위에 배치되는 코어리스 배선 기판(2);
    상기 코어 보유 배선 기판(1)과 상기 코어리스 배선 기판(2)을 접속하는 접속 단자(34); 및
    상기 코어 보유 배선 기판(1)과 상기 코어리스 배선 기판(2) 사이에 충전된 밀봉 수지(74, 76)를 포함하고,
    상기 코어리스 배선 기판(2)은 절연층(20) 및 보강층(R)을 포함하고, 상기 보강층(R)은 상기 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고, 상기 절연층(20)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고, 상기 제 1 면은 상기 전자 부품(70)에 대향하고, 상기 제 2 면과 상기 보강층(R)의 면은 동일 평면이면서 상기 전자 부품 장치(3)의 외부에 노출되는, 전자 부품 장치(3).
  2. 전자 부품 장치(4)로서,
    제 1 코어리스 배선 기판(1a);
    상기 제 1 코어리스 배선 기판(1a) 위에 탑재된 전자 부품(70);
    상기 제 1 코어리스 배선 기판(1a) 및 상기 전자 부품(70) 위에 배치되는 제 2 코어리스 배선 기판(2);
    상기 제 1 코어리스 배선 기판(1a)과 상기 제 2 코어리스 배선 기판(2)을 접속하는 접속 단자(34); 및
    상기 제 1 및 제 2 코어리스 배선 기판들(1a, 2) 사이에 충전된 밀봉 수지(74, 76)를 포함하고,
    상기 제 1 코어리스 배선 기판(1a)은 제 1 절연층(20) 및 제 1 보강층(R)을 포함하고, 상기 제 1 보강층(R)은 상기 제 1 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고,
    상기 제 2 코어리스 배선 기판(2)은 제 2 절연층(20) 및 제 2 보강층(R)을 포함하고, 상기 제 2 보강층(R)은 상기 제 2 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고,
    상기 제 2 절연층(20)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고, 상기 제 1 면은 상기 전자 부품(70)에 대향하고, 상기 제 2 면과 상기 보강층(R)의 면은 동일 평면이면서 상기 전자 부품 장치(4)의 외부에 노출되는, 전자 부품 장치(4).
  3. 전자 부품 장치(5)로서,
    하측 외면(外面)에 절연층(20)을 구비한 코어리스 배선 기판(1a);
    상기 코어리스 배선 기판(1a) 위에 탑재된 전자 부품(70);
    상기 전자 부품(70)에 대응하는 영역의 상기 코어리스 배선 기판(1a)에 구비된 보강층(R);
    상기 코어리스 배선 기판(1a) 및 상기 전자 부품(70) 위에 배치되며, 코어층(40)을 포함하는 코어 보유 배선 기판(2a);
    상기 코어리스 배선 기판(1a)과 상기 코어 보유 배선 기판(2a)을 접속하는 접속 단자(34); 및
    상기 코어리스 배선 기판(1a)과 상기 코어 보유 배선 기판(2a) 사이에 충전된 밀봉 수지(74, 76)
    를 포함하고,
    상기 보강층(R)의 측면 및 상면은, 상기 절연층(20)에 매몰되는 동시에, 상기 보강층(R)의 하면은 상기 절연층(20)으로부터 노출되고,
    상기 절연층(20)의 상면은 상기 전자 부품(70)에 대향하고, 상기 보강층(R)의 하면과 상기 절연층(20)의 하면이 동일 평면이면서 상기 전자 부품 장치(5)의 외부에 노출되는, 전자 부품 장치(5).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    각각의 보강층(R)은,
    (ⅰ) 구리(Cu)층, 니켈(Ni)층, 팔라듐(Pd)층, 및 금(Au)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조,
    (ⅱ) 구리(Cu)층, 니켈(Ni)층, 및 금(Au)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조, 및
    (ⅲ) 구리(Cu)층 및 니켈(Ni)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조로 이루어지는 그룹 중에서 선택되는 구조를 포함하는, 전자 부품 장치(3, 4, 5).
  5. 제 1 항에 있어서,
    상기 코어리스 배선 기판(2)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고,
    상기 전자 부품(70)은 상기 제 2 면보다도 상기 제 1 면에 근접해 있으며, 또한
    상기 전자 부품(70)과, 상기 코어리스 배선 기판(2)의 제 1 면 사이의 거리는 30㎛ 이상인, 전자 부품 장치(3).
  6. 제 2 항에 있어서,
    상기 제 2 코어리스 배선 기판(2)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고,
    상기 전자 부품(70)은 상기 제 2 면보다도 상기 제 1 면에 근접해 있으며, 또한
    상기 전자 부품(70)과, 상기 제 2 코어리스 배선 기판(2)의 제 1 면 사이의 거리는 30㎛ 이상인, 전자 부품 장치(4).
  7. 제 3 항에 있어서,
    상기 코어 보유 배선 기판(2a)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고,
    상기 전자 부품(70)은 상기 제 2 면보다도 상기 제 1 면에 근접해 있으며, 또한
    상기 전자 부품(70)과, 상기 코어 보유 배선 기판(2a)의 제 1 면 사이의 거리는 30㎛ 이상인, 전자 부품 장치(5).
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 코어층(40)은, 섬유 보강재 함유 수지층으로 형성되는, 전자 부품 장치(3, 5).
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 코어리스 배선 기판(2, 2a)은 절연층(20), 비어 도체들, 및 배선층(30)을 포함하고,
    상기 절연층(20)과 상기 배선층(30)은 적층되어 있고,
    상기 비어 도체들은 상기 절연층(20) 내에 배치되며, 또한
    각각의 비어 도체는, 상기 전자 부품 장치(3, 5)의 외측의 직경이 상기 전자 부품 장치(3, 5)의 내측의 직경보다도 작은 원뿔대 형상인, 전자 부품 장치(3, 5).
  10. 제 2 항에 있어서,
    상기 제 1 및 제 2 코어리스 배선 기판(1a, 2) 각각은 절연층(20), 비어 도체들, 및 배선층(30)을 포함하고,
    각각의 절연층(20) 및 대응하는 배선층(30)은 적층되어 있고,
    상기 제 1 및 제 2 코어리스 배선 기판(1a, 2) 각각의 상기 비어 도체들은 대응하는 상기 절연층(20) 내에 배치되며, 또한
    각각의 비어 도체는, 상기 전자 부품 장치(3)의 외측의 직경이 상기 전자 부품 장치(3)의 내측의 직경보다도 작은 원뿔대 형상인, 전자 부품 장치(4).
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접속 단자(34)는, 금속 기둥(34a)을 포함하는, 전자 부품 장치(3, 4, 5).
  12. 제 1 항 또는 제 3 항에 있어서,
    상기 코어리스 배선 기판(2, 2a)은 배선층(P)과 절연층(20)을 구비하고,
    상기 보강층(R)은 상기 배선층(P)과 동일한 높이를 가지며, 또한
    상기 보강층(R) 및 상기 배선층(P)은 상기 절연층(20)에 매몰되어 있는, 전자 부품 장치(3, 5).
  13. 제 2 항에 있어서,
    상기 제 1 및 제 2 코어리스 배선 기판(1a, 2) 각각은 배선층(P)과 절연층(20)을 구비하고,
    각각의 보강층(R)은 대응하는 상기 배선층(P)과 동일한 높이를 가지며, 또한
    각각의 보강층(R) 및 대응하는 상기 배선층(P)은 대응하는 상기 절연층(20)에 매몰되어 있는, 전자 부품 장치(4).
  14. 제 1 항 또는 제 3 항에 있어서,
    상기 코어층(40)의 두께는, 상기 코어리스 배선 기판(1)의 절연층들(20, 24) 중의 어느 것보다도 두꺼운, 전자 부품 장치(3, 5).
  15. 전자 부품 장치(3)의 제조 방법으로서,
    코어층(40)을 갖는 코어 보유 배선 기판(1)을 준비하는 공정;
    상기 코어 보유 배선 기판(1) 위에 전자 부품(70)을 탑재하는 공정;
    지지체(10) 위에, 코어리스 배선 기판(2)을 형성해서, 배선 부재(UW)를 얻는 공정;
    상기 코어 보유 배선 기판(1) 위에, 상기 코어 보유 배선 기판(1)과 상기 배선 부재(UW) 사이에서 상기 전자 부품(70)을 수용하도록, 접속 단자(34)를 개재해서 상기 지지체(10)를 상측으로 하여 상기 배선 부재(UW)를 배치하는 공정;
    상기 코어 보유 배선 기판(1)과 상기 배선 부재(UW) 사이에 밀봉 수지(76)를 충전하는 공정; 및
    상기 배선 부재(UW)로부터 상기 지지체(10)를 제거하는 공정을 포함하고,
    상기 코어리스 배선 기판(2)은 절연층(20) 및 보강층(R)을 포함하고, 상기 보강층(R)은 상기 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고, 상기 절연층(20)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고, 상기 제 1 면은 상기 전자 부품(70)에 대향하고, 상기 제 2 면과 상기 보강층(R)의 면은 동일 평면이면서 상기 전자 부품 장치(3)의 외부에 노출되는, 전자 부품 장치(3)의 제조 방법.
  16. 전자 부품 장치(4)의 제조 방법으로서,
    제 1 지지체(10) 위에, 제 1 코어리스 배선 기판(1a)을 형성해서, 제 1 배선 부재(LW)를 얻는 공정;
    상기 제 1 배선 부재(LW) 위에 전자 부품(70)을 탑재하는 공정;
    제 2 지지체(10) 위에, 제 2 코어리스 배선 기판(2)을 형성해서, 제 2 배선 부재(UW)를 얻는 공정;
    상기 제 1 배선 부재(LW) 위에, 상기 제 1 및 제 2 배선 부재들(LW, UW) 사이에서 전자 부품(70)을 수용하도록, 접속 단자(34)를 개재해서 상기 제 2 지지체(10)를 상측으로 하여 상기 제 2 배선 부재(UW)를 배치하는 공정;
    상기 제 1 배선 부재(LW)와 상기 제 2 배선 부재(UW) 사이에 밀봉 수지(76)를 충전하는 공정; 및
    상기 제 1 배선 부재(LW)로부터 상기 제 1 지지체(10)를 제거하는 공정;
    상기 제 2 배선 부재(UW)로부터 상기 제 2 지지체(10)를 제거하는 공정
    을 포함하고,
    상기 제 1 코어리스 배선 기판(1a)은 제 1 절연층(20) 및 제 1 보강층(R)을 포함하고, 상기 제 1 보강층(R)은 상기 제 1 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고,
    상기 제 2 코어리스 배선 기판(2)은 제 2 절연층(20) 및 제 2 보강층(R)을 포함하고, 상기 제 2 보강층(R)은 상기 제 2 절연층(20)에 매몰되면서 상기 전자 부품(70)에 대응하는 영역에 구비되고,
    상기 제 2 절연층(20)은 제 1 면 및 상기 제 1 면의 반대편에 있는 제 2 면을 포함하고, 상기 제 1 면은 상기 전자 부품(70)에 대향하고, 상기 제 2 면과 상기 보강층(R)의 면은 동일 평면이면서 상기 전자 부품 장치(4)의 외부에 노출되는, 전자 부품 장치(4)의 제조 방법.
  17. 전자 부품 장치(5)의 제조 방법으로서,
    지지체(10) 위에, 보강층(R)을 포함하는 코어리스 배선 기판(1a)을 형성해서, 배선 부재(LW)를 얻는 공정;
    상기 배선 부재(LW) 위에 전자 부품(70)을 탑재하는 공정;
    상기 배선 부재(LW) 위에, 상기 배선 부재(LW)와 코어층(40)을 갖는 코어 보유 배선 기판(2a) 사이에서 상기 전자 부품(70)을 수용하도록, 접속 단자(34)를 개재해서 상기 코어 보유 배선 기판(2a)을 배치하는 공정;
    상기 배선 부재(LW)와 상기 코어 보유 배선 기판(2a) 사이에 밀봉 수지(76)를 충전하는 공정; 및
    상기 배선 부재(LW)로부터 상기 지지체(10)를 제거하는 공정
    을 포함하고,
    상기 보강층(R)은, 상기 전자 부품(70)에 대응하는 영역에 배치되며,
    상기 배선 부재(LW)를 얻는 공정은,
    상기 지지체(10) 위에 상기 보강층(R)을 형성하는 공정과,
    상기 지지체(10) 위에 상기 보강층(R)을 피복하는 절연층(20)을 형성하는 공정을 포함하고,
    상기 보강층(R)의 측면 및 상면은, 상기 절연층(20)에 매몰되는 동시에, 상기 보강층(R)의 하면은 상기 절연층(20)으로부터 노출되고,
    상기 절연층(20)의 상면은 상기 전자 부품(70)에 대향하고, 상기 보강층(R)의 하면과 상기 절연층(20)의 하면이 동일 평면이면서 상기 전자 부품 장치(5)의 외부에 노출되는, 전자 부품 장치(5)의 제조 방법.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    각각의 보강층(R)은,
    (ⅰ) 구리(Cu)층, 니켈(Ni)층, 팔라듐(Pd)층, 및 금(Au)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조,
    (ⅱ) 구리(Cu)층, 니켈(Ni)층, 및 금(Au)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조, 및
    (ⅲ) 구리(Cu)층 및 니켈(Ni)층이 상기 전자 부품(70)측으로부터 차례로 적층되는 구조로 이루어지는 그룹 중에서 선택되는 구조를 포함하는, 제조 방법.
  19. 제 15 항 또는 제 17 항에 있어서,
    상기 코어층(40)은, 섬유 보강재 함유 수지층을 포함하는, 제조 방법.
  20. 제 15 항 또는 제 17 항에 있어서,
    상기 코어리스 배선 기판(2, 2a)은 절연층(20), 비어 도체들, 및 배선층(30)을 포함하고,
    상기 절연층(20)과 상기 배선층(30)은 적층되어 있고,
    상기 비어 도체들은 상기 절연층(20) 내에 배치되며, 또한
    각각의 비어 도체는, 상기 전자 부품 장치(3, 5)의 외측의 직경이 상기 전자 부품 장치(3, 5)의 내측의 직경보다도 작은 원뿔대 형상인, 제조 방법.
  21. 제 16 항에 있어서,
    상기 제 1 및 제 2 코어리스 배선 기판(1a, 2) 각각은 절연층(20), 비어 도체들, 및 배선층(30)을 포함하고,
    각각의 절연층(20) 및 대응하는 배선층(30)은 적층되어 있고,
    상기 제 1 및 제 2 코어리스 배선 기판(1a, 2) 각각의 상기 비어 도체들은 대응하는 상기 절연층(20) 내에 배치되며, 또한
    각각의 비어 도체는, 상기 전자 부품 장치(3)의 외측의 직경이 상기 전자 부품 장치(3)의 내측의 직경보다도 작은 원뿔대 형상인, 제조 방법.
  22. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 접속 단자(34)는, 금속 기둥(34a)을 포함하는, 제조 방법.
  23. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전자 부품 장치(3, 4, 5)의 외부에 노출되는 상기 보강층(R)의 면을 피복하는 솔더 레지스트층(26)이 설치되어 있는, 전자 부품 장치(3, 4, 5).
  24. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 전자 부품 장치(3, 4, 5)의 외부에 노출되는 상기 보강층(R)의 면을 피복하는 솔더 레지스트층(26)이 설치되어 있는, 제조 방법.
KR1020150119249A 2014-08-25 2015-08-25 전자 부품 장치 및 그 제조 방법 KR102331611B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-170410 2014-08-25
JP2014170410A JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160024802A KR20160024802A (ko) 2016-03-07
KR102331611B1 true KR102331611B1 (ko) 2021-11-30

Family

ID=55349564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119249A KR102331611B1 (ko) 2014-08-25 2015-08-25 전자 부품 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10098228B2 (ko)
JP (1) JP6358431B2 (ko)
KR (1) KR102331611B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
CN208227405U (zh) * 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
WO2017154643A1 (ja) * 2016-03-11 2017-09-14 本田技研工業株式会社 電子回路基板および超音波接合方法
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN108541340A (zh) * 2017-01-05 2018-09-14 华为技术有限公司 一种高可靠性电子封装结构、电路板及设备
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102449368B1 (ko) * 2017-10-20 2022-09-30 삼성전기주식회사 다층 인쇄회로기판
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR102467001B1 (ko) * 2017-12-05 2022-11-14 삼성전자주식회사 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
JP2020013908A (ja) * 2018-07-18 2020-01-23 住友電工デバイス・イノベーション株式会社 電子部品の実装構造
US11322447B2 (en) 2019-08-16 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided routing in 3D SiP structure
KR102424641B1 (ko) * 2019-08-16 2022-07-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2008010885A (ja) * 2005-12-14 2008-01-17 Shinko Electric Ind Co Ltd チップ内蔵基板
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4182144B2 (ja) 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5269563B2 (ja) 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US20130049214A1 (en) * 2011-08-29 2013-02-28 Infineon Technologies Ag Method of processing at least one die and die arrangement
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
WO2013180288A1 (ja) * 2012-05-31 2013-12-05 京セラ株式会社 電子素子搭載用基板および電子装置
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140239428A1 (en) * 2013-02-28 2014-08-28 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
US20140367854A1 (en) * 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2008010885A (ja) * 2005-12-14 2008-01-17 Shinko Electric Ind Co Ltd チップ内蔵基板
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Also Published As

Publication number Publication date
US20190029113A1 (en) 2019-01-24
US10098228B2 (en) 2018-10-09
US20160057863A1 (en) 2016-02-25
JP6358431B2 (ja) 2018-07-18
US10383228B2 (en) 2019-08-13
JP2016046418A (ja) 2016-04-04
KR20160024802A (ko) 2016-03-07

Similar Documents

Publication Publication Date Title
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP5026400B2 (ja) 配線基板及びその製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
US10340238B2 (en) Wiring substrate and semiconductor device
US10779406B2 (en) Wiring substrate
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US9911695B2 (en) Wiring board including multiple wiring layers that are different in surface roughness
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2017228692A (ja) 半導体パッケージ基板およびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013009006A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant