JP2006339421A - 配線基板および配線基板の製造方法 - Google Patents

配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP2006339421A
JP2006339421A JP2005162547A JP2005162547A JP2006339421A JP 2006339421 A JP2006339421 A JP 2006339421A JP 2005162547 A JP2005162547 A JP 2005162547A JP 2005162547 A JP2005162547 A JP 2005162547A JP 2006339421 A JP2006339421 A JP 2006339421A
Authority
JP
Japan
Prior art keywords
wiring board
layer
wiring
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005162547A
Other languages
English (en)
Other versions
JP4016039B2 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005162547A priority Critical patent/JP4016039B2/ja
Priority to KR1020060045339A priority patent/KR101160528B1/ko
Priority to TW095119359A priority patent/TWI408780B/zh
Priority to US11/421,607 priority patent/US7732712B2/en
Priority to EP06011507.8A priority patent/EP1740025B1/en
Priority to CN2006100833472A priority patent/CN1882224B/zh
Publication of JP2006339421A publication Critical patent/JP2006339421A/ja
Application granted granted Critical
Publication of JP4016039B2 publication Critical patent/JP4016039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制する。
【解決手段】 半導体チップを内蔵した配線基板であって、前記半導体チップが埋設された絶縁層と、前記半導体チップに接続される配線と、を有し、前記絶縁層の第１の側と、当該第１の側と反対側の第２の側とに、それぞれ当該絶縁層を補強する補強層が形成されていることを特徴とする配線基板。
【選択図】 図１

Description

本発明は配線基板および配線基板の製造方法に係り、特には半導体チップを内蔵する配線基板およびその製造方法に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。
このため、半導体チップが埋め込まれた基板、いわゆるチップ内蔵型の配線基板が提案されており、半導体チップを基板に内蔵するための様々な構造が提案されている。このようなチップ内蔵型の配線基板は、半導体チップに接続される配線を有し、さらに当該配線基板を他のデバイスや、マザーボードなどと接続可能にする接続部が形成されている。
特開２００４−３２７６２４号公報 特開２００１−３５２００７号公報 特開２００３−１４２６２８号公報
しかし、チップ内蔵型の配線基板の薄型化、高密度化を実現しようとした場合、配線基板の反りが問題になる場合があった。このような反りに対応するためには、例えばコア基板などの所定の厚さの基板を、半導体チップが埋設された層と積層して反りを抑制する構造とする必要があり、このような積層構造とすると配線基板の薄型化や高密度化が困難となる問題があった。
また、近年の高速度で動作する半導体チップは発熱量が大きく、当該半導体チップを内蔵した配線基板では発熱によって反りが生じる場合があり、問題となっていた。
上記のように、配線基板の反りを抑制しながら、配線基板の薄型化を実現することは困難であり、特に半導体チップの発熱量が大きい場合には反りを低減することがさらに困難となっていた。
そこで、本発明では上記の問題を解決した、新規で有用な配線基板および当該配線基板の製造方法を提供することを目的としている。
本発明の具体的な課題は、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することである。
本発明の第１の観点では、上記の課題を、半導体チップを内蔵した配線基板であって、前記半導体チップが埋設された絶縁層と、前記半導体チップに接続される配線と、前記絶縁層の第１の側と、当該第１の側と反対側の第２の側とにそれぞれ形成された、当該絶縁層を補強する補強層と、を有することを特徴とする配線基板により、解決する。
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
また、前記補強層はプリプレグ材よりなると、当該補強層の形成が容易であると共に当該補強層の剛性が高く、好適である。
また、前記補強層のうち、前記第１の側に形成された補強層には開口部が形成され、当該開口部には、前記配線に接続される電極が形成されていると、前記第１の側で前記半導体チップへの電気的な接続が容易となる。
また、前記補強層のうち、前記第２の側に形成された補強層上には、前記配線に接続される電極が形成されていると、前記第２の側で前記半導体チップへの電気的な接続が容易となる。
また、前記絶縁層に埋設される、前記絶縁層を補強する別の補強層をさらに有すると、配線基板の剛性がさらに向上する。
また、前記半導体チップの放熱を行う放熱手段が形成されていると、当該半導体チップの放熱が可能となる。
また、前記放熱手段は、前記半導体チップ上に形成された金属層と、当該金属層に接続された放熱ビアプラグとを含むと、効率よく前記半導体チップの放熱を行う事ができる。
また、本発明の第２の観点では、上記の課題を、半導体チップが埋設された絶縁層を有する配線基板の製造方法であって、支持基板上に、前記絶縁層を補強する第１の補強層を形成する第１の工程と、前記第１の補強層上に、前記半導体チップが埋設された前記絶縁層と、前記半導体チップに接続される配線とを形成する第２の工程と、前記絶縁層上に前記絶縁層を補強する第２の補強層を形成する第３の工程と、前記支持基板を除去する第４の工程と、を有することを特徴とする配線基板の製造方法により、解決する。
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
また、前記絶縁層に埋設される、前記絶縁層を補強する第３の補強層を形成する工程をさらに有すると、配線基板の剛性がさらに向上する。
また、前記半導体チップ上に、当該半導体チップの放熱を行う放熱手段を形成する工程をさらに有すると、半導体チップの放熱が可能となる。
また、前記第１の補強層は、前記第２の補強層より厚く形成されると、効率よく配線基板の反りを抑制することが可能となる。
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
本発明による配線基板は、半導体チップを内蔵した配線基板であって、前記半導体チップが埋設された絶縁層と、前記半導体チップに接続される配線と、を有し、前記絶縁層の第１の側と、当該第１の側と反対側の第２の側とに、それぞれ当該絶縁層を補強する補強層が形成されていることを特徴としている。
そのため、配線基板の反りが低減され、平面度が高く、微細化された配線に対応可能な配線基板を構成することが可能である。また、前記補強層は、従来のビルドアップ層（絶縁層）の一部の層の置き換えで対応が可能なため、従来のビルドアップ法を適用が可能である。そのため、形成方法が容易で信頼性が高く、また薄型化が可能である特徴を有している。
次に、本発明の実施例について、図面に基づき、以下に説明する。
図１は、本発明の実施例１による配線基板１００を模式的に示した断面図である。図１を参照するに、本発明による配線基板は、半導体チップ１１０が埋設された、例えばエポキシなどのいわゆるビルドアップ樹脂材料よりなる絶縁層１０６を有し、当該絶縁層１０６の両側の面に接するように、当該絶縁層１０６を補強する補強層１０３、１１４がそれぞれ形成されている。
前記半導体チップ１１０は、配線部（後述）に接続され、当該配線部を介して前記補強層１０３の側（以降文中下側）に形成された電極１０２、または前記補強層１１４の側（以降文中上側）に形成された電極１１８に接続されている。例えば、前記電極１０２または前記電極１１８は、マザーボードや他のデバイス、または接続機器などが接続される。
前記半導体チップ１１０の電極パッド（図示せず）には、例えばＡｕからなるスタッドバンプ１１１が形成されており、当該スタッドバンプ１１１は、例えばはんだ接続部１０９を介して前記絶縁層１０６に埋設された配線部１０８に接続されている。また、前記半導体チップ１１０の下側にはアンダーフィル層１１０Ａが形成されていてもよい。
本実施例による配線基板１００には、前記配線部１０８に加えて、互いに接続される配線部１０５、配線部１１３、および配線部１１６が、積層されるように、例えばＣｕにより形成されている。
前記配線部１０５は、ビアプラグ１０５ａと、パターン配線１０５ｂよりなる。前記ビアプラグ１０５ａは、前記補強層１０３に形成された開口部に形成され、前記補強層１０３上には当該ビアプラグ１０５ａに接続されるパターン配線１０５ｂが形成されている。
さらに前記配線部１０５上には、当該配線部１０５に接続される配線部１０８が、前記絶縁層１０６に埋設されて形成されている。
前記配線部１０８は、前記パターン配線１０５ｂ上に形成されるビアプラグ１０８ａと、当該ビアプラグ１０８ａに接続されるパターン配線１０８ｂよりなる。前記パターン配線１０８ｂには、先に説明したように、はんだ接続部１０９、スタッドバンプ１１１を介して半導体チップ１１０が接続されている。
また、前記配線部１０８上には、当該配線部１０８に接続される配線部１１３が、前記絶縁部１０６に埋設されて形成されている。前記配線部１１３は、前記パターン配線１０８ｂ上に形成されるビアプラグ１１３ａと、当該ビアプラグ１１３ａに接続されるパターン配線１１３ｂよりなる。
さらに、前記配線部１１３上には、当該配線部１１３に接続される配線部１１６が形成されている。前記配線部１１６は、前記パターン配線１１３ｂ上に形成されるビアプラグ１１６ａと、当該ビアプラグ１１６ａに接続されるパターン配線１１６ｂよりなる。
前記ビアプラグ１１６ｂは、前記絶縁層１０６の側から、前記補強層１１４に形成された開口部にかけて形成され、前記パターン配線１１６ｂは、当該補強層１１４上に形成される。
また、前記補強層１０３の開口部には、前記ビアプラグ１０５ａに接続された電極１０２が、前記パターン配線１１６ｂ上には電極１１８が、それぞれ形成され、下側と上側でそれぞれ半導体チップと接続対象を電気的に接続することが容易な構造となっている。
また、前記補強層１０３、前記補強層１１４を覆うように、それぞれソルダーレジスト層１１９，１１７が形成され、これらのソルダーレジスト層は電極が露出するための開口部が形成されている。
また、必要に応じて、例えば前記電極１０２には、はんだボール１２０が形成されるが、前記電極１１８に、はんだボールが形成されていてもよい。
本実施例による配線基板１００は、半導体チップや配線部が埋設されている前記絶縁層１０６が、前記補強層１０３と前記補強層１１４で挟まれるように構成されている。このため、半導体チップを内蔵した配線基板の反りが低減され、平面度が高く、微細化された配線に対応可能な配線基板を構成することが可能となる。
例えば、前記補強層１０３、１１４は、プリプレグ材を用いて形成することが好ましい。プリプレグ材は、有機コア材、または単にコア材という場合もあり、多層配線基板（ビルドアップ基板）を形成する場合のコア基板の材料として用いられる場合がある。
例えばプリプレグ材は、エポキシ系の樹脂材料に、ガラス繊維を含浸させて固めた構造を有し、一般的なビルドアップ樹脂材料よりも剛性が高い特徴を有している。例えば、ビルドアップ樹脂材料の弾性率（ヤング率）が５ＧＰａ〜８ＧＰａ程度であるのに対して、プリプレグ材の弾性率は２０ＧＰａ以上であり、高い剛性を有しており、このために配線基板の反りが低減される。
また、前記補強層１０３，１１４を構成する材料は、プリプレグ材に限定されず、例えば剛性の高いモールド樹脂を用いてもよい。また、前記補強層１０３，１１４を構成する材料には金属などの材料を用いてもよいが、金属などの導電材料を用いる場合には、配線部と補強層を絶縁する構造を付加することが好ましい。
また、本実施例による配線基板は、従来のビルドアップ法を踏襲して形成することが可能であり、配線基板の薄型化が可能である特徴を有している。
次に、上記の配線基板の製造方法について、図２Ａ〜図２Ｖを用いて、手順を追って説明する。
まず、図２Ａに示す工程において、導電材料、例えばＣｕよりなる、厚さが２００μｍの支持基板１０１を準備する。
次に、図２Ｂに示す工程において、前記支持基板１０１上にフォトリソグラフィ法にてレジストパターン（図示せず）を形成し、当該レジストパターンをマスクにして電解メッキにより、例えばＡｕ層１０２ａ，Ｎｉ層１０２ｂ，およびＣｕ層１０２ｃが積層された構造を有する電極１０２を形成する。当該電解メッキにおいては、前記支持基板１０１が通電経路となるため、当該支持基板１０１は導電材料であることが好ましく、また例えばＣｕのような低抵抗の材料であるとさらに好ましい。
次に、図２Ｃの工程において、前記電極１０２を覆うように、前記支持基板１０１上に、例えばプリプレグ材よりなる補強層１０３を形成する。当該補強層１０３を形成した後、当該補強層１０３に、前記電極１０２が露出するように、例えばレーザによりビアホール１０３Ａを形成する。
次に、図２Ｄに示す工程において、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記補強層１０３の表面処理を行った後、当該補強層１０３の表面と前記電極１０２の表面に、無電解メッキにより、Ｃｕのシード層１０４を形成する。
次に、図２Ｅに示す工程において、フォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、当該レジストパターンをマスクにして、Ｃｕの電解メッキにより、前記ビアホール１０３Ａにビアプラグ１０５ａを、前記補強層１０３上に前記ビアプラグ１０５ａに接続されるパターン配線１０５ｂを形成し、配線部１０５を形成する。
前記配線部１０５を形成した後、レジストパターンを剥離し、露出した余剰なシード層をエッチングにより除去する。
次に、図２Ｆに示す工程において、前記配線部１０５を覆うように、前記補強層１０３上に、例えば熱硬化性のエポキシ樹脂よりなる絶縁層（ビルドアップ層）１０６を形成し、さらに、当該絶縁層に、前記パターン配線１０５ｂの一部が露出するようにレーザによりビアホール１０６Ａを形成する。
次に、図２Ｇに示す工程において、図２Ｄに示した工程と同様にして、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記絶縁層１０６の表面処理を行った後、当該絶縁層１０６の表面と露出した前記パターン配線１０５ｂの表面に、無電解メッキにより、Ｃｕのシード層１０７を形成する。
次に、図２Ｈに示す工程において、図２Ｅに示した工程と同様にして、フォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、当該レジストパターンをマスクにして、Ｃｕの電解メッキにより、前記ビアホール１０６Ａにビアプラグ１０８ａを、前記絶縁層１０６上に前記ビアプラグ１０８ａに接続されるパターン配線１０８ｂを形成し、配線部１０８を形成する。
前記配線部１０８を形成した後、レジストパターンを剥離し、露出した余剰なシード層をエッチングにより除去する。
次に、図２Ｉに示す工程において、前記配線部１０８を覆うように、前記絶縁層１０６上に、例えば熱硬化性のエポキシ樹脂よりなる絶縁層（ビルドアップ層）１０６ａを形成する。また、前記絶縁層１０６ａと前記絶縁層１０６は実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ａを含むものとして記載する。
次に、図２Ｊに示す工程において、例えばレーザにより、前記絶縁層１０６に、前記パターン配線１０８ｂの一部が露出するように開口部１０６Ｂを形成する。
次に、図２Ｋに示す工程において、必要に応じてデスミア工程を行って開口部の残渣物の除去と前記絶縁層１０６の表面処理を行った後、例えば電解メッキにより、前記開口部１０６Ｂに、はんだ接続部１０９を形成する。
次に、図２Ｌに示す工程において、例えばＡｕよりなるスタッドバンプ１１１が形成された半導体チップ１１０を、前記スタッドバンプ１１１と前記はんだ接続部１０９が対応するようにして前記配線部１０８上に設置する。この場合、必要に応じて前記はんだ接続部１０９のリフローを行って当該はんだ接続部１０９とスタッドバンプ１１１の電気的な接続を良好にすることが好ましい。また、必要に応じて前記半導体チップ１１０と前記絶縁層１０６の間にはアンダーフィル層１１０Ａを形成すると好適である。
次に、図２Ｍに示す工程において、前記半導体チップ１１０を覆うように、前記絶縁層１０６上に、例えば熱硬化性のエポキシ樹脂よりなる絶縁層（ビルドアップ層）１０６ｂを形成する。また、前記絶縁層１０６ｂと前記絶縁層１０６は実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ｂを含むものとして記載する。
次に、図２Ｎに示す工程において、前記絶縁層１０６に、前記パターン配線１０８ｂが露出するように、例えばレーザによりビアホール１０６Ｃを形成する。
次に、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記絶縁層１０６の表面処理を行った後、当該絶縁層１０６の表面と前記バターン配線１０８ｂの表面に、無電解メッキにより、Ｃｕのシード層１１２を形成する。
次に、図２Ｏに示す工程において、図２Ｈに示す工程と同様にして、フォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、当該レジストパターンをマスクにして、Ｃｕの電解メッキにより、前記ビアホール１０６Ｃにビアプラグ１１３ａを、前記絶縁層１０６上に前記ビアプラグ１１３ａに接続されるパターン配線１１３ｂを形成し、配線部１１３を形成する。
前記配線部１１３を形成した後、レジストパターンを剥離し、露出した余剰なシード層をエッチングにより除去する。
次に、図２Ｐに示す工程において、前記配線部１０８を覆うように、前記絶縁層１０６上に、例えば熱硬化性のエポキシ樹脂よりなる絶縁層（ビルドアップ層）１０６ｃを形成する。また、前記絶縁層１０６ｃと前記絶縁層１０６は実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ｃを含むものとして記載する。
さらに前記絶縁層１０６ｃ上に、例えばプリプレグ材よりなる補強層１１４を形成する。当該補強層１１４を形成した後、当該補強層１１４および前記絶縁層１０６に、前記パターン配線１１３ｂが露出するように、例えばレーザによりビアホール１１４Ａを形成する。
次に、図２Ｑに示す工程において、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記絶縁層１０６、補強層１１４の表面処理を行った後、ビアホール内壁面と当該補強層１１４の表面、さらに前記バターン配線１１３ｂの表面に、無電解メッキにより、Ｃｕのシード層１１５を形成する。
次に、図２Ｒに示す工程において、図２Ｏに示した工程と同様にして、フォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、当該レジストパターンをマスクにして、Ｃｕの電解メッキにより、前記ビアホール１１４Ａにビアプラグ１１６ａを、前記補強層１１４上に前記ビアプラグ１１６ａに接続されるパターン配線１１６ｂを形成し、配線部１１６を形成する。
前記配線部１０８を形成した後、レジストパターンを剥離し、露出した余剰なシード層をエッチングにより除去する。
次に、図２Ｓに示す工程において、前記パターン配線１１６ｂの一部が露出する開口部１１７Ａを有するソルダーレジスト層１１７を、前記補強層１１４を覆うように形成する。
次に、図２Ｔに示す工程において、当該開口部１１７Ａより露出する前記パターン配線１１６ｂ上に、例えばＮｉ／Ａｕよりなる電極１１８を形成する。
次に、図２Ｕに示す工程において、前記支持基板１０１を、例えばウェットエッチングにより除去した後、図２Ｖに示す工程において、前記電極１０２が露出する開口部１１９Ａを有するソルダーレズスト層１１９を、前記補強層１０３を覆うように形成する。
その後、前記電極１０２にはんだボール１２０を形成することで、図１に示す配線基板１００を形成することができる。
上記の製造方法は、従来のビルドアップ法を適用した製造方法であり、さらにコアレス構造（支持基板を除去した構造）であるため、配線基板の薄型化・小型軽量化を実現することが可能であるとともに、補強層１０３，１１４により、反りが低減される。このため、微細化された配線部を有し、薄型化された配線基板を形成することができる。
また、前記補強層１０３は、前記補強層１１４より厚く形成されることが好ましい。これは、配線基板の製造工程において、熱ストレスがかかる回数が下層に行くほど増えるためである。例えば、前記絶縁層１０６は、熱硬化性の樹脂材料が積層されて形成されたものである。上記の実施例では記載を省略しているが、熱硬化性の樹脂材料が積層されるたびに、熱硬化工程を設けることが好ましい。このため、配線基板の下側（下層側）の補強層は、熱ストレスがかかる回数が増えるため、反りを低減するために、上側（上層側）の補強層をより厚く形成されていることが好ましい。
また、上記の配線基板１００の厚さの一例としては、例えば前記補強層１０３の厚さを８０μｍ、前記補強層１１４の厚さを４０μｍとした場合、全体の厚さが４４０μｍの配線基板を形成することが可能である。
また、配線が積層される数は、上記の実施例によらず、様々に変更して形成が可能なことは明らかである。
また、上記の実施例１に記載した配線基板は、次に示すように、さらに反りが低減される構造とすることが可能である。
図３は、本発明の実施例２による配線基板１００Ａを模式的に示した断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図３を参照するに、本実施例による配線基板１００Ａでは、配線基板の反りを抑制するための、前記絶縁層１０６を補強する補強層１２１が、前記絶縁層１０６に埋設されるようにして前記補強層１０３と前記補強層１１４の間に形成されている。
また、前記補強層１２１には、前記ビアプラグ１１３ａが貫通するための開口部１２１Ａが形成されている。このように、実施例１に示した構造に加えて、前記絶縁層１０６中にさらに補強層を追加することで、配線基板の剛性がさらに向上し、配線基板の反りを抑制する効果がさらに大きくなる。
また、本実施例による配線基板１００Ａを製造する場合には、実施例１に記載した製造方法において、図２Ｌに示した工程の後に、前記補強層１２１を形成する工程を追加すればよい。後の工程は実施例１の場合と同様にして、配線基板１００Ａを製造することができる。
また、前記補強層１２１は、前記補強層１０３、１１４と同様に、例えばプリプレグ材よりなるが、モールド樹脂や、金属材料を用いて形成してもよい。
また、近年の高速度で動作する半導体チップは発熱量が大きく、当該半導体チップを内蔵した配線基板では発熱によって反りが生じる場合があり、問題となっていた。
そこで、上記の実施例１または実施例２に示した配線基板に、半導体チップの放熱を行う放熱手段を付加した構造とすると、発熱による半導体チップの損傷や動作の不具合が低減されるとともに、発熱による配線基板の反りが低減され、好適である。
図４は、本発明の実施例３による配線基板１００Ｂを模式的に示した断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図４を参照するに、本実施例による配線基板１００Ｂには、前記半導体チップ１１０の放熱（冷却）を行うための放熱手段２００が形成されている。前記放熱手段２００は、前記半導体チップ１００上に形成された金属層２０１と、前記金属層２０１に接続された、前記金属層２０１上に起立するように形成された放熱ビアプラグ２０２と、前記放熱ビアプラグ２０２上に形成された、例えばＮｉ／Ａｕよりなる電極２０３とを有している。
前記金属層は、例えばＣｒ／Ｃｕ、または、Ｔｉ／Ｃｕなどの構造よりなり、前記半導体チップ１１０のデバイス面の裏側に形成される。また、前記放熱ビアプラグ２０２は、例えばＣｕよりなり、前記金属層２０１に接続されて当該金属層２０１上に起立するように、前記絶縁層１０６、前記補強層１１４、および前記ソルダーレジスト層１１７にその側壁面を接するように形成されている。
このように、前記金属層２０１と前記放熱ビアプラグ２０２が形成されていることで、前記半導体チップ１１０で発生した熱を効率よく放熱することが可能な構造になっており、そのために半導体チップの破損や動作の不具合、また熱による配線基板の反りを効果的に抑制することが可能となっている。
また、前記ソルダーレジスト層１１７に形成された開口部より露出する前記放熱ビアプラグ２０２上には、前記電極２０３が形成されている。例えば、電極２０３上には、必要に応じてはんだボールが形成され、例えばマザーボードなど、配線基板の接続対象に接続することが可能である。例えば前記電極２０３を介して前記放熱ビアプラグ２０２が当該接続対象に接続されると、さらに放熱の効率が良好となり、半導体チップで発生した熱を効率よく接続対象に逃がすことが可能となる。
次に、上記の配線基板１００Ｂの製造方法について、図５Ａ〜図５Ｊに基づき、手順を追って説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。また、特に説明をしない部分は、実施例１の場合と同様である。
まず、図５Ａに示す工程は、実施例１に記載した製造方法の図２Ｍに示した工程に相当する。すなわち、実施例１の図２Ａ〜図２Ｍに示した工程を実施して、図５Ａに示す状態とする。但し、本実施例の場合、前記半導体チップ１１０を配線部に設置する前に、前記半導体チップ１１０のデバイス形成面の裏側に、例えば、例えばＣｒ／Ｃｕ、または、Ｔｉ／Ｃｕなどの構造よりなる金属層２０１を、例えばスパッタリング法により、形成しておく。
次に、図５Ｂに示す工程（実施例１の図２Ｎに示した工程に相当する工程）において、前記絶縁層１０６に前記ビアホール１１６Ｃを形成すると共に、例えばレーザにより、前記金属層２０１に到達するビアホール１０６Ｄを形成する。
この場合、前記金属層はレーザのストッパ層として機能し、半導体チップに形成されたデバイスが、レーザによりダメージを受けることを防止している。すなわち、前記金属層２０１は、放熱に寄与すると共に配線基板の製造過程において半導体チップのデバイスの保護層として機能する。また、後の工程において前記ビアホールに形成される放熱ビアプラグと半導体チップとの密着力を良好とする効果も奏する。
次に、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記絶縁層１０６の表面処理を行った後、ビアホールの内壁面を含む当該絶縁層１０６の表面、前記バターン配線１０８ｂの表面、および前記金属層２０１の表面に、無電解メッキにより、Ｃｕのシード層１１２を形成する。
次に、図５Ｃに示す工程（実施例１の図２Ｏに示した工程に相当する工程）において、前記配線部１１３を形成するとともに、前記ビアホール１０６Ｄに、放熱ビアプラグ２０２Ａを形成する。
次に、図５Ｄに示す工程（実施例１の図２Ｐに示した工程に相当する工程）において、実施例１の場合と同様にして、絶縁層１０６ｃを形成し、当該前記絶縁層１０６ｃ上に、例えばプリプレグ材よりなる補強層１１４を形成する。さらに、前記ビアホール１１４Ａを形成するとともに、例えばレーザにより、前記プリプレグ材１１４にビアホール１１４Ｂを形成する。
次に、図５Ｅに示す工程（実施例１の図２Ｑに示した工程に相当する工程）において、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と前記絶縁層１０６、補強層１１４の表面処理を行った後、ビアホール１１４Ａ，１１４Ｂの内壁面と当該補強層１１４の表面、前記パターン配線１１３ｂの表面、さらに前記放熱ビアプラグ２０２Ａの表面に、無電解メッキにより、Ｃｕのシード層１１５を形成する。
次に、図５Ｆに示す工程（実施例１の図２Ｒに示した工程に相当する工程）において、Ｃｕの電解メッキにより、配線部１１６を形成するとともに、前記放熱ビアプラグ２０２Ｂを、前記放熱ビアプラグ２０２Ａに積層するように形成する。ここで、前記放熱ビアプラグ２０２Ａ，２０２Ｂよりなる放熱ビアプラグ２０２が形成される。
前記配線部１０８、放熱ビアプラグ２０２を形成した後、レジストパターンを剥離し、露出した余剰なシード層をエッチングにより除去する。
以降の図５Ｇ〜図５Ｊに示す工程においては、実施例１の図２Ｓ〜図２Ｖに相当する工程を実施することで、配線基板１００Ｂを形成することができる。
本実施例の場合、図５Ｇに示す工程において前記補強層１１７に、前記放熱ビアプラグ２０２が露出する開口部１１７Ｂを形成することと、図５Ｈに示す工程において前記電極１１８を形成する場合に前記放熱ビアプラグ２０２上に電極２０３を形成する部分以外は、実施例１の場合と同様の方法で配線基板を形成することができる。
本実施例による製造方法によれば、実施例１の場合の製造方法に対して工程数を増加することなく、半導体チップの放熱手段を形成することが可能となっている。
また、放熱手段の構造は本実施例に限定されるものではなく、例えばその材料（金属材料の種類）やその構造（放熱ビアプラグの数、位置など）は様々に変形・変更することが可能であることは明らかである。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
実施例１による配線基板を示す図である。 図１の配線基板を製造する方法を手順を追って示す図（その１）である。 図１の配線基板を製造する方法を手順を追って示す図（その２）である。 図１の配線基板を製造する方法を手順を追って示す図（その３）である。 図１の配線基板を製造する方法を手順を追って示す図（その４）である。 図１の配線基板を製造する方法を手順を追って示す図（その５）である。 図１の配線基板を製造する方法を手順を追って示す図（その６）である。 図１の配線基板を製造する方法を手順を追って示す図（その７）である。 図１の配線基板を製造する方法を手順を追って示す図（その８）である。 図１の配線基板を製造する方法を手順を追って示す図（その９）である。 図１の配線基板を製造する方法を手順を追って示す図（その１０）である。 図１の配線基板を製造する方法を手順を追って示す図（その１１）である。 図１の配線基板を製造する方法を手順を追って示す図（その１２）である。 図１の配線基板を製造する方法を手順を追って示す図（その１３）である。 図１の配線基板を製造する方法を手順を追って示す図（その１４）である。 図１の配線基板を製造する方法を手順を追って示す図（その１５）である。 図１の配線基板を製造する方法を手順を追って示す図（その１６）である。 図１の配線基板を製造する方法を手順を追って示す図（その１７）である。 図１の配線基板を製造する方法を手順を追って示す図（その１８）である。 図１の配線基板を製造する方法を手順を追って示す図（その１９）である。 図１の配線基板を製造する方法を手順を追って示す図（その２０）である。 図１の配線基板を製造する方法を手順を追って示す図（その２１）である。 図１の配線基板を製造する方法を手順を追って示す図（その２２）である。 実施例２による配線基板を示す図である。 実施例３による配線基板を示す図である。 図４の配線基板を製造する方法を手順を追って示す図（その１）である。 図４の配線基板を製造する方法を手順を追って示す図（その２）である。 図４の配線基板を製造する方法を手順を追って示す図（その３）である。 図４の配線基板を製造する方法を手順を追って示す図（その４）である。 図４の配線基板を製造する方法を手順を追って示す図（その５）である。 図４の配線基板を製造する方法を手順を追って示す図（その６）である。 図４の配線基板を製造する方法を手順を追って示す図（その７）である。 図４の配線基板を製造する方法を手順を追って示す図（その８）である。 図４の配線基板を製造する方法を手順を追って示す図（その９）である。 図４の配線基板を製造する方法を手順を追って示す図（その１０）である。
符号の説明
１００，１００Ａ，１００Ｂ 配線基板
１０１ 支持基板
１０２，１１８ 電極
１０３，１１４，１２１ 補強層
１０５，１０８，１１３，１１６ 配線部
１０５ａ，１０８ａ，１１３ａ，１１６ａ ビアプラグ
１０５ｂ，１０８ｂ，１１３ｂ，１１６ｂ パターン配線
１０６ 絶縁層
１１０ 半導体チップ
１０９ はんだ接続部
１１１ スタッドバンプ
１１７，１１９ ソルダーレジスト層
１２０ はんだボール

Claims (11)

  1. 半導体チップを内蔵した配線基板であって、
    前記半導体チップが埋設された絶縁層と、
    前記半導体チップに接続される配線と、
    前記絶縁層の第１の側と、当該第１の側と反対側の第２の側とにそれぞれ形成された、当該絶縁層を補強する補強層と、を有することを特徴とする配線基板。
  2. 前記補強層はプリプレグ材よりなることを特徴とする請求項１記載の配線基板。
  3. 前記補強層のうち、前記第１の側に形成された補強層には開口部が形成され、当該開口部には、前記配線に接続される電極が形成されていることを特徴とする請求項１または２記載の配線基板。
  4. 前記補強層のうち、前記第２の側に形成された補強層上には、前記配線に接続される電極が形成されていることを特徴とする請求項１乃至３のうち、いずれか１項記載の配線基板。
  5. 前記絶縁層を補強する別の補強層が、前記絶縁層に埋設されていることを特徴とする請求項１乃至４のうち、いずれか１項記載の配線基板。
  6. 前記半導体チップの放熱を行う放熱手段がさらに形成されていることを特徴とする請求項１乃至５のうち、いずれか１項記載の配線基板。
  7. 前記放熱手段は、前記半導体チップ上に形成された金属層と、当該金属層に接続された放熱ビアプラグとを含むことを特徴とする請求項６記載の配線基板。
  8. 半導体チップが埋設された絶縁層を有する配線基板の製造方法であって、
    支持基板上に、前記絶縁層を補強する第１の補強層を形成する第１の工程と、
    前記第１の補強層上に、前記半導体チップが埋設された前記絶縁層と、前記半導体チップに接続される配線とを形成する第２の工程と、
    前記絶縁層上に前記絶縁層を補強する第２の補強層を形成する第３の工程と、
    前記支持基板を除去する第４の工程と、を有することを特徴とする配線基板の製造方法。
  9. 前記絶縁層に埋設される、前記絶縁層を補強する第３の補強層を形成する工程をさらに有することを特徴とする請求項８記載の配線基板の製造方法。
  10. 前記半導体チップ上に、当該半導体チップの放熱を行う放熱手段を形成する工程をさらに有することを特徴とする請求項８または９記載の配線基板の製造方法。
  11. 前記第１の補強層は、前記第２の補強層より厚く形成されることを特徴とする請求項８乃至１０のうち、いずれか１項記載の配線基板の製造方法。
JP2005162547A 2005-06-02 2005-06-02 配線基板および配線基板の製造方法 Expired - Fee Related JP4016039B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005162547A JP4016039B2 (ja) 2005-06-02 2005-06-02 配線基板および配線基板の製造方法
KR1020060045339A KR101160528B1 (ko) 2005-06-02 2006-05-19 배선 기판 및 그 제조 방법
TW095119359A TWI408780B (zh) 2005-06-02 2006-06-01 佈線板及其製造方法
US11/421,607 US7732712B2 (en) 2005-06-02 2006-06-01 Wiring board and method for manufacturing the same
EP06011507.8A EP1740025B1 (en) 2005-06-02 2006-06-02 Wiring board and method for manufacturing the same
CN2006100833472A CN1882224B (zh) 2005-06-02 2006-06-02 配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005162547A JP4016039B2 (ja) 2005-06-02 2005-06-02 配線基板および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006339421A true JP2006339421A (ja) 2006-12-14
JP4016039B2 JP4016039B2 (ja) 2007-12-05

Family

ID=37434054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162547A Expired - Fee Related JP4016039B2 (ja) 2005-06-02 2005-06-02 配線基板および配線基板の製造方法

Country Status (6)

Country Link
US (1) US7732712B2 (ja)
EP (1) EP1740025B1 (ja)
JP (1) JP4016039B2 (ja)
KR (1) KR101160528B1 (ja)
CN (1) CN1882224B (ja)
TW (1) TWI408780B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2010135660A (ja) * 2008-12-08 2010-06-17 Nec Corp 半導体装置
WO2010101167A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体装置及びその製造方法
JP2012109350A (ja) * 2010-11-16 2012-06-07 Shinko Electric Ind Co Ltd 電子部品パッケージ及びその製造方法
JP2013236105A (ja) * 2008-07-23 2013-11-21 Nec Corp コアレス配線基板、半導体装置及びそれらの製造方法
US8692135B2 (en) 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
US9179553B2 (en) 2012-02-29 2015-11-03 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring board
KR20160024802A (ko) * 2014-08-25 2016-03-07 신꼬오덴기 고교 가부시키가이샤 전자 부품 장치 및 그 제조 방법
US10665535B2 (en) 2017-11-01 2020-05-26 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
CN101452935B (zh) * 2007-12-05 2011-12-21 群康科技(深圳)有限公司 芯片与晶圆
TWI356479B (en) * 2008-03-04 2012-01-11 Advanced Semiconductor Eng Package structure with embedded die and method of
EP2286446A1 (en) * 2008-06-02 2011-02-23 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
KR101056156B1 (ko) * 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
FR2964790A1 (fr) * 2010-09-13 2012-03-16 St Microelectronics Grenoble 2 Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
EP2448380A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up material for embedding of circuitry
EP2448378A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI654723B (zh) * 2015-02-06 2019-03-21 矽品精密工業股份有限公司 封裝結構之製法
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
KR102029101B1 (ko) * 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
US11848280B2 (en) * 2020-11-25 2023-12-19 ADVANCED SEMlCONDUCTOR ENGINEERING, INC. Method for manufacturing assembly structure by using frame structure on substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板
JP2001313468A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 配線基板
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004063583A (ja) * 2002-07-25 2004-02-26 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置
JP2005072061A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979076A (en) * 1989-06-30 1990-12-18 Dibugnara Raymond Hybrid integrated circuit apparatus
US6239976B1 (en) * 1998-11-24 2001-05-29 Comsense Technologies, Ltd. Reinforced micromodule
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP2001352007A (ja) 2000-06-08 2001-12-21 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法及びそれを用いた接続構造
JP2002076637A (ja) 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
JP2003142628A (ja) 2001-11-08 2003-05-16 Ngk Spark Plug Co Ltd 配線基板
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2004327624A (ja) 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP2004356447A (ja) * 2003-05-29 2004-12-16 Toshiba Corp プリント配線基板及びその製造方法
JP4183708B2 (ja) 2003-07-04 2008-11-19 株式会社村田製作所 部品内蔵基板の製造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板
JP2001313468A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 配線基板
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004063583A (ja) * 2002-07-25 2004-02-26 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置
JP2005072061A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2013236105A (ja) * 2008-07-23 2013-11-21 Nec Corp コアレス配線基板、半導体装置及びそれらの製造方法
US8692135B2 (en) 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
JP2010135660A (ja) * 2008-12-08 2010-06-17 Nec Corp 半導体装置
JPWO2010101167A1 (ja) * 2009-03-05 2012-09-10 日本電気株式会社 半導体装置及びその製造方法
WO2010101167A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体装置及びその製造方法
JP2012109350A (ja) * 2010-11-16 2012-06-07 Shinko Electric Ind Co Ltd 電子部品パッケージ及びその製造方法
US9179553B2 (en) 2012-02-29 2015-11-03 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring board
KR20160024802A (ko) * 2014-08-25 2016-03-07 신꼬오덴기 고교 가부시키가이샤 전자 부품 장치 및 그 제조 방법
KR102331611B1 (ko) * 2014-08-25 2021-11-30 신꼬오덴기 고교 가부시키가이샤 전자 부품 장치 및 그 제조 방법
US10665535B2 (en) 2017-11-01 2020-05-26 Samsung Electronics Co., Ltd. Semiconductor package
US11189552B2 (en) 2017-11-01 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20060272854A1 (en) 2006-12-07
JP4016039B2 (ja) 2007-12-05
CN1882224A (zh) 2006-12-20
TW200703591A (en) 2007-01-16
CN1882224B (zh) 2010-12-29
US7732712B2 (en) 2010-06-08
KR101160528B1 (ko) 2012-06-28
KR20060125472A (ko) 2006-12-06
TWI408780B (zh) 2013-09-11
EP1740025B1 (en) 2018-08-29
EP1740025A2 (en) 2007-01-03
EP1740025A3 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
JP4016039B2 (ja) 配線基板および配線基板の製造方法
JP3914239B2 (ja) 配線基板および配線基板の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
US7937828B2 (en) Method of manufacturing wiring board
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP5254406B2 (ja) 配線基板、及び半導体装置
JP2010283044A (ja) 配線基板および配線基板の製造方法
JP2009054686A (ja) 配線基板及びその製造方法、及び半導体装置
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP2010287742A (ja) 配線基板の製造方法
KR101811923B1 (ko) 배선 기판
JP5362569B2 (ja) インターポーザー及びインターポーザーの製造方法
JP2011187863A (ja) 配線基板及びその製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2013168689A (ja) 配線基板
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2017118084A (ja) プリント回路基板
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2006261382A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4016039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees