JP4183708B2 - 部品内蔵基板の製造方法 - Google Patents
部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP4183708B2 JP4183708B2 JP2005511302A JP2005511302A JP4183708B2 JP 4183708 B2 JP4183708 B2 JP 4183708B2 JP 2005511302 A JP2005511302 A JP 2005511302A JP 2005511302 A JP2005511302 A JP 2005511302A JP 4183708 B2 JP4183708 B2 JP 4183708B2
- Authority
- JP
- Japan
- Prior art keywords
- prepreg
- support layer
- electrode pattern
- electronic component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Description
【技術分野】
【０００１】
本発明は、内部に半導体素子やチップ部品などの電子部品を内蔵した基板の製造方法に関する
【背景技術】
【０００２】
従来、電子機器の小型化、高性能化の要求に伴い、さらなる実装面積の小型化、部品の低背化が要望されている。このような要望に応えるため、内部に半導体素子やチップ部品を内蔵した樹脂層を多層に積層した部品内蔵基板が知られている。
【０００３】
特許文献１には、プリプレグの片面に部品を接続した電極パターンを有する支持層を圧着・転写し、この未硬化状態のプリプレグに対して、別の部品を内蔵したプリプレグを一括して圧着積層することにより、部品内蔵基板を製造する方法が提案されている。
【０００４】
図８は特許文献１の図１５に示された例であり、（ａ）の工程ではビアホール１５０２を持つプリプレグ１５０１と、上面に電子部品１５１０，１５１１を接続した電極パターン１５０３を形成した支持層１５０４とを準備し、（ｂ）の工程でこれらを圧着する。（ｃ）の工程では、支持層１５０４を剥離して配線層１５１５を形成する。（ｄ）の工程で上記配線層１５１５に対し、電子部品１５０５が内蔵された別の配線層１５１４と、電極パターンおよび層間ビア１５０６，１５０７が形成された配線層１５１２，１５１３とを一括して圧着・積層することにより、（ｅ）のような多層構造の部品内蔵基板１５１６が形成される。
【０００５】
しかしながら、このような一括積層方法では、積層されたプリプレグの層間において、プリプレグの表面に転写されている電極パターン同士、あるいは電極パターンと電子部品の電極とが接触することで電気的に接続されるに過ぎないので、接続抵抗が大きくなったり、十分な接続信頼性が得られないという問題があった。
しかも、積層されたプリプレグが２層の電極を間にしているため、プリプレグ同士の接合力が低く、剥離する可能性があった。
【０００６】
このような問題を解消するため、特許文献１の図１６には、硬化後の樹脂層の間に接着層となるスルーホール付きのプリプレグを設け、電極パターン同士あるいは電極パターンと電子部品との接続信頼性を得る方法も提案されているが、これでは部品を内蔵しない中間のプリプレグが必要になり、部品内蔵基板が厚くなるという問題がある。
【特許文献１】
特開２００２−７６６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、積層される電極パターン間あるいは電極パターンと電子部品との接続抵抗を低くし、接続信頼性を高めることができる部品内蔵基板の製造方法を提供することにある。
他の目的は、内層電極の表裏面に電子部品を接続する場合に、内層電極と電子部品との接合信頼性を高めることができる部品内蔵基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に係る発明は、第１支持層上に形成された第１電極パターンに、第１電子部品を導電性接合材により接続固定する工程と、上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記第２電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、上記第２プリプレグから第３支持層を剥離する工程と、上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法を提供する。
【０００９】
請求項２に係る発明は、支持層上に形成された電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、上記支持層の第１電子部品固定面側に第１プリプレグを圧着する工程と、上記第１プリプレグから上記支持層を剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを圧着する工程と、上記第２プリプレグを硬化させる工程とを有する部品内蔵基板の製造方法である。
【００１０】
請求項３に係る発明は、第１支持層上に形成された第１電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記第１電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、上記第２プリプレグから第３支持層を剥離する工程と、上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法である。
【００１１】
請求項１に係る発明は、複数の層を一括積層せずに、順次積層している。まず、第１電極パターンに第１電子部品を導電性接合材により接続固定し、第１プリプレグを間にして第１電極パターンと第２電極パターンとを一体に圧着する。この際、電極パターンを支持層上に形成しておき、プリプレグとの圧着後、剥離することにより、電極パターンを転写する方法を用いる。次に、第１プリプレグの硬化後、第２電極パターンの裏面に第２電子部品を導電性接合材により接続固定し、その上に第２プリプレグを間にして第３電極パターンを圧着・転写する。
このように順次プリプレグと電極パターンとを積層することにより、多層構造の部品内蔵基板を得ることができる。
電極パターンと電子部品との接続は、導電性接合材（はんだ、導電性接着剤、バンプなど）を用いて接合するので、電極パターンと電子部品との接続抵抗を低くでき、接続信頼性を高くすることができる。
請求項１では、プリプレグに電極パターンを転写し、このプリプレグを硬化させた後、次のプリプレグを圧着すると同時に、その表面に電極パターンを転写してゆく。そのため、プリプレグ（樹脂層）の間の内層電極は１層のみであり、従来の内層電極が２層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ内層電極間で剥離現象が発生するのを防止できる。
プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンが崩れるといった不具合がない。
なお、プリプレグの硬化は、支持層の剥離前でも剥離後でもよい。
【００１２】
請求項２に係る発明は、内層電極の表裏面に電子部品を接続する場合に、電極パターンの表面に電子部品を導電性接合材により接続固定した後、これを第１プリプレグに転写し、第１プリプレグを硬化させた後、電極パターンの裏面に第２電子部品を導電性接合材により接続固定し、その上に第２プリプレグを圧着する方式である。
従来の場合、内層電極の表裏面に電子部品を接続しようとすると、一括積層方式のため電子部品の電極を内層電極に対して接触導通させなければならず、部品電極と内層電極との導通信頼性が低く、かつ接続抵抗も高いという問題があった。これに対し、請求項２では一層ずつ順次積層する方式を用いるとともに、表面に第１電子部品が導電性接合材によって接続固定された第１電極パターンの裏面に第２電子部品を導電性接合材によって接続固定するので、内層電極と電子部品との導通信頼性が高く、その接続抵抗も低い。
この場合も、請求項１と同様に第１プリプレグの硬化後に第２プリプレグを圧着するので、第１プリプレグに転写された電極パターンのずれや断線、電子部品の接続不良などを防止でき、かつプリプレグ同士の接合剥離が発生しない。
【００１３】
請求項３では、請求項２における第１プリプレグを圧着する工程、及び第２プリプレグを圧着する工程において、上記プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、上記圧着と同時にこの支持層をプリプレグに圧着する工程を含み、上記圧着工程の後、上記第２支持層をプリプレグから剥離して電極パターンをプリプレグに転写するものである。
請求項２において、プリプレグの圧着面と対向する面に電極パターンを形成する場合に、プリプレグの硬化後に厚膜または薄膜の電極パターンを別途形成する方法もあるが、これでは工程数が増加してしまう。
そこで、請求項３では、プリプレグの表裏両面に電極パターンを同時に転写することにより、プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を削減できる。
【００１４】
請求項４のように、プリプレグの硬化後に、この樹脂層の表裏方向に貫通する孔を設ける工程と、上記孔の内部に、樹脂層の表裏面に存在する電極パターンを電気的に接続する導電路を形成する工程と、をさらに有するのがよい。
従来（特許文献１）では、プリプレグにスルーホールを形成し、その中に導電材料を埋め込んだ状態で積層し、その後でプリプレグを加熱硬化させるが、加熱硬化の際、プリプレグの硬化収縮によってスルーホールと接触している電極パターンの位置にずれが発生し、接続信頼性が低下する可能性があった。
これに対し、請求項４ではプリプレグを硬化させた後で孔（スルーホールまたはビアホール）を設け、この孔の内部に導電路を形成するので、樹脂層の表裏面の電極パターンを位置ずれなく、確実に接続することができる。
導電路の形成方法としては、孔の内面にメッキ処理を施してもよいし、孔の内部に導電ペーストを埋め込み、これを硬化させて導電路を形成してもよい。
【００１５】
請求項５のように、プリプレグの硬化後に、この樹脂層の表裏いずれかの面に存在する電極パターンと、電子部品の外部電極とを繋ぐ孔を形成する工程と、上記孔の内部に、上記電極パターンと電子部品の外部電極とを電気的に接続する導電路を形成する工程と、をさらに有してもよい。
請求項４では、樹脂層の表裏の電極パターンを相互に接続するものであるが、請求項５では、一方の電極パターンと電子部品の外部電極とを直接接続するものである。スルーホールやビアホールの配線抵抗は通常の銅配線などに比べて高い。そのため、孔の長さをできるだけ短くすることが望ましいが、この場合には、孔の長さを部品の厚み分だけ短くできるので、導電路の抵抗値を低くできる利点がある。
【００１６】
請求項６のように、プリプレグを硬化させる工程は、支持層をプリプレグから剥離する前に仮硬化させる工程と、支持層をプリプレグから剥離した後に本硬化させる工程と、を含むようにしてもよい。
プリプレグを硬化させずに支持層を剥離しようとすると、プリプレグと支持層との接着力のために支持層の剥離が困難になったり、プリプレグが破れるという問題が発生することがある。これに対し、支持層をプリプレグから剥離する前に仮硬化させれば、プリプレグの変形を防止しながら支持層をプリプレグから容易に剥離することができる。
なお、仮硬化状態のまま次のプリプレグを積層すると、仮硬化状態のプリプレグが圧縮されて変形する可能性があるので、次のプリプレグの積層前に本硬化させるのがよい。
プリプレグとしてエポキシ系樹脂を使用した場合、仮硬化条件としては、例えば１２０℃で１０〜１５分程度の加熱処理を行えばよい。本硬化条件としては、例えば１７０〜２００℃で１時間程度の加熱処理を行えばよい。
【００１７】
請求項７のように、第２プリプレグの硬化後に、第１プリプレグの第２プリプレグとの接着面とは反対側の面に第３プリプレグを間にして第４電極パターンを有する第４支持層を圧着・転写する工程と、第３プリプレグから第４支持層を剥離する工程と、剥離工程の前または後に第３プリプレグを硬化させる工程とを設けてもよい。
３層以上のプリプレグを積層する場合、１層目のプリプレグの上に２層目のプリプレグを積層した後、３層目のプリプレグを２層目のプリプレグの上に積層する方法が考えられる。しかし、２層目のプリプレグの硬化収縮によって１層目の樹脂層（プリプレグ）が２層目のプリプレグ方向に反るので、その上にさらに３層目のプリプレグを積層すると、３層目のプリプレグの硬化収縮によって積層構造体の反りがさらに大きくなる。
そこで、請求項７では、１層目のプリプレグの上に２層目のプリプレグを積層した場合、３層目のプリプレグを２層目のプリプレグの上ではなく、１層目のプリプレグの下に積層することで、２層目のプリプレグの硬化収縮による反りの影響を、３層目のプリプレグの硬化収縮によって相殺し、全体として反りの小さい積層構造体を得るようにしたものである。
【発明の効果】
【００１８】
以上の説明で明らかなように、請求項１に係る発明によれば、複数の層を一括積層せずに、プリプレグと電極パターンとを順次積層することにより、多層構造の部品内蔵基板を得ているので、電極パターンと電子部品とを導電性接合材を用いて接合することができ、電極パターンと電子部品との接続抵抗を低くでき、接続信頼性を高くすることができる。
また、プリプレグ（樹脂層）の間の内層電極は１層のみであり、内層電極が２層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ内層電極間で剥離現象が発生するのを防止できる。
プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンの形状が崩れるといった不具合がない。
【００１９】
請求項２に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、表面に第１電子部品が導電性接合材によって接続固定された第１電極パターンをプリプレグに転写した後、第１電極パターンの裏面に第２電子部品を導電性接合材によって接続固定し、第１電極パターンの裏面上に別のプリプレグを圧着するので、内層電極である第１電極パターンと電子部品との導通信頼性が高く、その接続抵抗を低くすることができる。そのため、電気特性が安定した部品内蔵基板を得ることができる。
【００２０】
請求項３に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、圧着と同時に電極パターンをプリプレグに転写するので、請求項２の作用効果に加え、プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を削減できる。
【発明を実施するための最良の形態】
【００２１】
図１は本発明にかかる方法により製造された部品内蔵基板Ａの第１実施例を示す。
図において、１，２は基板を構成する樹脂層であり、その表裏面には外層電極３，４がパターン形成され、樹脂層１，２の間には内層電極５がパターン形成されている。下側の外層電極４の内面には電子部品６が導電性接合材７によって接続固定されており、内層電極５の上面には電子部品８が導電性接合材９によって接続固定されている。上記導電性接合材７，９としては、はんだ、導電性接着剤、バンプなどが使用される。下側の外層電極４と内層電極５との間は、導電材料を充填したビアホール１０によって適宜接続され、上側の外層電極３と内層電極５との間も、導電材料を充填したビアホール１１によって適宜接続されている。
【００２２】
ビアホール１０，１１は例えば直径１００〜５００μｍ、長さは１００〜１０００μｍの孔であり、レーザやドリルによって加工される。ビアホール１０，１１に充填される導電材料としては、例えばガラスや樹脂などのバインダに、導電体としてＣｕ、Ａｇ、Ｎｉ、Ａｕ、Ｓｎ、Ｚｎ、Ｐｄ、Ｐｔやそれらを組み合わせたものを２０〜９０％含有させたものを使用するのがよい。
上記外層電極３，４および内層電極５は、例えば厚みが１０〜４０μｍの金属薄膜で形成されている。電極３，４，５としては、例えばＣｕ箔が使用されるが、その上にＡｕめっき、Ｓｎめっきを形成したり、プリフラックス処理を施してもよい。
【００２３】
樹脂層１，２は例えばエポキシ樹脂中に無機質のフィラーを含有させたものを使用する。無機質フィラーの含有率は例えば６０〜９５％であり、材質としてＳｉＣ、Ａｌ2 Ｏ3 、ＡｌＮなど絶縁材料が使用され、そのサイズは例えば０．１〜１０μｍがよい。このように無機質フィラーを含有することで、後述するプリプレグの線膨張係数を下げることができ、電極パターンを構成する配線材料の線膨張係数や導電性接合材の線膨張係数に近づけることができ、加熱時に接合部に負荷される応力を小さくすることができる。そのため、接合部の信頼性を向上させることができる。
【００２４】
次に、上記構成の部品内蔵基板Ａの製造方法を図２に従って説明する。この製造方法は、請求項１に対応するものである。
まず工程（ａ）として、支持層１２上に貼り付けられているＣｕ箔などよりなる電極をエッチングし、回路パターン４を形成する。なお、回路パターン４は、めっき、蒸着等で直接支持層１２上に形成してもよい。支持層１２は、例えば薄肉な金属板（例えば厚み１．０ｍｍのＳＵＳ）で形成されている。
上記電極パターン４の所定の位置に導電性接着剤７を塗布し、導電性接着剤７の上に電子部品６を搭載し、例えば１２０℃に設定されているオーブンに投入して導電性接着剤７を硬化させる。導電性接着剤７の塗布方法はメッシュスクリーンマスク、メタルマスクなどによる印刷やディスペンスを用いる。ここでは導電性接合材７として用いた導電性接着剤が熱硬化型であるため、オーブンで硬化させているが、ＵＶ硬化の接着剤を使用した場合はＵＶ照射、シアノアクリレート系の接着剤は被着物表面に微量に存在する水分、嫌気性硬化タイプの接着剤の場合は空気（酸素）の遮断により硬化を行う。
【００２５】
次に、工程（ｂ）として、支持層１２の部品搭載側にプリプレグ２を間にして、表面に電極パターン５を形成した別の支持層１３を圧着すると同時に、プリプレグ２を仮硬化させる。圧着によって、電子部品６がプリプレグ２の中に埋設されるとともに、電極パターン４，５がプリプレグ２の表裏面に密着する。仮硬化条件としては、例えば１２０℃で１０〜１５分程度の加熱処理を行えばよい。電極パターン５は、上記電極パターン４と同様の方法で支持層１３上に形成されたものであり、支持層１３は支持層１２と材質、形状が同様のものを使用する。なお、ここでは電極パターン５の表面には電子部品が搭載されていないが、適宜接続固定してもよい。
【００２６】
工程（ｃ）はプリプレグ２の熱圧着硬化後、支持層１２，１３を仮硬化状態のプリプレグ２から剥離した状態を示す。剥離によって、プリプレグ２の表裏面に電極パターン４，５が転写される。剥離後、プリプレグ２を本硬化させる。本硬化条件としては、例えば１７０〜２００℃で１時間程度の加熱処理を行えばよい。
【００２７】
工程（ｄ）は硬化後の樹脂層２に対してスルーホールまたはビアホール１０を加工し、その中に導電材料を埋設することで、表裏の電極パターン４，５を導通させた状態を示す。ビアホール１０の加工方法は、レーザまたはドリルを用いる。このように硬化状態の樹脂層２に対してビアホール１０を加工するので、ビアホール１０と電極パターン４，５との接続位置に硬化収縮によるずれが発生せず、精度のよい接続構造が得られる。なお、支持層１２，１３をプリプレグ２から剥離した後、プリプレグ２を硬化させる場合には、硬化前のプリプレグに対してレーザを照射してビアホール１０を形成することも可能である。
【００２８】
工程（ｅ）は、表側の電極パターン５の上に電子部品８を導電性接合材９によって接続固定した工程を示す。この場合も、導電性接合材９として導電性接着剤を使用し、例えば１２０℃に設定されているオーブンに投入して導電性接着剤９を硬化させればよい。
【００２９】
工程（ｆ）は、樹脂層２の電子部品８の固定面上に、プリプレグ１を間にして、表面に電極パターン３を形成した別の支持層１４を圧着すると同時に、プリプレグ１を仮硬化させる状態を示す。圧着によって、電子部品８がプリプレグ１の中に埋設されるとともに、電極パターン５，３がプリプレグ１の表裏面に密着する。仮硬化条件は上記と同様である。電極パターン３も、上記電極パターン４と同様の方法で支持層１４上に形成すればよい。支持層１４は支持層１２と材質、形状は同様のものを使用する。なお、ここでは電極パターン３の表面には電子部品が搭載されていないが、電子部品を導電性接合材によって適宜接続固定してもよい。
【００３０】
工程（ｇ）はプリプレグ１の熱圧着硬化後、支持層１４を仮硬化状態のプリプレグ１から剥離した状態を示す。剥離によって、プリプレグ１の表面に電極パターン３が転写される。剥離後、プリプレグ１を本硬化させる。本硬化条件は上記と同様である。
【００３１】
工程（ｈ）は、硬化状態の樹脂層１に対してスルーホールまたはビアホール１１を加工し、その中に導電材料を埋設することで、電極パターン３，５を導通させた状態を示す。
以上の工程（ａ）〜（ｈ）は、２層の樹脂層１，２を持つ部品内蔵基板Ａの製造工程であるが、さらに樹脂層１または２の外側に別の樹脂層を順次積層することにより、多層構造の部品内蔵基板Ａを構成することも可能である。
【００３２】
図２に示すように、電極パターン４および５に電子部品６，８を導電性接合材７，９によって接続した後、プリプレグ２，１を圧着しているので、プリプレグ２，１の圧着時に電子部品６，８が電極パターン４，５から剥離することがなく、かつ接続抵抗を低くできる。樹脂層１，２の間に介在する電極パターン５は１層のみであるから、２つの樹脂層１，２が電極パターン５を介して強く接合され、電極パターン５を界面とする樹脂層１，２の剥離現象を解消できる。
【００３３】
図３は本発明にかかる部品内蔵基板Ｂの製造方法を示す。この製造方法は、請求項２に対応するものである。
まず工程（ａ）では、支持層２０上に電極パターン２１を形成し、電極パターン２１の表面に電子部品２２を導電性接合材２３によって接続固定する。支持層２０、電極パターン２１、導電性接合材２３は図１，図２に示す第１実施例と同様であるから説明を省略する。
次に、工程（ｂ）では、支持層２０の部品搭載面側にプリプレグ２４を間にして別の支持層２５を圧着すると同時に、プリプレグ２４を仮硬化させる。圧着によって、電子部品２２がプリプレグ２４の中に埋設されるとともに、電極パターン２１がプリプレグ２４の下面に密着する。仮硬化条件は、第１実施例と同様である。
工程（ｃ）はプリプレグ２４の熱圧着硬化後、支持層２０，２５を仮硬化状態のプリプレグ２４から剥離した状態を示し、プリプレグ２４の下面に電極パターン２１が転写される。その後、プリプレグ２４を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｄ）は硬化状態の樹脂層２４を反転させ、電極パターン２１の裏面に電子部品２６を導電性接合材２７によって接続固定した状態を示す。
工程（ｅ）では、電子部品２６の固定面上にプリプレグ２８を間にして別の支持層２９を圧着すると同時に、プリプレグ２８を仮硬化させる。圧着によって、電子部品２６がプリプレグ２８の中に埋設されるとともに、プリプレグ２８と電極パターン２１とが密着する。仮硬化条件は、上記と同様である。
工程（ｆ）はプリプレグ２８の熱圧着硬化後、支持層２９を仮硬化状態のプリプレグ２８から剥離した状態を示す。剥離後、プリプレグ２８を本硬化させる。本硬化条件は、第１実施例と同様である。
上記のようにして２層構造の部品内蔵基板Ｂが得られるが、その後、樹脂層２４，２８の表裏面に電極パターンを形成し、スルーホールまたはビアホールを設けて内層電極２１を外部に引き出してもよい。
以上のように、１つの内層電極２１の表裏面に電子部品２２，２６を接続する場合に、それぞれの電子部品２２，２６を導電性接合材２３，２７によって内層電極２１に接続固定しているので、内層電極２１と電子部品２２，２６との導通信頼性が高く、その接続抵抗を低くできる。
【００３４】
図４は本発明にかかる部品内蔵基板Ｃの製造方法を示す。この製造方法は、請求項３に対応するものである。
まず工程（ａ）では、支持層３０上に電極パターン３１を形成し、電極パターン３１の表面に電子部品３２を導電性接合材３３によって接続固定した状態を示す。支持層３０、電極パターン３１、導電性接合材３３は図１，図２に示す第１実施例と同様であるから説明を省略する。
次に、工程（ｂ）では、支持層３０の部品搭載面側にプリプレグ３４を間にして、表面に電極パターン３６を形成した別の支持層３５を圧着すると同時に、プリプレグ３４を仮硬化させる。仮硬化条件は、第１実施例と同様である。
工程（ｃ）はプリプレグ３４の熱圧着硬化後、支持層３０，３５を仮硬化状態のプリプレグ３４から剥離した状態を示す。剥離後、プリプレグ３４を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｄ）は硬化状態の樹脂層３４に対してスルーホールまたはビアホール３７，３８を加工し、その中に導電材料を埋設することで、表裏の電極パターン３１，３６を導通させると同時に、電極パターン３６と電子部品３２の外部電極とを導通させた状態を示す。ビアホール３７，３８の加工方法は、第１実施例と同様である。このようにビアホール３８が電極パターン３６と電子部品３２の外部電極とを導通させるので、電子部品３２の厚み分だけビアホール３８を短くでき、導電路の抵抗値を低くできる。
工程（ｅ）は硬化状態の樹脂層３４を反転させ、電極パターン３１の裏面に電子部品３９を導電性接合材４０によって接続固定した状態を示す。
工程（ｆ）では、電子部品３９の固定面上にプリプレグ４１を間にして、表面に電極パターン４３を形成した別の支持層４２を圧着すると同時に、プリプレグ４１を仮硬化させる。仮硬化条件は、第１実施例と同様である。
工程（ｇ）はプリプレグ４１の熱圧着硬化後、支持層４２を仮硬化状態のプリプレグ４１から剥離した状態を示す。剥離後、プリプレグ４１を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｈ）は、硬化済みの樹脂層４１に対してスルーホールまたはビアホール４４，４５を加工し、その中に導電材料を埋設することで、表裏の電極パターン４３，３１を導通させると同時に、電極パターン４３と電子部品３９の外部電極とを導通させた状態を示す。
この部品内蔵基板Ｃでは、上述の部品内蔵基板Ｂと同様に、１つの内層電極３１の表裏面に電子部品３２，３９が導電性接合材３３，４０によって接続固定されているので、内層電極３１と電子部品３２，３９との導通信頼性が高く、その接続抵抗を低くできる。また、プリプレグ３４，４１の圧着と同時に、外層電極３６，４３が転写によって同時に形成されるので、外層電極３６，４３を形成する工程を省略できる。
【００３５】
図５は参考例である部品内蔵基板Ｄの製造方法を示す。この製造方法は、内部にシールド電極を設けた部品内蔵基板の例である。
工程（ａ）では、樹脂層５１の表裏面に、表面に電子部品５３を導電性接合材５４によって接続固定した電極パターン５２と、シールド電極５５とを転写したシート５０を準備する。このシート５０の製造方法は、例えば図２の（ａ）〜（ｄ）と同様であり、表面側の電極をほぼ全面電極よりなるシールド電極５５としたものである。なお、電極パターン５２とシールド電極５５との間はビアホール５６によって接続されている。
上記シート５０のシールド電極５５上に、プリプレグ５７を間にして、表面に電極パターン５９を形成した別の支持層５８を圧着する。電極パターン５９上には、電子部品６０が導電性接合材６１によって接続固定されている。上記圧着と同時に、プリプレグ５７を仮硬化させる。
工程（ｂ）は支持層５８を剥離した状態を示す。この状態において、プリプレグ５７はシールド電極５５の裏面に強固に接着固定され、プリプレグ５７の中に電子部品６０が埋設されると同時に、電極パターン５９がプリプレグ５７上に転写される。その後、プリプレグ５７を本硬化させる。
工程（ｃ）では、硬化後の樹脂層５７にビアホール６２を形成し、その内部に導電材料を埋設することにより、シールド電極５５と電極パターン５９とが接続される。
上記のように、内層電極としてシールド電極５５を有するので、部品内蔵基板Ｄの異なる層に実装されている電子部品からの発生ノイズや、外部からの電磁波ノイズを遮断でき、良好な電気特性が得られる。シールド電極５５の電極面積は、良好なシールド効果を得るためには単層面積（電極面積と非電極面積との合計面積）の６０％以上必要であり、９０％以上が望ましい。
【００３６】
図６は本発明にかかる部品内蔵基板Ｅの構造を示す。
この実施例は、上記部品内蔵基板Ｄと同様にシールド電極を有する例であるが、シールド電極７０を外層電極として設けたものである。
この部品内蔵基板Ｅでは、内層電極７１を間にして２層の樹脂層７２，７３が設けられ、内層電極７１の表裏面に電子部品７４，７５が導電性接合材７６，７７によって接続固定されている。このうち、電子部品７４ははんだや導電性接着剤７６によって内層電極７１に実装されたチップ部品であるが、電子部品７５はバンプ７７によって内層電極７１に実装されたベアチップである。なお、電極パターン７１，７８はビアホール７９ａによって接続され、シールド電極７０と内層電極７１はビアホール７９ｂによって接続されている。
この部品内蔵基板Ｅは、図４に示す製造方法において、電極パターン４３に代えてシールド電極７０を用いるだけで、同様に製造できる。
【００３７】
図７は本発明にかかる部品内蔵基板Ｆの製造方法を示す。この製造方法は、請求項７に対応するものであり、３層構造の例である。
工程（ａ）〜（ｆ）は、第３実施例（図４参照）における工程（ｂ）〜（ｈ）とほぼ同様であるから、同一符号を付して説明を省略する。
工程（ｇ）では、２層構造の部品内蔵基板を上下反転させ、工程（ｈ）で上側の電極パターン３６の裏面に電子部品８０を導電性接合材８１によって接続固定する。
工程（ｉ）では、電子部品８０の固定面上にプリプレグ８２を間にして、表面に電極パターン８４を形成した別の支持層８３を圧着すると同時に、プリプレグ８２を仮硬化させる。つまり、プリプレグ８２を、１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に圧着させる。
工程（ｊ）はプリプレグ８２の熱圧着硬化後、支持層８３を仮硬化状態のプリプレグ８２から剥離した状態を示す。
工程（ｋ）は仮硬化状態のプリプレグ８２を本硬化させた後、この樹脂層８２に対してスルーホールまたはビアホール８５を加工し、その中に導電材料を埋設することで、表裏の電極パターン３６，８４を導通させた状態を示す。なお、ビアホール８５を、電極パターン８４と電子部品８０の外部電極とを直接導通させてもよい。
この実施例では、３層目のプリプレグ８２を、１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に積層している。その理由は、１層目のプリプレグ３４の硬化後、２層目のプリプレグ４１を積層し、硬化させた時、その硬化収縮によって２層構造の基板は２層目のプリプレグ４１方向に反ることになる。そこで、３層目のプリプレグ８２を１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に積層することで、３層目のプリプレグ８２の硬化収縮によって、２層目のプリプレグ４１方向に反った２層構造の基板を逆方向に反らせることができ、全体として反りの少ない３層構造の基板を実現することができる。
【００３８】
上記実施例では、電子部品を電極パターンに接続固定するために導電性接着剤を使用したが、はんだを使用してもよい。はんだの中でも、地球環境の面から鉛フリーはんだを使用するのがよい。例えば、ＳｎにＡｇ、Ｂｉ、Ｃｕ、Ｚｎ、Ｉｎを１〜４種類含有させたものを用いる。
また、導電性接着剤の場合、エポキシまたはウレタンをバインダとし、その中に導電材料としてＡｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｓｎ、Ｚｎ、Ｂｉやそれらを組合わせたものを含有させたものを用いることができる。
上記実施例では、支持層の剥離前にプリプレグを仮硬化させ、支持層の剥離後にプリプレグを本硬化させる例について説明したが、支持層の剥離前にプリプレグを本硬化させてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明方法により製造された部品内蔵基板の第１実施例の断面図である。
【図２】図１に示す部品内蔵基板の製造工程図である。
【図３】本発明にかかる部品内蔵基板の製造方法の第２実施例の工程図である。
【図４】本発明にかかる部品内蔵基板の製造方法の第３実施例の工程図である。
【図５】参考例である部品内蔵基板の製造方法の工程図である。
【図６】本発明にかかる部品内蔵基板の第４実施例の斜視図である。
【図７】本発明にかかる部品内蔵基板の製造方法の第５実施例の工程図である。
【図８】従来の部品内蔵基板の製造工程図である。
【符号の説明】
【００４０】
Ａ 部品内蔵基板
１，２ 樹脂層（プリプレグ）
３，４，５ 電極パターン
６，８ 電子部品
７，９ 導電性接合材
１０，１１ ビアホール
１２，１３，１４ 支持層
【０００１】
本発明は、内部に半導体素子やチップ部品などの電子部品を内蔵した基板の製造方法に関する
【背景技術】
【０００２】
従来、電子機器の小型化、高性能化の要求に伴い、さらなる実装面積の小型化、部品の低背化が要望されている。このような要望に応えるため、内部に半導体素子やチップ部品を内蔵した樹脂層を多層に積層した部品内蔵基板が知られている。
【０００３】
特許文献１には、プリプレグの片面に部品を接続した電極パターンを有する支持層を圧着・転写し、この未硬化状態のプリプレグに対して、別の部品を内蔵したプリプレグを一括して圧着積層することにより、部品内蔵基板を製造する方法が提案されている。
【０００４】
図８は特許文献１の図１５に示された例であり、（ａ）の工程ではビアホール１５０２を持つプリプレグ１５０１と、上面に電子部品１５１０，１５１１を接続した電極パターン１５０３を形成した支持層１５０４とを準備し、（ｂ）の工程でこれらを圧着する。（ｃ）の工程では、支持層１５０４を剥離して配線層１５１５を形成する。（ｄ）の工程で上記配線層１５１５に対し、電子部品１５０５が内蔵された別の配線層１５１４と、電極パターンおよび層間ビア１５０６，１５０７が形成された配線層１５１２，１５１３とを一括して圧着・積層することにより、（ｅ）のような多層構造の部品内蔵基板１５１６が形成される。
【０００５】
しかしながら、このような一括積層方法では、積層されたプリプレグの層間において、プリプレグの表面に転写されている電極パターン同士、あるいは電極パターンと電子部品の電極とが接触することで電気的に接続されるに過ぎないので、接続抵抗が大きくなったり、十分な接続信頼性が得られないという問題があった。
しかも、積層されたプリプレグが２層の電極を間にしているため、プリプレグ同士の接合力が低く、剥離する可能性があった。
【０００６】
このような問題を解消するため、特許文献１の図１６には、硬化後の樹脂層の間に接着層となるスルーホール付きのプリプレグを設け、電極パターン同士あるいは電極パターンと電子部品との接続信頼性を得る方法も提案されているが、これでは部品を内蔵しない中間のプリプレグが必要になり、部品内蔵基板が厚くなるという問題がある。
【特許文献１】
特開２００２−７６６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、積層される電極パターン間あるいは電極パターンと電子部品との接続抵抗を低くし、接続信頼性を高めることができる部品内蔵基板の製造方法を提供することにある。
他の目的は、内層電極の表裏面に電子部品を接続する場合に、内層電極と電子部品との接合信頼性を高めることができる部品内蔵基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に係る発明は、第１支持層上に形成された第１電極パターンに、第１電子部品を導電性接合材により接続固定する工程と、上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記第２電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、上記第２プリプレグから第３支持層を剥離する工程と、上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法を提供する。
【０００９】
請求項２に係る発明は、支持層上に形成された電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、上記支持層の第１電子部品固定面側に第１プリプレグを圧着する工程と、上記第１プリプレグから上記支持層を剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを圧着する工程と、上記第２プリプレグを硬化させる工程とを有する部品内蔵基板の製造方法である。
【００１０】
請求項３に係る発明は、第１支持層上に形成された第１電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、上記剥離工程の前または後に第１プリプレグを硬化させる工程と、上記第１プリプレグの硬化後に、上記第１電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、上記第２プリプレグから第３支持層を剥離する工程と、上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法である。
【００１１】
請求項１に係る発明は、複数の層を一括積層せずに、順次積層している。まず、第１電極パターンに第１電子部品を導電性接合材により接続固定し、第１プリプレグを間にして第１電極パターンと第２電極パターンとを一体に圧着する。この際、電極パターンを支持層上に形成しておき、プリプレグとの圧着後、剥離することにより、電極パターンを転写する方法を用いる。次に、第１プリプレグの硬化後、第２電極パターンの裏面に第２電子部品を導電性接合材により接続固定し、その上に第２プリプレグを間にして第３電極パターンを圧着・転写する。
このように順次プリプレグと電極パターンとを積層することにより、多層構造の部品内蔵基板を得ることができる。
電極パターンと電子部品との接続は、導電性接合材（はんだ、導電性接着剤、バンプなど）を用いて接合するので、電極パターンと電子部品との接続抵抗を低くでき、接続信頼性を高くすることができる。
請求項１では、プリプレグに電極パターンを転写し、このプリプレグを硬化させた後、次のプリプレグを圧着すると同時に、その表面に電極パターンを転写してゆく。そのため、プリプレグ（樹脂層）の間の内層電極は１層のみであり、従来の内層電極が２層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ内層電極間で剥離現象が発生するのを防止できる。
プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンが崩れるといった不具合がない。
なお、プリプレグの硬化は、支持層の剥離前でも剥離後でもよい。
【００１２】
請求項２に係る発明は、内層電極の表裏面に電子部品を接続する場合に、電極パターンの表面に電子部品を導電性接合材により接続固定した後、これを第１プリプレグに転写し、第１プリプレグを硬化させた後、電極パターンの裏面に第２電子部品を導電性接合材により接続固定し、その上に第２プリプレグを圧着する方式である。
従来の場合、内層電極の表裏面に電子部品を接続しようとすると、一括積層方式のため電子部品の電極を内層電極に対して接触導通させなければならず、部品電極と内層電極との導通信頼性が低く、かつ接続抵抗も高いという問題があった。これに対し、請求項２では一層ずつ順次積層する方式を用いるとともに、表面に第１電子部品が導電性接合材によって接続固定された第１電極パターンの裏面に第２電子部品を導電性接合材によって接続固定するので、内層電極と電子部品との導通信頼性が高く、その接続抵抗も低い。
この場合も、請求項１と同様に第１プリプレグの硬化後に第２プリプレグを圧着するので、第１プリプレグに転写された電極パターンのずれや断線、電子部品の接続不良などを防止でき、かつプリプレグ同士の接合剥離が発生しない。
【００１３】
請求項３では、請求項２における第１プリプレグを圧着する工程、及び第２プリプレグを圧着する工程において、上記プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、上記圧着と同時にこの支持層をプリプレグに圧着する工程を含み、上記圧着工程の後、上記第２支持層をプリプレグから剥離して電極パターンをプリプレグに転写するものである。
請求項２において、プリプレグの圧着面と対向する面に電極パターンを形成する場合に、プリプレグの硬化後に厚膜または薄膜の電極パターンを別途形成する方法もあるが、これでは工程数が増加してしまう。
そこで、請求項３では、プリプレグの表裏両面に電極パターンを同時に転写することにより、プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を削減できる。
【００１４】
請求項４のように、プリプレグの硬化後に、この樹脂層の表裏方向に貫通する孔を設ける工程と、上記孔の内部に、樹脂層の表裏面に存在する電極パターンを電気的に接続する導電路を形成する工程と、をさらに有するのがよい。
従来（特許文献１）では、プリプレグにスルーホールを形成し、その中に導電材料を埋め込んだ状態で積層し、その後でプリプレグを加熱硬化させるが、加熱硬化の際、プリプレグの硬化収縮によってスルーホールと接触している電極パターンの位置にずれが発生し、接続信頼性が低下する可能性があった。
これに対し、請求項４ではプリプレグを硬化させた後で孔（スルーホールまたはビアホール）を設け、この孔の内部に導電路を形成するので、樹脂層の表裏面の電極パターンを位置ずれなく、確実に接続することができる。
導電路の形成方法としては、孔の内面にメッキ処理を施してもよいし、孔の内部に導電ペーストを埋め込み、これを硬化させて導電路を形成してもよい。
【００１５】
請求項５のように、プリプレグの硬化後に、この樹脂層の表裏いずれかの面に存在する電極パターンと、電子部品の外部電極とを繋ぐ孔を形成する工程と、上記孔の内部に、上記電極パターンと電子部品の外部電極とを電気的に接続する導電路を形成する工程と、をさらに有してもよい。
請求項４では、樹脂層の表裏の電極パターンを相互に接続するものであるが、請求項５では、一方の電極パターンと電子部品の外部電極とを直接接続するものである。スルーホールやビアホールの配線抵抗は通常の銅配線などに比べて高い。そのため、孔の長さをできるだけ短くすることが望ましいが、この場合には、孔の長さを部品の厚み分だけ短くできるので、導電路の抵抗値を低くできる利点がある。
【００１６】
請求項６のように、プリプレグを硬化させる工程は、支持層をプリプレグから剥離する前に仮硬化させる工程と、支持層をプリプレグから剥離した後に本硬化させる工程と、を含むようにしてもよい。
プリプレグを硬化させずに支持層を剥離しようとすると、プリプレグと支持層との接着力のために支持層の剥離が困難になったり、プリプレグが破れるという問題が発生することがある。これに対し、支持層をプリプレグから剥離する前に仮硬化させれば、プリプレグの変形を防止しながら支持層をプリプレグから容易に剥離することができる。
なお、仮硬化状態のまま次のプリプレグを積層すると、仮硬化状態のプリプレグが圧縮されて変形する可能性があるので、次のプリプレグの積層前に本硬化させるのがよい。
プリプレグとしてエポキシ系樹脂を使用した場合、仮硬化条件としては、例えば１２０℃で１０〜１５分程度の加熱処理を行えばよい。本硬化条件としては、例えば１７０〜２００℃で１時間程度の加熱処理を行えばよい。
【００１７】
請求項７のように、第２プリプレグの硬化後に、第１プリプレグの第２プリプレグとの接着面とは反対側の面に第３プリプレグを間にして第４電極パターンを有する第４支持層を圧着・転写する工程と、第３プリプレグから第４支持層を剥離する工程と、剥離工程の前または後に第３プリプレグを硬化させる工程とを設けてもよい。
３層以上のプリプレグを積層する場合、１層目のプリプレグの上に２層目のプリプレグを積層した後、３層目のプリプレグを２層目のプリプレグの上に積層する方法が考えられる。しかし、２層目のプリプレグの硬化収縮によって１層目の樹脂層（プリプレグ）が２層目のプリプレグ方向に反るので、その上にさらに３層目のプリプレグを積層すると、３層目のプリプレグの硬化収縮によって積層構造体の反りがさらに大きくなる。
そこで、請求項７では、１層目のプリプレグの上に２層目のプリプレグを積層した場合、３層目のプリプレグを２層目のプリプレグの上ではなく、１層目のプリプレグの下に積層することで、２層目のプリプレグの硬化収縮による反りの影響を、３層目のプリプレグの硬化収縮によって相殺し、全体として反りの小さい積層構造体を得るようにしたものである。
【発明の効果】
【００１８】
以上の説明で明らかなように、請求項１に係る発明によれば、複数の層を一括積層せずに、プリプレグと電極パターンとを順次積層することにより、多層構造の部品内蔵基板を得ているので、電極パターンと電子部品とを導電性接合材を用いて接合することができ、電極パターンと電子部品との接続抵抗を低くでき、接続信頼性を高くすることができる。
また、プリプレグ（樹脂層）の間の内層電極は１層のみであり、内層電極が２層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ内層電極間で剥離現象が発生するのを防止できる。
プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンの形状が崩れるといった不具合がない。
【００１９】
請求項２に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、表面に第１電子部品が導電性接合材によって接続固定された第１電極パターンをプリプレグに転写した後、第１電極パターンの裏面に第２電子部品を導電性接合材によって接続固定し、第１電極パターンの裏面上に別のプリプレグを圧着するので、内層電極である第１電極パターンと電子部品との導通信頼性が高く、その接続抵抗を低くすることができる。そのため、電気特性が安定した部品内蔵基板を得ることができる。
【００２０】
請求項３に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、圧着と同時に電極パターンをプリプレグに転写するので、請求項２の作用効果に加え、プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を削減できる。
【発明を実施するための最良の形態】
【００２１】
図１は本発明にかかる方法により製造された部品内蔵基板Ａの第１実施例を示す。
図において、１，２は基板を構成する樹脂層であり、その表裏面には外層電極３，４がパターン形成され、樹脂層１，２の間には内層電極５がパターン形成されている。下側の外層電極４の内面には電子部品６が導電性接合材７によって接続固定されており、内層電極５の上面には電子部品８が導電性接合材９によって接続固定されている。上記導電性接合材７，９としては、はんだ、導電性接着剤、バンプなどが使用される。下側の外層電極４と内層電極５との間は、導電材料を充填したビアホール１０によって適宜接続され、上側の外層電極３と内層電極５との間も、導電材料を充填したビアホール１１によって適宜接続されている。
【００２２】
ビアホール１０，１１は例えば直径１００〜５００μｍ、長さは１００〜１０００μｍの孔であり、レーザやドリルによって加工される。ビアホール１０，１１に充填される導電材料としては、例えばガラスや樹脂などのバインダに、導電体としてＣｕ、Ａｇ、Ｎｉ、Ａｕ、Ｓｎ、Ｚｎ、Ｐｄ、Ｐｔやそれらを組み合わせたものを２０〜９０％含有させたものを使用するのがよい。
上記外層電極３，４および内層電極５は、例えば厚みが１０〜４０μｍの金属薄膜で形成されている。電極３，４，５としては、例えばＣｕ箔が使用されるが、その上にＡｕめっき、Ｓｎめっきを形成したり、プリフラックス処理を施してもよい。
【００２３】
樹脂層１，２は例えばエポキシ樹脂中に無機質のフィラーを含有させたものを使用する。無機質フィラーの含有率は例えば６０〜９５％であり、材質としてＳｉＣ、Ａｌ2 Ｏ3 、ＡｌＮなど絶縁材料が使用され、そのサイズは例えば０．１〜１０μｍがよい。このように無機質フィラーを含有することで、後述するプリプレグの線膨張係数を下げることができ、電極パターンを構成する配線材料の線膨張係数や導電性接合材の線膨張係数に近づけることができ、加熱時に接合部に負荷される応力を小さくすることができる。そのため、接合部の信頼性を向上させることができる。
【００２４】
次に、上記構成の部品内蔵基板Ａの製造方法を図２に従って説明する。この製造方法は、請求項１に対応するものである。
まず工程（ａ）として、支持層１２上に貼り付けられているＣｕ箔などよりなる電極をエッチングし、回路パターン４を形成する。なお、回路パターン４は、めっき、蒸着等で直接支持層１２上に形成してもよい。支持層１２は、例えば薄肉な金属板（例えば厚み１．０ｍｍのＳＵＳ）で形成されている。
上記電極パターン４の所定の位置に導電性接着剤７を塗布し、導電性接着剤７の上に電子部品６を搭載し、例えば１２０℃に設定されているオーブンに投入して導電性接着剤７を硬化させる。導電性接着剤７の塗布方法はメッシュスクリーンマスク、メタルマスクなどによる印刷やディスペンスを用いる。ここでは導電性接合材７として用いた導電性接着剤が熱硬化型であるため、オーブンで硬化させているが、ＵＶ硬化の接着剤を使用した場合はＵＶ照射、シアノアクリレート系の接着剤は被着物表面に微量に存在する水分、嫌気性硬化タイプの接着剤の場合は空気（酸素）の遮断により硬化を行う。
【００２５】
次に、工程（ｂ）として、支持層１２の部品搭載側にプリプレグ２を間にして、表面に電極パターン５を形成した別の支持層１３を圧着すると同時に、プリプレグ２を仮硬化させる。圧着によって、電子部品６がプリプレグ２の中に埋設されるとともに、電極パターン４，５がプリプレグ２の表裏面に密着する。仮硬化条件としては、例えば１２０℃で１０〜１５分程度の加熱処理を行えばよい。電極パターン５は、上記電極パターン４と同様の方法で支持層１３上に形成されたものであり、支持層１３は支持層１２と材質、形状が同様のものを使用する。なお、ここでは電極パターン５の表面には電子部品が搭載されていないが、適宜接続固定してもよい。
【００２６】
工程（ｃ）はプリプレグ２の熱圧着硬化後、支持層１２，１３を仮硬化状態のプリプレグ２から剥離した状態を示す。剥離によって、プリプレグ２の表裏面に電極パターン４，５が転写される。剥離後、プリプレグ２を本硬化させる。本硬化条件としては、例えば１７０〜２００℃で１時間程度の加熱処理を行えばよい。
【００２７】
工程（ｄ）は硬化後の樹脂層２に対してスルーホールまたはビアホール１０を加工し、その中に導電材料を埋設することで、表裏の電極パターン４，５を導通させた状態を示す。ビアホール１０の加工方法は、レーザまたはドリルを用いる。このように硬化状態の樹脂層２に対してビアホール１０を加工するので、ビアホール１０と電極パターン４，５との接続位置に硬化収縮によるずれが発生せず、精度のよい接続構造が得られる。なお、支持層１２，１３をプリプレグ２から剥離した後、プリプレグ２を硬化させる場合には、硬化前のプリプレグに対してレーザを照射してビアホール１０を形成することも可能である。
【００２８】
工程（ｅ）は、表側の電極パターン５の上に電子部品８を導電性接合材９によって接続固定した工程を示す。この場合も、導電性接合材９として導電性接着剤を使用し、例えば１２０℃に設定されているオーブンに投入して導電性接着剤９を硬化させればよい。
【００２９】
工程（ｆ）は、樹脂層２の電子部品８の固定面上に、プリプレグ１を間にして、表面に電極パターン３を形成した別の支持層１４を圧着すると同時に、プリプレグ１を仮硬化させる状態を示す。圧着によって、電子部品８がプリプレグ１の中に埋設されるとともに、電極パターン５，３がプリプレグ１の表裏面に密着する。仮硬化条件は上記と同様である。電極パターン３も、上記電極パターン４と同様の方法で支持層１４上に形成すればよい。支持層１４は支持層１２と材質、形状は同様のものを使用する。なお、ここでは電極パターン３の表面には電子部品が搭載されていないが、電子部品を導電性接合材によって適宜接続固定してもよい。
【００３０】
工程（ｇ）はプリプレグ１の熱圧着硬化後、支持層１４を仮硬化状態のプリプレグ１から剥離した状態を示す。剥離によって、プリプレグ１の表面に電極パターン３が転写される。剥離後、プリプレグ１を本硬化させる。本硬化条件は上記と同様である。
【００３１】
工程（ｈ）は、硬化状態の樹脂層１に対してスルーホールまたはビアホール１１を加工し、その中に導電材料を埋設することで、電極パターン３，５を導通させた状態を示す。
以上の工程（ａ）〜（ｈ）は、２層の樹脂層１，２を持つ部品内蔵基板Ａの製造工程であるが、さらに樹脂層１または２の外側に別の樹脂層を順次積層することにより、多層構造の部品内蔵基板Ａを構成することも可能である。
【００３２】
図２に示すように、電極パターン４および５に電子部品６，８を導電性接合材７，９によって接続した後、プリプレグ２，１を圧着しているので、プリプレグ２，１の圧着時に電子部品６，８が電極パターン４，５から剥離することがなく、かつ接続抵抗を低くできる。樹脂層１，２の間に介在する電極パターン５は１層のみであるから、２つの樹脂層１，２が電極パターン５を介して強く接合され、電極パターン５を界面とする樹脂層１，２の剥離現象を解消できる。
【００３３】
図３は本発明にかかる部品内蔵基板Ｂの製造方法を示す。この製造方法は、請求項２に対応するものである。
まず工程（ａ）では、支持層２０上に電極パターン２１を形成し、電極パターン２１の表面に電子部品２２を導電性接合材２３によって接続固定する。支持層２０、電極パターン２１、導電性接合材２３は図１，図２に示す第１実施例と同様であるから説明を省略する。
次に、工程（ｂ）では、支持層２０の部品搭載面側にプリプレグ２４を間にして別の支持層２５を圧着すると同時に、プリプレグ２４を仮硬化させる。圧着によって、電子部品２２がプリプレグ２４の中に埋設されるとともに、電極パターン２１がプリプレグ２４の下面に密着する。仮硬化条件は、第１実施例と同様である。
工程（ｃ）はプリプレグ２４の熱圧着硬化後、支持層２０，２５を仮硬化状態のプリプレグ２４から剥離した状態を示し、プリプレグ２４の下面に電極パターン２１が転写される。その後、プリプレグ２４を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｄ）は硬化状態の樹脂層２４を反転させ、電極パターン２１の裏面に電子部品２６を導電性接合材２７によって接続固定した状態を示す。
工程（ｅ）では、電子部品２６の固定面上にプリプレグ２８を間にして別の支持層２９を圧着すると同時に、プリプレグ２８を仮硬化させる。圧着によって、電子部品２６がプリプレグ２８の中に埋設されるとともに、プリプレグ２８と電極パターン２１とが密着する。仮硬化条件は、上記と同様である。
工程（ｆ）はプリプレグ２８の熱圧着硬化後、支持層２９を仮硬化状態のプリプレグ２８から剥離した状態を示す。剥離後、プリプレグ２８を本硬化させる。本硬化条件は、第１実施例と同様である。
上記のようにして２層構造の部品内蔵基板Ｂが得られるが、その後、樹脂層２４，２８の表裏面に電極パターンを形成し、スルーホールまたはビアホールを設けて内層電極２１を外部に引き出してもよい。
以上のように、１つの内層電極２１の表裏面に電子部品２２，２６を接続する場合に、それぞれの電子部品２２，２６を導電性接合材２３，２７によって内層電極２１に接続固定しているので、内層電極２１と電子部品２２，２６との導通信頼性が高く、その接続抵抗を低くできる。
【００３４】
図４は本発明にかかる部品内蔵基板Ｃの製造方法を示す。この製造方法は、請求項３に対応するものである。
まず工程（ａ）では、支持層３０上に電極パターン３１を形成し、電極パターン３１の表面に電子部品３２を導電性接合材３３によって接続固定した状態を示す。支持層３０、電極パターン３１、導電性接合材３３は図１，図２に示す第１実施例と同様であるから説明を省略する。
次に、工程（ｂ）では、支持層３０の部品搭載面側にプリプレグ３４を間にして、表面に電極パターン３６を形成した別の支持層３５を圧着すると同時に、プリプレグ３４を仮硬化させる。仮硬化条件は、第１実施例と同様である。
工程（ｃ）はプリプレグ３４の熱圧着硬化後、支持層３０，３５を仮硬化状態のプリプレグ３４から剥離した状態を示す。剥離後、プリプレグ３４を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｄ）は硬化状態の樹脂層３４に対してスルーホールまたはビアホール３７，３８を加工し、その中に導電材料を埋設することで、表裏の電極パターン３１，３６を導通させると同時に、電極パターン３６と電子部品３２の外部電極とを導通させた状態を示す。ビアホール３７，３８の加工方法は、第１実施例と同様である。このようにビアホール３８が電極パターン３６と電子部品３２の外部電極とを導通させるので、電子部品３２の厚み分だけビアホール３８を短くでき、導電路の抵抗値を低くできる。
工程（ｅ）は硬化状態の樹脂層３４を反転させ、電極パターン３１の裏面に電子部品３９を導電性接合材４０によって接続固定した状態を示す。
工程（ｆ）では、電子部品３９の固定面上にプリプレグ４１を間にして、表面に電極パターン４３を形成した別の支持層４２を圧着すると同時に、プリプレグ４１を仮硬化させる。仮硬化条件は、第１実施例と同様である。
工程（ｇ）はプリプレグ４１の熱圧着硬化後、支持層４２を仮硬化状態のプリプレグ４１から剥離した状態を示す。剥離後、プリプレグ４１を本硬化させる。本硬化条件は、第１実施例と同様である。
工程（ｈ）は、硬化済みの樹脂層４１に対してスルーホールまたはビアホール４４，４５を加工し、その中に導電材料を埋設することで、表裏の電極パターン４３，３１を導通させると同時に、電極パターン４３と電子部品３９の外部電極とを導通させた状態を示す。
この部品内蔵基板Ｃでは、上述の部品内蔵基板Ｂと同様に、１つの内層電極３１の表裏面に電子部品３２，３９が導電性接合材３３，４０によって接続固定されているので、内層電極３１と電子部品３２，３９との導通信頼性が高く、その接続抵抗を低くできる。また、プリプレグ３４，４１の圧着と同時に、外層電極３６，４３が転写によって同時に形成されるので、外層電極３６，４３を形成する工程を省略できる。
【００３５】
図５は参考例である部品内蔵基板Ｄの製造方法を示す。この製造方法は、内部にシールド電極を設けた部品内蔵基板の例である。
工程（ａ）では、樹脂層５１の表裏面に、表面に電子部品５３を導電性接合材５４によって接続固定した電極パターン５２と、シールド電極５５とを転写したシート５０を準備する。このシート５０の製造方法は、例えば図２の（ａ）〜（ｄ）と同様であり、表面側の電極をほぼ全面電極よりなるシールド電極５５としたものである。なお、電極パターン５２とシールド電極５５との間はビアホール５６によって接続されている。
上記シート５０のシールド電極５５上に、プリプレグ５７を間にして、表面に電極パターン５９を形成した別の支持層５８を圧着する。電極パターン５９上には、電子部品６０が導電性接合材６１によって接続固定されている。上記圧着と同時に、プリプレグ５７を仮硬化させる。
工程（ｂ）は支持層５８を剥離した状態を示す。この状態において、プリプレグ５７はシールド電極５５の裏面に強固に接着固定され、プリプレグ５７の中に電子部品６０が埋設されると同時に、電極パターン５９がプリプレグ５７上に転写される。その後、プリプレグ５７を本硬化させる。
工程（ｃ）では、硬化後の樹脂層５７にビアホール６２を形成し、その内部に導電材料を埋設することにより、シールド電極５５と電極パターン５９とが接続される。
上記のように、内層電極としてシールド電極５５を有するので、部品内蔵基板Ｄの異なる層に実装されている電子部品からの発生ノイズや、外部からの電磁波ノイズを遮断でき、良好な電気特性が得られる。シールド電極５５の電極面積は、良好なシールド効果を得るためには単層面積（電極面積と非電極面積との合計面積）の６０％以上必要であり、９０％以上が望ましい。
【００３６】
図６は本発明にかかる部品内蔵基板Ｅの構造を示す。
この実施例は、上記部品内蔵基板Ｄと同様にシールド電極を有する例であるが、シールド電極７０を外層電極として設けたものである。
この部品内蔵基板Ｅでは、内層電極７１を間にして２層の樹脂層７２，７３が設けられ、内層電極７１の表裏面に電子部品７４，７５が導電性接合材７６，７７によって接続固定されている。このうち、電子部品７４ははんだや導電性接着剤７６によって内層電極７１に実装されたチップ部品であるが、電子部品７５はバンプ７７によって内層電極７１に実装されたベアチップである。なお、電極パターン７１，７８はビアホール７９ａによって接続され、シールド電極７０と内層電極７１はビアホール７９ｂによって接続されている。
この部品内蔵基板Ｅは、図４に示す製造方法において、電極パターン４３に代えてシールド電極７０を用いるだけで、同様に製造できる。
【００３７】
図７は本発明にかかる部品内蔵基板Ｆの製造方法を示す。この製造方法は、請求項７に対応するものであり、３層構造の例である。
工程（ａ）〜（ｆ）は、第３実施例（図４参照）における工程（ｂ）〜（ｈ）とほぼ同様であるから、同一符号を付して説明を省略する。
工程（ｇ）では、２層構造の部品内蔵基板を上下反転させ、工程（ｈ）で上側の電極パターン３６の裏面に電子部品８０を導電性接合材８１によって接続固定する。
工程（ｉ）では、電子部品８０の固定面上にプリプレグ８２を間にして、表面に電極パターン８４を形成した別の支持層８３を圧着すると同時に、プリプレグ８２を仮硬化させる。つまり、プリプレグ８２を、１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に圧着させる。
工程（ｊ）はプリプレグ８２の熱圧着硬化後、支持層８３を仮硬化状態のプリプレグ８２から剥離した状態を示す。
工程（ｋ）は仮硬化状態のプリプレグ８２を本硬化させた後、この樹脂層８２に対してスルーホールまたはビアホール８５を加工し、その中に導電材料を埋設することで、表裏の電極パターン３６，８４を導通させた状態を示す。なお、ビアホール８５を、電極パターン８４と電子部品８０の外部電極とを直接導通させてもよい。
この実施例では、３層目のプリプレグ８２を、１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に積層している。その理由は、１層目のプリプレグ３４の硬化後、２層目のプリプレグ４１を積層し、硬化させた時、その硬化収縮によって２層構造の基板は２層目のプリプレグ４１方向に反ることになる。そこで、３層目のプリプレグ８２を１層目のプリプレグ３４に対して２層目のプリプレグ４１とは反対側の面に積層することで、３層目のプリプレグ８２の硬化収縮によって、２層目のプリプレグ４１方向に反った２層構造の基板を逆方向に反らせることができ、全体として反りの少ない３層構造の基板を実現することができる。
【００３８】
上記実施例では、電子部品を電極パターンに接続固定するために導電性接着剤を使用したが、はんだを使用してもよい。はんだの中でも、地球環境の面から鉛フリーはんだを使用するのがよい。例えば、ＳｎにＡｇ、Ｂｉ、Ｃｕ、Ｚｎ、Ｉｎを１〜４種類含有させたものを用いる。
また、導電性接着剤の場合、エポキシまたはウレタンをバインダとし、その中に導電材料としてＡｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｓｎ、Ｚｎ、Ｂｉやそれらを組合わせたものを含有させたものを用いることができる。
上記実施例では、支持層の剥離前にプリプレグを仮硬化させ、支持層の剥離後にプリプレグを本硬化させる例について説明したが、支持層の剥離前にプリプレグを本硬化させてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明方法により製造された部品内蔵基板の第１実施例の断面図である。
【図２】図１に示す部品内蔵基板の製造工程図である。
【図３】本発明にかかる部品内蔵基板の製造方法の第２実施例の工程図である。
【図４】本発明にかかる部品内蔵基板の製造方法の第３実施例の工程図である。
【図５】参考例である部品内蔵基板の製造方法の工程図である。
【図６】本発明にかかる部品内蔵基板の第４実施例の斜視図である。
【図７】本発明にかかる部品内蔵基板の製造方法の第５実施例の工程図である。
【図８】従来の部品内蔵基板の製造工程図である。
【符号の説明】
【００４０】
Ａ 部品内蔵基板
１，２ 樹脂層（プリプレグ）
３，４，５ 電極パターン
６，８ 電子部品
７，９ 導電性接合材
１０，１１ ビアホール
１２，１３，１４ 支持層
Claims (7)
- 第１支持層上に形成された第１電極パターンに、第１電子部品を導電性接合材により接続固定する工程と、
上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、
上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、
上記剥離工程の前または後に第１プリプレグを硬化させる工程と、
上記第１プリプレグの硬化後に、上記第２電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、
上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、
上記第２プリプレグから第３支持層を剥離する工程と、
上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、
上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法。 - 支持層上に形成された電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、
上記支持層の第１電子部品固定面側に第１プリプレグを圧着する工程と、
上記第１プリプレグから上記支持層を剥離する工程と、
上記剥離工程の前または後に第１プリプレグを硬化させる工程と、
上記第１プリプレグの硬化後に、上記電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、
上記第２電子部品固定面側に第２プリプレグを圧着する工程と、
上記第２プリプレグを硬化させる工程とを有する部品内蔵基板の製造方法。 - 第１支持層上に形成された第１電極パターンの表面に、第１電子部品を導電性接合材により接続固定する工程と、
上記第１支持層の電子部品固定面側に第１プリプレグを間にして第２電極パターンを有する第２支持層を圧着・転写する工程と、
上記第１プリプレグから第１支持層と第２支持層とを剥離する工程と、
上記剥離工程の前または後に第１プリプレグを硬化させる工程と、
上記第１プリプレグの硬化後に、上記第１電極パターンの裏面に第２電子部品を導電性接合材により接続固定する工程と、
上記第２電子部品固定面側に第２プリプレグを間にして第３電極パターンを有する第３支持層を圧着・転写する工程と、
上記第２プリプレグから第３支持層を剥離する工程と、
上記剥離工程の前または後に第２プリプレグを硬化させる工程とを有し、
上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法。 - 上記プリプレグの硬化後に、この樹脂層の表裏方向に貫通する孔を設ける工程と、
上記孔の内部に、樹脂層の表裏面に存在する電極パターンを電気的に接続する導電路を形成する工程と、をさらに有することを特徴とする請求項１ないし３のいずれかに記載の部品内蔵基板の製造方法。 - 上記プリプレグの硬化後に、この樹脂層の表裏いずれかの面に存在する電極パターンと、電子部品の外部電極とを繋ぐ孔を形成する工程と、
上記孔の内部に、上記電極パターンと電子部品の外部電極とを電気的に接続する導電路を形成する工程と、をさらに有することを特徴とする請求項１ないし３のいずれかに記載の部品内蔵基板の製造方法。 - 上記プリプレグを硬化させる工程は、
上記支持層を上記プリプレグから剥離する前に仮硬化させる工程と、
上記支持層を上記プリプレグから剥離した後に本硬化させる工程と、を含むことを特徴とする請求項１〜５のいずれかに記載の部品内蔵基板の製造方法。 - 上記第２プリプレグの硬化後に、
上記第１プリプレグの第２プリプレグとの接着面とは反対側の面に第３プリプレグを間にして第４電極パターンを有する第４支持層を圧着・転写する工程と、
上記第３プリプレグから第４支持層を剥離する工程と、
上記剥離工程の前または後に第３プリプレグを硬化させる工程とを有することを特徴とする請求項１〜６のいずれかに記載の部品内蔵基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191571 | 2003-07-04 | ||
| JP2003191571 | 2003-07-04 | ||
| PCT/JP2004/004380 WO2005004567A1 (ja) | 2003-07-04 | 2004-03-26 | 部品内蔵基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005004567A1 JPWO2005004567A1 (ja) | 2006-08-24 |
| JP4183708B2 true JP4183708B2 (ja) | 2008-11-19 |
Family
ID=33562366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005511302A Expired - Fee Related JP4183708B2 (ja) | 2003-07-04 | 2004-03-26 | 部品内蔵基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7608477B2 (ja) |
| JP (1) | JP4183708B2 (ja) |
| WO (1) | WO2005004567A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180061794A1 (en) * | 2016-08-31 | 2018-03-01 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016039B2 (ja) | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| JP2007059821A (ja) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP5091418B2 (ja) * | 2006-03-30 | 2012-12-05 | 株式会社東芝 | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
| WO2008105480A1 (ja) * | 2007-03-01 | 2008-09-04 | Ajinomoto Co., Inc. | 金属膜転写用フィルム、金属膜の転写方法及び回路基板の製造方法 |
| US7579215B2 (en) * | 2007-03-30 | 2009-08-25 | Motorola, Inc. | Method for fabricating a low cost integrated circuit (IC) package |
| GB2461443B (en) * | 2007-04-13 | 2012-06-06 | Murata Manufacturing Co | Magnetic field coupling antenna module arrangements including a magnetic core embedded in an insulating layer and their manufacturing methods. |
| TWI455672B (zh) * | 2007-07-06 | 2014-10-01 | Murata Manufacturing Co | A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component |
| KR101475080B1 (ko) * | 2008-07-16 | 2014-12-23 | 삼성전자주식회사 | 인쇄회로 기판 조립체 및 그 제조 방법 |
| JP2010062451A (ja) * | 2008-09-05 | 2010-03-18 | Fujikura Ltd | 部品内蔵型多層配線基板及びその製造方法 |
| US9401525B2 (en) | 2009-03-20 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device and manufacturing method thereof |
| US8238113B2 (en) * | 2010-07-23 | 2012-08-07 | Imbera Electronics Oy | Electronic module with vertical connector between conductor patterns |
| WO2012137548A1 (ja) * | 2011-04-04 | 2012-10-11 | 株式会社村田製作所 | チップ部品内蔵樹脂多層基板およびその製造方法 |
| KR101922884B1 (ko) | 2017-10-26 | 2018-11-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
| KR20210076584A (ko) * | 2019-12-16 | 2021-06-24 | 삼성전기주식회사 | 전자부품 내장기판 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322575B2 (ja) * | 1996-07-31 | 2002-09-09 | 太陽誘電株式会社 | ハイブリッドモジュールとその製造方法 |
| US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
| US6538210B2 (en) * | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| JP2002076637A (ja) | 2000-08-29 | 2002-03-15 | Matsushita Electric Ind Co Ltd | チップ部品内蔵基板及びその製造方法 |
| JP3547423B2 (ja) * | 2000-12-27 | 2004-07-28 | 松下電器産業株式会社 | 部品内蔵モジュール及びその製造方法 |
| JP2003078250A (ja) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールおよびその製造方法 |
| JP3956667B2 (ja) * | 2001-10-23 | 2007-08-08 | 松下電器産業株式会社 | 回路基板およびその製造方法 |
| JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
-
2004
- 2004-03-26 WO PCT/JP2004/004380 patent/WO2005004567A1/ja active Application Filing
- 2004-03-26 US US10/560,223 patent/US7608477B2/en not_active Expired - Fee Related
- 2004-03-26 JP JP2005511302A patent/JP4183708B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180061794A1 (en) * | 2016-08-31 | 2018-03-01 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US10573613B2 (en) * | 2016-08-31 | 2020-02-25 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| US10770418B2 (en) | 2016-08-31 | 2020-09-08 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| US7608477B2 (en) | 2009-10-27 |
| JPWO2005004567A1 (ja) | 2006-08-24 |
| US20060134907A1 (en) | 2006-06-22 |
| WO2005004567A1 (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| TWI501714B (zh) | 多層印刷配線板及其製造方法 | |
| TWI396481B (zh) | 配線基板及其製造方法 | |
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP5109662B2 (ja) | 積層回路基板の製造方法および回路板の製造方法 | |
| KR100962837B1 (ko) | 다층 프린트 배선 기판 및 그 제조 방법 | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
| US20040195002A1 (en) | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof | |
| JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
| JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP2008182039A (ja) | 多層配線板およびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP4597561B2 (ja) | 配線基板およびその製造方法 | |
| JP2010278379A (ja) | 配線基板およびその製造方法 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4183708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |