JP4040389B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4040389B2 JP4040389B2 JP2002237125A JP2002237125A JP4040389B2 JP 4040389 B2 JP4040389 B2 JP 4040389B2 JP 2002237125 A JP2002237125 A JP 2002237125A JP 2002237125 A JP2002237125 A JP 2002237125A JP 4040389 B2 JP4040389 B2 JP 4040389B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- insulating substrate
- semiconductor element
- precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、更に詳細には、半導体素子内蔵型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、複数のプリント配線基板を多段に積層した多層板の内部に半導体素子を埋め込んだ、いわゆる埋設型の半導体装置が知られている。図１６は代表的な埋設型半導体装置１００の断面図である。図１６に示したように、この半導体装置１００では、３層のプリント配線基板１０１，１０２，１０３が積層され、合計４層の配線パターン１０４，１０５，１０６，１０７が配設され、それぞれの配線パターン１０４〜１０７はスルーホール１０８Ａ〜１０８Ｅ等の層間接続部材により層間接続されている。そして、半導体素子１２０はプリント配線基板１０１と１０２との間に配設された配線パッド１０９上にマウントされており、半導体素子１２０はプリント配線基板１０２，１０３の一部をくり抜いたスペース１１０内に埋設されている。
【０００３】
【発明が解決しようとする課題】
ところで、このような埋設型の半導体装置１００を製造するには、プリント配線基板１０２，１０３の一部を片面側からくり抜いて半導体素子１２０を埋設する。このためのスペース１１０を設け、半導体素子１２０をマウントした後に半導体素子１２０の周囲の隙間にエポキシ樹脂等の絶縁性封止材料１３０を充填した後に硬化させて半導体素子１２０を埋設するのが一般的である。
【０００４】
しかし、このようにプリント配線基板１０２，１０３の一部を機械的にくり抜くと、プリント配線基板１０２，１０３の機械的強度が低下したり、プリント配線基板１０２，１０３のくり抜き時の切断面と、充填した絶縁性封止材料１３０との境界面から水分が侵入し易くなり耐湿性が低下するという問題がある。
【０００５】
更にプリント配線基板１０３のくり抜き部分に絶縁性封止材料１３０を充填した部分には配線パターンを形成できないため、この部分を利用して配線パターンを形成し、集積度を上げることができないという問題がある。
【０００６】
本発明は上記従来の問題を解消するためになされた発明である。即ち本発明は、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
【０００８】
本発明のもう一つの半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の配線パターンの前記電極パッド以外の部分に所定のマスキングを施しつつメッキ処理を行って、前記電極パッド上にメッキ金属による半導体素子実装用の実装バンプを形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
【０００９】
本発明の他の半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド側に金属導体層を形成する工程と、前記金属導体層に所定のマスキングを施しつつエッチング処理を行って、前記電極パッド上に前記金属導体層のエッチングによる半導体素子実装用の実装バンプが形成された配線パターンを形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
本発明のさらに他の半導体装置の製造方法は、少なくとも上面側には半導体素子用の電極パッドと受動部品実装用の電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、第１の２層基板の半導体素子用の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合するとともに、受動部品実装用の実装バンプ上には受動部品を実装して実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成する工程と、前記半導体素子及び受動部品を収容可能な開口を設けた絶縁基板前駆体を前記各開口内に前記半導体素子と前記受動部品がそれぞれ位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、第２の２層基板の下面側を、前記積層バンプが第１の２層基板の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、第１の２層基板の積層バンプを絶縁基板前駆体に貫通させて第２の２層基板の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の各開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
本発明においては、前記積層物とする工程に先立って、実装バンプに、バリアメタル層と溶接性金属層を形成する工程をおくことができる。
【００１０】
上記半導体装置の製造方法において、前記バリアメタル層の例としてＮｉ層を挙げることができ、前記溶接性金属の例としてＡｕを挙げることができる。
【００１４】
本発明の製造方法により得られる半導体装置は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の前記電極パッド上に実装バンプが形成され、前記実装バンプに異方性導電性接着剤層を介して半導体素子が実装された実装済基板の上に、前記半導体素子を収容可能な開口を有する絶縁基板前駆体を、前記開口内に前記半導体素子を位置させて配置し、該絶縁基板前駆体上には、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターンに積層用の積層バンプが形成された積層バンプ付２層基板を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置し、加熱、加圧により、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させてなることを特徴とする。
【００１６】
本発明では、絶縁基板前駆体の開口部に半導体素子を収容し、更にその上に絶縁基板を重ねて完全に蓋をしてしまうので、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法が得られる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。図１及び図２は本実施形態に係る半導体装置の製造方法のフローチャートであり、図３、図４及び図５は製造途中の本実施形態に係る半導体装置の断面図である。
【００１８】
本実施形態に係る半導体装置を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる２層板を用意する。この２層板の製造方法のフローチャートを示したのが図１であり、製造途中の２層板の断面図を示したのが図３である。この２層板を製造するには、最初に図３（ａ）に示したように銅箔などの導体板１０を用意する。この導体板１０の上に印刷技法を用いて導体バンプ２０，２０…を形成する。
【００１９】
この導体バンプ２０，２０，…の形成方法としては、例えば、バンプ形成部分に孔を設けたマスキングを施す（ステップ１）。この孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する（ステップ２）。マスキング上面からスキージ（ステップ３）し、前記マスキングを剥離する（ステップ４）。このようにして、図３（ｂ）に示したような、略円錐形の導体バンプ２０，２０，…を形成した後、この導体バンプ２０，２０，…を乾燥させ、硬化する（ステップ５）。
【００２０】
次に、図３（ｃ）に示したように、導体バンプ２０，２０，…の上にプリプレグ（絶縁基板前駆体）３０、すなわちガラス繊維マットのような補強材料中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを重ね、更にこのプリプレグ３０の上にもう１枚の銅箔などの導体板４０を重ね合わせる（ステップ６）。この状態でヒートプレス、すなわち加熱下に加圧する（ステップ７）。このヒートプレスすることにより導体バンプ２０，２０，…はプリプレグ３０を貫通して導体板１０と導体板４０との間が電気的に接続されると同時にプリプレグ３０が硬化して、図３（ｄ）に示したような、２層型プリント配線基板５０が得られる。この２層型プリント配線基板５０表面の導体板１０，４０に例えばエッチング処理等によるパターニング（ステップ８）を施すことにより配線パターン１１，４１ａが形成された２層板５２が形成される。
【００２１】
次いで２層板５２上の配線パターン４１ａのうち、図４（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に銀ペーストバンプ６０，６０，…を形成する。この銀ペーストバンプ６０，６０，…の形成方法は上記導体バンプ２０，２０，…の形成方法と実質的に同じである。
【００２２】
すなわち、バンプ形成部分に孔を設けたマスキングを施す（ステップ１ａ）。この孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する（ステップ２ａ）。マスキング上面からスキージ（ステップ３ａ）し、前記マスキングを剥離する（ステップ４ａ）ことからなる方法である。
【００２３】
但し、ここで形成する銀ペーストバンプ６０，６０，…の大きさは、高さが３００〜５００μｍ、底面半径が１５０〜３５０μｍである。これは後述する半導体素子７０の大きさに対応させるためである。
【００２４】
次に、マスキング剥離後、銀ペーストバンプ６０，６０，…を硬化させ（ステップ５ａ）、然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理（ステップ６ａ）を施すことにより、銀ペーストバンプ６０，６０，…及びその底部の電極パッド４１ｂ表面に図４（ｇ）に示したようなバリアメタル層としてのＮｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層６１の上からＡｕメッキ処理（ステップ７ａ）を施すことによりＡｕ層６２を形成する。こうして、図４（ｈ）に示したような、バンプ付基板５２Ａが得られる。
【００２５】
次に、こうして得られたバンプ付基板５２Ａの銀ペーストバンプ６０，６０，…形成面上に図４（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）６３を配置し、電極パッド４１ｂ，４１ｂ，…に対して電極板７１，７１，…が対向するように半導体素子７０を位置合わせする（ステップ８ａ）。
【００２６】
次いでこの状態で半導体素子７０とバンプ付基板５２Ａとを加圧すると、図４（ｊ）に示したように銀ペーストバンプ６０，６０，…がＡＣＦ（異方性導電接着剤層）６３を貫通し、電極板７１，７１，…に加圧される（ステップ９ａ）。このとき銀ペーストバンプ６０，６０，…の表面にはＡｕ層６２，６２，…が形成されており、電極板７１，７１，…はＡｌで出来ているので、銀ペーストバンプ６０，６０，…と電極板７１，７１，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド４１ｂ，４１ｂ，…と電極板７１，７１，…との間がＡｕ層６２，Ｎｉ層６１，銀ペーストバンプ６０，ＡＣＦ（異方性導電接着剤層）６３を介して電気的に接合される。こうして、図４（ｊ）に示したような、半導体素子７０が実装された実装済基板５３が得られる。
【００２７】
次に、こうして得られた実装済基板５３の上に穴あきプリプレグ３１とバンプ付２層板５４とを図５（ｋ）のように位置合わせする（ステップ１０ａ）。ここで用いるプリプレグ３１は、例えばガラス繊維のような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させたものの半導体素子対応部分を打ち抜いて開口部３１ａを設けたものである。バンプ付２層板５４は、例えば層間接続部材が貫挿された絶縁材料層の両面に配線パターンを形成し、この配線パターンの上に導体バンプ５４ａを形成したものである。バンプ付基板５２Ａと対応する部分には同一符号を付してある。
【００２８】
次いで、この状態で実装済基板５３、穴あきプリプレグ３１、及びバンプ付２層板５４をヒートプレスにかけて加熱下に加圧する（ステップ１１ａ）。その結果、図５（ｌ）に示したように、バンプ付２層板５４の導体バンプが穴あきプリプレグ３１を貫通して実装済基板５３とバンプ付２層板５４との間を電気的に接合する。それと同時に、穴あきプリプレグ３１内に含浸されたエポキシ樹脂が流れ出して穴明きプリプレグ３１の開口部３１ａとこの中に収容される半導体素子７０との隙間から空気を追い出してこの隙間を封止する。更に、このヒートプレス時の熱によりエポキシ樹脂が硬化して図５（ｌ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１が得られる。
【００２９】
以上説明したように、本実施形態に係る半導体装置１では、半導体素子７０が多層板の内部に埋め込まれており、半導体素子７０の周囲を封止する樹脂とこの樹脂の外周を包囲する多層板との間の境界面が半導体装置１の表面に露出していない。そのため、この境界面を伝わって水分が侵入することが防止され、その結果として耐湿性の高い半導体装置が得られる。
【００３０】
また、本実施形態に係る半導体装置１では、実装された半導体素子７０が内部に埋め込まれており、半導体装置１の表面には２層板５３，５４の表面が露出しているだけである。そのため、この２層板５３，５４の表面を利用して更に別の配線パターンや半導体素子などを実装することができ、半導体装置の集積度を更に向上させることができる。
【００３１】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造について説明する。図６は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図７及び図８は、製造途中の本実施形態に係る半導体装置の断面図である。
【００３２】
本実施形態に係る半導体装置を製造するには、上記第１の実施の形態の図３（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５２を形成する。
【００３３】
次いで、２層板５２の表面に感光性樹脂を塗布などの方法により適用して感光性樹脂層８０を形成する（ステップ１ｂ）。次いで２層板５２上の配線パターン４１ａのうち、図７（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置の感光性樹脂層８０上面上にメッキホール８１，８１，…を形成する。このメッキホールの形成方法としては、例えば、電極パッド４１ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）を形成し（ステップ２ｂ）、このマスキングの上から露光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステップ４ｂ）する方法などが挙げられる。
【００３４】
メッキホール８１を形成した感光性樹脂層８０の上から電解メッキや無電解メッキなどのメッキ処理を施すことにより、図７（ｈ）に示したような、メッキバンプ６４，６４，…を形成する（ステップ５ｂ）。次いで、図７（ｉ）に示したように、感光性樹脂層８０を除去し（ステップ６ｂ）、メッキバンプ６４，６４，…を露出させる。次いでメッキバンプ６４，６４，…の上にＮｉメッキ（ステップ７ｂ）を施して、図７（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成する。次いで、更にその上からＡｕメッキ（ステップ８ｂ）を施して、図７（ｋ）に示したような、Ａｕ層６２を形成する。
【００３５】
以下、上記第１の実施の形態と同様に、ＡＣＦ６３と半導体素子７０とを図８（ｌ）に示したように位置合わせし（ステップ９ｂ）、加圧して図８（ｍ）に示したように実装する（ステップ１０ｂ）。次いで、図８（ｎ）に示したように、その上に穴あきプリプレグ３１とバンプ付２層板５４を位置合わせする（ステップ１１ｂ）。次いでこの状態でヒートプレスする（ステップ１２ｂ）。かくして、図８（Ｏ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１Ｂが得られる。
【００３６】
本実施形態によれば、金属製のメッキバンプ６４を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００３７】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図９は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図１０及び図１１は、製造途中の本実施形態に係る半導体装置の断面図である。
【００３８】
本実施形態に係る半導体装置を製造するには、上記第１の実施の形態の図１（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５２を形成する。
【００３９】
次いで、図１０（ｆ）に示したように、２層板５２の表面に銅箔などの金属板又は金属層を貼り付けやメッキなどの方法によりＣｕ層６５を形成する（ステップ１ｃ）。次いで、２層板５２上の配線パターン４１ａのうち、図１０（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置のＣｕ層６５上面上にマスキング８２，８２，…を形成する（ステップ２ｃ）。
【００４０】
マスキング８２，８２，…を形成したＣｕ層６５の上からエッチング処理を施すことにより、図１０（ｈ）に示したような、エッチングバンプ６６，６６，…を形成する（ステップ３ｃ）。次いで図１０（ｉ）に示したようにマスキング８２，８２，…を除去し（ステップ４ｃ）、エッチングバンプ６６，６６，…を露出させる。次いで、エッチングバンプ６６，６６，…の上にＮｉメッキ（ステップ５ｃ）を施して図１０（ｊ）に示したようなバリアメタル層としてのＮｉ層６１を形成する。次いで、その上からＡｕメッキ（ステップ６ｃ）を施して図１０（ｋ）に示したようなＡｕ層６２を形成する。
【００４１】
以下、上記第１の実施形態と同様に、ＡＣＦ６３と半導体素子７０とを図１１（ｌ）に示したように位置合わせし（ステップ７ｃ）、加圧して実装し（ステップ８ｃ）、その上に穴あきプリプレグ３１とバンプ付２層板５４を位置合わせして（ステップ９ｃ）、ヒートプレス（ステップ１０ｂ）することにより、図１１（Ｏ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１Ｃが得られる。
【００４２】
本実施形態によれば、金属製のエッチングバンプ６６を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００４３】
（第４の実施の形態）
以下、本発明の第４の実施の形態について説明する。図１２は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図１３は、製造途中の本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置では、半導体素子７０の他にコンデンサや抵抗器等の受動素子７５を半導体装置に実装後埋め込んだ構造を採用した。
【００４４】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態のステップ１〜８と同様にして２層板５１ａを形成する。この２層板５１ａには受動素子７５を実装するための電極パッド４１ｃ，４１ｃが形成されている。この２層板５１ａを使用し、上記第１の実施形態のステップ１ａ〜１１ａと同様の工程を経て半導体装置が形成される（ステップ１ｄ〜１１ｄ）。これらの工程の中で、本実施形態に係る製法では、ステップ９ｄの半導体素子７０を実装する際に、受動素子７５をも電極パッド４１ｃ，４１ｃを介して実装する。
【００４５】
以下、第１の実施形態のステップ９ａ〜１１ａと同様にしてプリプレグ３２を挟んで位置合わせし（ステップ１０ｄ）、ヒートプレスする（ステップ１１ｄ）が、本実施形態に係る方法では、プリプレグ３２にも開口部３３が設けられており、受動素子７５を収容するようになっている。そのため、最終的に得られる半導体装置１Ｄでは、半導体素子７０の他に受動素子７５が内部に埋め込まれている。
【００４６】
本実施形態に係る半導体装置１Ｄでは、半導体素子７０のみならず、受動素子７５をも内部に包含し、その表面は２層板の表面が露出しているだけであるので、この表面に更に他の配線パターンや他の素子等を実装することができ、更に集積度の高い半導体装置を得ることができる。
【００４７】
なお、本発明は上記実施形態の記載内容に限定されない。例えば、上記発明の実施形態では、４層の配線パターンを備えたいわゆる４層型多層板の中間の基板内に半導体素子を一段だけ内蔵させた構造のものを例にして説明したが、図１４に示したように、６層の配線パターンを備えたいわゆる６層型多層板の内側の二段にわたって半導体素子を内蔵させることもできる。
【００４８】
【発明の効果】
本発明によれば、コア材絶縁基板前駆体の開口部に半導体素子を収容し、更にその上に絶縁基板を重ねて完全に蓋をしてしまうので、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【図７】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図８】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１０】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１１】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１３】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１４】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１５】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１６】従来の半導体装置の断面図である。
【符号の説明】
１…半導体装置、５２…２層板、４１ａ…配線パターン、４１ｂ…電極パッド、６０…導体バンプ（銀ペーストバンプ）、６１…Ｎｉ層（バリアメタル層）、６２…Ａｕ層、６３…ＡＣＦ、３０…プリプレグ、７０…半導体素子、７１…電極板。
【発明の属する技術分野】
本発明は半導体装置に係り、更に詳細には、半導体素子内蔵型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、複数のプリント配線基板を多段に積層した多層板の内部に半導体素子を埋め込んだ、いわゆる埋設型の半導体装置が知られている。図１６は代表的な埋設型半導体装置１００の断面図である。図１６に示したように、この半導体装置１００では、３層のプリント配線基板１０１，１０２，１０３が積層され、合計４層の配線パターン１０４，１０５，１０６，１０７が配設され、それぞれの配線パターン１０４〜１０７はスルーホール１０８Ａ〜１０８Ｅ等の層間接続部材により層間接続されている。そして、半導体素子１２０はプリント配線基板１０１と１０２との間に配設された配線パッド１０９上にマウントされており、半導体素子１２０はプリント配線基板１０２，１０３の一部をくり抜いたスペース１１０内に埋設されている。
【０００３】
【発明が解決しようとする課題】
ところで、このような埋設型の半導体装置１００を製造するには、プリント配線基板１０２，１０３の一部を片面側からくり抜いて半導体素子１２０を埋設する。このためのスペース１１０を設け、半導体素子１２０をマウントした後に半導体素子１２０の周囲の隙間にエポキシ樹脂等の絶縁性封止材料１３０を充填した後に硬化させて半導体素子１２０を埋設するのが一般的である。
【０００４】
しかし、このようにプリント配線基板１０２，１０３の一部を機械的にくり抜くと、プリント配線基板１０２，１０３の機械的強度が低下したり、プリント配線基板１０２，１０３のくり抜き時の切断面と、充填した絶縁性封止材料１３０との境界面から水分が侵入し易くなり耐湿性が低下するという問題がある。
【０００５】
更にプリント配線基板１０３のくり抜き部分に絶縁性封止材料１３０を充填した部分には配線パターンを形成できないため、この部分を利用して配線パターンを形成し、集積度を上げることができないという問題がある。
【０００６】
本発明は上記従来の問題を解消するためになされた発明である。即ち本発明は、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
【０００８】
本発明のもう一つの半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の配線パターンの前記電極パッド以外の部分に所定のマスキングを施しつつメッキ処理を行って、前記電極パッド上にメッキ金属による半導体素子実装用の実装バンプを形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
【０００９】
本発明の他の半導体装置の製造方法は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド側に金属導体層を形成する工程と、前記金属導体層に所定のマスキングを施しつつエッチング処理を行って、前記電極パッド上に前記金属導体層のエッチングによる半導体素子実装用の実装バンプが形成された配線パターンを形成する工程と、第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
本発明のさらに他の半導体装置の製造方法は、少なくとも上面側には半導体素子用の電極パッドと受動部品実装用の電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、第１の２層基板の半導体素子用の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合するとともに、受動部品実装用の実装バンプ上には受動部品を実装して実装済基板を形成する工程と、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成する工程と、前記半導体素子及び受動部品を収容可能な開口を設けた絶縁基板前駆体を前記各開口内に前記半導体素子と前記受動部品がそれぞれ位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、第２の２層基板の下面側を、前記積層バンプが第１の２層基板の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、前記積層物を加熱、加圧し、第１の２層基板の積層バンプを絶縁基板前駆体に貫通させて第２の２層基板の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の各開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程とを具備することを特徴とする。
本発明においては、前記積層物とする工程に先立って、実装バンプに、バリアメタル層と溶接性金属層を形成する工程をおくことができる。
【００１０】
上記半導体装置の製造方法において、前記バリアメタル層の例としてＮｉ層を挙げることができ、前記溶接性金属の例としてＡｕを挙げることができる。
【００１４】
本発明の製造方法により得られる半導体装置は、少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の前記電極パッド上に実装バンプが形成され、前記実装バンプに異方性導電性接着剤層を介して半導体素子が実装された実装済基板の上に、前記半導体素子を収容可能な開口を有する絶縁基板前駆体を、前記開口内に前記半導体素子を位置させて配置し、該絶縁基板前駆体上には、配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターンに積層用の積層バンプが形成された積層バンプ付２層基板を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置し、加熱、加圧により、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させてなることを特徴とする。
【００１６】
本発明では、絶縁基板前駆体の開口部に半導体素子を収容し、更にその上に絶縁基板を重ねて完全に蓋をしてしまうので、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法が得られる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。図１及び図２は本実施形態に係る半導体装置の製造方法のフローチャートであり、図３、図４及び図５は製造途中の本実施形態に係る半導体装置の断面図である。
【００１８】
本実施形態に係る半導体装置を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる２層板を用意する。この２層板の製造方法のフローチャートを示したのが図１であり、製造途中の２層板の断面図を示したのが図３である。この２層板を製造するには、最初に図３（ａ）に示したように銅箔などの導体板１０を用意する。この導体板１０の上に印刷技法を用いて導体バンプ２０，２０…を形成する。
【００１９】
この導体バンプ２０，２０，…の形成方法としては、例えば、バンプ形成部分に孔を設けたマスキングを施す（ステップ１）。この孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する（ステップ２）。マスキング上面からスキージ（ステップ３）し、前記マスキングを剥離する（ステップ４）。このようにして、図３（ｂ）に示したような、略円錐形の導体バンプ２０，２０，…を形成した後、この導体バンプ２０，２０，…を乾燥させ、硬化する（ステップ５）。
【００２０】
次に、図３（ｃ）に示したように、導体バンプ２０，２０，…の上にプリプレグ（絶縁基板前駆体）３０、すなわちガラス繊維マットのような補強材料中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを重ね、更にこのプリプレグ３０の上にもう１枚の銅箔などの導体板４０を重ね合わせる（ステップ６）。この状態でヒートプレス、すなわち加熱下に加圧する（ステップ７）。このヒートプレスすることにより導体バンプ２０，２０，…はプリプレグ３０を貫通して導体板１０と導体板４０との間が電気的に接続されると同時にプリプレグ３０が硬化して、図３（ｄ）に示したような、２層型プリント配線基板５０が得られる。この２層型プリント配線基板５０表面の導体板１０，４０に例えばエッチング処理等によるパターニング（ステップ８）を施すことにより配線パターン１１，４１ａが形成された２層板５２が形成される。
【００２１】
次いで２層板５２上の配線パターン４１ａのうち、図４（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に銀ペーストバンプ６０，６０，…を形成する。この銀ペーストバンプ６０，６０，…の形成方法は上記導体バンプ２０，２０，…の形成方法と実質的に同じである。
【００２２】
すなわち、バンプ形成部分に孔を設けたマスキングを施す（ステップ１ａ）。この孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する（ステップ２ａ）。マスキング上面からスキージ（ステップ３ａ）し、前記マスキングを剥離する（ステップ４ａ）ことからなる方法である。
【００２３】
但し、ここで形成する銀ペーストバンプ６０，６０，…の大きさは、高さが３００〜５００μｍ、底面半径が１５０〜３５０μｍである。これは後述する半導体素子７０の大きさに対応させるためである。
【００２４】
次に、マスキング剥離後、銀ペーストバンプ６０，６０，…を硬化させ（ステップ５ａ）、然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理（ステップ６ａ）を施すことにより、銀ペーストバンプ６０，６０，…及びその底部の電極パッド４１ｂ表面に図４（ｇ）に示したようなバリアメタル層としてのＮｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層６１の上からＡｕメッキ処理（ステップ７ａ）を施すことによりＡｕ層６２を形成する。こうして、図４（ｈ）に示したような、バンプ付基板５２Ａが得られる。
【００２５】
次に、こうして得られたバンプ付基板５２Ａの銀ペーストバンプ６０，６０，…形成面上に図４（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）６３を配置し、電極パッド４１ｂ，４１ｂ，…に対して電極板７１，７１，…が対向するように半導体素子７０を位置合わせする（ステップ８ａ）。
【００２６】
次いでこの状態で半導体素子７０とバンプ付基板５２Ａとを加圧すると、図４（ｊ）に示したように銀ペーストバンプ６０，６０，…がＡＣＦ（異方性導電接着剤層）６３を貫通し、電極板７１，７１，…に加圧される（ステップ９ａ）。このとき銀ペーストバンプ６０，６０，…の表面にはＡｕ層６２，６２，…が形成されており、電極板７１，７１，…はＡｌで出来ているので、銀ペーストバンプ６０，６０，…と電極板７１，７１，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド４１ｂ，４１ｂ，…と電極板７１，７１，…との間がＡｕ層６２，Ｎｉ層６１，銀ペーストバンプ６０，ＡＣＦ（異方性導電接着剤層）６３を介して電気的に接合される。こうして、図４（ｊ）に示したような、半導体素子７０が実装された実装済基板５３が得られる。
【００２７】
次に、こうして得られた実装済基板５３の上に穴あきプリプレグ３１とバンプ付２層板５４とを図５（ｋ）のように位置合わせする（ステップ１０ａ）。ここで用いるプリプレグ３１は、例えばガラス繊維のような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させたものの半導体素子対応部分を打ち抜いて開口部３１ａを設けたものである。バンプ付２層板５４は、例えば層間接続部材が貫挿された絶縁材料層の両面に配線パターンを形成し、この配線パターンの上に導体バンプ５４ａを形成したものである。バンプ付基板５２Ａと対応する部分には同一符号を付してある。
【００２８】
次いで、この状態で実装済基板５３、穴あきプリプレグ３１、及びバンプ付２層板５４をヒートプレスにかけて加熱下に加圧する（ステップ１１ａ）。その結果、図５（ｌ）に示したように、バンプ付２層板５４の導体バンプが穴あきプリプレグ３１を貫通して実装済基板５３とバンプ付２層板５４との間を電気的に接合する。それと同時に、穴あきプリプレグ３１内に含浸されたエポキシ樹脂が流れ出して穴明きプリプレグ３１の開口部３１ａとこの中に収容される半導体素子７０との隙間から空気を追い出してこの隙間を封止する。更に、このヒートプレス時の熱によりエポキシ樹脂が硬化して図５（ｌ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１が得られる。
【００２９】
以上説明したように、本実施形態に係る半導体装置１では、半導体素子７０が多層板の内部に埋め込まれており、半導体素子７０の周囲を封止する樹脂とこの樹脂の外周を包囲する多層板との間の境界面が半導体装置１の表面に露出していない。そのため、この境界面を伝わって水分が侵入することが防止され、その結果として耐湿性の高い半導体装置が得られる。
【００３０】
また、本実施形態に係る半導体装置１では、実装された半導体素子７０が内部に埋め込まれており、半導体装置１の表面には２層板５３，５４の表面が露出しているだけである。そのため、この２層板５３，５４の表面を利用して更に別の配線パターンや半導体素子などを実装することができ、半導体装置の集積度を更に向上させることができる。
【００３１】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造について説明する。図６は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図７及び図８は、製造途中の本実施形態に係る半導体装置の断面図である。
【００３２】
本実施形態に係る半導体装置を製造するには、上記第１の実施の形態の図３（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５２を形成する。
【００３３】
次いで、２層板５２の表面に感光性樹脂を塗布などの方法により適用して感光性樹脂層８０を形成する（ステップ１ｂ）。次いで２層板５２上の配線パターン４１ａのうち、図７（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置の感光性樹脂層８０上面上にメッキホール８１，８１，…を形成する。このメッキホールの形成方法としては、例えば、電極パッド４１ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）を形成し（ステップ２ｂ）、このマスキングの上から露光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステップ４ｂ）する方法などが挙げられる。
【００３４】
メッキホール８１を形成した感光性樹脂層８０の上から電解メッキや無電解メッキなどのメッキ処理を施すことにより、図７（ｈ）に示したような、メッキバンプ６４，６４，…を形成する（ステップ５ｂ）。次いで、図７（ｉ）に示したように、感光性樹脂層８０を除去し（ステップ６ｂ）、メッキバンプ６４，６４，…を露出させる。次いでメッキバンプ６４，６４，…の上にＮｉメッキ（ステップ７ｂ）を施して、図７（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成する。次いで、更にその上からＡｕメッキ（ステップ８ｂ）を施して、図７（ｋ）に示したような、Ａｕ層６２を形成する。
【００３５】
以下、上記第１の実施の形態と同様に、ＡＣＦ６３と半導体素子７０とを図８（ｌ）に示したように位置合わせし（ステップ９ｂ）、加圧して図８（ｍ）に示したように実装する（ステップ１０ｂ）。次いで、図８（ｎ）に示したように、その上に穴あきプリプレグ３１とバンプ付２層板５４を位置合わせする（ステップ１１ｂ）。次いでこの状態でヒートプレスする（ステップ１２ｂ）。かくして、図８（Ｏ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１Ｂが得られる。
【００３６】
本実施形態によれば、金属製のメッキバンプ６４を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００３７】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図９は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図１０及び図１１は、製造途中の本実施形態に係る半導体装置の断面図である。
【００３８】
本実施形態に係る半導体装置を製造するには、上記第１の実施の形態の図１（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５２を形成する。
【００３９】
次いで、図１０（ｆ）に示したように、２層板５２の表面に銅箔などの金属板又は金属層を貼り付けやメッキなどの方法によりＣｕ層６５を形成する（ステップ１ｃ）。次いで、２層板５２上の配線パターン４１ａのうち、図１０（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置のＣｕ層６５上面上にマスキング８２，８２，…を形成する（ステップ２ｃ）。
【００４０】
マスキング８２，８２，…を形成したＣｕ層６５の上からエッチング処理を施すことにより、図１０（ｈ）に示したような、エッチングバンプ６６，６６，…を形成する（ステップ３ｃ）。次いで図１０（ｉ）に示したようにマスキング８２，８２，…を除去し（ステップ４ｃ）、エッチングバンプ６６，６６，…を露出させる。次いで、エッチングバンプ６６，６６，…の上にＮｉメッキ（ステップ５ｃ）を施して図１０（ｊ）に示したようなバリアメタル層としてのＮｉ層６１を形成する。次いで、その上からＡｕメッキ（ステップ６ｃ）を施して図１０（ｋ）に示したようなＡｕ層６２を形成する。
【００４１】
以下、上記第１の実施形態と同様に、ＡＣＦ６３と半導体素子７０とを図１１（ｌ）に示したように位置合わせし（ステップ７ｃ）、加圧して実装し（ステップ８ｃ）、その上に穴あきプリプレグ３１とバンプ付２層板５４を位置合わせして（ステップ９ｃ）、ヒートプレス（ステップ１０ｂ）することにより、図１１（Ｏ）に示したような、いわゆる４層配線型の半導体素子７０内蔵型の半導体装置１Ｃが得られる。
【００４２】
本実施形態によれば、金属製のエッチングバンプ６６を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００４３】
（第４の実施の形態）
以下、本発明の第４の実施の形態について説明する。図１２は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図１３は、製造途中の本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置では、半導体素子７０の他にコンデンサや抵抗器等の受動素子７５を半導体装置に実装後埋め込んだ構造を採用した。
【００４４】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態のステップ１〜８と同様にして２層板５１ａを形成する。この２層板５１ａには受動素子７５を実装するための電極パッド４１ｃ，４１ｃが形成されている。この２層板５１ａを使用し、上記第１の実施形態のステップ１ａ〜１１ａと同様の工程を経て半導体装置が形成される（ステップ１ｄ〜１１ｄ）。これらの工程の中で、本実施形態に係る製法では、ステップ９ｄの半導体素子７０を実装する際に、受動素子７５をも電極パッド４１ｃ，４１ｃを介して実装する。
【００４５】
以下、第１の実施形態のステップ９ａ〜１１ａと同様にしてプリプレグ３２を挟んで位置合わせし（ステップ１０ｄ）、ヒートプレスする（ステップ１１ｄ）が、本実施形態に係る方法では、プリプレグ３２にも開口部３３が設けられており、受動素子７５を収容するようになっている。そのため、最終的に得られる半導体装置１Ｄでは、半導体素子７０の他に受動素子７５が内部に埋め込まれている。
【００４６】
本実施形態に係る半導体装置１Ｄでは、半導体素子７０のみならず、受動素子７５をも内部に包含し、その表面は２層板の表面が露出しているだけであるので、この表面に更に他の配線パターンや他の素子等を実装することができ、更に集積度の高い半導体装置を得ることができる。
【００４７】
なお、本発明は上記実施形態の記載内容に限定されない。例えば、上記発明の実施形態では、４層の配線パターンを備えたいわゆる４層型多層板の中間の基板内に半導体素子を一段だけ内蔵させた構造のものを例にして説明したが、図１４に示したように、６層の配線パターンを備えたいわゆる６層型多層板の内側の二段にわたって半導体素子を内蔵させることもできる。
【００４８】
【発明の効果】
本発明によれば、コア材絶縁基板前駆体の開口部に半導体素子を収容し、更にその上に絶縁基板を重ねて完全に蓋をしてしまうので、機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【図７】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図８】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１０】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１１】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１３】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１４】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１５】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１６】従来の半導体装置の断面図である。
【符号の説明】
１…半導体装置、５２…２層板、４１ａ…配線パターン、４１ｂ…電極パッド、６０…導体バンプ（銀ペーストバンプ）、６１…Ｎｉ層（バリアメタル層）、６２…Ａｕ層、６３…ＡＣＦ、３０…プリプレグ、７０…半導体素子、７１…電極板。
Claims (6)
- 少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、
第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、
配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、
実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、
前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程と
を具備することを特徴とする半導体装置の製造方法。 - 少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の配線パターンの前記電極パッド以外の部分に所定のマスキングを施しつつメッキ処理を行って、前記電極パッド上にメッキ金属による半導体素子実装用の実装バンプを形成する工程と、
第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、
配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、
実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、
前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程と
を具備することを特徴とする半導体装置の製造方法。 - 少なくとも上面側には電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の前記電極パッド側に金属導体層を形成する工程と、
前記金属導体層に所定のマスキングを施しつつエッチング処理を行って、前記電極パッド上に前記金属導体層のエッチングによる半導体素子実装用の実装バンプが形成された配線パターンを形成する工程と、
第１の２層基板の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合させて実装済基板を形成する工程と、
配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成して積層バンプ付２層基板を形成する工程と、
実装済基板の半導体素子を収容可能な開口を設けた絶縁基板前駆体を、前記開口内に前記半導体素子が位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、積層バンプ付２層基板の下面側を、前記積層用の積層バンプが実装済基板上面の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、
前記積層物を加熱、加圧し、積層バンプ付２層基板の積層バンプを絶縁基板前駆体に貫通させて実装済基板上面の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程と
を具備することを特徴とする半導体装置の製造方法。 - 少なくとも上面側には半導体素子用の電極パッドと受動部品実装用の電極パッドが形成された配線パターンを絶縁基板の上下両面に有し、これらの配線パターンが層間接続導体により接続されてなる第１の２層基板を用意する工程と、
前記第１の２層基板の前記電極パッド上に半導体素子実装用の実装バンプを導電ペーストによって形成する工程と、
第１の２層基板の半導体素子用の実装バンプ上に異方性導電性接着剤層を介して半導体素子を載置し、加圧、接着により実装バンプと半導体素子を接合するとともに、受動部品実装用の実装バンプ上には受動部品を実装して実装済基板を形成する工程と、
配線パターンを両面に有し、これらの配線パターンが層間接続導体により接続されてなる第２の２層基板の、下面側となる配線パターン上に積層用の積層バンプを形成する工程と、
前記半導体素子及び受動部品を収容可能な開口を設けた絶縁基板前駆体を前記各開口内に前記半導体素子と前記受動部品がそれぞれ位置するように実装済基板の上面側に配置し、該絶縁基板前駆体上には、第２の２層基板の下面側を、前記積層バンプが第１の２層基板の所定の配線パターンと対向するよう載置して、実装済基板、絶縁基板前駆体及び積層バンプ付２層基板の積層物とする工程と、
前記積層物を加熱、加圧し、第１の２層基板の積層バンプを絶縁基板前駆体に貫通させて第２の２層基板の配線パターンと接合するとともに、絶縁基板前駆体からの溶融樹脂で絶縁基板前駆体の各開口を封止し、該絶縁基板前駆体及び前記溶融樹脂を熱硬化させて積層物を一体化する工程と
を具備することを特徴とする半導体装置の製造方法。 - 請求項１〜４のいずれか１項に記載の半導体装置の製造方法であって、前記積層物とする工程に先立って、実装バンプに、バリアメタル層と溶接性金属層を順に形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項１〜５のいずれか１項に記載の半導体装置の製造方法であって、前記バリアメタル層がＮｉ層であり、前記溶接性金属層がＡｕ層であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298289 | 2001-09-27 | ||
| JP2001-298289 | 2001-09-27 | ||
| JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174141A JP2003174141A (ja) | 2003-06-20 |
| JP4040389B2 true JP4040389B2 (ja) | 2008-01-30 |
Family
ID=26623157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237125A Expired - Fee Related JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040389B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024188B2 (ja) * | 2003-07-16 | 2007-12-19 | 大日本印刷株式会社 | 半導体チップ内蔵配線板の製造方法 |
| DE10336171B3 (de) | 2003-08-07 | 2005-02-10 | Technische Universität Braunschweig Carolo-Wilhelmina | Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu |
| JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
| JP4218576B2 (ja) * | 2004-04-19 | 2009-02-04 | パナソニック株式会社 | 積層基板の製造方法 |
| JP2006165175A (ja) | 2004-12-06 | 2006-06-22 | Alps Electric Co Ltd | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 |
| JP4802491B2 (ja) * | 2004-12-17 | 2011-10-26 | 大日本印刷株式会社 | センサーモジュールおよびこれを用いたカメラモジュール |
| JP4215024B2 (ja) * | 2005-04-22 | 2009-01-28 | パナソニック株式会社 | 積層基板の製造方法 |
| JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2007173446A (ja) * | 2005-12-21 | 2007-07-05 | Hitachi Aic Inc | 部品内蔵基板 |
| US7759782B2 (en) * | 2006-04-07 | 2010-07-20 | Tessera, Inc. | Substrate for a microelectronic package and method of fabricating thereof |
| JP2008135483A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子部品内蔵基板およびその製造方法 |
| JP4305502B2 (ja) * | 2006-11-28 | 2009-07-29 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP4939916B2 (ja) * | 2006-12-21 | 2012-05-30 | 株式会社フジクラ | 多層プリント配線板およびその製造方法 |
| JP2008244191A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
| US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5446623B2 (ja) * | 2009-09-07 | 2014-03-19 | 大日本印刷株式会社 | センサ素子モジュール |
| KR101047139B1 (ko) * | 2009-11-11 | 2011-07-07 | 삼성전기주식회사 | 단층 보드온칩 패키지 기판 및 그 제조방법 |
| JP2012119574A (ja) * | 2010-12-02 | 2012-06-21 | J Devices:Kk | 半導体装置およびその製造方法 |
-
2002
- 2002-08-15 JP JP2002237125A patent/JP4040389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174141A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| TWI501714B (zh) | 多層印刷配線板及其製造方法 | |
| KR100522385B1 (ko) | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 | |
| JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
| JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2000077800A (ja) | 配線基板とその製造方法 | |
| JP3989974B2 (ja) | 多層印刷配線板及びその製造方法 | |
| JP4593599B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
| JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
| JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
| JP5949978B2 (ja) | 電子部品内蔵配線基板 | |
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| JP5761405B2 (ja) | 電子部品内蔵配線基板 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| JP4058218B2 (ja) | プリント配線基板の製造方法 | |
| JP4040388B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |