JP2012119574A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012119574A JP2012119574A JP2010269499A JP2010269499A JP2012119574A JP 2012119574 A JP2012119574 A JP 2012119574A JP 2010269499 A JP2010269499 A JP 2010269499A JP 2010269499 A JP2010269499 A JP 2010269499A JP 2012119574 A JP2012119574 A JP 2012119574A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor device
- semiconductor chip
- metal post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】本発明は、低コストかつ簡易な方法で製造でき、近年の多電極化と半導体パッケージサイズの縮小化に対応できる金属ポスト部を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置において、半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板と、複数の電極を有し、第1基板の半導体チップ搭載領域に実装された半導体チップと、第1基板と対向する面に複数の第2電極部が形成され、配線層が形成された第2基板と、複数の第2電極部と複数の第1電極部とを電気的に接続し、第2電極部に接する部分から第1電極部に接する部分に向かって細くなる形状を有する複数の金属ポスト部とを備える。
【選択図】図3(B)
【解決手段】半導体装置において、半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板と、複数の電極を有し、第1基板の半導体チップ搭載領域に実装された半導体チップと、第1基板と対向する面に複数の第2電極部が形成され、配線層が形成された第2基板と、複数の第2電極部と複数の第1電極部とを電気的に接続し、第2電極部に接する部分から第1電極部に接する部分に向かって細くなる形状を有する複数の金属ポスト部とを備える。
【選択図】図3(B)
Description
本発明は、半導体装置およびその製造方法に関し、特に、金属ポスト部を介して上下基板の層間に形成された複数の電極及び配線を電気的に接続する半導体装置とその製造方法に関する。
従来、半導体装置において、半導体パッケージの上下基板層間に形成された電極及び配線間を電気的に接続するためには金属ポストが用いられてきた。また、この金属ポストの製造方法としては、例えば金属メッキ又はエッチング等の方法によって金属ポストを製造し、製造した金属ポストを半田等を介して基板上の電極に接着するという方法が用いられてきた。
従来の金属ポストの製造方法として、例えば、金属メッキが用いられてきた。従来の金属メッキによる金属ポストの製造方法の一例を図1に基づいて説明する。まず支持板1の上に接着剤2を介してシート状の銅3からなる金属層を配置する(図1(A))。次に、銅3からなる金属層をエッチングするためのマスクとしてニッケル4からなる金属層を銅3の上にメッキ又は蒸着によって形成する(図1(B))。そして、ニッケルからなるマスク金属層4をリソグラフィによってパターニングする(図1(C))。さらに、金属ポスト形成用のレジスト5を塗布したうえで金属ポストの形状を現像する(図1(D))。次に、銅3からなる金属層を利用して金属ポスト形成部分に銅3を充填する(図1(E))。さらに、レジスト5を除去して(図1(F))、ニッケル4からなるマスク金属層を利用して銅3をエッチングし、銅配線を形成する(図1(G))。
また、他の従来の金属ポストの製造方法として、例えば、エッチングが用いられてきた。従来のエッチングによる金属ポストの製造方法の一例を図2に基づいて説明する。まず、銅11、ニッケル12、銅11のクラッド材料を作製する(図2(A))。次に、ニッケル12からなる金属層上に銅11からなる配線部分と電極パッド部分をエッチング加工によって形成する(図2(B))。さらに、配線及び電極パッド部分が形成された面に強接着剤13を介して保護テープ14を貼り付ける(図2(C))。そして、保護テープ14と対向する面をエッチング加工して銅11からなる金属ポストを形成する(図2(D))。次に、ニッケル12からなる金属層を選択的にエッチングする(図2(E))。さらに、保護テープ14に水溶性接着剤15を介して支持板16を貼り付ける。
金属ポストを製造する方法としては、他にも、特許文献1のように、配線付ポスト電極部品を用いる方法もある。特許文献1に記載されている配線付ポスト電極部品は、半導体チップの複数の外部接続用電極パッド領域に一括接続される複数のポスト電極と、該複数のポスト電極にそれぞれ接続される配線と、これら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する。また、特許文献1のポスト電極部品のポスト電極部及び配線部は電鋳法によって形成される。
しかし、金属メッキ又は電鋳法によって金属ポスト部を製造する方法によると、エッチング用のマスクを製造する等のコストがかかり、フォトリソグラフィによるパターンニングのためのレジスト塗布、露光、現像等の製造工程が増加して製造コストを上昇させるという問題があった。また、エッチングによって金属ポスト部を製造する方法にも同様に製造工程が増加して製造コストを上昇させるという問題があった。
さらに、特許文献1のような配線付ポスト電極部品を用いる方法によっても、ポスト電極部と半導体チップ上の電極とを接続するために半田を使用するため、半導体パッケージに外部電極として半田ボールを付着する工程や、実装におけるリフロー工程において、ポスト電極部と半導体チップ上の電極とを接着する半田が再溶解し、金属ポスト部の高さにばらつきが生じ、金属ポスト部に支持されている配線に歪みや切断が生じる場合があり、半導体装置の電気的信頼性に影響を与える場合があった。また、配線付ポスト電極部品の製造工程が複雑であり、さらに複数のポスト電極部を半導体チップ上の複数の電極に半田を介して接続するという高精度が要求されていた。
本発明は、低コストかつ簡易な方法で製造でき、近年の多電極化と半導体パッケージサイズの縮小化に対応できる金属ポスト部を有する半導体装置及びその製造方法を提供する。
本発明の一実施形態に係る半導体装置は、半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板と、複数の電極を有し、第1基板の半導体チップ搭載領域に実装された半導体チップと、第1基板と対向する面に複数の第2電極部が形成され、配線層が形成された第2基板と、複数の第2電極部と複数の第1電極部とを電気的に接続し、第2電極部に接する部分から第1電極部に接する部分に向かって細くなる形状を有する複数の金属ポスト部と、を備えることを特徴とする。
また、本発明の一実施形態に係る半導体装置の、複数の金属ポスト部は、第1電極部に接する部分から第2電極部に接する部分に向けて細くなる形状を有するものでもよい。
また、本発明の一実施形態に係る半導体装置は、前記第1基板と前記第2基板との間に絶縁層を更に有し、絶縁層の厚みは100μm〜250μmであってもよい。
また、本発明の一実施形態に係る半導体装置は、半導体チップの複数の電極と第2基板に形成された前記配線層とは半田ボールを介して接続されていてもよい。
また、本発明の一実施形態に係る半導体装置は、半導体チップの複数の電極と第2基板に形成された前記配線層とは導電性ペーストを介して接続されていてもよい。
本発明の一実施形態に係る半導体装置の製造方法は、半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板の前記半導体チップ搭載領域に複数の電極を有する半導体チップを実装し、第1基板と対向する面に複数の第2電極部が形成された第2基板の複数の第2電極部上に、先端に向かって細くなる形状を有する複数の金属ポスト部を印刷によって形成し、第1基板の第1電極部が形成された面と、第2基板の複数の金属ポスト部が形成された面とを対向させて第1電極部と金属ポスト部とが接続するように圧着することによって製造されることを特徴とする。
また、本発明の一実施形態に係る半導体装置の製造方法は、半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板の複数の第1電極部上に、先端に向かって細くなる形状を有する複数の金属ポスト部を印刷によって形成し、第1基板半導体チップ搭載領域に複数の電極を有する半導体チップを実装し、複数の第2電極部が形成された第2基板の第2電極部が形成された面と、第1基板の複数の金属ポスト部が形成された面とを対向させて金属ポスト部と第2電極部とが接続するように圧着することによって製造されてもよい。
また、本発明の一実施形態に係る半導体装置の製造方法は、第1基板と第2基板との間に絶縁層を挿置して圧着し、絶縁層の厚みは100μm〜250μmであってもよい。
本発明によれば、金属ポスト部と基板上の電極部との接続に半田を使用していないため、後の半田ボール付け工程、リフロー工程等において金属ポスト部の接続に使用した半田が再溶解して金属ポスト部の高さにばらつきが生じたり、配線のゆがみや切断が生じたりするおそれはない。また、本発明では金属ポスト部及び金属ポスト部と接続する基板上の配線層を印刷によって形成するため、製造工程が簡単であり、複雑な配線パターンも印刷によって容易に形成することができる。また、金属メッキ等によって金属ポストを形成する方法に比べて製造工程が少なく、低コストで製造することができる。さらに、本発明によれば、金属ポスト接続部に半田を使用していないため、半田が再溶解しても半導体装置の性能に影響が少なく、半導体装置使用時の温度制限を設ける必要がない。また、金属ポスト部を用いて上下基板上の配線層を接続することで、半導体装置の低背化にも対応できる。
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
(実施形態1)
本発明の実施形態1に係る半導体装置について図面を参照して説明する。
本発明の実施形態1に係る半導体装置について図面を参照して説明する。
[半導体装置の構成]
図3(A)から図3(C)は実施形態1に係る半導体装置1000の概略構成を示す図である。図3(A)は半導体装置1000の概略構成を示す第2基板110側の平面図である。図3(B)は図3(A)に示すA−A´線から見た半導体装置1000の断面図である。図3(C)は半導体チップ107を搭載する前の第1基板101の平面図である。図3(A)に示すように、第2基板110の表面には複数の第2電極パッド111が形成され、さらに第2電極パッド111相互間を電気的に接続する複数の配線104Aが形成されている。また、図3(C)に示すように、第1基板101の表面には半導体チップ搭載領域112の周辺に複数の第1電極パッド103が形成されている。さらに、図3(C)には図示していないが、半導体チップ搭載領域112の表面にも半導体チップ107と接続するための複数の電極が形成されている。
図3(A)から図3(C)は実施形態1に係る半導体装置1000の概略構成を示す図である。図3(A)は半導体装置1000の概略構成を示す第2基板110側の平面図である。図3(B)は図3(A)に示すA−A´線から見た半導体装置1000の断面図である。図3(C)は半導体チップ107を搭載する前の第1基板101の平面図である。図3(A)に示すように、第2基板110の表面には複数の第2電極パッド111が形成され、さらに第2電極パッド111相互間を電気的に接続する複数の配線104Aが形成されている。また、図3(C)に示すように、第1基板101の表面には半導体チップ搭載領域112の周辺に複数の第1電極パッド103が形成されている。さらに、図3(C)には図示していないが、半導体チップ搭載領域112の表面にも半導体チップ107と接続するための複数の電極が形成されている。
図3(B)に示すように、実施形態1に係る半導体装置1000は、半導体チップ107が搭載された第1基板101と、配線層104Bが形成された第2基板110と、第1基板101上の半導体チップ107を封止する絶縁層105と、第1基板101上の第1電極部102と第2基板110上の第2電極部109とを接続する金属ポスト部106とを備える。
図3(B)に示すように、第1基板101の半導体チップ搭載領域112の周辺には、複数の第1電極部102と複数の第1電極パッド103(図3(C)参照)とが形成されている。また、半導体チップ107は、第1基板101の半導体装置搭載領域112内に設けられた複数の電極パッド117に半田ボール108を介して接続される。第1基板101には基板の上下表面を電気的に接続する複数のヴィア118が形成されている。また、複数のヴィア118は複数の絶縁層135の中に形成されている。第1基板101の下部に形成された複数の電極パッド115には、半導体装置1000を実装基板に搭載するための外部電極である半田ボール121(図示せず)が形成される。
図3(B)には、第1基板101が複数のヴィア128を含む積層基板である例を示したが、本発明の第1基板101の構造はかかる例に限定されない。
金属ポスト部106は第1電極部102に接続する部分が第2電極部109に接続する部分より細く形成されている。すなわち、金属ポスト部106は、複数の第2電極部109と複数の第1電極部102とを電気的に接続し、第2電極部109に接する部分から第1電極部102に接する部分に向かって細くなる形状を有する。なお図3(B)に示す金属ポスト部106の形状は円錐形であるが、金属ポスト部の形状は多角錐でもよい。
第2基板110の層内には配線層104Bおよび複数のヴィア128が形成されており、配線層104Bの一部は第2基板110上に露出して配線104Aを形成している。配線層104Bおよび複数のヴィア128は複数の絶縁層125の中に形成されている。また第2電極部109の上に形成された第2電極パッド111は第2基板110の上に露出している。
図3(B)には、第2基板110が複数のヴィア128を含む積層基板である例を示したが、本発明の第2基板110の構造はかかる例に限定されない。
このように、実施形態1に係る半導体装置1000では、第1電極部102と第2電極部109とを接続する金属ポスト部106を各電極部に接続するための半田を使用していないため、外部電極である半田ボール121(図示せず)を電極パッド115に形成する工程又はリフロー工程において半導体装置を加熱しても半田が再溶解して金属ポスト部106の高さにばらつきが生じるおそれがなく、金属ポスト部106に支持されている配線層104Bや配線104Aが歪んだり切断したりするおそれがない。また、実施形態1に係る半導体装置1000は、第2基板110の上面に配線104Aを備え、上下基板層間を金属ポスト部106によって接続しているため、第2基板110の上に他の半導体装置を搭載することができ、PoP(Package on package)の一つであるDFP(Dual Face Package)として使用することができる。
[半導体装置の製造方法]
次に、図3(A)及び図3(B)に示した半導体装置1000の製造方法について図4(A)〜(F)を参照して説明する。図4(A)〜(F)は、第1基板101、半導体チップ107、絶縁層105、及び第2基板110を順次形成して積層するように配置し、これを第1金属板113及び第2金属板114ではさんで圧着する製造工程を各々示す断面図である。なお、半導体チップ107自体の製造方法の説明は省略する。
次に、図3(A)及び図3(B)に示した半導体装置1000の製造方法について図4(A)〜(F)を参照して説明する。図4(A)〜(F)は、第1基板101、半導体チップ107、絶縁層105、及び第2基板110を順次形成して積層するように配置し、これを第1金属板113及び第2金属板114ではさんで圧着する製造工程を各々示す断面図である。なお、半導体チップ107自体の製造方法の説明は省略する。
(1)第1基板101の形成(図4(A)及び図3(C)参照)
まず、図4(A)において、複数のヴィア118を備え、かつ半導体装置搭載領域112の周辺に複数の第1電極部102と第1電極パッド103とを備える第1基板101を形成する。第1基板101はインターポーザであってもよい。また、第1電極部102は銅であってもよく、第1電極パッド103はAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。図4(A)には、第1基板101が複数のヴィア128を含む積層基板である例を示したが、本発明の第1基板101の構造はかかる例に限定されない。
まず、図4(A)において、複数のヴィア118を備え、かつ半導体装置搭載領域112の周辺に複数の第1電極部102と第1電極パッド103とを備える第1基板101を形成する。第1基板101はインターポーザであってもよい。また、第1電極部102は銅であってもよく、第1電極パッド103はAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。図4(A)には、第1基板101が複数のヴィア128を含む積層基板である例を示したが、本発明の第1基板101の構造はかかる例に限定されない。
(2)半導体チップの搭載(図4(B)参照)
次に、図4(A)に示した第1基板101の半導体チップ搭載領域112に半導体チップ107を搭載する。半導体チップ107は第1基板101上の電極パッド117上に半田ボール108を介して電気的に接続されており、半導体チップ107が搭載された電極パッド117はヴィア118を介して第1基板101下部の電極パッド115まで電気的に接続されている。複数のヴィア118は複数の絶縁層135の中に形成されてもよい。複数の電極パッド115には後の工程において外部電極である半田ボール121(図示せず)がそれぞれ接続される。電極パッド115はAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。
次に、図4(A)に示した第1基板101の半導体チップ搭載領域112に半導体チップ107を搭載する。半導体チップ107は第1基板101上の電極パッド117上に半田ボール108を介して電気的に接続されており、半導体チップ107が搭載された電極パッド117はヴィア118を介して第1基板101下部の電極パッド115まで電気的に接続されている。複数のヴィア118は複数の絶縁層135の中に形成されてもよい。複数の電極パッド115には後の工程において外部電極である半田ボール121(図示せず)がそれぞれ接続される。電極パッド115はAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。
(3)絶縁層105の形成(図4(C)参照)
次に、図4(C)に示すように、シート状の絶縁層105を形成する。図4(C)に図示した絶縁層105は均一な厚さのシート状であるが、絶縁層105の形状はこれに限定されるものではなく、例えば半導体チップ107に接する面を半導体チップ107の外部形状に沿った形に凹ませた形状に形成してもよい。絶縁層105の厚みは、たとえば100μmから250μmでもよいが、絶縁層105の厚みは、半導体チップ107あるいは金属ポスト部106の高さによって適宜変更してもよい。絶縁層105の材料としてはABFやNCFなどを使用してもよいが、これらに限定するものではない。
次に、図4(C)に示すように、シート状の絶縁層105を形成する。図4(C)に図示した絶縁層105は均一な厚さのシート状であるが、絶縁層105の形状はこれに限定されるものではなく、例えば半導体チップ107に接する面を半導体チップ107の外部形状に沿った形に凹ませた形状に形成してもよい。絶縁層105の厚みは、たとえば100μmから250μmでもよいが、絶縁層105の厚みは、半導体チップ107あるいは金属ポスト部106の高さによって適宜変更してもよい。絶縁層105の材料としてはABFやNCFなどを使用してもよいが、これらに限定するものではない。
(4)第2基板110及び金属ポスト部106の形成(図4(D)及び図5参照)
次に、図4(D)において、配線層104B、配線104A及び第2電極部109を備える第2基板110を形成する。第2基板110の配線層104B、配線104A及び第2電極部109は、予め印刷等によって第2基板110に形成されていてもよい。さらに配線層104Bおよび複数のヴィア128が複数の絶縁層125の中に形成されてもよい。配線層104Bは銅配線であってもよく、配線104AはAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。
次に、図4(D)において、配線層104B、配線104A及び第2電極部109を備える第2基板110を形成する。第2基板110の配線層104B、配線104A及び第2電極部109は、予め印刷等によって第2基板110に形成されていてもよい。さらに配線層104Bおよび複数のヴィア128が複数の絶縁層125の中に形成されてもよい。配線層104Bは銅配線であってもよく、配線104AはAuメッキ(具体的にはNi/Auメッキ又はNi/Pd/Auメッキ)であってもよいが、これらに限定するものではない。
さらに、第2基板110の第2電極部109上には先端に向かって細くなる形状の金属ポスト部106が形成される。図5に複数の金属ポスト部106、配線104A、及び第2電極パッド111がそれぞれ形成された第2基板110の斜視図を示す。図5に示す金属ポスト部106の形状は円錐形であるが、金属ポスト部106の形状は、その先端を絶縁層105に貫挿することができる程度に先端に向かって細くなる形状であれば円錐形状でもよく、多角錐形状であってもよい。すなわち、金属ポスト部106は、複数の第2電極部109と複数の第1電極部102とを電気的に接続し、第2電極部109に接する部分から第1電極部102に接する部分に向かって細くなる形状を有するように形成される。金属ポスト部106は、第2基板110の第2電極部109上に印刷によって形成される。金属ポスト部106の高さは、半導体チップ107より高く、絶縁層105を貫通することができる高さであればよい。金属ポスト部106を形成するための印刷回数は、金属ポスト部106の高さに応じて、1回又は複数回行われてもよい。
(5)第1基板101、絶縁層105、及び第2基板110の圧着(図4(E)参照)
次に、図4(E)において、金属ポスト部106が形成された第2基板110、絶縁層105、及び半導体チップ107が搭載された第1基板101とがそれぞれ積層されるように配置される。そして、これらの積層された各部材を第1金属板113及び第2金属板114ではさみ、第1金属板113及び第2金属板114の外側から圧力をかけてこれら複数の部品を圧着して一体化する。このとき、金属ポスト部106の先端が絶縁層105を突き破って第1基板101の第1電極部102に接続するように位置を合わせて各部品を圧着する。この積層体を圧着する工程に当たっては、加熱によって絶縁層105が柔らかくなった状態で加圧することによって、各金属ポスト部106が絶縁層105を貫通し、第1基板101上の半導体チップ107と第2基板110との間の空間を絶縁層105で隙間なく満たしてもよい。また、第1金属板113又は第2金属板114はSUS板であってもよいが、これに限定するものではない。なお、図4(E)では第1金属板113及び第2金属板114によって積層された各部材を圧着する方法を示したが、積層部材を圧着する方法はこれに限られるものではなく、剛性の高い板状のものではさんで圧着する方法であればその他の方法でもよい。また、そのような剛性の高い板に加えて更にラミネートシートを使用して圧着してもよい。このような製造工程を経て図4(F)に示すような第1実施形態に係る半導体装置1000が完成する。
次に、図4(E)において、金属ポスト部106が形成された第2基板110、絶縁層105、及び半導体チップ107が搭載された第1基板101とがそれぞれ積層されるように配置される。そして、これらの積層された各部材を第1金属板113及び第2金属板114ではさみ、第1金属板113及び第2金属板114の外側から圧力をかけてこれら複数の部品を圧着して一体化する。このとき、金属ポスト部106の先端が絶縁層105を突き破って第1基板101の第1電極部102に接続するように位置を合わせて各部品を圧着する。この積層体を圧着する工程に当たっては、加熱によって絶縁層105が柔らかくなった状態で加圧することによって、各金属ポスト部106が絶縁層105を貫通し、第1基板101上の半導体チップ107と第2基板110との間の空間を絶縁層105で隙間なく満たしてもよい。また、第1金属板113又は第2金属板114はSUS板であってもよいが、これに限定するものではない。なお、図4(E)では第1金属板113及び第2金属板114によって積層された各部材を圧着する方法を示したが、積層部材を圧着する方法はこれに限られるものではなく、剛性の高い板状のものではさんで圧着する方法であればその他の方法でもよい。また、そのような剛性の高い板に加えて更にラミネートシートを使用して圧着してもよい。このような製造工程を経て図4(F)に示すような第1実施形態に係る半導体装置1000が完成する。
本発明の実施形態1によれば、印刷によって一方の基板上に金属ポスト部106を形成し、金属ポスト部106と他方の基板とを圧着によって接続するため、金属ポスト部106と基板との接続に半田を使用しない。よって、半田の再溶解による配線の歪みや切断といった問題が発生しない。さらに、金属ポスト部106及び配線層104Bを印刷によって予め作製することができるので、複雑な配線構造や微細な金属ポスト部も容易に作製することができる。したがって、半導体装置1000の製造コストを低減し、信頼性を向上することができる。また、実施形態1に係る半導体装置1000は、第2基板110の上面に配線104Aを備え、上下基板層間を金属ポスト部106によって電気的に接続しているため、第2基板110の上に他の半導体装置を搭載することができ、PoP(Package on package)の一つであるDFP(Dual Face Package)として使用することができる。
(実施形態2)
本発明の実施形態2に係る半導体装置2000について図面を参照して説明する。本発明の実施形態2は、前述の実施形態1に係る半導体装置1000において、金属ポスト部の形状を変えた例を説明するものである。
本発明の実施形態2に係る半導体装置2000について図面を参照して説明する。本発明の実施形態2は、前述の実施形態1に係る半導体装置1000において、金属ポスト部の形状を変えた例を説明するものである。
図6は実施形態2に係る半導体装置の概略構成を示す断面図である。なお、金属ポスト部116以外の第1基板、第2基板に関する説明は実施形態1と同様であるため省略する。また、実施形態に係る半導体装置は、金属ポスト部116の形状を変更したことに特徴があり、その他の構成は実施形態1において説明した構成と同様であるため、その他の構成の図示及び説明は省略する。
図6に示すように、実施形態2に係る半導体装置2000は、金属ポスト部116が第1基板の第1電極部102から第2基板の第2電極部109に接続する部分に向かって細くなる形状を有することを特徴とする。すなわち、実施形態2に係る半導体装置2000の金属ポスト部116は、第1電極部102に接する部分から第2電極部109に接する部分に向けて細くなる形状を有する。図6では円錐状の金属ポスト部116を図示しているが、金属ポスト部は第1電極部102から第2電極部109に向かって細くなる形状であれば多角錐等の他の形状であってもよい。
実施形態2に係る半導体装置2000は、第1基板101の半導体チップ搭載領域112に半田ボール108を介して半導体チップ107を搭載した後、第1基板101の第1電極部102上に先端に向かって細くなる形状の金属ポスト部116を印刷によって形成し、その後、第1基板101と絶縁層105と配線層104B等を備えた第2基板110とを積層するように配置してこれらを金属板等ではさんで圧着するという方法で製造される。その他の構成及び製造方法は実施形態1と同様である。
本発明の実施形態2によれば、第1基板101側に金属ポスト部106を印刷によって形成することによって、半田の再溶解による配線104Aの歪みや切断といった問題が発生せず、複雑な配線構造や微細な金属ポスト部を容易に作製することができるという実施形態1と同様の効果を得ることができる。また、実施形態2に係る半導体装置2000も、第2基板110の上面に配線104Aを備え、上下基板層間を金属ポスト部116によって電気的に接続しているため、第2基板110の上に他の半導体装置を搭載することができ、PoP(Package on package)の一つであるDFP(Dual Face Package)として使用することができる。
(実施形態3)
本発明の実施形態3に係る半導体装置3000について図面を参照して説明する。本発明の実施形態3は、前述の実施形態1に係る半導体装置1000において、半導体チップ107と第2基板110との間の接続構造を変更した例を説明するものである。
本発明の実施形態3に係る半導体装置3000について図面を参照して説明する。本発明の実施形態3は、前述の実施形態1に係る半導体装置1000において、半導体チップ107と第2基板110との間の接続構造を変更した例を説明するものである。
図7は実施形態3に係る半導体装置3000の概略構成を示す断面図である。なお、半導体チップ107と第2基板110との間の接続構造以外の第1基板、第2基板及び金属ポスト部に関する説明は実施形態1と同様であるため省略する。また、実施形態3に係る半導体装置は、半導体チップ107と第2基板110との間の接続構造を変更したことに特徴があり、その他の構成は実施形態1において説明した構成と同様であるため、その他の構成の図示及び説明は省略する。
図7に示すように、実施形態3に係る半導体装置3000は、半導体チップ107上の電極と第2基板110に形成された配線層104Bとの間が半田ボール120を介して接続されていることを特徴とする。半田ボール120によって、半導体チップ107上の電極(図示せず)と第2基板110上に形成された配線層104Bとを電気的に接続し、第2基板110上にグラウンドをとることが可能となる。半導体チップ107上の電極と第2基板110に形成された配線層104Bとの間を接続する半田ボール120はこのようなグラウンド機能を有するものであれば足り、半田ボール120の数や配置場所は適宜変更してもよい。その他の構成及び製造方法は実施形態1と同様である。
本発明の実施形態3によれば、第2基板上にグラウンドを確保することができるため、静電気が半導体チップの動作に影響することを防止し、電磁波をシールドすることによって、半導体チップの動作を安定させることができる。
(実施形態4)
本発明の実施形態4に係る半導体装置4000について図面を参照して説明する。本発明の実施形態4は、前述の実施形態1に係る半導体装置1000において、半導体チップ107と第2基板110との間の接続構造を変更した例を説明するものである。
本発明の実施形態4に係る半導体装置4000について図面を参照して説明する。本発明の実施形態4は、前述の実施形態1に係る半導体装置1000において、半導体チップ107と第2基板110との間の接続構造を変更した例を説明するものである。
図8は実施形態4に係る半導体装置4000の概略構成を示す断面図である。なお、半導体チップ107と第2基板110との間の接続構造以外の第1基板、第2基板及び金属ポスト部に関する説明は実施形態1と同様であるため省略する。また、実施形態4に係る半導体装置は、半導体チップ107と第2基板110との間の接続構造を変更したことに特徴があり、その他の構成は実施形態1において説明した構成と同様であるため、その他の構成の図示及び説明は省略する。
図8に示すように、実施形態4に係る半導体装置4000は、半導体チップ107上の電極と第2基板110上に形成された配線層104Bとが導電性ペースト119を介して接続されていることを特徴とする。半導体チップ107と第2基板110上に形成された配線層104Bとを接続する導電性ペースト119によって、半導体チップ107上の電極と第2基板110上に形成された配線層104Bとを電気的に接続し、第2基板110上にグラウンドをとることが可能となる。半導体チップ107上の電極と第2基板110上に形成された配線層104Bとを接続する導電性ペースト119はこのようなグラウンド機能を有するものであれば足り、導電性ペースト119の配置場所や量は適宜変更してもよい。その他の構成及び製造方法は実施形態1と同様である。
本発明の実施形態4によれば、実施形態3と同様に第2基板110上にグラウンドを確保することができるため、静電気が半導体チップの動作に影響することを防止し、電磁波をシールドすることによって、半導体チップの動作を安定させることができる。
1000、2000、3000、4000…半導体装置、101…第1基板、102…第1電極部、104B…配線層、106…金属ポスト部、107…半導体チップ、108、120…半田ボール、110…第2基板、109…第2電極部、119…導電性ペースト
Claims (8)
- 半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板と、
複数の電極を有し、前記第1基板の前記半導体チップ搭載領域に実装された半導体チップと、
前記第1基板と対向する面に複数の第2電極部が形成され、配線層が形成された第2基板と、
前記複数の第2電極部と前記複数の第1電極部とを電気的に接続し、前記第2電極部に接する部分から前記第1電極部に接する部分に向かって細くなる形状を有する複数の金属ポスト部と、を有することを特徴とする半導体装置。 - 前記複数の金属ポスト部は、前記第1電極部に接する部分から前記第2電極部に接する部分に向けて細くなる形状を有することを特徴とする請求項1記載の半導体装置。
- 前記第1基板と前記第2基板との間に絶縁層を更に有し、前記絶縁層の厚みは100μm〜250μmであることを特徴とする請求項1又は2記載の半導体装置。
- 前記半導体チップの前記複数の電極と前記第2基板に形成された前記配線層とは半田ボールを介して接続されていることを特徴とする請求項1乃至3記載の半導体装置。
- 前記半導体チップの前記複数の電極と前記第2基板に形成された前記配線層とは導電性ペーストを介して接続されていることを特徴とする請求項1乃至3記載の半導体装置。
- 半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板の前記半導体チップ搭載領域に複数の電極を有する半導体チップを実装し、
前記第1基板と対向する面に複数の第2電極部が形成され、配線層が形成された第2基板の前記複数の第2電極部上に、先端に向かって細くなる形状を有する複数の金属ポスト部を印刷によって形成し、
前記第1基板の前記第1電極部が形成された面と、前記第2基板の前記複数の金属ポスト部が形成された面とを対向させて前記第1電極部と前記金属ポスト部とが接続するように圧着することを特徴とする半導体装置の製造方法。 - 半導体チップ搭載領域の周辺に複数の第1電極部が形成された第1基板の前記複数の第1電極部上に、先端に向かって細くなる形状を有する複数の金属ポスト部を印刷によって形成し、
前記第1基板の前記半導体チップ搭載領域に複数の電極を有する半導体チップを実装し、
複数の第2電極部が形成され、配線層が形成された第2基板の前記第2電極部が形成された面と、前記第1基板の前記複数の金属ポスト部が形成された面とを対向させて前記金属ポスト部と前記第2電極部とが接続するように圧着することを特徴とする半導体装置の製造方法。 - 前記第1基板と前記第2基板との間に絶縁層を挿置して圧着し、前記絶縁層の厚みは100μm〜250μmであることを特徴とする請求項6又は7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010269499A JP2012119574A (ja) | 2010-12-02 | 2010-12-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010269499A JP2012119574A (ja) | 2010-12-02 | 2010-12-02 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119574A true JP2012119574A (ja) | 2012-06-21 |
Family
ID=46502075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010269499A Pending JP2012119574A (ja) | 2010-12-02 | 2010-12-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119574A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152161A (ja) * | 2001-08-31 | 2003-05-23 | Dt Circuit Technology Co Ltd | 半導体装置及びその製造方法 |
JP2003174141A (ja) * | 2001-09-27 | 2003-06-20 | Dt Circuit Technology Co Ltd | 半導体装置及びその製造方法 |
JP2004134669A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | Icチップ内蔵多層基板及びその製造方法 |
-
2010
- 2010-12-02 JP JP2010269499A patent/JP2012119574A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152161A (ja) * | 2001-08-31 | 2003-05-23 | Dt Circuit Technology Co Ltd | 半導体装置及びその製造方法 |
JP2003174141A (ja) * | 2001-09-27 | 2003-06-20 | Dt Circuit Technology Co Ltd | 半導体装置及びその製造方法 |
JP2004134669A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | Icチップ内蔵多層基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5606695B2 (ja) | 接続端子付き基板 | |
EP2172089B1 (en) | Method for manufacturing a multilayer wiring element having pin interface | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
JPWO2008050448A1 (ja) | 電気接続構造、それに用いる第1の接続部材 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
TW201631715A (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
US8039762B2 (en) | Printed circuit board having a buried solder bump and a circuit layer flush with an insulating layer | |
US20110100549A1 (en) | Method for manufacturing component-embedded module | |
JP5436837B2 (ja) | 半導体装置内蔵基板の製造方法 | |
TWI452659B (zh) | 電路板及其製作方法與封裝結構 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2018032659A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2016157901A (ja) | 電子装置 | |
US8108993B2 (en) | Method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2008166464A (ja) | 配線基板及びその製造方法 | |
JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4644756B2 (ja) | スパイラル状接触子の接合方法 | |
JP2012119574A (ja) | 半導体装置およびその製造方法 | |
JPH07282878A (ja) | 異方導電性接続部材及びその製造方法 | |
JP2015204379A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |