JP2001203229A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001203229A JP2001203229A JP2000008761A JP2000008761A JP2001203229A JP 2001203229 A JP2001203229 A JP 2001203229A JP 2000008761 A JP2000008761 A JP 2000008761A JP 2000008761 A JP2000008761 A JP 2000008761A JP 2001203229 A JP2001203229 A JP 2001203229A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- conductive layer
- semiconductor device
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電気的な接続信頼性を確保できる半導体装置
及びその製造方法、回路基板並びに電子機器を提供する
ことにある。 【解決手段】 半導体装置は、複数の電極１２を有し、
各電極１２にバンプ１６が形成されてなる半導体チップ
１０と、絶縁層２２に支持された導電層２０と、を含
み、バンプ１６の少なくとも先端部は、導電層２０に入
り込んで配置され、バンプ１６の側面と導電層２０とが
電気的に接続されてなる。
及びその製造方法、回路基板並びに電子機器を提供する
ことにある。 【解決手段】 半導体装置は、複数の電極１２を有し、
各電極１２にバンプ１６が形成されてなる半導体チップ
１０と、絶縁層２２に支持された導電層２０と、を含
み、バンプ１６の少なくとも先端部は、導電層２０に入
り込んで配置され、バンプ１６の側面と導電層２０とが
電気的に接続されてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】フリップチップ実装では、半導体チップ
に設けられたバンプと、基板に形成された配線パターン
と、を電気的に接続する。例えば、バンプと配線パター
ンとを、圧接させたり、導電粒子を介在させて電気的に
接続する方法が知られている。
に設けられたバンプと、基板に形成された配線パターン
と、を電気的に接続する。例えば、バンプと配線パター
ンとを、圧接させたり、導電粒子を介在させて電気的に
接続する方法が知られている。
【０００３】しかし、例えば基板が変形した場合や、基
板が多層基板である場合には、バンプと配線パターンと
のギャップが均一でないため、電気的な接続信頼性を確
保することが難しかった。また、基板と半導体チップの
熱膨張率が異なるため、接続部が横方向にずれると、電
気的な接続信頼性を確保することが難しかった。
板が多層基板である場合には、バンプと配線パターンと
のギャップが均一でないため、電気的な接続信頼性を確
保することが難しかった。また、基板と半導体チップの
熱膨張率が異なるため、接続部が横方向にずれると、電
気的な接続信頼性を確保することが難しかった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、電気的な接続信頼性を確保できる半導
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。
り、その目的は、電気的な接続信頼性を確保できる半導
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、複数の電極を有し、各電極にバンプが形成さ
れてなる半導体チップと、絶縁層に支持された導電層
と、を含み、前記バンプの少なくとも先端部は、前記導
電層に入り込んで配置され、前記バンプの側面と前記導
電層とが電気的に接続されてなる。
体装置は、複数の電極を有し、各電極にバンプが形成さ
れてなる半導体チップと、絶縁層に支持された導電層
と、を含み、前記バンプの少なくとも先端部は、前記導
電層に入り込んで配置され、前記バンプの側面と前記導
電層とが電気的に接続されてなる。
【０００６】本発明によれば、バンプの側面と導電層と
が電気的に接続されるので、複数のバンプと導電層との
ギャップが均一でなくても、信頼性の高い電気的接続が
可能になる。また、バンプと導電層とが横方向にずれる
力が加えられても、電気的な接続状態が維持される。
が電気的に接続されるので、複数のバンプと導電層との
ギャップが均一でなくても、信頼性の高い電気的接続が
可能になる。また、バンプと導電層とが横方向にずれる
力が加えられても、電気的な接続状態が維持される。
【０００７】（２）この半導体装置において、前記導電
層は、前記バンプよりも軟らかく形成されてなり、前記
バンプの少なくとも先端部が、前記導電層に埋め込まれ
ていてもよい。
層は、前記バンプよりも軟らかく形成されてなり、前記
バンプの少なくとも先端部が、前記導電層に埋め込まれ
ていてもよい。
【０００８】これによれば、バンプの周囲を導電層が囲
む状態となるので、複数の方向で電気的接続を図ること
ができる。
む状態となるので、複数の方向で電気的接続を図ること
ができる。
【０００９】（３）この半導体装置において、前記導電
層は、前記バンプが入り込む位置に穴が形成されてな
り、前記バンプの側面と前記導電層の前記穴とが接触し
ていてもよい。
層は、前記バンプが入り込む位置に穴が形成されてな
り、前記バンプの側面と前記導電層の前記穴とが接触し
ていてもよい。
【００１０】これによれば、バンプを導電層に入り込ま
せやすく、穴を位置決めに利用することもでき、また、
導電層がバンプよりも硬くてもよい。
せやすく、穴を位置決めに利用することもでき、また、
導電層がバンプよりも硬くてもよい。
【００１１】（４）この半導体装置において、前記バン
プは、前記導電層を貫通して前記絶縁層に接触していて
もよい。
プは、前記導電層を貫通して前記絶縁層に接触していて
もよい。
【００１２】これによれば、絶縁層に変形を生じさせる
ことなくバンプを導電層に接続でき、絶縁部下層にダメ
ージを与えない。
ことなくバンプを導電層に接続でき、絶縁部下層にダメ
ージを与えない。
【００１３】（５）この半導体装置において、前記バン
プは、前記絶縁層に突き刺さっていてもよい。
プは、前記絶縁層に突き刺さっていてもよい。
【００１４】これによれば、バンプと絶縁層との横方向
のずれを防止できる。
のずれを防止できる。
【００１５】（６）この半導体装置において、前記絶縁
層の少なくとも一部を介在させて前記導電層の下方に、
第２の導電層が形成され、前記バンプは、前記絶縁層を
貫通して、前記第２の導電層と接続されていてもよい。
層の少なくとも一部を介在させて前記導電層の下方に、
第２の導電層が形成され、前記バンプは、前記絶縁層を
貫通して、前記第２の導電層と接続されていてもよい。
【００１６】これによれば、２層の導電層の接続をバン
プ接続時に行うことができ、層間のビア形成をしなくて
もよい。
プ接続時に行うことができ、層間のビア形成をしなくて
もよい。
【００１７】（７）この半導体装置において、前記バン
プは、前記電極側の基端部よりも先端部が小さく形成さ
れていてもよい。
プは、前記電極側の基端部よりも先端部が小さく形成さ
れていてもよい。
【００１８】これによれば、バンプの先端部が小さいの
で、導電層にバンプを入り込ませやすくなっており、特
に絶縁層にもバンプを突き刺す場合に効果的である。
で、導電層にバンプを入り込ませやすくなっており、特
に絶縁層にもバンプを突き刺す場合に効果的である。
【００１９】（８）この半導体装置において、前記半導
体チップと前記絶縁層との間に、アンダーフィル樹脂が
設けられ、前記アンダーフィル樹脂の収縮力によって、
前記バンプの側面と前記導電層とが圧接していてもよ
い。
体チップと前記絶縁層との間に、アンダーフィル樹脂が
設けられ、前記アンダーフィル樹脂の収縮力によって、
前記バンプの側面と前記導電層とが圧接していてもよ
い。
【００２０】これによれば、バンプの側面と導電層とが
圧接するので、電気的な接続信頼性が向上する。
圧接するので、電気的な接続信頼性が向上する。
【００２１】（９）上記半導体装置は、ＩＣカードとし
て構成されてもよい。
て構成されてもよい。
【００２２】（１０）上記半導体装置は、外部端子をさ
らに有していてもよい。
らに有していてもよい。
【００２３】（１１）本発明に係る回路基板は、上記半
導体装置が実装されたものである。
導体装置が実装されたものである。
【００２４】（１２）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２５】（１３）本発明に係る半導体装置の製造方
法は、半導体チップの複数の電極のそれぞれに形成され
たバンプの少なくとも先端部を、絶縁層に支持された導
電層に入り込ませて、前記バンプの側面と前記導電層と
を電気的に接続する工程を含む。
法は、半導体チップの複数の電極のそれぞれに形成され
たバンプの少なくとも先端部を、絶縁層に支持された導
電層に入り込ませて、前記バンプの側面と前記導電層と
を電気的に接続する工程を含む。
【００２６】本発明によれば、バンプの側面と導電層と
を電気的に接続するので、複数のバンプと導電層とのギ
ャップが均一でなくても、信頼性の高い電気的接続を図
ることができる。また、バンプと導電層とが横方向にず
れる力が加えられても、電気的な接続状態を維持するこ
とができる。
を電気的に接続するので、複数のバンプと導電層とのギ
ャップが均一でなくても、信頼性の高い電気的接続を図
ることができる。また、バンプと導電層とが横方向にず
れる力が加えられても、電気的な接続状態を維持するこ
とができる。
【００２７】（１４）この半導体装置の製造方法におい
て、前記導電層を、前記バンプよりも軟らかい材料で形
成し、前記バンプの少なくとも先端部を、前記導電層に
埋め込んでもよい。
て、前記導電層を、前記バンプよりも軟らかい材料で形
成し、前記バンプの少なくとも先端部を、前記導電層に
埋め込んでもよい。
【００２８】これによれば、バンプの周囲を導電層が囲
む状態となるので、複数の方向で電気的接続を図ること
ができる。
む状態となるので、複数の方向で電気的接続を図ること
ができる。
【００２９】（１５）この半導体装置の製造方法におい
て、前記導電層の前記バンプが入り込む位置に穴を形成
し、前記バンプの側面と前記導電層の前記穴とを接触さ
せてもよい。
て、前記導電層の前記バンプが入り込む位置に穴を形成
し、前記バンプの側面と前記導電層の前記穴とを接触さ
せてもよい。
【００３０】これによれば、バンプを導電層に入り込ま
せやすく、穴を位置決めに利用することもでき、また、
導電層がバンプよりも硬くてもよい。
せやすく、穴を位置決めに利用することもでき、また、
導電層がバンプよりも硬くてもよい。
【００３１】（１６）この半導体装置の製造方法におい
て、前記バンプを、前記導電層を貫通させて前記絶縁層
に接触させてもよい。
て、前記バンプを、前記導電層を貫通させて前記絶縁層
に接触させてもよい。
【００３２】これによれば、絶縁層に変形を生じさせる
ことなく接続でき、絶縁部下層にダメージを与えない。
ことなく接続でき、絶縁部下層にダメージを与えない。
【００３３】（１７）この半導体装置の製造方法におい
て、前記バンプを、前記絶縁層に突き刺してもよい。
て、前記バンプを、前記絶縁層に突き刺してもよい。
【００３４】これによれば、バンプと絶縁層との横方向
のずれを防止できる。
のずれを防止できる。
【００３５】（１８）この半導体装置の製造方法におい
て、前記絶縁層の少なくとも一部を介在させて前記導電
層の下方に、第２の導電層を形成し、前記バンプを、前
記絶縁層を貫通させて、前記第２の導電層と接続させて
もよい。
て、前記絶縁層の少なくとも一部を介在させて前記導電
層の下方に、第２の導電層を形成し、前記バンプを、前
記絶縁層を貫通させて、前記第２の導電層と接続させて
もよい。
【００３６】これによれば、２層の導電層の接続をバン
プ接続時に行うことができ、層間のビア形成をしなくて
もよい。
プ接続時に行うことができ、層間のビア形成をしなくて
もよい。
【００３７】（１９）この半導体装置の製造方法におい
て、前記バンプを、前記電極側の基端部よりも先端部を
小さく形成してもよい。
て、前記バンプを、前記電極側の基端部よりも先端部を
小さく形成してもよい。
【００３８】これによれば、バンプの先端部が小さいの
で、導電層にバンプを入り込ませやすくなっており、特
に絶縁層にもバンプを突き刺す場合に効果的である。
で、導電層にバンプを入り込ませやすくなっており、特
に絶縁層にもバンプを突き刺す場合に効果的である。
【００３９】（２０）この半導体装置の製造方法におい
て、前記半導体チップと前記絶縁層との間に、アンダー
フィル樹脂を設け、前記アンダーフィル樹脂の収縮力に
よって、前記バンプの側面と前記導電層とを圧接させて
もよい。
て、前記半導体チップと前記絶縁層との間に、アンダー
フィル樹脂を設け、前記アンダーフィル樹脂の収縮力に
よって、前記バンプの側面と前記導電層とを圧接させて
もよい。
【００４０】これによれば、バンプの側面と導電層とが
圧接するので、電気的な接続信頼性が向上する。
圧接するので、電気的な接続信頼性が向上する。
【００４１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００４２】図１は、本発明を適用した実施の形態に係
る半導体装置を示す図である。本実施の形態に係る半導
体装置は、半導体チップ１０と、導電層２０と、を含
む。
る半導体装置を示す図である。本実施の形態に係る半導
体装置は、半導体チップ１０と、導電層２０と、を含
む。
【００４３】半導体チップ１０の平面形状は一般的には
矩形である。半導体チップ１０の一方の面に、複数の電
極１２が形成されている。電極１２は、半導体チップ１
０の面の少なくとも１辺（多くの場合、平行な２辺又は
４辺）に沿って並んでいる。また、電極１２は、図１に
示すように半導体チップ１０の面の端部に並んでいる場
合と、中央部に並んでいる場合がある。各電極１２は、
アルミニウムなどで薄く平らに形成されたパッドであ
る。電極１２の少なくとも一部を避けて半導体チップ１
０には、パッシベーション膜１４が形成されている。パ
ッシベーション膜１４は、例えば、ＳｉＯ2、ＳｉＮ、
ポリイミド樹脂などで形成することができる。
矩形である。半導体チップ１０の一方の面に、複数の電
極１２が形成されている。電極１２は、半導体チップ１
０の面の少なくとも１辺（多くの場合、平行な２辺又は
４辺）に沿って並んでいる。また、電極１２は、図１に
示すように半導体チップ１０の面の端部に並んでいる場
合と、中央部に並んでいる場合がある。各電極１２は、
アルミニウムなどで薄く平らに形成されたパッドであ
る。電極１２の少なくとも一部を避けて半導体チップ１
０には、パッシベーション膜１４が形成されている。パ
ッシベーション膜１４は、例えば、ＳｉＯ2、ＳｉＮ、
ポリイミド樹脂などで形成することができる。
【００４４】電極１２には、バンプ１６が設けられてい
る。したがって、半導体チップ１０をフリップチップと
称してもよいが、パッケージ化された半導体チップ１０
を使用してもよい。バンプ１６は、無電解メッキで形成
してもよいし、ワイヤボンディングによるバンプであっ
てもよい。バンプ１６は、金、ニッケル、銅、銀、錫な
どの金属で形成することができる。バンプ１６は、後述
する導電層２０よりも硬いことが好ましい。バンプ１６
は、電極１２側の基端部よりも先端部が小さくなった形
状であってもよい。この場合、バンプ１６が導電層２０
や絶縁層２２に刺さりやすくなる。図１に示すバンプ１
６は、複数段の形状をなしている。
る。したがって、半導体チップ１０をフリップチップと
称してもよいが、パッケージ化された半導体チップ１０
を使用してもよい。バンプ１６は、無電解メッキで形成
してもよいし、ワイヤボンディングによるバンプであっ
てもよい。バンプ１６は、金、ニッケル、銅、銀、錫な
どの金属で形成することができる。バンプ１６は、後述
する導電層２０よりも硬いことが好ましい。バンプ１６
は、電極１２側の基端部よりも先端部が小さくなった形
状であってもよい。この場合、バンプ１６が導電層２０
や絶縁層２２に刺さりやすくなる。図１に示すバンプ１
６は、複数段の形状をなしている。
【００４５】導電層２０は、絶縁層２２に支持されてな
る。例えば、絶縁層２２の少なくとも一方の面に導電層
２０が形成されている。導電層２０は、バンプ１６より
も軟らかいことが好ましい。例えば、銀などの導電ペー
ストで導電層２０を形成してもよい。もっとも、これに
限定されるものではなく、導電層２０を、銅（Ｃｕ）、
クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎ
ｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれ
かを積層して、あるいはいずれかの一層で形成してもよ
い。この場合、導電層２０は、ハンダ、スズ、金などで
メッキされていることが好ましい。
る。例えば、絶縁層２２の少なくとも一方の面に導電層
２０が形成されている。導電層２０は、バンプ１６より
も軟らかいことが好ましい。例えば、銀などの導電ペー
ストで導電層２０を形成してもよい。もっとも、これに
限定されるものではなく、導電層２０を、銅（Ｃｕ）、
クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎ
ｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれ
かを積層して、あるいはいずれかの一層で形成してもよ
い。この場合、導電層２０は、ハンダ、スズ、金などで
メッキされていることが好ましい。
【００４６】導電層２０は、配線パターンであってもよ
い。その場合、配線パターンの一部は、配線となる部分
よりも面積の大きいランドとなっていてもよい。このラ
ンドは電気的接続部を十分に確保する機能を有する。
い。その場合、配線パターンの一部は、配線となる部分
よりも面積の大きいランドとなっていてもよい。このラ
ンドは電気的接続部を十分に確保する機能を有する。
【００４７】導電層２０は、導電ペーストを使用すれ
ば、絶縁層２２上に配線パターンの形状で形成すること
ができる。あるいは、銅箔等の金属箔を接着材料（図示
せず）を介して絶縁層２２に貼り付けて、フォトリソグ
ラフィを適用した後にエッチングして、配線パターンの
形状の導電層２０を形成してもよい。この場合、３層基
板が構成される。あるいは、接着剤なしで導電層２０を
絶縁層２２に形成して２層基板を構成してもよい。例え
ば、スパッタリング等によって金属層を形成し、これを
パターニングして、配線パターンの形状の導電層２０を
形成してもよい。あるいは、無電解メッキで導電層２０
を形成するアディティブ法を適用してもよい。
ば、絶縁層２２上に配線パターンの形状で形成すること
ができる。あるいは、銅箔等の金属箔を接着材料（図示
せず）を介して絶縁層２２に貼り付けて、フォトリソグ
ラフィを適用した後にエッチングして、配線パターンの
形状の導電層２０を形成してもよい。この場合、３層基
板が構成される。あるいは、接着剤なしで導電層２０を
絶縁層２２に形成して２層基板を構成してもよい。例え
ば、スパッタリング等によって金属層を形成し、これを
パターニングして、配線パターンの形状の導電層２０を
形成してもよい。あるいは、無電解メッキで導電層２０
を形成するアディティブ法を適用してもよい。
【００４８】絶縁層２２は、基板又はベース基板と称し
てもよい。絶縁層２２の材料は、有機系又は無機系のい
ずれの材料であってもよく、これらの複合構造からなる
ものであってもよい。絶縁層２２として、例えば、ポリ
エチレンテレフタレート（ＰＥＴ）からなる基板又はフ
ィルムを使用してもよい。絶縁層２２がＰＥＴから形成
されている場合、熱によって変形しやすいので、本発明
を適用することが効果的である。あるいは、絶縁層２２
としてポリイミド樹脂からなるフレキシブル基板を使用
してもよい。フレキシブル基板として、ＦＰＣ（Flexib
le Printed Circuit）や、ＴＡＢ（Tape Automated Bon
ding）技術で使用されるテープを使用してもよい。ま
た、無機系の材料から形成された絶縁層２２として、例
えばセラミック基板やガラス基板が挙げられる。有機系
及び無機系の材料の複合構造として、例えばガラスエポ
キシ基板が挙げられる。
てもよい。絶縁層２２の材料は、有機系又は無機系のい
ずれの材料であってもよく、これらの複合構造からなる
ものであってもよい。絶縁層２２として、例えば、ポリ
エチレンテレフタレート（ＰＥＴ）からなる基板又はフ
ィルムを使用してもよい。絶縁層２２がＰＥＴから形成
されている場合、熱によって変形しやすいので、本発明
を適用することが効果的である。あるいは、絶縁層２２
としてポリイミド樹脂からなるフレキシブル基板を使用
してもよい。フレキシブル基板として、ＦＰＣ（Flexib
le Printed Circuit）や、ＴＡＢ（Tape Automated Bon
ding）技術で使用されるテープを使用してもよい。ま
た、無機系の材料から形成された絶縁層２２として、例
えばセラミック基板やガラス基板が挙げられる。有機系
及び無機系の材料の複合構造として、例えばガラスエポ
キシ基板が挙げられる。
【００４９】絶縁層２２の全体形状は特に限定されず、
矩形、多角形、あるいは複数の矩形を組み合わせた形状
のいずれであってもよい。絶縁層２２の厚みも限定され
ない。
矩形、多角形、あるいは複数の矩形を組み合わせた形状
のいずれであってもよい。絶縁層２２の厚みも限定され
ない。
【００５０】本実施の形態では、半導体チップ１０は、
導電層２０が形成された絶縁層２２上に、フェースダウ
ン実装（フリップチップ実装）されている。そして、バ
ンプ１６が導電層２０に入り込んで配置されている。そ
の結果、バンプ１６の側面と、導電層２０とが電気的に
接続されている。また、バンプ１６は、導電層２０を貫
通して絶縁層２２に接触している。
導電層２０が形成された絶縁層２２上に、フェースダウ
ン実装（フリップチップ実装）されている。そして、バ
ンプ１６が導電層２０に入り込んで配置されている。そ
の結果、バンプ１６の側面と、導電層２０とが電気的に
接続されている。また、バンプ１６は、導電層２０を貫
通して絶縁層２２に接触している。
【００５１】図１に示すバンプ１６は、複数段形状をな
しており、少なくともバンプ１６の先端部が導電層２０
に埋め込まれている。こうすることで、複数のバンプ１
６と導電層２０とのギャップが均一でなくても、バンプ
１６の側面によって、信頼性の高い電気的接続が可能に
なる。また、バンプ１６と導電層２０とが横方向にずれ
る力が加えられても、バンプ１６が導電層２０に入り込
んでいるため保持力が働き、電気的な接続状態が維持さ
れる。また、バンプ１６と絶縁層２２との摩擦力によっ
ても、横方向の力を保持できる。
しており、少なくともバンプ１６の先端部が導電層２０
に埋め込まれている。こうすることで、複数のバンプ１
６と導電層２０とのギャップが均一でなくても、バンプ
１６の側面によって、信頼性の高い電気的接続が可能に
なる。また、バンプ１６と導電層２０とが横方向にずれ
る力が加えられても、バンプ１６が導電層２０に入り込
んでいるため保持力が働き、電気的な接続状態が維持さ
れる。また、バンプ１６と絶縁層２２との摩擦力によっ
ても、横方向の力を保持できる。
【００５２】半導体チップ１０と絶縁層２２とは、アン
ダーフィル樹脂２４が設けられている。アンダーフィル
樹脂は、液状又はゲル状で用意される接着剤であっても
よいし、シート状で用意される接着シートであってもよ
い。接着剤は、エポキシ樹脂を主な材料とするものであ
ってもよい。接着剤は、絶縁性のもの、例えばＮＣＦ
（Non Conductive Film）やＮＣＰ（Non Conductive Pa
ste）であってもよい。
ダーフィル樹脂２４が設けられている。アンダーフィル
樹脂は、液状又はゲル状で用意される接着剤であっても
よいし、シート状で用意される接着シートであってもよ
い。接着剤は、エポキシ樹脂を主な材料とするものであ
ってもよい。接着剤は、絶縁性のもの、例えばＮＣＦ
（Non Conductive Film）やＮＣＰ（Non Conductive Pa
ste）であってもよい。
【００５３】アンダーフィル樹脂２４は、導電粒子が分
散された異方性導電接着剤（ＡＣＡ）、例えば異方性導
電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であっ
てもよい。異方性導電接着剤は、バインダに導電粒子
（フィラー）が分散されたもので、分散剤が添加される
場合もある。異方性導電接着剤のバインダとして、熱硬
化性の接着剤が使用されることが多い。
散された異方性導電接着剤（ＡＣＡ）、例えば異方性導
電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であっ
てもよい。異方性導電接着剤は、バインダに導電粒子
（フィラー）が分散されたもので、分散剤が添加される
場合もある。異方性導電接着剤のバインダとして、熱硬
化性の接着剤が使用されることが多い。
【００５４】絶縁層２２における少なくともアンダーフ
ィル樹脂２４を設ける領域は、粗面となっていてもよ
い。すなわち、絶縁層２２の表面をその平坦性をなくす
ように荒らしてもよい。絶縁層２２の表面は、サンドブ
ラストを用いて機械的に、又はプラズマ、紫外線、オゾ
ン等を用いて物理的に、エッチング材を用いて化学的に
荒らすことができる。これらにより、絶縁層２２と半導
体チップ１０の接着面積を増大させたり、物理的、化学
的な接着力を増大させたりして、両者をより強く接着す
ることができる。アンダーフィル樹脂２４の収縮力を利
用して、バンプ１６の側面と導電層２０とを圧接させれ
ば、両者の電気的な接続信頼性が向上する。
ィル樹脂２４を設ける領域は、粗面となっていてもよ
い。すなわち、絶縁層２２の表面をその平坦性をなくす
ように荒らしてもよい。絶縁層２２の表面は、サンドブ
ラストを用いて機械的に、又はプラズマ、紫外線、オゾ
ン等を用いて物理的に、エッチング材を用いて化学的に
荒らすことができる。これらにより、絶縁層２２と半導
体チップ１０の接着面積を増大させたり、物理的、化学
的な接着力を増大させたりして、両者をより強く接着す
ることができる。アンダーフィル樹脂２４の収縮力を利
用して、バンプ１６の側面と導電層２０とを圧接させれ
ば、両者の電気的な接続信頼性が向上する。
【００５５】本実施の形態に係る半導体装置は、上記の
ように構成されており、以下その製造方法を説明する。
図２は、本実施の形態に係る半導体装置の製造方法を示
す図である。
ように構成されており、以下その製造方法を説明する。
図２は、本実施の形態に係る半導体装置の製造方法を示
す図である。
【００５６】予め、上述したバンプ１６が形成された半
導体チップ１０と、絶縁層２２に支持された導電層２０
と、を用意する。そして、半導体チップ１０及び絶縁層
２２のうち、少なくとも一方にアンダーフィル樹脂２４
を設ける。例えば、図２に示す例では、アンダーフィル
樹脂２４を液状又はゲル状で用意し、絶縁層２２上にこ
れを設ける。なお、アンダーフィル樹脂２４は、半導体
チップ１０の搭載面の全面に応じて設ける必要はなく、
それより狭い領域に設けてもよい。半導体チップ１０及
び導電層２０を対向する方向に加圧すると、アンダーフ
ィル樹脂２４は、外方向に拡がる。さらに、加圧によっ
て、図１に示すように、バンプ１６を導電層２０に入り
込ませる。こうして、バンプ１６と導電層２０との電気
的接続を行うことができる。また、アンダーフィル樹脂
２４を固化させて、半導体チップ１０と絶縁層２２との
固定を行う。こうして、半導体装置を得ることができ
る。
導体チップ１０と、絶縁層２２に支持された導電層２０
と、を用意する。そして、半導体チップ１０及び絶縁層
２２のうち、少なくとも一方にアンダーフィル樹脂２４
を設ける。例えば、図２に示す例では、アンダーフィル
樹脂２４を液状又はゲル状で用意し、絶縁層２２上にこ
れを設ける。なお、アンダーフィル樹脂２４は、半導体
チップ１０の搭載面の全面に応じて設ける必要はなく、
それより狭い領域に設けてもよい。半導体チップ１０及
び導電層２０を対向する方向に加圧すると、アンダーフ
ィル樹脂２４は、外方向に拡がる。さらに、加圧によっ
て、図１に示すように、バンプ１６を導電層２０に入り
込ませる。こうして、バンプ１６と導電層２０との電気
的接続を行うことができる。また、アンダーフィル樹脂
２４を固化させて、半導体チップ１０と絶縁層２２との
固定を行う。こうして、半導体装置を得ることができ
る。
【００５７】本実施の形態によれば、半導体チップ１０
と絶縁層２２とを接着する工程で、バンプ１６と導電層
２０との電気的接続も図ることができ、工程の短縮を図
ることができる。
と絶縁層２２とを接着する工程で、バンプ１６と導電層
２０との電気的接続も図ることができ、工程の短縮を図
ることができる。
【００５８】図３は、上記半導体装置をＩＣカードとし
て構成した例を示す図である。図３に示すＩＣカード
は、上記半導体装置の構成の他に、補強板２６と、ラミ
ネート層２８とを有する。補強板２６は、例えば半導体
チップ１０の裏面（バンプ１６は反対側の面）に設けら
れ、曲げ応力から半導体チップ１０を保護するものであ
る。ラミネート層２８は、ＩＣカードの表裏面となる層
であり、必要に応じて印刷がされてなる。
て構成した例を示す図である。図３に示すＩＣカード
は、上記半導体装置の構成の他に、補強板２６と、ラミ
ネート層２８とを有する。補強板２６は、例えば半導体
チップ１０の裏面（バンプ１６は反対側の面）に設けら
れ、曲げ応力から半導体チップ１０を保護するものであ
る。ラミネート層２８は、ＩＣカードの表裏面となる層
であり、必要に応じて印刷がされてなる。
【００５９】図４は、上記半導体装置に外部端子が設け
られた例を示す図である。すなわち、絶縁層２２にスル
ーホール３０などが形成され、外部端子３２が、導電層
２０と電気的に接続されて設けられている。図５には、
外部端子３２を有する半導体装置１を実装した回路基板
１０００が示されている。回路基板１０００には例えば
ガラスエポキシ基板等の有機系基板を用いることが一般
的である。回路基板１０００には例えば銅などからなる
配線パターンが所望の回路となるように形成されてい
て、それらの配線パターンと半導体装置１の外部端子３
２とを機械的に接続することでそれらの電気的導通を図
る。
られた例を示す図である。すなわち、絶縁層２２にスル
ーホール３０などが形成され、外部端子３２が、導電層
２０と電気的に接続されて設けられている。図５には、
外部端子３２を有する半導体装置１を実装した回路基板
１０００が示されている。回路基板１０００には例えば
ガラスエポキシ基板等の有機系基板を用いることが一般
的である。回路基板１０００には例えば銅などからなる
配線パターンが所望の回路となるように形成されてい
て、それらの配線パターンと半導体装置１の外部端子３
２とを機械的に接続することでそれらの電気的導通を図
る。
【００６０】そして、本発明を適用した半導体装置１を
有する電子機器として、図６にはノート型パーソナルコ
ンピュータ２０００、図７には携帯電話３０００が示さ
れている。
有する電子機器として、図６にはノート型パーソナルコ
ンピュータ２０００、図７には携帯電話３０００が示さ
れている。
【００６１】（変形例）図８〜図１４は、本発明を適用
した実施の形態の変形例を示す図である。
した実施の形態の変形例を示す図である。
【００６２】図８に示す例では、バンプ３４の少なくと
も一部が、導電層２０を貫通し、絶縁層２２に突き刺さ
っている。そのため、バンプ３４は、導電層２０の厚み
よりも高く形成してあり、かつ、絶縁層２２が、バンプ
３４が突き刺すことができる程度の柔らかさで形成され
ている。絶縁層２２はバンプ３４よりも軟らかいことが
好ましい。また、バンプ３４は、多段形状で形成されて
おり、先端部が導電層２０の厚みよりも高く形成されて
いる。この例では、上記実施の形態と同様の効果に加え
て、バンプ３４が絶縁層２２に突き刺さっているので、
保持力が高められている。その他の構成については、上
記実施の形態で説明した内容を適用できる。また、図８
に示す半導体装置の製造方法は、バンプ３４を絶縁層２
２を突き刺して設ける点を除き、上記実施の形態で説明
した事項を適用できる。
も一部が、導電層２０を貫通し、絶縁層２２に突き刺さ
っている。そのため、バンプ３４は、導電層２０の厚み
よりも高く形成してあり、かつ、絶縁層２２が、バンプ
３４が突き刺すことができる程度の柔らかさで形成され
ている。絶縁層２２はバンプ３４よりも軟らかいことが
好ましい。また、バンプ３４は、多段形状で形成されて
おり、先端部が導電層２０の厚みよりも高く形成されて
いる。この例では、上記実施の形態と同様の効果に加え
て、バンプ３４が絶縁層２２に突き刺さっているので、
保持力が高められている。その他の構成については、上
記実施の形態で説明した内容を適用できる。また、図８
に示す半導体装置の製造方法は、バンプ３４を絶縁層２
２を突き刺して設ける点を除き、上記実施の形態で説明
した事項を適用できる。
【００６３】図９に示す例では、バンプ３６が段を有し
ない柱状に形成されている。あるいは、球状や曲面を有
する形状でバンプ３６を形成してもよい。この例では、
バンプ３６が導電層２０を貫通しにくいので、導電層２
０を導電ペーストで形成することが好ましい。この例で
も、上記実施の形態と同様の効果を達成できる。その他
の構成及び製造方法については、上記実施の形態で説明
した内容を適用できる。
ない柱状に形成されている。あるいは、球状や曲面を有
する形状でバンプ３６を形成してもよい。この例では、
バンプ３６が導電層２０を貫通しにくいので、導電層２
０を導電ペーストで形成することが好ましい。この例で
も、上記実施の形態と同様の効果を達成できる。その他
の構成及び製造方法については、上記実施の形態で説明
した内容を適用できる。
【００６４】図１０に示す例では、バンプ３８が尖鋭形
状（例えば円錐、角錐）をなしている。この形状のバン
プ３８は、導電層２０に入り込ませやすい。さらに、図
１１に示す例では、尖鋭形状のバンプ４０が、絶縁層２
２に突き刺さっている。これらの例でも、上記実施の形
態と同様の効果を達成できる。その他の構成及び製造方
法については、上記実施の形態で説明した内容を適用で
きる。なお、図１１に示すバンプ４０が絶縁層２２に突
き刺さる点に関しては、図８に示す例について説明した
内容が当てはまる。
状（例えば円錐、角錐）をなしている。この形状のバン
プ３８は、導電層２０に入り込ませやすい。さらに、図
１１に示す例では、尖鋭形状のバンプ４０が、絶縁層２
２に突き刺さっている。これらの例でも、上記実施の形
態と同様の効果を達成できる。その他の構成及び製造方
法については、上記実施の形態で説明した内容を適用で
きる。なお、図１１に示すバンプ４０が絶縁層２２に突
き刺さる点に関しては、図８に示す例について説明した
内容が当てはまる。
【００６５】図１２（Ａ）に示す例では、導電層４４に
穴４５（図１２（Ｂ）参照）が形成されている。穴４５
は、凹部であってもよいが貫通穴であることが好まし
い。バンプ４２は、穴４５に入り込んで導電層４４と電
気的に接続されている。バンプ４２は、穴４５を介して
絶縁層２２と接触してもよいし、絶縁層２２に突き刺さ
っていてもよい。バンプ４２は、穴４５の開口端部と接
触してもよい。例えば、バンプ４２が尖鋭形状をなして
いれば、そのようになりやすい。あるいは、バンプ４２
が穴４５の内壁面と接触してもよい。これによれば、導
電層４４が硬くても、バンプ４２を導電層４４に入り込
ませることができる。この例でも、上記実施の形態と同
様の効果を達成できる。その他の構成及び製造方法につ
いては、上記実施の形態で説明した内容を適用できる。
穴４５（図１２（Ｂ）参照）が形成されている。穴４５
は、凹部であってもよいが貫通穴であることが好まし
い。バンプ４２は、穴４５に入り込んで導電層４４と電
気的に接続されている。バンプ４２は、穴４５を介して
絶縁層２２と接触してもよいし、絶縁層２２に突き刺さ
っていてもよい。バンプ４２は、穴４５の開口端部と接
触してもよい。例えば、バンプ４２が尖鋭形状をなして
いれば、そのようになりやすい。あるいは、バンプ４２
が穴４５の内壁面と接触してもよい。これによれば、導
電層４４が硬くても、バンプ４２を導電層４４に入り込
ませることができる。この例でも、上記実施の形態と同
様の効果を達成できる。その他の構成及び製造方法につ
いては、上記実施の形態で説明した内容を適用できる。
【００６６】図１３に示す例では、第１及び第２の導電
層５２、５４が絶縁層５０に支持されて、多層基板を構
成している。例えば図１３に示すように、第１の導電層
５２が絶縁層５０の表面に形成され、第２の導電層５４
が絶縁層５０の内部に形成されている。あるいは、第１
及び第２の導電層５２、５４を、それぞれ絶縁層５０の
両面に形成してもよい。なお、２層に限らず、複数層の
導電層を形成してもよい。この例では、バンプ５６が、
第１の導電層５２を貫通し、第２の導電層５４に接触し
ており、第２の導電層５４を貫通してもよい。これによ
れば、多層基板のビアホールを形成しなくても、上下の
第１及び第２の導電層５２、５４間の導通を図ることが
できる。なお、この例では、バンプ５６は多段形状をな
しているが、図１４に示すように、尖鋭形状のバンプ５
８を使用してもよい。この例でも、上記実施の形態と同
様の効果を達成できる。その他の構成及び製造方法につ
いては、上記実施の形態で説明した内容を適用できる。
バンプ５６、５８が絶縁層５０に突き刺さる点に関して
は、図８に示す例で説明した内容が当てはまる。
層５２、５４が絶縁層５０に支持されて、多層基板を構
成している。例えば図１３に示すように、第１の導電層
５２が絶縁層５０の表面に形成され、第２の導電層５４
が絶縁層５０の内部に形成されている。あるいは、第１
及び第２の導電層５２、５４を、それぞれ絶縁層５０の
両面に形成してもよい。なお、２層に限らず、複数層の
導電層を形成してもよい。この例では、バンプ５６が、
第１の導電層５２を貫通し、第２の導電層５４に接触し
ており、第２の導電層５４を貫通してもよい。これによ
れば、多層基板のビアホールを形成しなくても、上下の
第１及び第２の導電層５２、５４間の導通を図ることが
できる。なお、この例では、バンプ５６は多段形状をな
しているが、図１４に示すように、尖鋭形状のバンプ５
８を使用してもよい。この例でも、上記実施の形態と同
様の効果を達成できる。その他の構成及び製造方法につ
いては、上記実施の形態で説明した内容を適用できる。
バンプ５６、５８が絶縁層５０に突き刺さる点に関して
は、図８に示す例で説明した内容が当てはまる。
【００６７】なお、図１３及び図１４に示すように、複
数層の導電層が形成されている場合に、全ての導電層に
バンプが接続されていることは必要ではなく、いずれか
の導電層とバンプが接続されていればよい。例えば、絶
縁層５０の表面に形成された導電層（例えば第１の導電
層５２）にバンプ５６が接続されずに、絶縁層５０内部
に形成された導電層（例えば第２の導電層５４）にバン
プ５６が接続されてもよい。
数層の導電層が形成されている場合に、全ての導電層に
バンプが接続されていることは必要ではなく、いずれか
の導電層とバンプが接続されていればよい。例えば、絶
縁層５０の表面に形成された導電層（例えば第１の導電
層５２）にバンプ５６が接続されずに、絶縁層５０内部
に形成された導電層（例えば第２の導電層５４）にバン
プ５６が接続されてもよい。
【００６８】あるいは、絶縁層の表面には導電層が形成
されておらず、絶縁層の内部に形成された導電層にバン
プが接続されていてもよい。その場合、絶縁層の内部の
導電層を、絶縁層の表面に引き回すことなしに、バンプ
と導電層との接続が可能となる。
されておらず、絶縁層の内部に形成された導電層にバン
プが接続されていてもよい。その場合、絶縁層の内部の
導電層を、絶縁層の表面に引き回すことなしに、バンプ
と導電層との接続が可能となる。
【００６９】なお、上述した実施の形態の「半導体チッ
プ」を「電子素子」に置き換えて、電子部品を製造する
こともできる。このような電子素子を使用して製造され
る電子部品として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
プ」を「電子素子」に置き換えて、電子部品を製造する
こともできる。このような電子素子を使用して製造され
る電子部品として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
【図１】図１は、本発明を適用した実施の形態に係る半
導体装置を示す図である。
導体装置を示す図である。
【図２】図２は、本発明を適用した実施の形態に係る半
導体装置の製造方法を示す図である。
導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した実施の形態に係る半
導体装置を示す図である。
導体装置を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半
導体装置を示す図である。
導体装置を示す図である。
【図５】図５は、本実施の形態に係る半導体装置が実装
された回路基板を示す図である。
された回路基板を示す図である。
【図６】図６は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
【図７】図７は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半
導体装置の変形例を示す図である。
導体装置の変形例を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半
導体装置の変形例を示す図である。
導体装置の変形例を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係
る半導体装置の変形例を示す図である。
る半導体装置の変形例を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係
る半導体装置の変形例を示す図である。
る半導体装置の変形例を示す図である。
【図１２】図１２（Ａ）及び図１２（Ｂ）は、本発明を
適用した実施の形態に係る半導体装置の変形例を示す図
である。
適用した実施の形態に係る半導体装置の変形例を示す図
である。
【図１３】図１３は、本発明を適用した実施の形態に係
る半導体装置の変形例を示す図である。
る半導体装置の変形例を示す図である。
【図１４】図１４は、本発明を適用した実施の形態に係
る半導体装置の変形例を示す図である。
る半導体装置の変形例を示す図である。
１０ 半導体チップ １２ 電極 １６ バンプ ２０ 導電層 ２２ 絶縁層 ２４ アンダーフィル樹脂 ３２ 外部端子 ３４、３６、３８、４０、４２ バンプ ４４ 導電層 ４５ 穴 ５０ 絶縁層 ５２ 第１の導電層 ５４ 第２の導電層 ５６、５８ バンプ
Claims (20)
- 【請求項１】 複数の電極を有し、各電極にバンプが形
成されてなる半導体チップと、 絶縁層に支持された導電層と、 を含み、 前記バンプの少なくとも先端部は、前記導電層に入り込
んで配置され、 前記バンプの側面と前記導電層とが電気的に接続されて
なる半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記導電層は、前記バンプよりも軟らかく形成されてな
り、 前記バンプの少なくとも先端部が、前記導電層に埋め込
まれてなる半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記導電層は、前記バンプが入り込む位置に穴が形成さ
れてなり、 前記バンプの側面と前記導電層の前記穴とが接触してな
る半導体装置。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置において、 前記バンプは、前記導電層を貫通して前記絶縁層に接触
してなる半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、 前記バンプは、前記絶縁層に突き刺さってなる半導体装
置。 - 【請求項６】 請求項５記載の半導体装置において、 前記絶縁層の少なくとも一部を介在させて前記導電層の
下方に、第２の導電層が形成され、 前記バンプは、前記絶縁層を貫通して、前記第２の導電
層と接続されてなる半導体装置。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の半導体装置において、 前記バンプは、前記電極側の基端部よりも先端部が小さ
く形成されてなる半導体装置。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置において、 前記半導体チップと前記絶縁層との間に、アンダーフィ
ル樹脂が設けられ、 前記アンダーフィル樹脂の収縮力によって、前記バンプ
の側面と前記導電層とが圧接してなる半導体装置。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の半導体装置において、ＩＣカードとして構成された半
導体装置。 - 【請求項１０】 請求項１から請求項８のいずれかに記
載の半導体装置において、 外部端子をさらに有する半導体装置。 - 【請求項１１】 請求項１０記載の半導体装置が実装さ
れた回路基板。 - 【請求項１２】 請求項１０記載の半導体装置を有する
電子機器。 - 【請求項１３】 半導体チップの複数の電極のそれぞれ
に形成されたバンプの少なくとも先端部を、絶縁層に支
持された導電層に入り込ませて、前記バンプの側面と前
記導電層とを電気的に接続する工程を含む半導体装置の
製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、 前記導電層を、前記バンプよりも軟らかい材料で形成
し、 前記バンプの少なくとも先端部を、前記導電層に埋め込
む半導体装置の製造方法。 - 【請求項１５】 請求項１３記載の半導体装置の製造方
法において、 前記導電層の前記バンプが入り込む位置に穴を形成し、 前記バンプの側面と前記導電層の前記穴とを接触させる
半導体装置の製造方法。 - 【請求項１６】 請求項１３から請求項１５のいずれか
に記載の半導体装置の製造方法において、 前記バンプを、前記導電層を貫通させて前記絶縁層に接
触させる半導体装置の製造方法。 - 【請求項１７】 請求項１６記載の半導体装置の製造方
法において、 前記バンプを、前記絶縁層に突き刺す半導体装置の製造
方法。 - 【請求項１８】 請求項１７記載の半導体装置の製造方
法において、 前記絶縁層の下に、第２の導電層を形成し、 前記バンプを、前記絶縁層を貫通させて、前記第２の導
電層と接続させる半導体装置の製造方法。 - 【請求項１９】 請求項１３から請求項１８のいずれか
に記載の半導体装置の製造方法において、 前記バンプを、前記電極側の基端部よりも先端部を小さ
く形成する半導体装置の製造方法。 - 【請求項２０】 請求項１３から請求項１９のいずれか
に記載の半導体装置の製造方法において、 前記半導体チップと前記絶縁層との間に、アンダーフィ
ル樹脂を設け、 前記アンダーフィル樹脂の収縮力によって、前記バンプ
の側面と前記導電層とを圧接させる半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008761A JP2001203229A (ja) | 2000-01-18 | 2000-01-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008761A JP2001203229A (ja) | 2000-01-18 | 2000-01-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203229A true JP2001203229A (ja) | 2001-07-27 |
| JP2001203229A5 JP2001203229A5 (ja) | 2005-02-24 |
Family
ID=18536979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000008761A Withdrawn JP2001203229A (ja) | 2000-01-18 | 2000-01-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001203229A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021664A1 (fr) * | 2001-08-31 | 2003-03-13 | Hitachi, Ltd. | Dispositif semiconducteur, corps structurel et dispositif electronique |
| JP2006179652A (ja) * | 2004-12-22 | 2006-07-06 | Sanyo Electric Co Ltd | 回路装置 |
| JP2009049059A (ja) * | 2007-08-14 | 2009-03-05 | Toppan Forms Co Ltd | 部品実装基板およびその製造方法 |
| JP2009070865A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
| JP2009117496A (ja) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | 実装構造体およびその製造方法 |
| JP2014086616A (ja) * | 2012-10-25 | 2014-05-12 | Denso Corp | 電子装置およびその製造方法 |
| US10207503B2 (en) | 2016-01-20 | 2019-02-19 | Seiko Epson Corporation | MEMS device, liquid ejecting head, liquid ejecting apparatus, and MEMS device manufacturing method |
| US10498260B2 (en) | 2015-11-13 | 2019-12-03 | Seiko Epson Corporation | Electric device, piezoelectric motor, robot, hand, and liquid transport pump |
-
2000
- 2000-01-18 JP JP2000008761A patent/JP2001203229A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021664A1 (fr) * | 2001-08-31 | 2003-03-13 | Hitachi, Ltd. | Dispositif semiconducteur, corps structurel et dispositif electronique |
| JP2006179652A (ja) * | 2004-12-22 | 2006-07-06 | Sanyo Electric Co Ltd | 回路装置 |
| US8093699B2 (en) | 2004-12-22 | 2012-01-10 | Sanyo Electric Co., Ltd. | Circuit device with circuit board and semiconductor chip mounted thereon |
| JP2009049059A (ja) * | 2007-08-14 | 2009-03-05 | Toppan Forms Co Ltd | 部品実装基板およびその製造方法 |
| JP2009070865A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
| JP2009117496A (ja) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | 実装構造体およびその製造方法 |
| JP2014086616A (ja) * | 2012-10-25 | 2014-05-12 | Denso Corp | 電子装置およびその製造方法 |
| US10498260B2 (en) | 2015-11-13 | 2019-12-03 | Seiko Epson Corporation | Electric device, piezoelectric motor, robot, hand, and liquid transport pump |
| US10207503B2 (en) | 2016-01-20 | 2019-02-19 | Seiko Epson Corporation | MEMS device, liquid ejecting head, liquid ejecting apparatus, and MEMS device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4662079B2 (ja) | 配線基板の製造方法及び電子部品の製造方法 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3856130B2 (ja) | 半導体装置 | |
| US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP4019251B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005191541A (ja) | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 | |
| JP3904058B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4905621B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP2012093646A (ja) | 電子デバイス及びその製造方法 | |
| JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20051220 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060502 |