JP2005079581A - テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 - Google Patents

テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 Download PDF

Info

Publication number
JP2005079581A
JP2005079581A JP2004246458A JP2004246458A JP2005079581A JP 2005079581 A JP2005079581 A JP 2005079581A JP 2004246458 A JP2004246458 A JP 2004246458A JP 2004246458 A JP2004246458 A JP 2004246458A JP 2005079581 A JP2005079581 A JP 2005079581A
Authority
JP
Japan
Prior art keywords
wiring pattern
pattern layer
tape substrate
semiconductor chip
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004246458A
Other languages
English (en)
Inventor
Ye-Jung Jung
禮 貞 鄭
Chung-Sun Lee
忠 善 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005079581A publication Critical patent/JP2005079581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Abstract

【課題】テープ基板の狭ピッチ化に対応できる構造を有するテープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたＬＣＤ装置を提供する。
【解決手段】所定の部分にバイアホール３６０が形成された絶縁性材質のベースフィルム３３０と、ベースフィルム３３０の第１の面に形成された第１の配線パターン層３２０と、ベースフィルム３３０の第１の面と反対側の第２の面に形成され、バイアホール３６０内の導電性物質を介して第１の面に設けられたターミナル３６５と電気的に接続する少なくとも１つ以上の第２の配線パターン層３４０とを有するテープ基板と、該テープ基板とチップバンプ３７０，３９０を介して電気的に接続する半導体チップ４２０とを備える。
【選択図】図２

Description

本発明は、半導体装置に関し、より詳しくは、チップパッドの狭ピッチ（ｆｉｎｅ ｐｉｔｃｈ）化に対応できるテープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたＬＣＤ装置に関する。
最近、半導体装置の薄型化、小型化、高集積化、高速化及び多ピン化に伴い、半導体チップの実装技術分野においては、テープ基板の使用が増えている。テープ基板は、ポリイミド樹脂などの絶縁材料からなる薄膜フィルムに配線パターン層及びそれと連結されるリードが形成された構造であって、半導体チップ上に予め形成されたバンプとテープ基板のリードとを一体に接合するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術を適用することが可能である。このような特性により、テープ基板は、ＴＡＢテープとも呼ばれている。テープ基板と、それを適用した半導体チップパッケージの一例として、テープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；以下、ＴＣＰと称する）を説明する。
図８は、従来の技術に係るテープ基板を示す部分平面図である。図９は、従来の技術に係る半導体チップパッケージとしてのＴＣＰを示す部分断面図である。
図８を参照して、従来のテープ基板１００は、ポリイミド樹脂のような絶縁性ベースフィルム１２０上にラミネーティングやフォトエッチングにより銅箔を選択的にエッチングして配線パターン層１４０が形成されている。また、この配線パターン層１４０がソルダーレジストなどからなる保護膜１３０で覆われて保護されている。また、半導体チップとの電気的な接続のために、配線パターン層１４０に連結された内部リード１４０ａが保護膜１３０から露出され、ウィンドウ１１０にまで延びた構造となっている。
図９に示すように、従来のＴＣＰ２００は、図８に示すような構造のテープ基板１００にチップバンプ１５０の形成された半導体チップ１８０がＴＡＢ技術で実装された構造となっている。一般に、ＴＣＰは、絶縁ポリイミドフィルム上にメタルパターンの形成されたテープ基板と、チップバンプの形成された半導体チップとをボンディングする接続技術またはパッケージング方法により作製され、前記テープ基板は、通常のパッケージ工程で使用されるリードフレームと同じ機能を有する。
また、電極パッド１６０に形成されたチップバンプ１５０と、テープ基板１００の内部リード１４０ａとがボンディングされ、半導体チップ１８０が実装される。半導体チップ１８０とテープ基板１００との電気的接合部及び半導体チップ１８０の主面や側面並びに露出された内部リード１４０ａは、ポッティング樹脂（ｐｏｔｔｉｎｇ ｒｅｓｉｎ）などからなる封止部１７０により外部環境から保護される。
図１０の（ａ）及び（ｂ）は、従来のＴＣＰ２００に実装される半導体チップ１８０上に形成された電極パッド２２０、２４０の配列形態を示す平面図である。
従来の技術に係る電極パッドの配列形態は、図１０（ａ）に示すように、テープ基板１００に形成された内部リード１４０ａと電気的に接続される電極パッド２２０が半導体チップ１８０上に１列に並んでおり、あるいは、図１０（ｂ）に示すように、電極パッド２４０が半導体チップ１８０上にジグザグ状に２列に並んでいる。ここで、一般に、お互いに近接した二つの電極パッド間の狭ピッチは３５μｍである。
前述のＴＣＰのように、テープ基板を用いる半導体チップパッケージは、チップパッドの狭ピッチ化に対応できないという問題点がある。例えば、ウィンドウに露出されるリードのピッチの減少により、テープ基板の加工に限界があり、テープ基板に形成されたリードが封止される前までは、外部環境に露出されるため、組立て過程の進行中にリードの変形及び損傷などが生じることになる。このような理由で狭ピッチのＴＣＰ、特に、３５μｍ以下の狭ピッチのＴＣＰにおいては、テープ基板を適用し難かった。
即ち、上述のような従来のＴＣＰにおいては、狭ピッチ化に対応するためには、リードの幅を狭くしなければならないが、リードの幅を狭くすると、リードの強度が弱くなり、狭ピッチ化が難しくなるという問題点があった。従って、チップサイズの小型化が難く、リードの幅や厚さが薄くなって、小さい衝撃にもリードが折れるリード折れの不良が頻繁に発生するという問題点があった。また、工程中に導電性異物質がボンディングされるリードに付着し、電気的不良を誘発する可能性があり、テープ基板の製造時に、リード形成のためのエッチング工程で不良が発生するという問題点があった。
大韓民国特許第０２２５９２４号明細書 大韓民国特開第２００２−００６５７０５号明細書 米国特開第２００２／０００６５４号明細書
本発明は、上記問題点に鑑みてなされたものであり、テープ基板の狭ピッチ化に対応できる構造を有するテープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたＬＣＤ装置を提供することを目的とする。即ち、本発明は、配線の狭ピッチ化が可能でチップサイズの小型化を具現し、リードの折れなどを防止できるテープ基板及びそれを用いた半導体チップパッケージを提供することを目的とする。
上記の目的を達成するため、本発明の実施の形態に係るテープ基板は、所定の部分にバイアホールが形成された絶縁性材質のベースフィルムと、前記ベースフィルムの第１の面に形成された第１の配線パターン層と、前記ベースフィルムの第１の面と反対側の第２の面に形成され、前記バイアホール内の導電性物質を介して第１の面に設けられたターミナルと電気的に接続する少なくとも１つの第２の配線パターン層とを備えることを特徴とする。
前記第１の配線パターン層内の配線と第２の配線パターン層内の配線とは、互いに重なり合うことが好ましい。
前記第１の配線パターン層及び第２の配線パターン層は、保護膜で封止されることが好ましい。
前記保護膜は、ソルダーレジストからなることが好ましい。
前記第２の配線パターン層が２つ以上である場合、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間は、電気的に絶縁されることが好ましい。
前記絶縁膜は、ソルダーレジストからなることが好ましい。
前記第２の配線パターン層内の配線は、前記第１の配線パターン層内の配線の間に位置するように形成されることが好ましい。
前記第１の配線パターン層及び第２の配線パターン層は、保護膜で封止されることが好ましい。
前記保護膜は、ソルダーレジストからなることが好ましい。
前記第２の配線パターン層が２つ以上である場合、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間は、電気的に絶縁されることが好ましい。
前記絶縁膜は、ソルダーレジストからなることが好ましい。
前記第１の配線パターン層内の配線と第２の配線パターン層内の配線とは、互いに重なり合わないように形成されることが好ましい。
前記バイアホールは、少なくとも１つの列を成すように形成されることが好ましい。
また、本発明の他の実施の形態に係る半導体チップパッケージは、所定の部分にバイアホールが形成された絶縁性材質のベースフィルム、前記ベースフィルムの第１の面に形成された第１の配線パターン層、および前記ベースフィルムの第１の面と反対側の第２の面に形成され、前記バイアホール内の導電性物質を介して第１の面に設けられたターミナルと電気的に接続する少なくとも１つの第２の配線パターン層を有するテープ基板と、主面の複数の電極パッドに接合部が形成され、前記接合部を介して前記第１の配線パターン層及び第１の面に形成された第２の配線パターン層のターミナルに接続されて実装された半導体チップと、を備えることを特徴とする。
前記第１の配線パターン層や第２の配線パターン層内の配線は、お互いに重なり合うことが好ましい。
前記接合部は、チップバンプであることが好ましい。
前記テープ基板と前記半導体チップとの接合部分を絶縁性封止樹脂で封止する封止部をさらに備えることが好ましい。
前記第２の配線パターン層が２つ以上である場合、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間が電気的に絶縁されることが好ましい。
前記絶縁膜は、ソルダーレジストからなることが好ましい。
また、本発明の目的を達するための本発明の他の実施の形態に係るＬＣＤ装置は、前記半導体チップパッケージと、導電性フィルムによって前記半導体チップパッケージと電気的に接続されたＬＣＤパネルとを備えることを特徴とする。
以上、本発明に係るテープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたＬＣＤ装置によれば、ベースフィルムの表面に２層以上に形成された配線パターン層と、これに連結されたバイアホールを介して半導体チップまたはＬＣＤパネルとを電気的に接続することにより、狭ピッチ化に対応できる。即ち、１つの層に形成されるリードの数が半分以下に減少し、リードの幅を広くすることができ、リード間の間隔が広くなる。従って、バンプ配置構造のマージンが増加し、ピッチが減少し、狭ピッチ化に対応した半導体装置の具現が可能となるという効果がある。
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。
図１は、本発明の実施の形態に係るテープ基板を示す概略平面図である。
図２（ａ）及び図２（ｂ）は、本発明の実施の形態に係る半導体チップパッケージとしてのＴＣＰを示す部分断面図であり、図１のＡ部分に対する部分断面図である。
図２（ａ）は、本発明の実施の形態において、２層の配線パターン層を有するＴＣＰを示す部分断面図である。
図のように、本発明の実施の形態に係る半導体チップパッケージは、ベースフィルム３３０、第１の配線パターン層３２０および第２の配線パターン層３４０からなっているテープ基板と、該テープ基板と電気的に接続された半導体チップ４２０とから構成されている。
先ず、本発明の実施の形態に係るテープ基板について説明する。
ベースフィルム３３０は、所定の部分にバイアホール（ｖｉａ ｈｏｌｅ）３６０の形成された絶縁性材質からなっている。また、ＴＣＰの場合、ベースフィルム３３０は、半導体チップ４２０を実装するために、中央部分にウィンドウが設けられている。絶縁性ベースフィルム３３０としては、既に周知のポリイミド樹脂材質のフィルムが代表的に使用される。
前記バイアホール３６０は、レーザーまたはパンチング（ｐｕｎｃｈｉｎｇ）工程を用いて形成することができる。前記バイアホール３６０の内部には、導電性物質が設けられている。前記導電性物質としては、アルミニウム、銀、金、銅、ニッケルなどが使用される。前記バイアホール３６０は、テープ基板の中央に設けられたウィンドウに近接して両側縁部に１列に並んで形成されている。
第１の配線パターン層３２０は、前記ベースフィルム３３０の第１の面に形成されている。第１の配線パターン層３２０は、導電性物質が使用され、一般に銅箔が使用されている。好ましくは、前記銅箔の表面にスズ、金、ニッケルまたは半田メッキが施されているとよい。
ベースフィルム３３０の第１の面上に銅箔を形成する方法は、キャスティング（ｃａｓｔｉｎｇ）、ラミネーティング（ｌａｍｉｎａｔｉｎｇ）、電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などを用いる。
前記キャスティングは、圧延銅箔上に液状ベースフィルムをスプレーし、熱硬化させる方法である。ラミネーティングは、ベースフィルムに圧延銅箔を置いて熱プレスを行う方法である。電気メッキは、ベースフィルム上に銅シード層を蒸着し、銅が溶け込んでいる電解質中にベースフィルムを入れ、電気を流して銅箔を形成する方法である。
前記銅箔に配線パターンを形成するために、銅箔にフォトエッチング工程を施して銅箔を選択的にエッチングし、これにより、所定の回路を構成する第１の配線パターン層３２０が形成される。
第２の配線パターン層３４０は、ベースフィルム３３０の第２の面に形成されており、この第２の配線パターン層３４０を形成する方法は、第１の配線パターン層３２０を形成する方法と同じである。ただし、第２の配線パターン層３４０は、内部に導電性物質が設けられているバイアホール３６０を介して、ベースフィルム３３０の第１の面に設けられたターミナル３６５と電気的に接続されている。
図２（ａ）に示すように、ベースフィルム３３０の第１の面に形成された第１の配線パターン層３２０は、ソルダーレジストからなる保護膜３１０で覆われて保護されている。この保護膜３１０は、第１の配線パターン層３２０が外部に露出しないようにベースフィルム３３０の下部全体を覆っている。ただし、半導体チップ４２０と電気的に接続される内部リード３２０ａは、前記保護膜３１０で覆われていない。
また、ベースフィルム３３０の第２の面に形成された第２の配線パターン層３４０も、ソルダーレジストからなる保護膜３５０で覆われて保護されている。この保護膜３５０は、第２の配線パターン層３４０が外部に露出しないようにベースフィルム３３０の上部全体を覆っている。
図２（ａ）に示す本発明の実施の形態に係るＴＣＰ３００は、前述のような本発明に係るテープ基板を採用している。即ち、本発明は、ベースフィルム３３０の第１の面に形成された第１の配線パターン層３２０と、該第１の配線パターン層３２０を覆う保護膜３１０と、ベースフィルム３３０の第２の面に形成された第２の配線パターン層３４０と、該第２の配線パターン層３４０とベースフィルム３３０の第１の面に設けられたターミナル３６５とを電気的に接続する導電性物質が設けられているバイアホール３６０とを備えるテープ基板を採用している。
前記テープ基板と半導体チップ４２０とを電気的に接続するために、チップバンプを使用してもよい。チップバンプ３７０、３９０と半導体チップ４２０の主面に形成されている電極パッド３８０、４００とは、熱プレスにより接着することができる。チップバンプ３７０、３９０としては、金、銅及び半田などの様々なものを使用することができる。
テープ基板において、第１の配線パターン層３２０の内部リード３２０ａと第２の配線パターン層３４０のターミナル３６５の半導体チップ４２０との接合部分及び半導体チップ４２０の主面は、絶縁性封止樹脂からなる封止部４１０で封止される。前記封止部４１０は、エポキシ樹脂またはシリコン樹脂を使用してもよい。
図３（ａ）は、本発明の実施の形態に係る半導体チップ４２０上に形成された電極パッド３８０、４００の配列形態を示す平面図である。図のように、電極パッド３８０、４００は、チップバンプ３７０、３９０を介して内部リード３２０ａ及びベースフィルム３３０に設けられたバイアホール３６０のターミナル３６５と電気的に接続されるように、半導体チップ４２０の両側縁部に２列に並んで形成されている。
図２（ｂ）は、本発明の他の実施の形態において、３層の配線パターン層を有するＴＣＰを示す部分断面図である。
図のように、本発明の実施の形態に係る半導体チップパッケージは、ベースフィルム４５０、第１の配線パターン層４５５、第２の配線パターン層４４５および第３の配線パターン層４３５を備えるテープ基板と、前記テープ基板と電気的に接続された半導体チップ４２０と、から構成されている。
先ず、本発明の実施の形態に係るテープ基板について説明する。
ベースフィルム４５０は、所定の部分にバイアホール５００、５１０の形成された絶縁性材質からなっている。また、ＴＣＰの場合、ベースフィルム４５０は、半導体チップ４２０を実装するために、中央部分にウィンドウが設けられている。絶縁性ベースフィルム４５０としては、既に周知のポリイミド樹脂材質のフィルムが代表的に使用される。前記バイアホール５００、５１０は、レーザーまたはパンチング工程を用いて形成することができる。前記バイアホール５００、５１０の内部には、導電性物質が設けられている。前記導電性物質としては、アルミニウム、銀、金、銅、ニッケルなどを用いることができる。
前記バイアホール５００、５１０は、テープ基板の中央に設けられたウィンドウに近接して両側縁部に２列に並んで形成されている。
第１の配線パターン層４５５は、前記ベースフィルム４５０の第１の面に形成されている。第１の配線パターン層４５５は、導電性物質が使用され、一般に銅箔が使用されている。好ましくは、前記銅箔の表面にスズ、金、ニッケルまたは半田メッキが施されるとよい。ベースフィルム４５０の第１の面上に銅箔を形成する方法としては、キャスティング、ラミネーティング、電気メッキなどを用いる。
前記銅箔に配線パターンを形成するために、銅箔にフォトエッチング工程を施して銅箔を選択的にエッチングし、これにより、所定の回路を構成する第１の配線パターン層４５５が形成される。
第２の配線パターン層４４５は、ベースフィルム４５０の第２の面に形成されている。第２の配線パターン層４４５を形成する方法は、第１の配線パターン層４５５を形成する方法と同じである。ただし、第２の配線パターン層４４５は、内部に導電性物質が設けられているバイアホール５００を介してベースフィルム４５０の第１の面に設けられたターミナル５０５と電気的に接続されている。
第３の配線パターン層４３５は、第２の配線パターン層４４５上に形成されている。第３の配線パターン層４３５を形成する方法は、第１の配線パターン層４５５を形成する方法と同じである。第２の配線パターン層４４５と第３の配線パターン層４３５とを電気的に絶縁するために、ベースフィルム４５０の第２の面に形成された第２の配線パターン層４４５は、ソルダーレジストからなる保護膜４４０で覆われて保護されている。この保護膜４４０は、第２の配線パターン層４４５が第３の配線パターン層４３５と電気的に絶縁されるように、ベースフィルム４５０の上部全体を覆っている。
第３の配線パターン層４３５も第２の配線パターン層４４５と同様に、内部に導電性物質が設けられているバイアホール５１０を介してベースフィルム４５０の第１の面に設けられたターミナル５１５と電気的に接続されている。
図２（ｂ）に示すように、ベースフィルム４５０の第１の面に形成された第１の配線パターン層４５５は、ソルダーレジストからなる保護膜４６０で覆われて保護されている。この保護膜４６０は、第１の配線パターン層４５５が外部に露出しないように、ベースフィルム４５０の下部全体を覆っている。ただし、半導体チップ４２０と電気的に接続される内部リード４５５ａは、保護膜４６０で覆われていない。
また、ベースフィルム４５０の第２の面に形成された第３の配線パターン層４３５もソルダーレジストからなる保護膜４３０で覆われて保護されている。この保護膜４３０は、第３の配線パターン層４３５が外部に露出しないように、ベースフィルム４５０の上部全体を覆っている。
図２（ｂ）に示す本発明の実施の形態に係るＴＣＰは、前述のような本発明に係るテープ基板を採用している。即ち、本発明は、ベースフィルム４５０の第１の面に形成された第１の配線パターン層４５５と、第１の配線パターン層４５５を覆う保護膜４６０と、ベースフィルム４５０の第２の面に形成された第２の配線パターン層４４５と、第２の配線パターン層４４５の上に形成された第３の配線パターン層４３５と、第２の配線パターン層４４５、第３の配線パターン層４３５及びベースフィルム４５０の第１の面に設けられたターミナル５０５、５１５とを電気的に接続する導電性物質が設けられたバイアホール５００、５１０と、を備えるテープ基板を採用している。
前記テープ基板と半導体チップ４２０とを電気的に接続するために、チップバンプを使用してもよい。チップバンプ４７０、４８０、４９０と半導体チップ４２０の主面に形成されている電極パッド４７５、４８５、４９５とは、熱プレスにより接着することができる。チップバンプ４７０、４８０、４９０としては、金または銅及び半田などの様々なものを使用してもよい。
テープ基板において、第１の配線パターン層４５５の内部リード４５５ａと、第２の配線パターン層４４５及び第３の配線パターン層４３５のターミナル５０５、５１５の半導体チップ４２０との接合部分並びに半導体チップ４２０の主面は、絶縁性封止樹脂からなる封止部４１０で封止されている。前記封止部４１０は、エポキシ樹脂またはシリコン樹脂を用いて形成することができる。
図３（ｂ）は、本発明の実施の形態に係る半導体チップ４２０上に形成された電極パッド４７５、４８５、４９５の配列形態を示す平面図である。図のように、電極パッド４７５、４８５、４９５は、チップバンプ４７０、４８０、４９０を介して内部リード４５５ａ及びベースフィルム４５０に形成されているバイアホール５００、５１０のターミナル５０５、５１５と電気的に接続されるように、半導体チップ４２０の両側縁部に３列に並んで形成されている。
本発明の実施の形態においては、配線パターン層を２層及び３層に限定して説明しているが、本発明は、これに限定されるものでなく、４層以上の配線パターン層にも適用できるのは言うまでもない。
図４は、本発明の実施の形態に係るテープ基板６３０の外部リードを示す平面図であり、図１のＢ部分の拡大図である。外部リードＥは、前記第１の配線パターン層３２０の外部リードであり、外部リードＦは、前記第２の配線パターン層３４０の外部リードである。テープ基板６３０の外部リードＥ、Ｆは、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；以下、ＬＣＤと称する）パネルまたは回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）と電気的に接続する。一般に、ＬＣＤパネルと接続される外部リードの方が回路基板と接続される外部リードの方よりも数が多く、狭ピッチとするとさらに問題となるため、本発明の実施の形態においては、ＬＣＤパネルと接続される外部リードについて説明する。また、符号７１０はベースフィルム３３０に形成され、外部リードＦとつながったバイアホール７１０である。
図５及び図６は、本発明の実施の形態に係るテープ基板の外部リードを示す部分断面図である。
図２（ａ）及び図２（ｂ）に示す内部リードに対する接合と図５及び図６に示す外部リードに対する接合とは、次のような差異がある。
内部リードに対するテープ基板の場合、第１の配線パターン層３２０の垂直上部に第２の配線パターン層３４０が重なり合っているため、第２の配線パターン層３４０がベースフィルム３３０を介して半導体チップ４２０と電気的に接続されるように、ベースフィルム３３０にバイアホール３６０が形成されている。しかし、外部リードに対するテープ基板の場合、図４に示すように、第１の配線パターン層と第２の配線パターン層とは二つの層を成して重なり合わないように形成される。そして、ベースフィルム３３０の上面、即ち、第２の面に形成された第２の配線パターン層３４０の下部にのみベースフィルムにバイアホールが形成されている。以下、これについてより詳しく説明する。
図５は、図４の外部リードＥの部分断面図である。図５に示すように、本発明の実施の形態に係る半導体チップパッケージは、ベースフィルム３３０および第１の配線パターン層３２０からなるテープ基板と、該テープ基板と電気的に接続するＬＣＤパネル６９０とから構成されている。
図５に示すベースフィルム３３０は、図２（ａ）で説明したベースフィルムと同様である。図５に示すように、ベースフィルム３３０の第１の面に形成された第１の配線パターン層３２０は、ソルダーレジストからなる保護膜３１０で覆われて保護されている。この保護膜３１０は、第１の配線パターン層３２０が外部に露出しないように、ベースフィルム３３０の下部全体を覆っている。ただし、ＬＣＤパネル６９０と電気的に接続する外部リード３２０ｂは、保護膜３１０で覆われていない。
外部リード３２０ｂとＬＣＤパネル６９０の主面に形成されたパネルパターン６６０とに対して熱プレス加工を行い、電気的に接続する。この場合、外部リード３２０ｂとパネルパターン６６０との間に異方性導電樹脂（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；以下、ＡＣＦと称する）６７０を入れて熱プレスを行うことが好ましい。
図６は、図４の外部リードＦの部分断面図である。図示のように、本発明の実施の形態に係る半導体チップパッケージは、ベースフィルム３３０および第２の配線パターン層３４０からなるテープ基板と、該テープ基板と電気的に接続するＬＣＤパネル６９０と、から構成されている。
図６に示すベースフィルム３３０は、図２（ａ）で説明したベースフィルムと同様である。図６に示すように、第２の配線パターン層３４０がベースフィルム３３０を介してＬＣＤパネル６９０のパネルパターン７２０と電気的に接続されるように、ベースフィルム３３０にバイアホール７１０が形成されている。従って、第２の配線パターン層３４０は、内部に導電性物質が設けられているバイアホール７１０を介してベースフィルム３３０の第１の面に形成されたターミナル３４０ｂと電気的に接続されている。
第２の配線パターン層３４０のターミナル３４０ｂとＬＣＤパネル６９０の主面に形成されたパネルパターン７２０に対して熱プレス加工を行い、電気的に接続する。この場合、ターミナル３４０ｂとパネルパターン７２０との間にＡＣＦ７４０を入れて熱プレスを行うことが好ましい。
ベースフィルム３３０の第２の面に形成された第２の配線パターン層３４０は、ソルダーレジストからなる保護膜３５０で覆われて保護されている。この保護膜３５０は、第２の配線パターン層３４０が外部に露出しないように、ベースフィルム３３０の上部全体を覆っている。
図７は図４の線ＨＨ′によって切断した断面図である。図７に示すように、第１の配線パターン層３２０はベースフィルム３３０の第１の面に形成され、第２の配線パターン層３４０はベースフィルム３３０の第２面に形成される。また、第２の配線パターン層３４０内の配線は、第１の配線パターン層３２０内の配線の間に位置するように形成される。また、第１の配線パターン層３２０内の配線と第２の配線パターン層３４０内の配線とは、互いに重なり合わないように形成されることが好ましい。
本発明の実施の形態においては、２層構造となる配線パターン層に限定して説明しているが、これに限定されるものでなく、３層以上の配線パターン層にも適用できるのは言うまでもない。
本発明の実施の形態においては、テープ基板と半導体チップとを電気的に接続するためにチップバンプを使用し、テープ基板とＬＣＤパネルとを電気的に接続するためにＡＣＦを使用したが、本発明は、これに限定されるものでなく、チップバンプとＡＣＦとを交換して使用したり、組み合わせて使用したりもできる。
また、本発明の実施の形態においては、ＴＣＰに限定して説明しているが、これに限定されるものでなく、ＴＡＢ技術の適用可能なチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；ＣＯＦ）にも適用できるのは言うまでもない。
以上のように、上記実施の形態を参照して詳細に説明したが、本発明は、これに限定されるものでなく、このような本発明の基本的な技術的思想を逸脱しない範囲内で、当業界の通常の知識を有する者により、他の多くの変更が可能である。また、本発明は、添付の特許請求の範囲により解釈されるべきであることは言うまでもない。
本発明の実施の形態に係るテープ基板を示す概略平面図である。 （ａ）及び（ｂ）は、本発明の実施の形態に係る半導体チップパッケージとしてのＴＣＰを示す部分断面図である。 （ａ）及び（ｂ）は、本発明の実施の形態に係るＴＣＰに実装される半導体チップ上に形成された電極パッドの各配列形態を示す平面図である。 本発明の実施の形態に係るテープ基板の外部リードを示す平面図である。 本発明の実施の形態に係るテープ基板の外部リードを示す部分断面図である。 本発明の実施の形態に係るテープ基板の外部リードを示す部分断面図である。 図７の線ＨＨ′をよって切断した断面図である。 従来の技術に係るテープ基板を示す部分平面図である。 従来の技術に係る半導体チップパッケージとしてのＴＣＰを示す部分断面図である。 （ａ）及び（ｂ）は、従来のＴＣＰに実装される半導体チップ上に形成された電極パッドの配列形態を示す平面図である。
符号の説明
３２０ 第１の配線パターン層、
３２０ａ 内部リード、
３３０ ベースフィルム、
３４０ 第２の配線パターン層 、
３１０、３５０ 保護膜、
３６０ バイアホール、
３７０、３９０ チップバンプ、
３８０、４００ 電極パッド、
４１０ 封止部、
４２０ 半導体チップ。

Claims (21)

  1. 所定の部分にバイアホールが形成された絶縁性材質のベースフィルムと、
    前記ベースフィルムの第１の面に形成された第１の配線パターン層と、
    前記ベースフィルムの第１の面と反対側の第２の面に形成され、前記バイアホール内の導電性物質を介して第１の面に設けられたターミナルと電気的に接続する少なくとも１つの第２の配線パターン層と、を備えることを特徴とするテープ基板。
  2. 前記第１の配線パターン層内の配線と第２の配線パターン層内の配線とは、互いに重なり合うことを特徴とする請求項１に記載のテープ基板。
  3. 前記第１の配線パターン層及び第２の配線パターン層は、保護膜で封止されることを特徴とする請求項２に記載のテープ基板。
  4. 前記保護膜は、ソルダーレジストからなることを特徴とする請求項３に記載のテープ基板。
  5. 少なくとも２つの前記第２の配線パターン層を有し、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間は、電気的に絶縁されることを特徴とする請求項３に記載のテープ基板。
  6. 前記絶縁膜は、ソルダーレジストからなることを特徴とする請求項５に記載のテープ基板。
  7. 前記第２の配線パターン層内の配線は、前記第１の配線パターン層内の配線の間に位置するように形成されることを特徴とする請求項１に記載のテープ基板。
  8. 前記第１の配線パターン層及び第２の配線パターン層は、保護膜で封止されることを特徴とする請求項７に記載のテープ基板。
  9. 前記保護膜は、ソルダーレジストからなることを特徴とする請求項８に記載のテープ基板。
  10. 少なくとも２つの前記第２の配線パターン層を有し、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間は、電気的に絶縁されていることを特徴とする請求項８に記載のテープ基板。
  11. 前記絶縁膜は、ソルダーレジストからなることを特徴とする請求項１０に記載のテープ基板。
  12. 前記第１の配線パターン層内の配線と第２の配線パターン層内の配線とは、互いに重なり合わないように形成されることを特徴とする請求項１１に記載のテープ基板。
  13. 前記バイアホールは、少なくとも１つの列を成すように形成されることを特徴とする請求項１に記載のテープ基板。
  14. 所定の部分にバイアホールが形成された絶縁性材質のベースフィルムと、前記ベースフィルムの第１の面に形成された第１の配線パターン層と、前記ベースフィルムの第１の面と反対側の第２の面に形成され、前記バイアホール内の導電性物質を介して第１の面に設けられたターミナルと電気的に接続する少なくとも１つの第２の配線パターン層を有するテープ基板と、
    主面上の複数の電極パッドに接合部が形成され、前記接合部を介して、前記第１の配線パターン層及び第１の面に形成された第２の配線パターン層のターミナルに接続されて実装された半導体チップと、を備えることを特徴とする半導体チップパッケージ。
  15. 前記第１の配線パターン層と第２の配線パターン層内の配線は、互いに重なり合うことを特徴とする請求項１４に記載の半導体チップパッケージ。
  16. 前記接合部は、チップバンプであることを特徴とする請求項１５に記載の半導体チップパッケージ。
  17. 前記テープ基板と前記半導体チップとの接合部分を絶縁性封止樹脂で封止する封止部をさらに備えることを特徴とする請求項１５に記載の半導体チップパッケージ。
  18. 少なくとも２つの前記第２の配線パターン層を有し、各第２の配線パターン層の間に絶縁膜が形成され、前記各第２の配線パターン層間が電気的に絶縁されることを特徴とする請求項１６に記載の半導体チップパッケージ。
  19. 前記絶縁膜は、ソルダーレジストからなることを特徴とする請求項１８に記載の半導体チップパッケージ。
  20. 請求項１４〜１９のいずれか１項に記載された半導体チップパッケージと、
    導電性フィルムによって前記半導体チップパッケージと電気的に接続されたＬＣＤパネルと、を備えることを特徴とするＬＣＤ装置。
  21. 前記導電性フィルムは、異方性導電樹脂（ＡＣＦ）であることを特徴とする請求項２０に記載のＬＣＤ装置。
JP2004246458A 2003-09-03 2004-08-26 テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 Pending JP2005079581A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061498A KR100541649B1 (ko) 2003-09-03 2003-09-03 테이프 배선 기판과 그를 이용한 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
JP2005079581A true JP2005079581A (ja) 2005-03-24

Family

ID=34214806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004246458A Pending JP2005079581A (ja) 2003-09-03 2004-08-26 テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置

Country Status (5)

Country Link
US (1) US7087987B2 (ja)
JP (1) JP2005079581A (ja)
KR (1) KR100541649B1 (ja)
CN (1) CN100424866C (ja)
TW (1) TWI255021B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
KR100728755B1 (ko) * 2005-06-24 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2009510759A (ja) * 2005-09-30 2009-03-12 エヌエックスピー ビー ヴィ リードフレームベースのシステム−イン−パッケージデバイスにおけるファインピッチ配線
TWI311356B (en) 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
CN103296489B (zh) 2012-04-13 2015-08-26 上海天马微电子有限公司 连接装置、平板装置、图像传感器、显示器及触摸设备
CN103745967A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构
KR102276871B1 (ko) * 2014-09-30 2021-07-12 엘지디스플레이 주식회사 칩-온-필름 패키지
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
KR102438400B1 (ko) * 2015-12-14 2022-09-02 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
US10201083B2 (en) * 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
KR102426753B1 (ko) * 2015-12-04 2022-07-29 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102492104B1 (ko) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102537545B1 (ko) * 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102503746B1 (ko) * 2017-12-29 2023-02-23 엘지디스플레이 주식회사 표시장치
KR102469299B1 (ko) * 2018-01-03 2022-11-23 삼성디스플레이 주식회사 표시 장치
TWI703686B (zh) * 2019-04-10 2020-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210099435A (ko) * 2020-02-04 2021-08-12 삼성전자주식회사 지문 인식 겸용 터치 센서 및 이를 포함하는 디스플레이 장치
KR20220163062A (ko) 2021-06-02 2022-12-09 삼성전자주식회사 복수의 게이트 집적회로들이 실장된 멀티칩 필름 패키지를 포함하는 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPH0282038U (ja) * 1988-12-14 1990-06-25
JPH02265254A (ja) * 1989-04-05 1990-10-30 Nec Corp 半導体装置用テープ・キャリア
JPH09326413A (ja) * 1996-06-04 1997-12-16 Canon Inc 集積回路の端子接続構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419737A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier
JPH0638417B2 (ja) * 1987-10-07 1994-05-18 株式会社東芝 半導体装置
JPH02251159A (ja) * 1989-03-24 1990-10-08 Nec Corp テープキャリア
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3270807B2 (ja) 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
EP0896368A4 (en) * 1997-01-23 2000-03-01 Seiko Epson Corp FILM SUPPORT STRIP, SEMICONDUCTOR ASSEMBLY AND DEVICE, MANUFACTURING METHOD THEREOF, MOUNTING PLATE AND ELECTRONIC EQUIPMENT
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
US20010007373A1 (en) * 2000-01-12 2001-07-12 Yoshinori Kadota Tape carrier for semiconductor device and method of producing same
KR20020065705A (ko) 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPH0282038U (ja) * 1988-12-14 1990-06-25
JPH02265254A (ja) * 1989-04-05 1990-10-30 Nec Corp 半導体装置用テープ・キャリア
JPH09326413A (ja) * 1996-06-04 1997-12-16 Canon Inc 集積回路の端子接続構造

Also Published As

Publication number Publication date
TWI255021B (en) 2006-05-11
US20050046033A1 (en) 2005-03-03
US7087987B2 (en) 2006-08-08
TW200511534A (en) 2005-03-16
KR100541649B1 (ko) 2006-01-11
CN100424866C (zh) 2008-10-08
CN1591841A (zh) 2005-03-09
KR20050023930A (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US20160293537A1 (en) Embedded component substrate and semiconductor module
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP4819335B2 (ja) 半導体チップパッケージ
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US20030173108A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic equipment
US8102046B2 (en) Semiconductor device and method of manufacturing the same
US6818542B2 (en) Tape circuit board and semiconductor chip package including the same
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JP2009194058A (ja) 電気接続装置
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2003234371A (ja) 半導体装置の実装構造
JP2000332143A (ja) 半導体装置
JP2005101171A (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712