KR100632257B1 - 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 - Google Patents
액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 Download PDFInfo
- Publication number
- KR100632257B1 KR100632257B1 KR1020040090666A KR20040090666A KR100632257B1 KR 100632257 B1 KR100632257 B1 KR 100632257B1 KR 1020040090666 A KR1020040090666 A KR 1020040090666A KR 20040090666 A KR20040090666 A KR 20040090666A KR 100632257 B1 KR100632257 B1 KR 100632257B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- long side
- output pads
- input
- pads
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
본 발명은 액정 디스플레이 구동용 집적회로 칩의 패드 배치 및 탭 패키지의 배선 패턴 구조에 관한 것이다. 집적회로 칩의 출력 패드는 제1 장변 뿐만 아니라 입력 패드가 배치된 제2 장변 쪽에도 배치된다. 각각의 출력 패드는 베이스 필름의 하부면과 상부면에 각각 형성된 출력 배선에 연결되며, 출력 배선은 모두 제1 장변 쪽으로 인출된다. 또한, 제2 장변 쪽의 출력 패드에 연결된 출력 배선은 단변 쪽으로 인출될 수도 있다. 이러한 구성은 탭 패키지의 길이를 늘리지 않으면서 입출력 패드를 효율적으로 배치할 수 있으므로 집적회로 칩의 크기를 줄일 수 있다.
액정 디스플레이(LCD), 구동 칩(driver chip), 출력 패드(output pad), 탭 패키지(TAB package)
Description
도 1은 일반적인 액정 디스플레이 모듈의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이다.
도 3은 종래 기술에 따른 집적회로 칩의 패드 배치와 탭 패키지의 배선 패턴을 나타내는 개략적인 평면도이다.
도 4는 본 발명의 실시예에 따른 집적회로 칩의 패드 배치와 탭 패키지의 안쪽 배선 패턴을 나타내는 개략적인 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 절단한 단면도이다.
도 6은 본 발명의 실시예에 따른 탭 패키지의 바깥쪽 배선 패턴을 나타내는 개략적인 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 절단한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 집적회로 칩의 패드 배치와 탭 패키지의 배선 패턴을 나타내는 개략적인 평면도이다.
<도면에 사용된 참조 번호의 설명>
10: 액정 패널(liquid crystal panel)
11: 박막 트랜지스터 기판(TFT substrate)
12: 컬러 필터 기판(color filter substrate)
13: 액정층(liquid crystal layer)
20, 40: 구동부(driver unit), 탭 패키지(TAB package)
21, 41: 베이스 필름(base film)
22, 42, 43, 44: 배선 패턴(circuit pattern)
23, 45: 솔더 레지스트(solder resist)
24, 46: 밀봉 수지(sealing resin)
25, 47: 제1 가장자리 영역(first peripheral region)
26, 48: 제2 가장자리 영역(second peripheral region)
30, 50: 구동용 집적회로 칩(driver IC chip)
50a, 50b: (집적회로 칩의) 장변(longer side)
31, 51: 금속 범프(metal bump)
32a, 52a, 52b, 52c: 출력 패드(output pad)
32b: 입력 패드(input pad)
본 발명은 집적회로 칩 및 패키지 기술에 관한 것으로서, 보다 구체적으로는 액정 디스플레이의 구동 칩으로 사용되는 집적회로 칩에 있어서의 패드 배치와 그 에 따른 탭 패키지의 배선 패턴 구조에 관한 것이다.
1960년대 이래로 계산기, 손목시계용으로 제품화되기 시작한 액정 디스플레이(liquid crystal display; LCD)는 근래 들어 노트북, 데스크탑 컴퓨터의 모니터용으로 적용되면서 급속도로 사용이 확대되고 있다. 액정 디스플레이는 앞으로도 다양한 분야에서 다양한 제품에 응용이 가능할 것으로 기대되고 있으며, 또한 이에 부응하여 지속적인 연구개발이 이어지고 있다.
일반적으로 액정 디스플레이 모듈(module)은 두 기판 사이에 액정이 주입되어 있는 액정 패널(panel)과, 액정 패널의 아래쪽에 위치하며 광원으로 이용되는 백 라이트(back light)와, 액정 패널의 바깥쪽에 위치하며 액정 패널을 구동시키는 구동부(driver unit)로 이루어진다.
일반적인 액정 디스플레이 모듈의 개략적인 구조가 도 1과 도 2에 도시되어 있다. 도 1은 액정 디스플레이 모듈의 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이다.
도 1과 도 2를 참조하면, 액정 디스플레이 모듈의 액정 패널(10)은 두 개의 유리 기판(11, 12)과 그 사이에 주입된 액정층(13)으로 구성된다. 각각의 유리 기판(11, 12)에는 예컨대 박막 트랜지스터(thin film transistor; TFT)와 컬러 필터(color filter)가 형성된다. 박막 트랜지스터는 전기적 신호를 전달, 제어하는 역할을 하며, 액정은 인가된 전압에 따라 분자 구조를 달리하여 빛의 투과를 제어한다. 그렇게 제어된 빛은 컬러 필터를 통과하면서 원하는 색과 영상으로 나타나게 된다.
액정 패널(10)을 구동시키는 구동부(20)는 탭 패키지(TAB package)의 형태를 가진다. 탭 패키지(20)는 배선 패턴(22)이 형성된 베이스 필름(21)과, 베이스 필름(21) 상에 부착되는 집적회로 칩(30)을 포함한다. 집적회로 칩(30)은 입출력 패드(도시되지 않음) 위에 형성된 금속 범프(31)를 통하여 베이스 필름(21) 상의 배선 패턴(22)에 물리적, 전기적으로 접속된다. 베이스 필름(21)의 배선 패턴(22)은 대부분 솔더 레지스트(23)로 덮여 보호된다. 집적회로 칩(30)과 베이스 필름(21)의 접속 부분은 밀봉 수지(24)에 의하여 보호되고 고정된다. 이러한 구조의 탭 패키지(20)는 칩 온 필름(chip on film; COF) 패키지로 잘 알려져 있다.
탭 패키지(20)는 제1 가장자리 영역(25)에서 액정 패널(10)의 박막 트랜지스터 기판(11)과 연결된다. 한편, 일반적인 액정 디스플레이 모듈에서는 탭 패키지(20)의 제2 가장자리 영역(26)에 인쇄회로기판(PCB)이 연결되는 것이 보통이다. 인쇄회로기판은 액정 패널(10)의 구동에 필요한 제어 신호, 데이터 신호 등을 입력시킨다. 그런데 최근에는 이러한 인쇄회로기판의 기능을 집적회로 칩(30)과 액정 패널(10)에 직접 구현하고 인쇄회로기판을 없애는 추세에 있다.
도 1과 도 2에 도시된 액정 디스플레이 모듈은 그러한 예에 해당한다. 또한, 그러한 경우에 있어서, 집적회로 칩의 패드 배치와 탭 패키지의 배선 패턴을 나타내는 개략적인 평면도가 도 3이다.
도 3에 도시된 바와 같이, 인쇄회로기판이 없는 경우에는 입력 배선(22b)들도 모두 출력 배선(22a)들과 함께 베이스 필름(21)의 제1 가장자리 영역(25) 쪽으로 인출된다. 그런데 입력 배선(22b)들은 제2 가장자리 영역(26)을 거쳐 제1 가장 자리 영역(25) 쪽으로 돌아 나가기 때문에, 상대적으로 협소한 제2 가장자리 영역(26)에는 더 이상 배선 패턴들을 수용할 여유가 없다.
액정 디스플레이 구동용으로 사용되는 집적회로 칩(30)은 일반적으로 입력 패드(32b)에 비하여 출력 패드(32a)의 개수가 훨씬 많다. 따라서 입력 패드(32b)들이 배치된 집적회로 칩(30)의 장변 상단에 출력 패드(32b)들을 배치할 수 있는 여유 공간이 있음에도 불구하고, 장변 상단에 출력 패드(32b)들을 배치하지 못하고 있다.
물론 탭 패키지(20)의 길이를 늘려 제2 가장자리 영역(26)을 확장하면 집적회로 칩(30)의 장변 상단에도 출력 패드(32b)들을 배치할 수 있다. 그러나 탭 패키지(20)의 길이를 늘리면 제조 원가가 증가하고 액정 디스플레이 모듈이 사용되는 최종 제품의 크기가 커지게 된다. 따라서 탭 패키지(20)의 길이를 늘리지 않으면서 집적회로 칩(30)의 장변 상단에 출력 패드(32b)들을 배치할 수 있는 방안이 필요하다.
본 발명은 이상 설명한 바와 같은 종래 기술에서의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 액정 디스플레이 모듈의 구동부에 있어서 탭 패키지의 길이를 늘리지 않으면서 집적회로 칩의 입출력 패드를 효율적으로 배치하고자 하는 것이다.
본 발명의 다른 목적은 집적회로 칩의 패드 배치 변경에 따른 탭 패키지의 배선 패턴 구조를 제공하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 집적회로 칩과 탭 패키지 구조를 제공한다.
본 발명에 따른 집적회로 칩은, 서로 마주 보는 제1 장변과 제2 장변, 서로 마주 보는 한 쌍의 단변을 포함하며, 상부면에 배치된 다수의 입출력 패드들을 포함한다. 상기 입출력 패드들은 상기 제1 장변을 따라 배치된 제1 출력 패드들과, 상기 제2 장변을 따라 배치된 제2 출력 패드들을 포함한다.
본 발명에 따른 집적회로 칩에 있어서, 상기 제1 출력 패드들과 상기 제2 출력 패드들은 상기 각각의 장변을 따라 서로 어긋나는 위치에 배치될 수 있다. 상기 제1 출력 패드들은 상기 제2 출력 패드들보다 개수가 더 많은 것이 바람직하다. 상기 입출력 패드들은 상기 한 쌍의 단변 중에서 적어도 하나의 단변을 따라 배치된 제3 출력 패드들을 더 포함할 수 있다. 또한, 상기 입출력 패드들은 상기 제2 장변을 따라 배치된 입력 패드들을 더 포함할 수 있다.
본 발명에 따른 탭 패키지는 다음과 같은 구성을 가지는 집적회로 칩과 베이스 필름으로 이루어진다. 상기 집적회로 칩은 서로 마주 보는 제1 장변과 제2 장변, 서로 마주 보는 한 쌍의 단변, 상부면에 배치된 다수의 입출력 패드들을 포함하며, 상기 입출력 패드들은 상기 제1 장변을 따라 배치된 제1 출력 패드들과, 상기 제2 장변을 따라 배치된 제2 출력 패드들을 포함한다. 상기 베이스 필름은 상부면과 하부면, 상기 상부면과 하부면 중의 어느 한 면에 형성된 제1 출력 배선들, 상기 상부면과 하부면 중의 다른 한 면에 형성된 제2 출력 배선들을 포함하며, 상 기 제1 출력 배선들은 상기 제1 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르며, 상기 제2 출력 배선들은 상기 제2 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지른다.
본 발명에 따른 탭 패키지에 있어서, 상기 제1 출력 배선들은 상기 베이스 필름의 하부면에 형성될 수 있고, 상기 제2 출력 배선들은 상기 베이스 필름의 상부면에 형성될 수 있다. 이 경우, 각각의 상기 제1 출력 배선은 상기 제1 출력 패드에 형성된 금속 범프에 접합될 수 있다. 또한, 각각의 상기 제2 출력 배선은 상기 베이스 필름을 관통하는 접속 비아와, 상기 베이스 필름의 하부면에 형성되고 상기 접속 비아에 연결되는 접속 배선을 포함할 수 있으며, 상기 제2 출력 배선은 상기 접속 배선을 통하여 상기 제2 출력 패드에 형성된 금속 범프에 접합될 수 있다. 각각의 상기 제2 출력 배선은 상기 베이스 필름을 관통하는 제2 접속 비아와, 상기 베이스 필름의 하부면에 형성되고 제2 접속 비아에 연결되는 제2 접속 배선을 더 포함할 수 있다.
본 발명에 따른 탭 패키지에 있어서, 상기 제1 출력 패드들과 상기 제2 출력 패드들은 상기 각각의 장변을 따라 서로 어긋나는 위치에 배치되고, 상기 제1 출력 배선들과 상기 제2 출력 배선들은 각각 교대로 상기 제1 장변을 가로지르는 것이 바람직하다. 또한, 상기 제1 출력 패드들은 상기 제2 출력 패드들보다 개수가 더 많은 것이 바람직하다.
본 발명에 따른 탭 패키지에 있어서, 상기 입출력 패드들은 상기 한 쌍의 단변 중에서 적어도 하나의 단변을 따라 배치된 제3 출력 패드들을 더 포함할 수 있 으며, 상기 베이스 필름은 상기 제3 출력 패드들과 각각 전기적으로 연결되고 상기 단변을 가로지르는 제3 출력 배선들을 더 포함할 수 있다. 상기 입출력 패드들은 상기 제2 장변을 따라 배치된 입력 패드들을 더 포함할 수 있으며, 상기 베이스 필름은 상기 입력 패드들과 각각 전기적으로 연결되고 상기 제2 장변을 가로지르는 입력 배선들을 더 포함할 수 있다.
또한, 본 발명에 따른 탭 패키지는 다음과 같은 구성을 가지는 집적회로 칩과 베이스 필름으로 이루어진다. 상기 집적회로 칩은 서로 마주 보는 제1 장변과 제2 장변, 서로 마주 보는 한 쌍의 단변, 상부면에 배치된 다수의 입출력 패드들을 포함하며, 상기 입출력 패드들은 상기 제1 장변을 따라 배치된 제1 출력 패드들과 상기 제2 장변을 따라 배치된 제2 출력 패드들을 포함한다. 상기 베이스 필름은 하부면에 형성된 출력 배선들을 포함하며, 상기 출력 배선들은 상기 제1 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르는 제1 출력 배선들과, 상기 제2 출력 패드들과 각각 전기적으로 연결되고 상기 한 쌍의 단변 중의 어느 하나를 가로지르는 제2 출력 배선들을 가진다.
본 발명에 따른 탭 패키지에 있어서, 상기 제1 출력 패드들은 상기 제2 출력 패드들보다 개수가 더 많은 것이 바람직하다. 상기 입출력 패드들은 상기 제2 장변을 따라 배치된 제3 출력 패드들을 더 포함할 수 있으며, 상기 베이스 필름은 상기 제3 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르는 제3 출력 배선들을 더 포함할 수 있다. 또한, 상기 입출력 패드들은 상기 제2 장변을 따라 배치된 입력 패드들을 더 포함할 수 있으며, 상기 베이스 필름은 상기 입력 패 드들과 각각 전기적으로 연결되고 상기 제2 장변을 가로지르는 입력 배선들을 더 포함할 수 있다.
본 발명은 또한 상기 구성을 가지는 탭 패키지들을 포함하는 액정 디스플레이 모듈을 제공한다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 4는 본 발명의 실시예에 따른 집적회로 칩(50)의 패드 배치와 탭 패키지(40)의 안쪽 배선 패턴을 나타내는 개략적인 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 절단한 단면도이다.
도 4와 도 5를 참조하면, 집적회로 칩(50)은 서로 마주 보는 제1 장변(50a)과 제2 장변(50b), 서로 마주 보는 한 쌍의 단변(50c)을 가진다. 집적회로 칩(50) 은 액정 디스플레이 구동용으로 사용되는 구동 칩이며, 예를 들어 게이트 구동 칩(gate driver chip)이다.
집적회로 칩(50)의 상부면에는 다수의 입출력 패드들이 배치되는데, 종래 기술에서 설명했듯이 액정 디스플레이 구동용으로 사용되는 집적회로 칩은 일반적으로 입력 패드에 비하여 출력 패드의 개수가 훨씬 많다. 예컨대, 입력 패드는 대략 20개 내외인데 반하여, 출력 패드는 약 260여 개에 이른다.
본 실시예의 집적회로 칩(50)에서 출력 패드(52a, 52b, 52c)들은 네 변(50a, 50b, 50c) 모두에 인접하여 배치된다. 이하, 제1 장변(50a)을 따라 배치된 출력 패드(52a)를 '제1 출력 패드', 제2 장변(50b)을 따라 배치된 출력 패드(52b)를 '제2 출력 패드', 단변(50c)을 따라 배치된 출력 패드(52c)를 '제3 출력 패드'라 한다.
제1 출력 패드(52a)는 제1 장변(50a)의 전체에, 제2 출력 패드(52b)는 제2 장변(50b)의 일부에, 제3 출력 패드(52c)는 한 쌍의 단변(50c) 중의 일부 또는 전부에 배치된다. 입력 패드(도시되지 않음)는 종래와 마찬가지로 제2 장변(50b)의 일부, 예컨대 제2 장변(50b)의 중앙부에 형성된다. 제2 출력 패드(52b)는 입력 패드와 함께 제2 장변(50b)에 배치되므로 제1 장변(50a) 전체에 배치된 제1 출력 패드(52a)보다 개수가 작다.
집적회로 칩(50)의 입출력 패드(52a, 52b, 52c) 위에는 각각 금속 범프(51)가 형성된다. 입출력 패드는 알루미늄(Al) 또는 구리(Cu)로 형성되고, 금속 범프(51)는 금(Au), 구리(Cu), 솔더(solder) 등과 같은 금속으로 이루어진다. 집적회로 칩(50)은 금속 범프(51)를 통하여 베이스 필름(41)의 배선 패턴(42, 43, 44)에 물 리적, 전기적으로 접속된다.
베이스 필름(41)에는 배선 패턴(42, 43, 44)들이 형성된다. 베이스 필름(41)은 예를 들어 폴리이미드(polyimide)와 같이 유연성이 있는 절연성 재질로 형성되고, 배선 패턴(42, 43, 44)은 구리(Cu)로 이루어진다. 배선 패턴은 집적회로 칩(50)의 제1 출력 패드(52a)에 연결되는 제1 출력 배선(42)과, 제2 출력 패드(52b)에 연결되는 제2 출력 배선(43)과, 제3 출력 패드(52c)에 연결되는 제3 출력 배선(44)과, 입력 패드(도시되지 않음)에 연결되는 입력 배선(도시되지 않음)을 포함한다.
도 4에 도시된 평면 배치 형태에서 보여지듯이, 제1 출력 배선(42)과 제2 출력 배선(43)은 집적회로 칩(50)의 제1 장변(50a)을 가로질러 인출되며, 제3 출력 배선(44)은 단변(50c)을 가로질러 인출된다. 도시되지는 않았지만, 입력 배선은 종래와 같이 제2 장변(50b)을 가로질러 인출된다. 집적회로 칩(50)의 제1 출력 패드(52a)들과 제2 출력 패드(52b)들은 각각의 장변(50a, 50b)을 따라 서로 어긋하는 위치에 배치된다. 따라서 제1 출력 배선(42)과 제2 출력 배선(43)은 각각 교대로 제1 장변(50a)을 지나도록 배치될 수 있다.
베이스 필름(41)은 집적회로 칩(50)을 향하는 하부면과 그 반대쪽인 상부면을 포함한다. 도 5에 도시된 수직 구조에 보여지듯이, 제1 출력 배선(42)들은 베이스 필름(41)의 하부면에, 제2 출력 배선(43)들은 베이스 필름(41)의 상부면에 각각 형성된다. 제3 출력 배선(44)들과 입력 배선들은 베이스 필름(41)의 하부면에 형성된다. 특히, 제2 출력 배선(43)의 대부분(43a)은 베이스 필름(41)의 상부면에 형성되지만, 베이스 필름(41)의 내부를 관통하는 접속 비아(43c)를 통하여 베이스 필름(41)의 하부면에 형성된 접속 배선(43b)과 연결된다. 따라서, 제1 출력 배선(42), 제3 출력 배선(44), 입력 배선은 직접 금속 범프(51)에 접합되며, 제2 출력 배선(43)은 접속 배선(43c)을 통하여 금속 범프(51)에 접합된다.
그밖에, 본 실시예의 탭 패키지(40)에 있어서 베이스 필름(41)의 상부면과 하부면은 각각 솔더 레지스트(45)로 덮이며, 배선 패턴의 대부분은 솔더 레지스트(45)에 의하여 보호된다. 한편, 집적회로 칩(50)과 베이스 필름(41)의 접속 부분은 에폭시(epoxy)와 같은 밀봉 수지(46)에 의하여 보호되고 고정된다.
이상 설명한 바와 같이 베이스 필름(41)의 상부면에 제2 출력 배선(43)을 형성하게 되면, 제1 출력 배선(42)과 마찬가지로 제1 장변(50a)을 통하여 제2 출력 배선(43)을 인출하는 것이 가능해진다. 즉, 제2 출력 패드(52b)가 입력 패드와 마찬가지로 제2 장변(50b) 쪽에 배치되더라도 베이스 필름(41)의 제2 가장자리 영역(48)을 통하지 않고 직접 제1 장변(50a) 쪽으로 인출할 수 있다. 따라서, 제2 출력 패드(52b)를 제2 장변(50b) 쪽에 배치하는 것이 가능해진다.
이와 같이 제2 출력 패드(52b)를 제2 장변(50b) 쪽에 배치하면 그만큼 집적회로 칩(50)의 크기를 줄일 수 있게 된다. 예를 들어, 가로 16850㎛, 세로 1000㎛의 크기를 가지며 263개의 출력 패드가 제1 장변(50a)과 단변(50c)에 배치되고 20개의 입력 패드가 제2 장변(50b)에 배치된 종래의 집적회로 칩에 본 실시예를 적용하면, 120개의 출력 패드(52b)를 제2 장변(50b) 쪽으로 배치할 수 있다. 따라서 집적회로 칩(50)의 가로 길이가 9359㎛로 줄어들어 약 44.5%의 크기 감소 효과를 거 둘 수 있다.
본 실시예에서 제2 출력 배선(43)이 베이스 필름(41)의 상부면에 형성되어 있더라도 액정 패널과 접합되기 위해서는 다시 베이스 필름(41)의 하부면과 연결되어야 한다. 도 6과 도 7은 이를 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예에 따른 탭 패키지(40)의 바깥쪽 배선 패턴을 나타내는 개략적인 평면도이다. 도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 절단한 단면도이다.
도 6과 도 7을 참조하면, 탭 패키지(40)는 베이스 필름(41)의 제1 가장자리 영역(47)에서 액정 패널의 박막 트랜지스터 기판(11)과 접합된다. 도 6에 도시된 평면 배치 형태에서 보여지듯이, 제1 출력 배선(42)과 제2 출력 배선(43)은 각각 교대로 인출되어 베이스 필름의 제1 가장자리 영역(47)에까지 형성된다. 이때 제2 출력 배선(43)은 도 7의 수직 구조에 도시된 바와 같이 제2 접속 비아(43d)를 통하여 베이스 필름(41)의 하부면으로 연결된다. 따라서 제2 출력 배선(43)은 제1 출력 배선(42)과 동일한 면에서 박막 트랜지스터 기판(11)에 접합될 수 있다.
도 6과 도 7에는 전술한 제3 출력 배선과 입력 배선이 도시되지 않았지만, 이들 배선 패턴들도 제1 출력 배선(42)과 마찬가지로 베이스 필름(41)의 하부면을 따라 베이스 필름(41)의 제1 가장자리 영역(47)까지 형성될 것임은 자명하다.
본 발명에 따른 탭 패키지의 배선 패턴은 전술한 실시예와 다른 구조를 가질 수 있다. 도 8은 본 발명의 다른 실시예에 따른 집적회로 칩(70)의 패드 배치와 탭 패키지(60)의 배선 패턴을 나타내는 개략적인 평면도이다.
도 8을 참조하면, 집적회로 칩(70)은 서로 마주 보는 제1 장변(70a)과 제2 장변(70b), 서로 마주 보는 한 쌍의 단변(70c)을 가진다. 집적회로 칩(70)의 상부면에는 다수의 입출력 패드들이 배치되며, 출력 패드(72a, 72b)들은 두 장변(70a, 70b)을 따라 배치된다. 이하, 제1 장변(70a)을 따라 배치된 출력 패드(72a)를 '제1 출력 패드', 제2 장변(70b)을 따라 배치된 출력 패드(72b)를 '제2 출력 패드'라 한다.
제1 출력 패드(72a)는 제1 장변(70a)의 전체에, 제2 출력 패드(72b)는 제2 장변(70b)의 일부에 배치된다. 입력 패드(도시되지 않음)는 종래와 마찬가지로 제2 장변(70b)의 일부에 형성된다. 바람직하게는, 제2 출력 패드(72b)가 제2 장변(70b)의 가장자리에, 입력 패드가 제2 장변(70b)의 중앙에 배치된다. 제1 출력 패드(72a)의 개수는 제2 출력 패드(72b)의 개수보다 많다. 각각의 입출력 패드 위에는 금속 범프(도시되지 않음)가 형성된다.
집적회로 칩(70)은 금속 범프를 통하여 베이스 필름(61)의 하부면에 형성된 배선 패턴(62, 63)에 물리적, 전기적으로 접속된다. 배선 패턴은 집적회로 칩(70)의 제1 출력 패드(72a)에 연결되는 제1 출력 배선(62)과, 제2 출력 패드(72b)에 연결되는 제2 출력 배선(63)과, 입력 패드(도시되지 않음)에 연결되는 입력 배선(도시되지 않음)을 포함한다.
제1 출력 배선(62)은 집적회로 칩(70)의 제1 장변(70a)을 가로질러 인출되며, 제2 출력 배선(63)은 인접한 단변(70c)을 가로질러 인출된다. 도시되지는 않았지만, 입력 배선은 종래와 같이 제2 장변(70b)을 가로질러 인출된다.
이와 같이 집적회로 칩(70)의 단변(70c)을 통하여 제2 출력 배선(63)을 인출 하게 되면, 종래 기술(도 3 참조)에서와 같이 단변에 출력 패드(32a)를 배치하는 것보다 더 많은 개수의 출력 패드(72b)를 제2 장변(70b) 쪽에 배치할 수 있다. 그 이유는 제2 출력 패드(72b)의 피치(P1)보다 제2 출력 배선(63)의 피치(P2)를 좀 더 줄일 수 있기 때문이다.
다른 한편으로는, 만약 동일한 개수의 출력 패드를 단변(70c) 쪽에서 제2 장변(70b) 쪽으로 옮긴다면, 제2 출력 패드(72b)의 피치(P1)보다 제2 출력 배선(63)의 피치(P2)가 작기 때문에 그만큼 단변(70c)의 길이를 축소할 수 있다.
본 발명에 따른 탭 패키지의 배선 패턴은 전술한 두 가지 실시예를 혼합하여 구현하는 것도 가능하다. 또한, 이상 설명한 탭 패키지는 액정 디스플레이 모듈에 유용하게 적용할 수 있다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 액정 디스플레이 구동용 집적회로 칩은 탭 패키지의 길이를 늘리지 않으면서 제1 장변과 단변 뿐만 아니라 제2 장변에도 출력 패드를 배치할 수 있다. 따라서, 입출력 패드의 효율적인 배치가 가능하고 집적회로 칩의 크기를 줄일 수 있다. 집적회로 칩의 크기가 축소되면 그에 따라 탭 패키지의 크기도 줄일 수 있으며, 또한 액정 디스플레이 모듈을 사용하는 최종 제품의 크기를 줄일 수 있는 효과도 기대할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (19)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 서로 마주 보는 제1 장변과 제2 장변, 서로 마주 보는 한 쌍의 단변, 상부면에 배치된 다수의 입출력 패드들을 포함하며, 상기 입출력 패드들은 상기 제1 장변을 따라 배치된 제1 출력 패드들과 상기 제2 장변을 따라 배치된 제2 출력 패드들을 포함하는 것을 특징으로 하는 집적회로 칩; 및상부면과 하부면, 상기 상부면과 하부면 중의 어느 한 면에 형성된 제1 출력 배선들, 상기 제1 출력 배선들이 형성된 반대면에 형성된 제2 출력 배선들을 포함하며, 상기 제1 출력 배선들은 상기 제1 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르며, 상기 제2 출력 배선들은 상기 제2 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르는 것을 특징으로 하는 베이스 필름을 포함하는 탭 패키지.
- 제6 항에 있어서,상기 제1 출력 배선들은 상기 베이스 필름의 하부면에 형성되고, 상기 제2 출력 배선들은 상기 베이스 필름의 상부면에 형성되는 것을 특징으로 하는 탭 패키지.
- 제7 항에 있어서,각각의 상기 제1 출력 배선은 상기 제1 출력 패드에 형성된 금속 범프에 접합되는 것을 특징으로 하는 탭 패키지.
- 제7 항에 있어서,각각의 상기 제2 출력 배선은 상기 베이스 필름을 관통하는 접속 비아와, 상기 베이스 필름의 하부면에 형성되고 상기 접속 비아에 연결되는 접속 배선을 포함하며, 상기 제2 출력 배선은 상기 접속 배선을 통하여 상기 제2 출력 패드에 형성된 금속 범프에 접합되는 것을 특징으로 하는 탭 패키지.
- 제9 항에 있어서,각각의 상기 제2 출력 배선은 상기 베이스 필름을 관통하는 제2 접속 비아와, 상기 베이스 필름의 하부면에 형성되고 제2 접속 비아에 연결되는 제2 접속 배선을 더 포함하는 것을 특징으로 하는 탭 패키지.
- 제6 항에 있어서,상기 제1 출력 패드들과 상기 제2 출력 패드들은 상기 각각의 장변을 따라 서로 어긋나는 위치에 배치되고, 상기 제1 출력 배선들과 상기 제2 출력 배선들은 각각 교대로 상기 제1 장변을 가로지르는 것을 특징으로 하는 탭 패키지.
- 제6 항에 있어서,상기 제1 출력 패드들은 상기 제2 출력 패드들보다 개수가 더 많은 것을 특징으로 하는 탭 패키지.
- 제6 항에 있어서,상기 입출력 패드들은 상기 한 쌍의 단변 중에서 적어도 하나의 단변을 따라 배치된 제3 출력 패드들을 더 포함하며, 상기 베이스 필름은 상기 제3 출력 패드들과 각각 전기적으로 연결되고 상기 단변을 가로지르는 제3 출력 배선들을 더 포함하는 것을 특징으로 하는 탭 패키지.
- 제6 항에 있어서,상기 입출력 패드들은 상기 제2 장변을 따라 배치된 입력 패드들을 더 포함하며, 상기 베이스 필름은 상기 입력 패드들과 각각 전기적으로 연결되고 상기 제2 장변을 가로지르는 입력 배선들을 더 포함하는 것을 특징으로 하는 탭 패키지.
- 서로 마주 보는 제1 장변과 제2 장변, 서로 마주 보는 한 쌍의 단변, 상부면에 배치된 다수의 입출력 패드들을 포함하며, 상기 입출력 패드들은 상기 제1 장변을 따라 배치된 제1 출력 패드들과 상기 제2 장변을 따라 배치된 제2 출력 패드들을 포함하는 집적회로 칩; 및하부면에 형성된 출력 배선들을 포함하며, 상기 출력 배선들은 상기 제1 출 력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르는 제1 출력 배선들과, 상기 제2 출력 패드들과 각각 전기적으로 연결되고 상기 한 쌍의 단변 중의 어느 하나를 가로지르는 제2 출력 배선들을 가지는 베이스 필름을 포함하는 탭 패키지.
- 제15 항에 있어서,상기 제1 출력 패드들은 상기 제2 출력 패드들보다 개수가 더 많은 것을 특징으로 하는 탭 패키지.
- 제15 항에 있어서,상기 입출력 패드들은 상기 제2 장변을 따라 배치된 제3 출력 패드들을 더 포함하며, 상기 베이스 필름은 상기 제3 출력 패드들과 각각 전기적으로 연결되고 상기 제1 장변을 가로지르는 제3 출력 배선들을 더 포함하는 것을 특징으로 하는 탭 패키지.
- 제15 항에 있어서,상기 입출력 패드들은 상기 제2 장변을 따라 배치된 입력 패드들을 더 포함하며, 상기 베이스 필름은 상기 입력 패드들과 각각 전기적으로 연결되고 상기 제2 장변을 가로지르는 입력 배선들을 더 포함하는 것을 특징으로 하는 탭 패키지.
- 제6 항 내지 제18 항 중의 어느 한 항에 기재된 탭 패키지를 포함하는 액정 디스플레이 모듈.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090666A KR100632257B1 (ko) | 2004-11-09 | 2004-11-09 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
CN2008102110956A CN101345229B (zh) | 2004-11-09 | 2005-11-07 | 液晶显示器驱动集成电路芯片及封装 |
CNB2005101202321A CN100428030C (zh) | 2004-11-09 | 2005-11-07 | 液晶显示器驱动集成电路芯片及封装结构 |
US11/269,362 US7459779B2 (en) | 2004-11-09 | 2005-11-07 | Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package |
US12/189,039 US7652366B2 (en) | 2004-11-09 | 2008-08-08 | Pad arrangement of driver IC chip for LCD and related circuit pattern structure of tab package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090666A KR100632257B1 (ko) | 2004-11-09 | 2004-11-09 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060041452A KR20060041452A (ko) | 2006-05-12 |
KR100632257B1 true KR100632257B1 (ko) | 2006-10-11 |
Family
ID=36315430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040090666A KR100632257B1 (ko) | 2004-11-09 | 2004-11-09 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7459779B2 (ko) |
KR (1) | KR100632257B1 (ko) |
CN (2) | CN101345229B (ko) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7652359B2 (en) * | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
EP1437683B1 (en) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking account system using the IC card |
US20050234969A1 (en) * | 2003-08-27 | 2005-10-20 | Ascential Software Corporation | Services oriented architecture for handling metadata in a data integration platform |
US7566001B2 (en) | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
TWI312434B (en) * | 2005-08-19 | 2009-07-21 | Au Optronics Corporatio | A fan-out structure for a flat panel display |
KR101457335B1 (ko) * | 2008-01-21 | 2014-11-04 | 삼성전자주식회사 | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 |
KR101341910B1 (ko) * | 2009-09-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 표시장치용 구동회로 및 이의 구동방법 |
KR101633373B1 (ko) * | 2012-01-09 | 2016-06-24 | 삼성전자 주식회사 | Cof 패키지 및 이를 포함하는 반도체 장치 |
KR101944795B1 (ko) * | 2012-01-25 | 2019-04-17 | 삼성전자주식회사 | 테이프 필름 패키지 및 그의 제조방법 |
KR102052898B1 (ko) * | 2013-05-06 | 2019-12-06 | 삼성전자주식회사 | 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지 |
KR20150108986A (ko) * | 2014-03-18 | 2015-10-01 | 삼성전자주식회사 | 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지 |
KR101726262B1 (ko) | 2015-01-02 | 2017-04-13 | 삼성전자주식회사 | 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 |
KR102315671B1 (ko) * | 2015-01-19 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102243669B1 (ko) * | 2015-01-26 | 2021-04-23 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 |
JP2015143885A (ja) * | 2015-04-24 | 2015-08-06 | ラピスセミコンダクタ株式会社 | 表示装置用駆動回路 |
KR20160139300A (ko) * | 2015-05-27 | 2016-12-07 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 |
CN105242428B (zh) * | 2015-10-29 | 2018-04-20 | 武汉华星光电技术有限公司 | 一种液晶显示器的阵列基板及液晶显示器 |
KR102458382B1 (ko) | 2015-11-19 | 2022-10-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
JP6152464B1 (ja) * | 2016-11-05 | 2017-06-21 | 株式会社セレブレクス | 狭額縁ディスプレイモジュール及びデータ出力装置 |
KR102524208B1 (ko) * | 2017-12-28 | 2023-04-20 | 엘지디스플레이 주식회사 | 칩온필름 및 이를 구비한 표시장치 |
JP7078113B2 (ja) * | 2018-06-19 | 2022-05-31 | 株式会社村田製作所 | 回路部材の接合構造、回路部材の接合方法 |
CN109557734A (zh) * | 2018-10-31 | 2019-04-02 | 武汉华星光电技术有限公司 | 显示面板及显示模组 |
JP7108350B1 (ja) | 2022-03-25 | 2022-07-28 | 株式会社セレブレクス | 狭額縁ディスプレイモジュール及びデータ出力装置 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2760846B2 (ja) | 1989-06-23 | 1998-06-04 | 株式会社日立製作所 | 液晶表示装置 |
DE69226492T2 (de) * | 1991-05-15 | 1999-01-21 | Idemitsu Kosan Co | Flüssigkristallmodul |
JP3311838B2 (ja) | 1993-11-09 | 2002-08-05 | 株式会社日立製作所 | 液晶表示装置 |
WO1996021948A1 (fr) * | 1995-01-13 | 1996-07-18 | Seiko Epson Corporation | Dispositif semi-conducteur, support de bande et panneau d'affichage |
JPH09120078A (ja) * | 1995-10-25 | 1997-05-06 | Kyocera Corp | 液晶表示装置 |
JP2891665B2 (ja) * | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
JP3404446B2 (ja) * | 1996-04-24 | 2003-05-06 | シャープ株式会社 | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 |
US6054975A (en) * | 1996-08-01 | 2000-04-25 | Hitachi, Ltd. | Liquid crystal display device having tape carrier packages |
US6525718B1 (en) * | 1997-02-05 | 2003-02-25 | Sharp Kabushiki Kaisha | Flexible circuit board and liquid crystal display device incorporating the same |
US6534855B1 (en) * | 1997-08-22 | 2003-03-18 | Micron Technology, Inc. | Wireless communications system and method of making |
JPH11135687A (ja) * | 1997-10-31 | 1999-05-21 | Toshiba Corp | 半導体装置 |
JP3919972B2 (ja) * | 1998-07-31 | 2007-05-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2000100985A (ja) * | 1998-09-17 | 2000-04-07 | Nitto Denko Corp | 半導体素子実装用基板およびその製造方法と用途 |
JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP3760973B2 (ja) | 1999-09-06 | 2006-03-29 | セイコーエプソン株式会社 | 電気光学装置およびその製造方法ならびに電子機器 |
US6580159B1 (en) * | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
JP2001142090A (ja) | 1999-11-11 | 2001-05-25 | Hitachi Ltd | 液晶表示装置 |
US6587177B2 (en) * | 2000-02-02 | 2003-07-01 | Casio Computer Co., Ltd. | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board |
KR100701895B1 (ko) | 2000-06-05 | 2007-04-02 | 엘지.필립스 엘시디 주식회사 | 테이프 케리어 패키지 |
JPWO2002021199A1 (ja) | 2000-09-08 | 2004-01-15 | シチズン時計株式会社 | 液晶表示装置 |
JP3866033B2 (ja) * | 2000-12-14 | 2007-01-10 | シャープ株式会社 | 半導体装置の製造方法 |
KR100391843B1 (ko) | 2001-03-26 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 실장 방법 및 그 구조 |
JP4271435B2 (ja) * | 2002-12-09 | 2009-06-03 | シャープ株式会社 | 半導体装置 |
JP4137659B2 (ja) * | 2003-02-13 | 2008-08-20 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP3895697B2 (ja) * | 2003-03-03 | 2007-03-22 | 日東電工株式会社 | フレキシブル配線回路基板 |
JP2004349343A (ja) * | 2003-05-20 | 2004-12-09 | Seiko Epson Corp | 半導体装置の製造方法および電子デバイスの製造方法 |
KR100541649B1 (ko) * | 2003-09-03 | 2006-01-11 | 삼성전자주식회사 | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 |
TWI226111B (en) * | 2003-11-06 | 2005-01-01 | Himax Tech Inc | Semiconductor packaging structure |
JP4228948B2 (ja) * | 2004-03-16 | 2009-02-25 | 日本電気株式会社 | 表示装置 |
JP4689202B2 (ja) * | 2004-07-07 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 駆動装置及び表示装置 |
-
2004
- 2004-11-09 KR KR1020040090666A patent/KR100632257B1/ko active IP Right Grant
-
2005
- 2005-11-07 CN CN2008102110956A patent/CN101345229B/zh active Active
- 2005-11-07 US US11/269,362 patent/US7459779B2/en active Active
- 2005-11-07 CN CNB2005101202321A patent/CN100428030C/zh active Active
-
2008
- 2008-08-08 US US12/189,039 patent/US7652366B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101345229B (zh) | 2010-11-10 |
US7459779B2 (en) | 2008-12-02 |
US7652366B2 (en) | 2010-01-26 |
US20080303148A1 (en) | 2008-12-11 |
US20060097286A1 (en) | 2006-05-11 |
CN100428030C (zh) | 2008-10-22 |
CN1773353A (zh) | 2006-05-17 |
CN101345229A (zh) | 2009-01-14 |
KR20060041452A (ko) | 2006-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100632257B1 (ko) | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 | |
KR100453306B1 (ko) | 표시 소자 구동 장치 및 이를 이용한 표시 장치 | |
KR0140970B1 (ko) | 액정패널모듈과 액정 드라이버 ic용 테이프 캐리어 패키지 장치 | |
US6771258B2 (en) | Semiconductor device | |
KR100341552B1 (ko) | 액정 표시 장치 | |
JPH11119241A (ja) | 印刷回路基板構造及びこれを利用したlcdモジュール | |
US8541888B2 (en) | Pad layout structure of a driver IC chip | |
JP4689202B2 (ja) | 駆動装置及び表示装置 | |
KR20140121178A (ko) | 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리 | |
CN112201155A (zh) | 显示面板 | |
KR100356988B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100534673B1 (ko) | 전극 구동 장치 및 전자기기 | |
JPH063684A (ja) | 液晶ドライバic用のテープキャリアパッケージ | |
KR20110114444A (ko) | 드라이버 집적회로 칩의 전원연결 구조 | |
WO2016158747A1 (ja) | 部品実装用フレキシブル基板および表示装置 | |
KR101033119B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR100767362B1 (ko) | 액정 표시 장치 | |
KR100867502B1 (ko) | 액정 모듈 | |
US20040174488A1 (en) | Symmetrical liquid crystal display panel | |
JP2665275B2 (ja) | 半導体装置 | |
JP3633456B2 (ja) | 電気光学装置 | |
KR100999010B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR20080074586A (ko) | 디스플레이 구동 칩에 연결된 배선 기판을 구비하는디스플레이 장치 | |
JP3646704B2 (ja) | 半導体装置 | |
JPH08186154A (ja) | フィルムキャリアと半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 13 |