KR20150108986A - 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지 - Google Patents

필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지 Download PDF

Info

Publication number
KR20150108986A
KR20150108986A KR1020140031695A KR20140031695A KR20150108986A KR 20150108986 A KR20150108986 A KR 20150108986A KR 1020140031695 A KR1020140031695 A KR 1020140031695A KR 20140031695 A KR20140031695 A KR 20140031695A KR 20150108986 A KR20150108986 A KR 20150108986A
Authority
KR
South Korea
Prior art keywords
film
output pads
chip
long side
integrated circuit
Prior art date
Application number
KR1020140031695A
Other languages
English (en)
Inventor
최승필
유형우
신나래
김기준
김용훈
박수진
서명식
이재범
장은종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140031695A priority Critical patent/KR20150108986A/ko
Priority to US14/581,356 priority patent/US20150269911A1/en
Publication of KR20150108986A publication Critical patent/KR20150108986A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Abstract

본 발명의 칩 온 필름 패키지는 제 1 장변을 따라 배치되는 하나 이상의 기본 출력 패드 및 제 1 장변과 마주보는 제 2 장변을 따라 배치되는 하나 이상의 확장 출력 패드를 포함하는 집적 회로 칩을 포함한다. 나아가, 본 발명의 칩 온 필름 패키지는 하부 덮개, 각각의 사이에 간격을 두고 하부 덮개의 일면 위에 배치되는 복수의 필름 도선, 및 하부 덮개의 일면 위에서 복수의 필름 도선을 덮는 상부 덮개를 포함하는 필름을 포함한다. 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 복수의 필름 도선과 각각 전기적으로 연결된다. 복수의 필름 도선은 상부 덮개 및 하부 덮개 사이에서 한 개의 층으로 배치된다. 복수의 필름 도선 각각은 제 1 장변의 아래를 가로질러 배치된다. 본 발명의 실시 예에 따르면, 출력 패드의 배치의 효율이 향상될 수 있다. 본 발명의 실시 예에 따른 칩 온 필름 패키지가 디스플레이 패널에 연결되면, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.

Description

필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지{CHIP ON FILM PACKAGE INCLUDING PLURALITY OF OUTPUT PAD CONNECTED TO FILM WIRE}
본 발명은 반도체 패키지(Package)에 관한 것으로, 좀 더 구체적으로 필름(Flim) 및 필름 위에 실장된 집적 회로 칩(Chip)을 포함하는 칩 온 필름(Chip on Film) 패키지에 관한 것이다.
근래 다양한 실장(Packaging) 기술에 의해 반도체 패키지 단위의 반도체 제품이 생산되고 있다. 특히, 디스플레이(Display) 장치의 작동에 사용되는 반도체 집적 회로는 칩 형태로 구현되어 얇은 두께를 갖는 필름 위에 실장된다. 필름 위에 집적 회로 칩을 실장한 구조를 갖는 반도체 패키지는 칩 온 필름 패키지로 불린다. 칩 온 필름 패키지에 포함되는 집적 회로 칩은 디스플레이 패널(Panel)의 픽셀(Pixel)에 구동 신호를 인가하는 게이트 드라이버(Gate Driver), 또는 디스플레이 패널의 픽셀에 표시될 데이터를 전달하는 소스 드라이버(Source Driver)의 기능을 수행한다.
높은 화질 특성을 갖는 디스플레이 장치에 대한 수요가 늘고 있다. 이에 따라, 많은 수의 픽셀을 포함하는 디스플레이 패널이 생산되고 있다. 1920×1080의 해상도를 갖는 FHD(Full High Definition) 디스플레이 패널, 3840×2160의 해상도를 갖는 UHD(Ultra HD) 디스플레이 패널을 넘어, 7680×4320의 해상도를 갖는 QUHD(Quad UHD) 디스플레이 패널이 양산될 예정이다.
많은 수의 픽셀을 포함하는 디스플레이 패널을 작동시키기 위해, 많은 수의 집적 회로 칩이 디스플레이 패널에 연결되어야 한다. 그런데, 디스플레이 패널의 크기에 제한이 있기 때문에, 디스플레이 패널과 연결될 수 있는 집적 회로 칩의 수에 제한이 있다. 따라서, 하나의 집적 회로 칩은 더 많은 출력 도선과 연결되어야 한다. 즉, 단위 면적당 더 많은 수의 출력 패드를 포함하는 집적 회로 칩의 필요성이 높아지고 있다.
복수의 출력 패드를 포함하는 집적 회로 칩과 그 집적 회로 칩을 실장한 필름을 포함하는 칩 온 필름 패키지가 제공된다. 본 발명의 실시 예에서, 집적 회로 칩이 많은 수의 출력 패드를 포함하도록 만들기 위해, 복수의 출력 패드는 집적 회로 칩의 서로 마주 보는 두 장변 모두를 따라 배치될 수 있다. 그리고, 복수의 출력 패드 각각에 연결되는 출력 도선 사이의 팬 아웃(Fan-out)의 차이를 줄이기 위해, 복수의 출력 패드는 각각 일자 형태를 갖는 복수의 필름 도선과 일대일로 연결될 수 있다. 특히, 본 발명의 실시 예에서, 복수의 필름 도선은 필름 내부에서 한 개의 층으로 배치될 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지는 제 1 장변을 따라 배치되는 하나 이상의 기본 출력 패드 및 제 1 장변과 마주보는 제 2 장변을 따라 배치되는 하나 이상의 확장 출력 패드를 포함하는 집적 회로 칩; 및 하부 덮개, 각각의 사이에 간격을 두고 하부 덮개의 일면 위에 배치되는 복수의 필름 도선, 및 하부 덮개의 일면 위에서 복수의 필름 도선을 덮는 상부 덮개를 포함하는 필름을 포함할 수 있다. 이 실시 예에서, 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 복수의 필름 도선과 각각 전기적으로 연결되고, 복수의 필름 도선은 상부 덮개 및 하부 덮개 사이에서 한 개의 층으로 배치되고, 복수의 필름 도선 각각은 제 1 장변의 아래를 가로질러 배치될 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 각각 비아를 통해 복수의 필름 도선과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아는 상부 덮개를 관통할 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 집적 회로 칩은 제 2 장변을 따라 배치되는 하나 이상의 입력 패드를 더 포함하고, 하나 이상의 기본 출력 패드의 수는 하나 이상의 확장 출력 패드의 수보다 많을 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 복수의 필름 도선 각각은 일자 형태를 가질 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 제 1 장변 또는 제 2 장변 측에서 집적 회로 칩을 바라보았을 때, 하나 이상의 기본 출력 패드 각각과 하나 이상의 확장 출력 패드 각각은 교대로 배치될 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 복수의 필름 도선과 각각 일대일로 연결될 수 있다. 이 실시 예에서, 복수의 필름 도선 중 하나 이상의 기본 출력 패드 각각과 연결되는 필름 도선과 하나 이상의 확장 출력 패드 각각과 연결되는 필름 도선이 교대로 배치될 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 집적 회로 칩은 게이트 드라이버 집적 회로 칩 및 소스 드라이버 집적 회로 칩 중 적어도 하나일 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지는 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선이 내부에 삽입된 형태로 구성되는 필름; 및 제 1 장변을 따라 배치되는 하나 이상의 기본 출력 패드 및 제 1 장변과 마주보는 제 2 장변을 따라 배치되는 하나 이상의 확장 출력 패드를 포함하고, 필름의 일면 위에 배치되는 집적 회로 칩을 포함할 수 있다. 이 실시 예에서, 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 복수의 필름 도선과 각각 전기적으로 연결되고, 복수의 필름 도선은 필름 내부에서 한 개의 층으로 배치되고, 복수의 필름 도선 각각은 집적 회로 칩의 일면 아래에서 제 1 장변의 아래를 가로질러 배치될 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 하나 이상의 기본 출력 패드 및 하나 이상의 확장 출력 패드는 각각 비아를 통해 복수의 필름 도선과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아는 필름의 일면을 관통할 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 집적 회로 칩은 제 2 장변을 따라 배치되는 하나 이상의 입력 패드를 더 포함하고, 하나 이상의 기본 출력 패드의 수는 하나 이상의 확장 출력 패드의 수보다 많을 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 복수의 필름 도선 각각은 일자 형태를 가질 수 있다.
본 발명의 실시 예에 따른 칩 온 필름 패키지에서, 집적 회로 칩은 게이트 드라이버 집적 회로 칩 및 소스 드라이버 집적 회로 칩 중 적어도 하나일 수 있다.
본 발명의 실시 예에 따르면, 많은 수의 출력 패드를 포함하는 칩 온 필름 패키지가 얻어질 수 있다. 또는, 단위 면적당 배치되는 출력 패드의 수를 늘림으로써, 집적 회로 칩의 크기가 감소할 수 있다. 즉, 본 발명의 실시 예에 따르면, 출력 패드의 배치의 효율이 향상될 수 있다.
또한, 본 발명의 실시 예에 따르면, 집적 회로 칩의 서로 마주 보는 두 장변 각각을 따라 배치된 출력 패드 각각에 연결되는 출력 도선 사이의 팬 아웃의 차이가 줄어들 수 있다. 따라서, 본 발명의 실시 예에 따른 칩 온 필름 패키지가 디스플레이 패널에 연결되면, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.
도 1은 본 발명의 실시 예에 따른 칩 온 필름 패키지가 가질 수 있는 구성을 나타낸 개념도이다.
도 2 내지 도 9 각각은 도 1의 칩 온 필름 패키지의 단면에서 볼 수 있는 구성을 나타낸 개념도이다.
도 10은 본 발명의 실시 예에 따른 칩 온 필름 패키지에 실장되는 게이트 드라이버 및 소스 드라이버를 포함하는 디스플레이 장치가 가질 수 있는 구성을 나타낸 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 본 발명의 실시 예에 따른 칩 온 필름 패키지(Chip on Film Package)가 가질 수 있는 구성을 나타낸 개념도이다. 칩 온 필름 패키지(100)는 집적 회로 칩(110) 및 필름(130)을 포함할 수 있다. 실시 예로서, 칩 온 필름 패키지(100)가 디스플레이 패널(Display Panel, 미도시)에 연결되도록 구성되는 경우, 집적 회로 칩(110)은 게이트 드라이버(Gate Driver) 및/또는 소스 드라이버(Source Driver)로 사용되는 집적 회로 칩일 수 있다. 이하 설명에서, 칩 온 필름 패키지(100)는 디스플레이 패널에 연결되도록 구성되는 것으로 가정된다. 다만, 이 가정은 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 기술 사상의 범위를 제한하기 위한 것은 아니다.
집적 회로 칩(110)은 서로 마주보는 제 1 장변(111)과 제 2 장변(112), 및 서로 마주보는 두 단변(113a, 113b)으로 형성될 수 있다. 집적 회로 칩(110)은 하나 이상의 기본 출력 패드(115)를 포함할 수 있다. 하나 이상의 기본 출력 패드(115)는 제 1 장변(111)을 따라 배치될 수 있다. 특히, 본 발명의 실시 예에서, 단위 면적당 배치되는 출력 패드의 수를 늘리기 위해, 집적 회로 칩(110)은 하나 이상의 확장 출력 패드(116)를 더 포함할 수 있다. 하나 이상의 확장 출력 패드(116)는 제 2 장변(112)을 따라 배치될 수 있다. 다만, 제 1 장변(111)과 제 2 장변(112)은 설명의 편의를 위해 설정된 명칭이다. 제 1 장변(111)으로 불리는 부분과 제 2 장변(112)으로 불리는 부분이 서로 바뀔 수 있음이 명백하다.
본 발명의 실시 예에 따르면, 집적 회로 칩(110)이 하나 이상의 확장 출력 패드(116)를 더 포함하므로, 많은 수의 출력 패드를 포함하는 칩 온 필름 패키지(100)가 얻어질 수 있다. 또는, 하나 이상의 확장 출력 패드(116)의 배치에 의해 단위 면적당 배치되는 출력 패드의 수를 늘림으로써, 집적 회로 칩(110)의 크기가 감소할 수 있다. 즉, 본 발명의 실시 예에 따르면, 출력 패드의 배치의 효율이 향상될 수 있다.
집적 회로 칩(110)은 하나 이상의 입력 패드(119)를 더 포함할 수 있다. 하나 이상의 입력 패드(119)는 제 2 장변(112)을 따라 배치될 수 있다. 즉, 하나 이상의 확장 출력 패드(116)와 하나 이상의 입력 패드(119)는 제 2 장변(112)을 따라 나란히 배치될 수 있다. 하나 이상의 입력 패드(119) 각각은 입력 신호를 제공받기 위한 입력 도선(미도시)에 연결될 수 있다. 하나 이상의 입력 패드(119) 각각은 제공받은 입력 신호에 따라 특정 기능을 수행할 수 있다.
실시 예로서, 하나 이상의 입력 패드(119)는 제 2 장변(112)의 중앙에 대응하는 영역에 배치될 수 있다. 실시 예로서, 하나 이상의 확장 출력 패드(116)는 제 2 장변(112)의 가장자리에 대응하는 영역에 배치될 수 있다. 다만, 이는 실시 예일 뿐이며, 하나 이상의 확장 출력 패드(116) 및 하나 이상의 입력 패드(119)의 배치는 다양한 형태로 변형될 수 있다. 나아가, 하나 이상의 기본 출력 패드(115)의 수, 하나 이상의 확장 출력 패드(116)의 수, 및 하나 이상의 입력 패드(119)의 수는 필요에 따라 도 1에 나타난 것과 다르게 변경될 수 있음이 명백하다. 도 1의 실시 예와 같이, 제 2 장변(112)을 따라 하나 이상의 입력 패드(119)가 더 배치되는 경우, 하나 이상의 기본 출력 패드(115)의 수는 하나 이상의 확장 출력 패드(116)의 수보다 많을 수 있다.
필름(130)은 복수의 필름 도선(133)을 포함할 수 있다. 도 1에 나타나지 않았으나, 실시 예로서, 필름(130)은 하부 덮개를 포함할 수 있다. 복수의 필름 도선(133)은 각각의 사이에 간격을 두고 하부 덮개의 일면 위에 배치될 수 있다. 나아가, 필름(130)은 상부 덮개를 포함할 수 있다. 상부 덮개는 하부 덮개의 일면 위에서 복수의 필름 도선(133)을 덮을 수 있다. 다른 실시 예로서, 필름(130)은 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선(133)이 내부에 삽입된 형태로 구성될 수 있다. 필름(130)의 구체적인 구성에 관한 설명은 도 2 내지 도 9에 대한 설명에서 더 언급된다.
하나 이상의 기본 출력 패드(115)는 복수의 필름 도선(133)과 각각 전기적으로 연결될 수 있다. 그리고, 하나 이상의 확장 출력 패드(116)는 복수의 필름 도선(133)과 각각 전기적으로 연결될 수 있다. 하나 이상의 기본 출력 패드(115) 및 하나 이상의 확장 출력 패드(116)는 각각에 연결된 복수의 필름 도선(133)을 통해 다른 장치 또는 회로(예컨대, 디스플레이 패널)로 출력 신호를 제공할 수 있다. 실시 예로서, 도 1에 나타난 것과 같이, 복수의 필름 도선(133) 각각은 일자 형태를 가질 수 있다. 이 실시 예에서, 복수의 필름 도선(133) 각각은 제 1 장변(111)의 아래를 가로지르도록 배치될 수 있다.
본 발명의 실시 예에서, 단위 면적당 배치되는 출력 패드의 수를 증가시키기 위해, 하나 이상의 입력 패드(119)와 나란히 배치되는 하나 이상의 확장 출력 패드(116)가 더 포함될 수 있다. 만일, 하나 이상의 확장 출력 패드(116) 각각이 복수의 필름 도선(133)과 연결되지 않고 추가로 더 구비되는 출력 도선에 연결된다면, 추가의 출력 도선은 필름(130)의 여유 공간(137a, 137b, 137c) 위에 구비되어야 한다. 이때, 추가의 출력 도선은 "ㄷ"자 형태를 가지고 집적 회로 칩(110) 주위를 돌아나가는 구조로 구비되어야 한다.
그런데, 추가의 출력 도선이 여유 공간(137a, 137b, 137c) 위에 구비되는 경우, 하나 이상의 확장 출력 패드(116)에 연결되는 출력 도선은 "ㄷ"자 형태를 갖는 반면, 하나 이상의 기본 출력 패드(115)에 연결되는 출력 도선은 일자 형태를 갖는다. 따라서, 하나 이상의 기본 출력 패드(115) 각각에 연결되는 출력 도선과 하나 이상의 확장 출력 패드(116) 각각에 연결되는 출력 도선 사이에 팬 아웃(Fan-out)의 차이가 발생한다. 도 1은 본 발명의 이해를 돕기 위해 칩 온 필름 패키지의 구조를 개념적으로 나타내고 있다. 그러나, 실제로 출력 패드의 수가 도 1에 나타난 것보다 더 증가하면, 출력 도선 사이의 팬 아웃의 차이 역시 더 증가한다. 출력 도선 사이에 팬 아웃의 차이가 증가하면, 출력 도선 각각의 저항 특성이 달라진다. 출력 도선 각각의 저항 특성이 달라지면, 칩 온 필름 패키지(100)와 연결되는 디스플레이 패널의 화질 특성이 나빠질 수 있다.
게다가, 칩 온 필름 패키지(100) 및 집적 회로 칩(110)이 가질 수 있는 크기에 제한이 있다. 따라서, 여유 공간(137a, 137b, 137c) 위에 구비될 수 있는 출력 도선의 수에도 제한이 있다. 결국, 추가의 출력 도선에 연결되는 하나 이상의 확장 출력 패드(116)의 수 역시 제한될 수 있다. 위 제한들은 본 발명의 기술 사상에 따른 목적 및 효과를 달성하기 어렵게 만들 수 있다.
그러나, 본 발명의 실시 예에서, 하나 이상의 확장 출력 패드(116)에 연결하기 위한 추가의 출력 도선은 구비되지 않는다. 대신, 본 발명의 실시 예는 FLR(Film Level Routing) 기술에 기초하여 구현될 수 있다. 즉, 본 발명의 실시 예에서, 하나 이상의 기본 출력 패드(115) 및 하나 이상의 확장 출력 패드(116)는 필름(130) 내부에 배치되는 복수의 필름 도선(133)과 각각 연결될 수 있다.
본 발명의 실시 예에 따르면, 하나 이상의 기본 출력 패드(115) 각각에 연결되는 출력 도선과 하나 이상의 확장 출력 패드(116) 각각에 연결되는 출력 도선 사이에 팬 아웃의 차이가 줄어들 수 있다. 구체적으로, 하나 이상의 기본 출력 패드(115) 각각에 연결되는 필름 도선(133)과 하나 이상의 확장 출력 패드(116) 각각에 연결되는 필름 도선(133) 사이에 팬 아웃의 차이는 집적 회로 칩(110)의 단변(113a, 113b)의 길이보다 짧다. 따라서, 본 발명의 실시 예에 따른 칩 온 필름 패키지(100)가 디스플레이 패널에 연결되면, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다. 뿐만 아니라, 하나 이상의 확장 출력 패드(116)의 수에 대한 제한이 없어지므로, 단위 면적당 더 많은 출력 패드가 배치될 수 있다.
필름(130)은 필요에 따라 하나 이상의 고정 마크(135a, 135b, 135c, 135d)를 포함할 수 있다. 고정 마크(135a, 135b, 135c, 135d)는 칩 온 필름 패키지(100)가 배치되는 공간에 칩 온 필름 패키지(100)를 고정시키기 위한 구성 요소이다.
도 2는 도 1의 A-A' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다.
도 1에 대한 설명에서 언급된 것과 같이, 필름(130)은 상부 덮개(131) 및 하부 덮개(132)를 포함할 수 있다. 나아가, 필름(130)은 하부 덮개(132)의 일면 위에 배치되고 상부 덮개(131)에 의해 덮이는 복수의 필름 도선(133)을 포함할 수 있다. 다만, 상부 덮개(131)와 하부 덮개(132)는 설명의 편의를 위해 설정된 명칭이다. 상부 덮개(131)로 불리는 부분과 하부 덮개(132)로 불리는 부분이 서로 바뀔 수 있음이 명백하다.
나아가, 도 2는 개념적인 관점에서 이해되어야 함을 분명히 할 필요가 있다. 실제로 구현되는 칩 온 필름 패키지(100)는 도 2에 나타난 것과 다른 물리적 형상을 가질 수 있다. 예컨대, 상부 덮개(131) 및 하부 덮개(132)가 유연성을 갖는 소재로 구성되는 경우, 상부 덮개(131)와 하부 덮개(132)는 여유 공간(137c)에 대응하는 영역에서 복수의 필름 도선(133)을 완전히 감쌀 수 있다. 즉, 도 2는 본 발명의 이해를 돕기 위한 개념도일 뿐이다.
실시 예로서, 복수의 필름 도선(133) 각각은 일자 형태를 가질 수 있다. 실시 예로서, 복수의 필름 도선(133) 각각은 집적 회로 칩(110)의 제 1 장변(111, 도 1 참조)의 아래를 가로지르도록 배치될 수 있다. 특히, 도 2에 나타난 것과 같이, 복수의 필름 도선(133)은 필름(130)의 상부 덮개(131)와 하부 덮개(132)의 사이에서 한 개의 층으로 배치될 수 있다.
집적 회로 칩(110)은 상부 덮개(131)의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 1 장변(111)을 따라 배치되는 하나 이상의 기본 출력 패드(115)를 포함할 수 있다. 실시 예로서, 하나 이상의 기본 출력 패드(115)는 각각 비아(150)를 통해 복수의 필름 도선(133)과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(150)는 상부 덮개(131)를 관통하여 배치될 수 있다.
실시 예로서, 칩 온 필름 패키지(100)에 연결 영역(139)이 구현될 수 있다. 연결 영역(139)은 복수의 필름 도선(133)과, 예컨대, 디스플레이 패널을 연결하기 위한 영역이다. 이 실시 예에서, 하부 덮개(132)는 연결 영역(139) 앞의 영역까지만 신장될 수 있다. 연결 영역(139)에서, 복수의 필름 도선(133) 각각은 외부로 노출되어 디스플레이 패널에 연결될 수 있다. 다만, 이는 실시 예일 뿐이고, 연결 영역(139)은 다른 형태로 구현될 수 있다. 다른 실시 예로서, 연결 영역(139)은 하부 덮개(132)를 관통하는 비아를 포함하도록 구현될 수 있다. 이 실시 예에서, 복수의 필름 도선(133) 각각은 비아를 통해 디스플레이 패널에 연결될 수 있다.
도 3은 도 1의 B-B' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다.
위에서 설명된 것과 같이, 필름(130)은 상부 덮개(131) 및 하부 덮개(132)를 포함할 수 있다. 나아가, 필름(130)은 하부 덮개(132)의 일면 위에 배치되고 상부 덮개(131)에 의해 덮이는 복수의 필름 도선(133)을 포함할 수 있다. 실시 예로서, 복수의 필름 도선(133) 각각은 일자 형태를 가질 수 있다. 실시 예로서, 복수의 필름 도선(133) 각각은 집적 회로 칩(110)의 제 1 장변(111, 도 1 참조)의 아래를 가로지르도록 배치될 수 있다. 특히, 도 3에 나타난 것과 같이, 복수의 필름 도선(133)은 필름(130)의 상부 덮개(131)와 하부 덮개(132)의 사이에서 한 개의 층으로 배치될 수 있다.
집적 회로 칩(110)은 상부 덮개(131)의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 2 장변(112, 도 1 참조)을 따라 배치되는 하나 이상의 확장 출력 패드(116)를 포함할 수 있다. 실시 예로서, 하나 이상의 확장 출력 패드(116)는 각각 비아(160)를 통해 복수의 필름 도선(133)과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(160)는 상부 덮개(131)를 관통하여 배치될 수 있다.
실시 예로서, 칩 온 필름 패키지(100)에 연결 영역(139)이 구현될 수 있다. 연결 영역(139)은 복수의 필름 도선(133)과, 예컨대, 디스플레이 패널을 연결하기 위한 영역이다. 연결 영역(139)에 관한 자세한 설명은 도 2에 대한 설명에서 언급되었다.
도 2 및 도 3에 나타난 구조에 따르면, 하나 이상의 확장 출력 패드(116)에 연결되는 추가의 출력 도선이 여유 공간(137c) 위에 구비될 필요가 없다. 대신, 도 3에 나타난 본 발명의 실시 예에서, 하나 이상의 확장 출력 패드(116)는 각각 일자 형태를 갖는 복수의 필름 도선(133)과 연결될 수 있다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따르면, 단위 면적당 더 많은 출력 패드가 배치될 수 있다. 나아가, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.
도 4는 도 1의 C-C' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다.
위에서 설명된 것과 같이, 필름(130)은 상부 덮개(131) 및 하부 덮개(132)를 포함할 수 있다. 나아가, 필름(130)은 하부 덮개(132)의 일면 위에 배치되고 상부 덮개(131)에 의해 덮이는 복수의 필름 도선(133)을 포함할 수 있다. 특히, 복수의 필름 도선(133)은 상부 덮개(131)와 하부 덮개(132)의 사이에서 한 개의 층으로 배치될 수 있다.
다만, 도 4는 개념적인 관점에서 이해되어야 함을 분명히 할 필요가 있다. 실제로 구현되는 칩 온 필름 패키지(100)는 도 4에 나타난 것과 다른 물리적 형상을 가질 수 있다. 예컨대, 상부 덮개(131) 및 하부 덮개(132)가 유연성을 갖는 소재로 구성되는 경우, 상부 덮개(131)와 하부 덮개(132)는 여유 공간(137a, 137b)에 대응하는 영역에서 복수의 필름 도선(133)을 완전히 감쌀 수 있다. 그리고, 복수의 필름 도선(133) 각각 사이의 간격에 대응하는 영역은 상부 덮개(131) 및 하부 덮개(132)로 둘러싸이거나 절연 물질로 채워질 수 있다. 즉, 도 4는 본 발명의 이해를 돕기 위한 개념도일 뿐이다.
집적 회로 칩(110)은 상부 덮개(131)의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 1 장변(111, 도 1 참조)을 따라 배치되는 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d)를 포함할 수 있다. 실시 예로서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d)는 각각 비아(150a, 150b, 150c, 150d)를 통해 복수의 필름 도선(133)과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(150a, 150b, 150c, 150d)는 상부 덮개(131)를 관통하여 배치될 수 있다.
도 5는 도 1의 D-D' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다.
위에서 설명된 것과 같이, 필름(130)은 상부 덮개(131) 및 하부 덮개(132)를 포함할 수 있다. 나아가, 필름(130)은 하부 덮개(132)의 일면 위에 배치되고 상부 덮개(131)에 의해 덮이는 복수의 필름 도선(133)을 포함할 수 있다. 특히, 복수의 필름 도선(133)은 필름(130)의 상부 덮개(131)와 하부 덮개(132)의 사이에서 한 개의 층으로 배치될 수 있다.
집적 회로 칩(110)은 상부 덮개(131)의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 2 장변(112, 도 1 참조)을 따라 배치되는 하나 이상의 확장 출력 패드(116a, 116b, 116c)를 포함할 수 있다. 실시 예로서, 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 각각 비아(160a, 160b, 160c)를 통해 복수의 필름 도선(133)과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(160a, 160b, 160c)는 상부 덮개(131)를 관통하여 배치될 수 있다.
도 4와 도 5를 함께 참조하여, 칩 온 필름 패키지(100)가 가질 수 있는 구성이 더 설명된다. 도 4 및 도 5에 따르면, 제 1 장변(111) 측에서 집적 회로 칩(110)을 바라보았을 때, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 각각과 하나 이상의 확장 출력 패드(116a, 116b, 116c) 각각은 교대로 배치된 것처럼 보일 수 있다. 즉, 제 1 장변(111) 측에서 집적 회로 칩(110)을 바라보았을 때, 두 개의 기본 출력 패드(예컨대, 115a 및 115b) 사이에 한 개의 확장 출력 패드(예컨대, 116a)가 배치된 것처럼 보일 수 있다. 나아가, 두 개의 확장 출력 패드(예컨대, 116a 및 116b) 사이에 한 개의 기본 출력 패드(예컨대, 115b)가 배치된 것처럼 보일 수 있다.
실시 예로서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 및 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 복수의 필름 도선(133)과 각각 일대일로 연결될 수 있다. 즉, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 및 하나 이상의 확장 출력 패드(116a, 116b, 116c) 각각은 복수의 필름 도선(133) 중 어느 하나와 연결될 수 있다. 이 실시 예에서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 각각과 연결되는 필름 도선(133)과 하나 이상의 확장 출력 패드(160a, 160b, 160c) 각각과 연결되는 필름 도선(133)이 교대로 배치될 수 있다. 즉, 두 개의 기본 출력 패드(예컨대, 115a 및 115b) 각각과 연결된 필름 도선(133) 사이에 한 개의 확장 출력 패드(예컨대, 116a)와 연결된 필름 도선(133)이 배치될 수 있다. 나아가, 두 개의 확장 출력 패드(예컨대, 116a 및 116b) 각각과 연결된 필름 도선(133) 사이에 한 개의 기본 출력 패드(예컨대, 115b)와 연결된 필름 도선(133)이 배치될 수 있다.
도 4 및 도 5에 나타난 구조에 따르면, 하나 이상의 확장 출력 패드(116a, 116b, 116c)에 연결되는 추가의 출력 도선이 여유 공간(137a, 137b) 위에 구비될 필요가 없다. 대신, 도 5에 나타난 본 발명의 실시 예에서, 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 각각 복수의 필름 도선(133)과 연결될 수 있다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따르면, 단위 면적당 더 많은 출력 패드가 배치될 수 있다. 나아가, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.
도 6은 도 1의 A-A' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다. 다만, 도 6의 칩 온 필름 패키지(100')에 포함되는 필름(130')은 도 2의 칩 온 필름 패키지(100)에 포함되는 필름(130)과 다른 형태를 가질 수 있다.
구체적으로, 필름(130')은 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선(133')이 내부에 삽입된 형태로 구성될 수 있다. 필름(130')의 두께가 두꺼운 경우, 복수의 필름 도선(133')이 필름(130') 내부로 삽입될 수 있다. 실시 예로서, 복수의 필름 도선(133') 각각은 일자 형태를 가질 수 있다. 특히, 도 6에 나타난 것과 같이, 복수의 필름 도선(133')은 필름(130') 내부에서 한 개의 층으로 배치될 수 있다.
실시 예로서, 집적 회로 칩(110)은 필름(130')의 일면 위에 배치될 수 있다. 이 실시 예에서, 복수의 필름 도선(133') 각각은 집적 회로 칩(110)의 일면 아래에 배치될 수 있다. 특히, 복수의 필름 도선(133') 각각은 제 1 장변(111, 도 1 참조)의 아래를 가로지르도록 배치될 수 있다.
집적 회로 칩(110)은 제 1 장변(111)을 따라 배치되는 하나 이상의 기본 출력 패드(115)를 포함할 수 있다. 실시 예로서, 하나 이상의 기본 출력 패드(115)는 각각 비아(150)를 통해 복수의 필름 도선(133')과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(150)는 필름(130')의 일면을 관통하여 배치될 수 있다.
실시 예로서, 칩 온 필름 패키지(100)에 연결 영역(139')이 구현될 수 있다. 연결 영역(139')은 복수의 필름 도선(133')과, 예컨대, 디스플레이 패널을 연결하기 위한 영역이다. 이 실시 예에서, 연결 영역(139')은 필름(130')의 타면을 관통하는 비아(170)를 포함하도록 구현될 수 있다. 연결 영역(139')에서, 복수의 필름 도선(133') 각각은 비아(170)를 통해 디스플레이 패널에 연결될 수 있다. 다만, 이는 실시 예일 뿐이고, 연결 영역(139')은 다른 형태로 구현될 수 있다. 다른 실시 예로서, 필름(130')의 타면은 연결 영역(139') 앞의 영역까지만 신장될 수 있다. 이 실시 예에서, 복수의 필름 도선(133') 각각은 외부로 노출되어 디스플레이 패널에 연결될 수 있다.
도 7은 도 1의 B-B' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다. 다만, 도 7의 칩 온 필름 패키지(100')에 포함되는 필름(130')은 도 3의 칩 온 필름 패키지(100)에 포함되는 필름(130)과 다른 형태를 가질 수 있다.
구체적으로, 필름(130')은 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선(133')이 내부에 삽입된 형태로 구성될 수 있다. 필름(130')의 두께가 두꺼운 경우, 복수의 필름 도선(133')이 필름(130')의 내부로 삽입될 수 있다. 실시 예로서, 복수의 필름 도선(133') 각각은 일자 형태를 가질 수 있다. 특히, 복수의 필름 도선(133')은 필름(130') 내부에서 한 개의 층으로 배치될 수 있다.
실시 예로서, 집적 회로 칩(110)은 필름(130')의 일면 위에 배치될 수 있다. 이 실시 예에서, 복수의 필름 도선(133') 각각은 집적 회로 칩(110)의 일면 아래에 배치될 수 있다. 특히, 복수의 필름 도선(133') 각각은 제 1 장변(111, 도 1 참조)의 아래를 가로지르도록 배치될 수 있다.
집적 회로 칩(110)은 제 1 장변(111)을 따라 배치되는 하나 이상의 확장 출력 패드(116)를 포함할 수 있다. 실시 예로서, 하나 이상의 확장 출력 패드(116)는 각각 비아(160)를 통해 복수의 필름 도선(133')과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(160)는 필름(130')의 일면을 관통하여 배치될 수 있다.
실시 예로서, 칩 온 필름 패키지(100)에 연결 영역(139')이 구현될 수 있다. 연결 영역(139')은 복수의 필름 도선(133')과, 예컨대, 디스플레이 패널을 연결하기 위한 영역이다. 연결 영역(139')에 관한 자세한 설명은 도 6에 대한 설명에서 언급되었다.
도 6 및 도 7에 나타난 구조에 따르면, 하나 이상의 확장 출력 패드(116)에 연결되는 추가의 출력 도선이 여유 공간(137c) 위에 구비될 필요가 없다. 대신, 도 7에 나타난 본 발명의 실시 예에서, 하나 이상의 확장 출력 패드(116)는 각각 일자 형태를 갖는 복수의 필름 도선(133')과 연결될 수 있다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따르면, 단위 면적당 더 많은 출력 패드가 배치될 수 있다. 나아가, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.
도 8은 도 1의 C-C' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다. 다만, 도 8의 칩 온 필름 패키지(100')에 포함되는 필름(130')은 도 4의 칩 온 필름 패키지(100)에 포함되는 필름(130)과 다른 형태를 가질 수 있다.
구체적으로, 필름(130')은 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선(133')이 내부에 삽입된 형태로 구성될 수 있다. 필름(130')의 두께가 두꺼운 경우, 복수의 필름 도선(133')이 필름(130') 내부로 삽입될 수 있다. 특히, 복수의 필름 도선(133')은 필름(130') 내부에서 한 개의 층으로 배치될 수 있다.
실시 예로서, 집적 회로 칩(110)은 필름(130')의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 1 장변(111, 도 1 참조)을 따라 배치되는 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d)를 포함할 수 있다. 실시 예로서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d)는 각각 비아(150a, 150b, 150c, 150d)를 통해 복수의 필름 도선(133')과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(150a, 150b, 150c, 150d)는 필름(130')의 일면을 관통하여 배치될 수 있다.
도 9는 도 1의 D-D' 선을 따라 칩 온 필름 패키지(100)를 절단했을 때 얻어지는 단면에서 볼 수 있는 구성을 나타낸 개념도이다. 다만, 도 9의 칩 온 필름 패키지(100')에 포함되는 필름(130')은 도 5의 칩 온 필름 패키지(100)에 포함되는 필름(130)과 다른 형태를 가질 수 있다.
구체적으로, 필름(130')은 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선(133')이 내부에 삽입된 형태로 구성될 수 있다. 필름(130')의 두께가 두꺼운 경우, 복수의 필름 도선(133')이 필름(130')의 내부로 삽입될 수 있다. 특히, 복수의 필름 도선(133')은 필름(130') 내부에서 한 개의 층으로 배치될 수 있다.
실시 예로서, 집적 회로 칩(110)은 필름(130')의 일면 위에 배치될 수 있다. 집적 회로 칩(110)은 제 2 장변(112, 도 1 참조)을 따라 배치되는 하나 이상의 확장 출력 패드(116a, 116b, 116c)를 포함할 수 있다. 실시 예로서, 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 각각 비아(160a, 160b, 160c)를 통해 복수의 필름 도선(133')과 전기적으로 연결될 수 있다. 이 실시 예에서, 비아(160a, 160b, 160c)는 필름(130')의 일면을 관통하여 배치될 수 있다.
도 8과 도 9를 함께 참조하여, 칩 온 필름 패키지(100')가 가질 수 있는 구성이 더 설명된다. 도 8 및 도 9에 따르면, 제 1 장변(111) 측에서 집적 회로 칩(110)을 바라보았을 때, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 각각과 하나 이상의 확장 출력 패드(116a, 116b, 116c) 각각은 교대로 배치된 것처럼 보일 수 있다. 즉, 제 1 장변(111) 측에서 집적 회로 칩(110)을 바라보았을 때, 두 개의 기본 출력 패드(예컨대, 115a 및 115b) 사이에 한 개의 확장 출력 패드(예컨대, 116a)가 배치된 것처럼 보일 수 있다. 나아가, 두 개의 확장 출력 패드(예컨대, 116a 및 116b) 사이에 한 개의 기본 출력 패드(예컨대, 115b)가 배치된 것처럼 보일 수 있다.
실시 예로서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 및 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 복수의 필름 도선(133')과 각각 일대일로 연결될 수 있다. 즉, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 및 하나 이상의 확장 출력 패드(116a, 116b, 116c) 각각은 복수의 필름 도선(133') 중 어느 하나와 연결될 수 있다. 이 실시 예에서, 하나 이상의 기본 출력 패드(115a, 115b, 115c, 115d) 각각과 연결되는 필름 도선(133')과 하나 이상의 확장 출력 패드(116a, 116b, 116c) 각각과 연결되는 필름 도선(133)이 교대로 배치될 수 있다. 즉, 두 개의 기본 출력 패드(예컨대, 115a 및 115b) 각각과 연결된 필름 도선(133') 사이에 한 개의 확장 출력 패드(예컨대, 116a)와 연결된 필름 도선(133')이 배치될 수 있다. 나아가, 두 개의 확장 출력 패드(예컨대, 116a 및 116b) 각각과 연결된 필름 도선(133') 사이에 한 개의 기본 출력 패드(예컨대, 115b)와 연결된 필름 도선(133')이 배치될 수 있다.
도 8 및 도 9에 나타난 구조에 따르면, 하나 이상의 확장 출력 패드(116a, 116b, 116c)에 연결되는 추가의 출력 도선이 여유 공간(137a, 137b) 위에 구비될 필요가 없다. 대신, 도 9에 나타난 본 발명의 실시 예에서, 하나 이상의 확장 출력 패드(116a, 116b, 116c)는 각각 복수의 필름 도선(133')과 연결될 수 있다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따르면, 단위 면적당 더 많은 출력 패드가 배치될 수 있다. 나아가, 높은 화질 특성을 갖는 디스플레이 장치가 얻어질 수 있다.
다만, 도 1 내지 도 9는 단지 개념적인 관점에서 이해되어야 한다. 도 1 내지 도 9는 본 발명의 이해를 돕기 위해 칩 온 필름 패키지(100, 100')의 구성을 개념적으로 나타낸 것이다. 본 발명의 이해를 돕기 위해, 칩 온 필름 패키지(100, 100')에 포함되는 구성 요소 각각의 형태, 구조, 크기 등은 과장 또는 축소되어 표현되었다. 실제로 구현되는 칩 온 필름 패키지(100, 100')는 도 1 내지 도 9에 나타난 것과 다른 물리적 형상을 가질 수 있다. 도 1 내지 도 9는 본 발명에 따른 칩 온 필름 패키지(100, 100')의 물리적 형상을 제한하기 위한 것이 아니다.
도 10은 본 발명의 실시 예에 따른 칩 온 필름 패키지에 실장되는 게이트 드라이버 및 소스 드라이버를 포함하는 디스플레이 장치가 가질 수 있는 구성을 나타낸 블록도이다. 디스플레이 장치(1000)는 스케일러(Scaler, 1100), 프레임 레이트 컨버터(Frame Rate Converter, 1200), 타이밍 컨트롤러(Timing Controller, 1300), 소스 드라이버(1400), 게이트 드라이버(1500), 및 디스플레이 패널(1600)을 포함할 수 있다. 나아가, 디스플레이 장치(1000)는 구성 요소 사이의 신호 전송을 위한 차동 신호 인터페이스(1120, 1230, 1340, 1350)를 더 포함할 수 있다.
실시 예로서, 차동 신호 인터페이스(1120, 1230, 1340, 1350) 각각은 LVDS(Low Voltage Differential Signaling) 시스템, B-LVDS(Bus LVDS) 시스템, M-LVDS(Multipoint LVDS) 시스템, 및 mini-LVDS 시스템 중 적어도 하나에 기초하여 작동할 수 있다. 또는, 차동 신호 인터페이스(1120, 1230, 1340, 1350) 각각은 LVPECL(Low-Voltage Positive/Pseudo Emitter-Coupled Logic), CML(Current-Mode Logic), 및 VML(Voltage-Mode Logic) 인터페이스를 채용한 시스템은 물론, AIPI(Advanced Intra-Panel Interface)나 HDMI(High Definition Multimedia Interface)를 채용한 시스템 중 적어도 하나에 기초하여 작동할 수 있다. 다만, 이것은 실시 예일 뿐이며, 본 발명의 기술 사상을 제한하기 위한 것은 아니다.
디스플레이 패널(1600)에 표시될 영상 및 영상 정보에 대응하는 데이터(DATA)가 스케일러(1100)로 제공될 수 있다. 스케일러(1100)는 데이터(DATA)를 처리함으로써, 데이터(DATA)가 디스플레이 패널(1600)에 표시될 영상에 대응하는 해상도(Resolution) 정보를 갖도록 만들 수 있다. 스케일러(1100)에 의해 처리된 데이터(DATA)는 차동 신호 인터페이스(1120)를 통해 프레임 레이트 컨버터(1200)로 제공될 수 있다. 차동 신호 인터페이스(1120)는 송신단(Tx1)에서 수신단(Rx1)으로 데이터(DATA)에 대응하는 신호를 전송할 수 있다.
프레임 레이트 컨버터(1200)는 데이터(DATA)를 처리하여, 디스플레이 패널(1600)에 프레임(Frame)을 표시하는 빈도(Frequency), 즉 프레임 레이트(Frame Rate)를 조절할 수 있다. 프레임 레이터 컨버터(1200)에 의해 처리된 데이터(DATA)는 차동 신호 인터페이스(1230)를 통해 타이밍 컨트롤러(1300)로 제공될 수 있다. 차동 신호 인터페이스(1230)는 송신단(Tx2)에서 수신단(Rx2)으로 데이터(DATA)에 대응하는 신호를 전송할 수 있다.
타이밍 컨트롤러(1300)는 소스 드라이버(1400)와 게이트 드라이버(1500)로 데이터(DATA)를 분배하여, 디스플레이 패널(1600)의 영상 출력을 제어할 수 있다. 특히, 타이밍 컨트롤러(1300)는 크기가 큰 디스플레이 장치에서 영상 출력에 시간 차가 생기는 것을 방지하기 위해 구성될 수 있다. 타이밍 컨트롤러(1300)는 차동 신호 인터페이스(1340, 1350)를 통해 소스 드라이버(1400)와 게이트 드라이버(1500)로 데이터(DATA)를 분배할 수 있다. 차동 신호 인터페이스(1340)는 송신단(Tx3)과 수신단(Rx31) 사이에서 신호를 전송하기 위해 구성될 수 있다. 또한, 차동 신호 인터페이스(1350)는 송신단(Tx3)과 수신단(Rx32) 사이에서 신호를 전송하기 위해 구성될 수 있다.
소스 드라이버(1400)와 게이트 드라이버(1500)는 디스플레이 패널(1600)의 각 픽셀에 적절한 영상이 표시되도록 디스플레이 패널에 신호를 제공할 수 있다. 디스플레이 패널(1600)은 제공받은 신호에 기초하여 영상을 표시할 수 있다. 특히, 소스 드라이버(1400) 및 게이트 드라이버(1500) 각각은 본 발명의 실시 예에 따른 칩 온 필름 패키지 형태로 실장될 수 있다. 즉, 소스 드라이버(1400)와 게이트 드라이버(1500)의 기능을 수행하는 집적 회로 칩에 많은 수의 출력 패드가 포함되도록 만들기 위해, 복수의 출력 패드가 집적 회로 칩의 서로 마주 보는 두 장변 모두를 따라 배치될 수 있다. 나아가, 복수의 출력 패드 각각에 연결되는 출력 도선 사이에 팬 아웃의 차이를 줄이기 위해, 복수의 출력 패드는 각각 일자 형태를 갖는 복수의 필름 도선과 일대일로 연결될 수 있다. 특히, 복수의 필름 도선은 필름 내부에서 한 개의 층으로 배치될 수 있다.
다만, 도시된 디스플레이 장치(1000)의 구성은 일 실시 예일 뿐이다. 디스플레이 장치(1000)는 다른 구성 요소를 더 포함하거나, 도 10에 나타난 구성 요소의 일부를 포함하지 않을 수 있다. 나아가, 본 발명의 실시 예에 따른 집적 회로 칩 및 칩 온 필름 패키지는 디스플레이 장치(1000) 외의 다른 장치 또는 회로의 실장을 위해 활용될 수 있다. 나아가, 도 10의 블록도에 도시된 장치 구성은 발명의 이해를 돕기 위한 것이다. 각각의 블록은 기능에 따라 더 작은 단위의 블록들로 형성될 수 있다. 또는, 복수의 블록들은 기능에 따라 더 큰 단위의 블록을 형성할 수 있다. 즉, 본 발명의 기술 사상은 도 10의 블록도에 도시된 구성에 의해 한정되지 않는다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만, 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서, 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
100 : 칩 온 필름 패키지 110 : 집적 회로 칩
111 : 제 1 장변 112 : 제 2 장변
113a, 113b : 단변
115, 115a, 115b, 115c, 115d : 기본 출력 패드
116, 116a, 116b, 116c : 확장 출력 패드
119 : 입력 패드 130, 130' : 필름
131 : 상부 덮개 132 : 하부 덮개
133, 133' : 필름 도선
135a, 135b, 135c, 135d : 고정 마크
137a, 137b, 137c : 여유 공간
139, 139' : 연결 영역
150, 150a, 150b, 150c, 150d : 비아
160, 160a, 160b, 160c : 비아
170 : 비아
1000 : 디스플레이 장치
1100 : 스케일러 1200 : 프레임 레이트 컨버터
1300 : 타이밍 컨트롤러 1400 : 소스 드라이버
1500 : 게이트 드라이버 1600 : 디스플레이 패널
1120, 1230, 1340, 1350 : 차동 신호 인터페이스

Claims (10)

  1. 제 1 장변을 따라 배치되는 하나 이상의 기본 출력 패드 및 상기 제 1 장변과 마주보는 제 2 장변을 따라 배치되는 하나 이상의 확장 출력 패드를 포함하는 집적 회로 칩; 및
    하부 덮개, 각각의 사이에 간격을 두고 상기 하부 덮개의 일면 위에 배치되는 복수의 필름 도선, 및 상기 하부 덮개의 일면 위에서 상기 복수의 필름 도선을 덮는 상부 덮개를 포함하는 필름을 포함하되,
    상기 하나 이상의 기본 출력 패드 및 상기 하나 이상의 확장 출력 패드는 상기 복수의 필름 도선과 각각 전기적으로 연결되고,
    상기 복수의 필름 도선은 상기 상부 덮개 및 상기 하부 덮개 사이에서 한 개의 층으로 배치되고,
    상기 복수의 필름 도선 각각은 상기 제 1 장변의 아래를 가로질러 배치되는 칩 온 필름 패키지.
  2. 제 1 항에 있어서,
    상기 하나 이상의 기본 출력 패드 및 상기 하나 이상의 확장 출력 패드는 각각 비아를 통해 상기 복수의 필름 도선과 전기적으로 연결되는 칩 온 필름 패키지.
  3. 제 2 항에 있어서,
    상기 비아는 상기 상부 덮개를 관통하는 칩 온 필름 패키지.
  4. 제 1 항에 있어서,
    상기 집적 회로 칩은 상기 제 2 장변을 따라 배치되는 하나 이상의 입력 패드를 더 포함하고,
    상기 하나 이상의 기본 출력 패드의 수는 상기 하나 이상의 확장 출력 패드의 수보다 많은 칩 온 필름 패키지.
  5. 제 1 항에 있어서,
    상기 복수의 필름 도선 각각은 일자 형태를 갖는 칩 온 필름 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 장변 또는 상기 제 2 장변 측에서 상기 집적 회로 칩을 바라보았을 때, 상기 하나 이상의 기본 출력 패드 각각과 상기 하나 이상의 확장 출력 패드 각각은 교대로 배치되는 칩 온 필름 패키지.
  7. 제 1 항에 있어서,
    상기 하나 이상의 기본 출력 패드 및 상기 하나 이상의 확장 출력 패드는 상기 복수의 필름 도선과 각각 일대일로 연결되는 칩 온 필름 패키지.
  8. 제 7 항에 있어서,
    상기 복수의 필름 도선 중 상기 하나 이상의 기본 출력 패드 각각과 연결되는 필름 도선과 상기 하나 이상의 확장 출력 패드 각각과 연결되는 필름 도선이 교대로 배치되는 칩 온 필름 패키지.
  9. 제 1 항에 있어서,
    상기 집적 회로 칩은 게이트 드라이버 집적 회로 칩 및 소스 드라이버 집적 회로 칩 중 적어도 하나인 칩 온 필름 패키지.
  10. 각각의 사이에 간격을 두고 배치되는 복수의 필름 도선이 내부에 삽입된 형태로 구성되는 필름; 및
    제 1 장변을 따라 배치되는 하나 이상의 기본 출력 패드 및 상기 제 1 장변과 마주보는 제 2 장변을 따라 배치되는 하나 이상의 확장 출력 패드를 포함하고, 상기 필름의 일면 위에 배치되는 집적 회로 칩을 포함하되,
    상기 하나 이상의 기본 출력 패드 및 상기 하나 이상의 확장 출력 패드는 상기 복수의 필름 도선과 각각 전기적으로 연결되고,
    상기 복수의 필름 도선은 상기 필름 내부에서 한 개의 층으로 배치되고,
    상기 복수의 필름 도선 각각은 상기 집적 회로 칩의 일면 아래에서 상기 제 1 장변의 아래를 가로질러 배치되는 칩 온 필름 패키지.
KR1020140031695A 2014-03-18 2014-03-18 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지 KR20150108986A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140031695A KR20150108986A (ko) 2014-03-18 2014-03-18 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지
US14/581,356 US20150269911A1 (en) 2014-03-18 2014-12-23 Chip on film packages including plurality of output pads connected to film wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140031695A KR20150108986A (ko) 2014-03-18 2014-03-18 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지

Publications (1)

Publication Number Publication Date
KR20150108986A true KR20150108986A (ko) 2015-10-01

Family

ID=54142700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031695A KR20150108986A (ko) 2014-03-18 2014-03-18 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지

Country Status (2)

Country Link
US (1) US20150269911A1 (ko)
KR (1) KR20150108986A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024081A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시패널 및 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Also Published As

Publication number Publication date
US20150269911A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
TWI555000B (zh) 顯示面板
CN109887458B (zh) 显示面板和显示装置
CN109031828B (zh) 阵列基板及其驱动方法、显示面板和显示装置
CN108831365B (zh) 显示面板和显示装置
US10088724B2 (en) Display panel and displaying device
US10311775B2 (en) Display device
CN106775124B (zh) 一种触控显示面板及显示装置
CN105242433B (zh) 一种曲面显示模组及电子设备
US10818257B2 (en) Narrow bezel panel display
CN109387965A (zh) 像素阵列基板
CN105513498A (zh) 一种覆晶薄膜及显示装置
CN212725308U (zh) 像素阵列基板
CN105575994A (zh) Amoled显示面板的扇出线结构
KR101780351B1 (ko) 협 액자 및 협 액자가 배치된 디스플레이
JP2014215464A (ja) 表示装置
CN103762204A (zh) 一种覆晶薄膜cof模组、显示面板和显示器
KR102215881B1 (ko) 테이프 패키지 및 이를 포함하는 표시 장치
KR20150108986A (ko) 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지
CN109600906A (zh) 一种连接器及信号传输单元
US10141347B2 (en) Array substrate and display device
CN110890051A (zh) 源极驱动装置及显示装置
CN108109569B (zh) 像素阵列
KR20120049607A (ko) 표시장치
CN104966708B (zh) 半导体封装结构
CN102879961B (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid