CN100428030C - 液晶显示器驱动集成电路芯片及封装结构 - Google Patents

液晶显示器驱动集成电路芯片及封装结构 Download PDF

Info

Publication number
CN100428030C
CN100428030C CNB2005101202321A CN200510120232A CN100428030C CN 100428030 C CN100428030 C CN 100428030C CN B2005101202321 A CNB2005101202321 A CN B2005101202321A CN 200510120232 A CN200510120232 A CN 200510120232A CN 100428030 C CN100428030 C CN 100428030C
Authority
CN
China
Prior art keywords
output terminal
terminal pad
output
long limit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101202321A
Other languages
English (en)
Other versions
CN1773353A (zh
Inventor
郑礼贞
李始勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1773353A publication Critical patent/CN1773353A/zh
Application granted granted Critical
Publication of CN100428030C publication Critical patent/CN100428030C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及液晶显示器驱动集成电路芯片及封装。集成电路芯片上的输出端焊盘沿着第一长边排列，并且沿着带有输入端焊盘的第二长边排列。输出端焊盘与形成在基膜顶和底面上的相应的输出图案连接。所有的输出图案可以通过第一长边。另一方面，与第二长边上的输出端焊盘连接的输出图案可以通过短边。这些图案结构形成有效的焊盘排列，不增加TAB封装的尺寸，且能减小芯片尺寸。

Description

液晶显示器驱动集成电路芯片及封装结构
技术领域
本发明概括地讲涉及集成电路(IC，integrated circuit)芯片及封装技术，特别是，液晶显示器(LCD，liquid crystal display)里的驱动IC芯片的焊盘排列及带载自动焊接(TAB，tape automated bonding)封装的相关电路图案结构。
背景技术
20世纪60年代以来，LCD已经用于计算器和数字手表。近些年来，LCD在笔记本电脑和台式电脑监视器上的应用有了显著发展。LCD技术可能应用到各种领域的很多产品上。
通常，LCD模块由下述部分组成：LCD板，其具有在两个透明板之间的液晶悬浮物；在下面照射该LCD板的背光；和施加于该LCD板的驱动单元。
图1以平面图示出了常规的LCD模块平面图。图2为图1沿II-II线剖取的截面视图。
参照图1和图2，LCD板10有两块玻璃基板11和12及放入到玻璃基板11和12之间的液晶层13。在玻璃基板11和12上分别设有薄膜晶体管(TFTs，thin film transistors)及滤色器。液晶层13经受电荷数量之变化，在TFTs的控制下，液晶层13里的晶体改变其取向以允许其中光通过量的变化。
以TAB封装的形式，驱动单元20包括基膜21及其上的电路图案22。IC芯片30与基膜21的电路图案22相连。IC芯片30通过形成于IC芯片30输入/输出(I/O)焊盘上的导电突出如金属突出31与电路图案22机电连接。电路图案22的大部分用阻焊剂23覆盖。进而，在IC芯片30和基膜21之间放入的密封树脂24保护电连接。这种形式的TAB封装20在本技术领域称为膜上芯片(COF，chip-on-film)封装。
该TAB封装20在第一周边区域25处与LCD板10的基板11的TFTs连接。在常规的LCD模块中，该TAB封装20还与第二周边区域26处的印刷电路板(PCB，printed circuit board)连接。该PCB提供必要的控制信号和数据信号驱动LCD板10。然而，近来先进的LCD模块不包括PCB，代之的是将PCB板的功能转给IC芯片30和LCD板10。上述讨论的图1和图2中的LCD模块是后一种情况，即TAB封装在第二周边区域26不与PCB连接。
图3以平面图示出图1和2所示IC芯片30的焊盘排列和TAB封装20的电路图案22的平面图。
参照图3，由于在周边区域26没有PCB连接，输出图案22a和输入图案22b都走过周边区域25。然而，由于输入图案22b必须通过第二周边区域26，相对狭窄的第二周边区域26仅能装配有限数量的图案22。
作为LCD驱动器，通常IC芯片30的输出端焊盘32a比输入端焊盘32b多很多。
如果TAB封装20的第二周边区域26增加宽度，输出端焊盘32a也可以沿着IC芯片上面的长边排列。然而，第二周边区域26宽度的增加不仅可能引起生产成本不合时宜的增加，而且，可能导致最终LCD产品尺寸的增大。
由此，人们期待着一种在IC芯片上面的长边排列输出端焊盘32b而不增加TAB封装20尺寸的技术。
发明内容
本发明示范性的但非局限于此的实施例提供了集成电路(IC)芯片的焊盘排列。本发明示范性的但非局限于此的实施例进一步提供了IC封装的电路图案结构。
根据本发明一个示范性实施例的IC芯片包括第一长边、第二长边、一对短边、及其中排列的多个输入/输出(I/O)焊盘。该I/O焊盘包括沿着第一长边排列的第一输出端焊盘，和沿着第二长边排列的第二输出端焊盘。
在IC芯片中，第一输出端焊盘和第二输出端焊盘可以置于沿着各自的长边纵向交错的位置上。而且，第二输出端焊盘的数量可以少于第一输出端焊盘的数量。I/O焊盘还可以包括沿着至少一个短边排列的第三输出端焊盘和沿着第二长边排列的输入端焊盘。
根据本发明另一示范性实施例的封装由IC芯片和基膜组成。该IC芯片包括第一长边、第二长边、一对短边和其中排列的多个I/O焊盘。该I/O焊盘包括沿着第一长边排列的第一输出端焊盘和沿着第二长边排列的第二输出端焊盘。基膜包括顶面、与顶面相对的底面、形成于顶和底面中一个面上的第一输出图案和形成于顶和底面中另一个面上的第二输出图案。第一输出图案与第一输出端焊盘电连接，而第二输出图案与第二输出端焊盘电连接。第一和第二输出图案都通过第一长边。
在这个封装中，第一输出图案可以形成于基膜底面上，而第二输出图案可以形成于基膜的顶面上。IC芯片还可以包括形成于各自的第一输出端焊盘上的金属突出。这样，第一输出图案可以分别与第一输出端焊盘上的金属突出结合。
而且，IC芯片还可以包括形成于各自的第二输出端焊盘上的金属突出。在此情况下，每个第二输出图案可以包括形成于基膜顶面的主要部分和形成于基膜底面上的辅助部分，且连接通路在基膜内形成，来连接主要部分和辅助部分。第二输出图案的辅助部分可以分别与第二输出端焊盘上的金属突出结合。
此外，第一输出端焊盘和第二输出端焊盘可以沿着各自的长边置于不同位置。第一输出图案和第二输出图案可以交错通过第一长边。第二输出端焊盘的数量可以少于第一输出端焊盘的数量。
并且，I/O焊盘还可以包括沿着短边中至少一边排列的第三输出端焊盘。在这种情况下，基膜还可以包括与第三输出端焊盘电连接并通过短边中的至少一边的第三输出图案。而且，I/O焊盘还可以包括沿着第二长边排列的输入端焊盘。这样，基膜还可以包括与输入端焊盘电连接并通过第二长边的输入图案。
根据本发明再一示范性实施例的封装由IC芯片和基膜组成。该IC芯片包括第一长边、第二长边、一对短边和其中排列的多个I/O焊盘。该I/O焊盘包括沿着第一长边排列的第一输出端焊盘和沿着第二长边排列的第二输出端焊盘。该基膜包括顶面、相对顶面的底面、在底面上形成的第一输出图案和在底面上形成的第二输出图案。第一输出图案与第一输出端焊盘电连接并通过第一长边。第二输出图案与第二输出端焊盘电连接并通过短边中的至少一个边。
在这个封装中，IC芯片还可以包括分别在第一和第二输出端焊盘上形成的金属突出。第一和第二输出图案可以与各自输出端焊盘上的金属突出连接。第二输出端焊盘的数量可以少于第一输出端焊盘的数量。
该I/O焊盘还可以包括沿着第二长边排列的输入端焊盘。在这种情况下，基膜还可以包括与输入端焊盘电连接并通过第二长边的输入图案。第二输出图案间距可以小于第二输出端焊盘的间距。
附图说明
图1(现有技术)是常规LCD模块的平面图。
图2(现有技术)是沿着图1中II-II线剖取的截面视图。
图3(现有技术)是图1和2所示IC芯片的焊盘排列和TAB封装的电路图案图。
图4是根据本发明的一个示范性实施例的IC芯片焊盘排列及TAB封装的内部电路图案的部分平面图。
图5是沿着图4V-V线剖取的截面视图。
图6是图4和5中TAB封装的外部电路图案的部分平面图。
图7是沿着图6VII-VII线剖取的截面视图。
图8是根据本发明的另一个示范性实施例的IC芯片焊盘排列及TAB封装的电路图案的平面图。
图9是根据本发明的另一个示范性实施例的IC芯片焊盘排列及TAB封装的电路图案平面图。
具体实施方式
在下文中，将参照所附的附图更详细地描述本发明的示范性的但非局限于此的实施例。然而，此项发明可以以很多不同的形式予以体现，并不能解释成限于其中提出的实施例。更确切地讲，提供这些实施例以便使本发明的揭示更全面彻底，给那些本领域的技术人员提供本发明的各方面的信息。本发明的原理和特点除了其中所示之外，还适用于各种不同的实施例上，而不脱离本发明的范围。
请注意，为了突出本发明的特点，一些众所周知的结构和步骤其中不详细描述和图解。还请注意，这些附图不是按比例绘制的。更确切地说，是为了使图解简捷明了，一些元件的尺寸相对于其它的元件而言就显得有些过大。在各附图上相同的和对应的部件使用相同的标号。
图4是根据本发明的一个示范性实施例的IC芯片50的焊盘排列图和TAB封装40的内部电路图案的部分平面图。图5是沿着图4V-V线剖取的截面视图。
参照图4和5，IC芯片50有第一长边50a，第二长边50b，和一对短边50c(图4所示，只有短边50c中的一条边)。IC芯片50可以是LCD驱动芯片，比如门驱动芯片(gate driver chip)。
IC芯片50其中还排列许多输入/输出端焊盘，包括沿着边50a、50b、50c排列的焊盘。如上所述，IC芯片50上的输出端焊盘一般要比输入端焊盘数量多很多。例如，输入端焊盘可能大约是20个，而输出端焊盘却可能达到260个左右。可以理解，为了此处图解的目的，只标注了一组输入/输出端焊盘，据此理解为图解上的这种连接方法可以应用到其它的焊盘上，其中不必赘述。
在这个实施例中，IC芯片50的输出端焊盘52a、52b和52c分别沿着四边50a、50b和50c排列。在下文中，沿着第一长边50a排列的输出端焊盘52a称为第一输出端焊盘。同样，沿着第二长边50b和短边50c分别排列的输出端焊盘52b和52c分别称为第二输出端焊盘和第三输出端焊盘。
例如，第一输出端焊盘52a是沿着整个第一长边50a排列的，而第二输出端焊盘52b则是沿着部分第二长边50b排列的。第三输出端焊盘52c则是沿着整个或部分短边50c排列的。另一方面，输入端焊盘(未示出)是沿着部分第二长边50b进行排列的，例如，沿着长边50b的中间部分进行排列。由于第二输出端焊盘52b和输入端焊盘都是沿着第二长边50b进行排列的，若第一输出端焊盘52a沿着第一长边50a布满，则第二输出端焊盘52b在数量上就会少于第一输出端焊盘。
在输出端焊盘52a、52b、52c和输入端焊盘上都形成有导电突出诸如金属突出51。所有的输入/输出端焊盘都可以由铝(Al)或是铜(Cu)制成。金属突出51可以由合适的金属如金(Au)，铜(Cu)和焊料制成。金属突出51机电连接IC芯片50和基膜41上的电路图案42、43和44。
基膜41上布有多个电路图案42、43和44。基膜41可以由柔性的非导电材料如聚酰亚胺制成，电路图案42、43和44可以由铜(Cu)制成。电路图案具有：第一输出图案42，其连接到第一输出端焊盘52a上；第二输出图案43，其连接到第二输出端焊盘52b上；第三输出图案44，其连接到第三输出端焊盘52c上；以及输入图案(未示出)，其连接到输入端焊盘上。
如图4所示，第一输出图案42和第二输出图案43都是从对应的输出端焊盘52a和52b朝同一方向引出，例如，两组图案都穿过或经过了集成电路芯片50的第一长边50a。另一方面，第三输出图案44是从对应的焊盘52c朝另一个方向上引出来的，例如，穿过或经过了邻近的短边50c。输入图案虽未在图纸上示出，但也可以和第一、第二输出图案42和43同方向引出来。第一输出端焊盘52a和第二输出端焊盘52b是沿着各自的长边50a和50b分列于两边不同的或是交错的相对位置上。换句话说，焊盘52a是沿着长边50a按着规定的间距纵向排列的，而焊盘52b则是沿着长边50b按着同样的间距排列，但是在纵向位置上相对于52a略有偏置。因此，第一和第二输出图案42和43向长边50a同一方向延伸时，图案42和43就会间隔地穿过长边50a。
基膜41有一个面向IC芯片50的底面和一个相对于底面的顶面。如图5所示，第一输出图案42形成于基膜41的底面上。第三输出图案和输入图案也形成于底面上。每个第二输出图案43都有一个主要部分43a，一个辅助部分43b，和一个连接通路43c。第二输出图案43的主要部分43a形成于基膜41的顶面，但是辅助部分却形成于底层。每一个图案43的连接通路(connection via)43c则选择性地形成于基膜41的里面或穿过基膜41，连接主要部分43a和辅助部分43b。因此，第一输出图案42，第三输出图案44和输入图案都是直接与相应的金属突出51连接。而第二输出图案43是通过对应的辅助部分43b和连接通路43c间接地与对应的金属突出51连接。
基膜41的两面覆盖一层阻焊剂45以保护电路图案。尤其是顶面要完全覆盖阻焊剂45，而底层部分覆盖阻焊剂45，例如在除了芯片连接部分之外的位置覆盖。在IC芯片50和基膜41之间的空间形成密封树脂46，如环氧树脂，用来保护电连接。
正如上面所论述的，由于第二输出图案43位于基膜41的顶面，就能够从与第一输出图案42相同方向拉出第二输出图案43，穿过芯片50的第一长边50a。即，第二输出端焊盘52b和输入端焊盘虽然是沿着第二长边50b排列，但第二输出图案43直接延伸并穿过第一长边50a，而不需通过第二周边区域48。
通过沿着第二长边50b排列第二输出端焊盘52b，可以大大地减小IC芯片50的尺寸。例如，如果本发明的这个实施例运用到一个常规的宽16850μm、长1000μm的IC芯片上，则这个IC芯片的宽度就可以减小到9359μ，这样就减小44.5％。想一下，一个常规的IC芯片，沿着第一长边50a和短边50c排列有263个输出端焊盘，而沿着第二长边50b排列有20个输入端焊盘。对比而言，在本发明所描述的实施例中，把120个输出端焊盘52b转换到第二长边50b上。
关于与LCD板的电路连接，在基膜41的顶面上形成的第二输出图案43可以再次与靠近第一周边区域的底面连接。这示于图6和7中。
图6以部分平面图示出在图4和5中所示的TAB封装40的外部电路图案。图7是图6中沿着VII-VII线剖取的截面图。
参照图6和7，TAB封装40在基膜41的第一周边区域47处与LCD板的TFT基板11连接。如图6所示，第一和二输出图案42和43以彼此间隔的方式引出，延伸至第一周边区域47上。尤其是图7所示，第二输出图案43的主要部分43a，即在基膜41顶面上的部分，通过第二连接通路43d连接到另外的辅助部分43e上，即基膜41底面上的部分。因此，第二输出图案43的终端部分，即在第一周边区域47的部分，与第一输出图案42一样布在了同一平面上，因此就共同连接到TFT基片11上。
尽管没有在图6和7中标示出来，但是第三输出图案44和输入图案也可以从基膜41的底面引出来，并延伸到第一周边区域47。
根据本发明的TAB封装的电路图案，在结构上可以不同于我们在上面论述的实施例中的电路图案。图8以平面图示出了根据本发明的另一个示范性实施例IC芯片70的焊盘排列和TAB封装60的电路图案。
参照图8，IC芯片70有第一长边70a、第二长边70b和一对短边70c。IC芯片70上还排列有很多的输入/输出端焊盘。在这个实施例中，输出端焊盘72a和72b分别沿着二条长边70a和70b排列。在下文中，沿着第一长边70a排列的输出端焊盘72a称为第一输出端焊盘，而沿着第二长边70b排列的输出端焊盘72b称为第二输出端焊盘。
第一输出端焊盘72a沿着整个第一长边70a排列，第二输出端焊盘72b沿着部分第二长边70b排列。输入端焊盘(未示出)沿着部分第二长边70b排列。例如，第二输出端焊盘72b分布在第二长边70b的两端，而输入端焊盘则排列在第二长边70b的中间部分。第一输出端焊盘72a在数量上要多于第二输出端焊盘72b。金属突出(未示出)分别形成在输出端焊盘72a和72b以及输入端焊盘上。
IC芯片70通过金属突出与基膜61底面上的电路图案62和63机电连接。电路图案包括：与第一输出端焊盘72a连接的第一输出图案62；与第二输出端焊盘72b连接的第二输出图案63；和与输入端焊盘连接的输入图案(未示出)。
从第一输出端焊盘72a上引出的第一输出图案62穿过IC芯片70的第一长边70a。另一方面，从第二输出端焊盘72b引出的第二输出图案63穿过邻近的短边70c。虽未示出，从输入端焊盘引出的输入图案穿过第二长边70b。
如图解所示，如果第二输出图案63从短边70c引出，沿着第二长边70b可以排列比如图3中常规输出端焊盘32a排列在短边上的情况更多的输出端焊盘72a。另外，第二输出图案63之间的间距(P2)要小于第二输出端焊盘72b之间的间距(P1)，输出图案63在制作上要比焊盘72b上的输出图案密度大。
换言之，如果相同数量的输出端焊盘沿着第二长边70b排列，而不是沿着短边70c排列，短边70c的长度可以缩短。
图9图解类似于图4和5的另外一个实施例，但没有纵向上的焊盘交错排列。在图9中，封装80包括一个膜81，其上布有第一电路图案82和第二电路图案83。封装80上还包括一个集成电路芯片90，该芯片有第一长边90a和第二长边90b。例如，输出端焊盘92a沿着整个第一长边90a排列，而输出端焊盘92b则是沿着部分第二长边90b排列。相对芯片91的膜81的底面引出图案82，其通过对应的突出91a与焊盘92a连接。换句话说，电路线82完全分布在膜81的底层上。而电路图案83采用类似于电路图案43引出的方式，即主要部分83a穿过81的顶层，第一辅助部分83b直接连接到对应的金属突出91b上，而通路83c通过膜81与辅助部分83b和主要部分83a连接。
焊盘90a和90b分别沿着边90a和90b占据相同的纵向位置。图案83的主要部分83a包括：边90a和边90b的中间部分、使每条电路图案83置于一对电路图案82之间的走线偏置85。另外，当以彼此间隔的方式通过边90时，走线偏置85允许电路图案82和83从芯片90沿着同一方向延伸，即朝着边90a。
图中虽未示出，但却可以理解：为了在邻近TFT基板的周边区域内进行连接，电路图案83可以借助于穿过膜81的第二通路和膜81底面的第二辅助部分而返回与膜81的底面连接。换句话说，还可以采用和电路图案43相类似的方式进行连接。
根据本发明的一些实施例的TAB封装的电路图案可以是上面讨论的各个实施例相互结合的一个混合的结构。此外，根据本发明的TAB封装适合于应用在LCD模块上。
其中参照示范性实施例已经详细图示和描述了本发明，本领域的技术人员应该理解，如所附权利要求所述，对本发明在形式和细节上所作的各种改变都不脱离本发明的精神和范围。

Claims (15)

1、一种封装结构，包括：
集成电路芯片，其包括第一长边、与该第一长边相对的第二长边、一对短边、和多个输入和输出端焊盘，该输入和输出端焊盘包括沿着该第一长边排列的第一输出端焊盘和沿着该第二长边排列的第二输出端焊盘；和
基膜，其包括顶面、与该顶面相对的底面、在该顶和底面的一个面上形成的第一输出图案、在该顶和底面的另一个面上形成的第二输出图案，该第一输出图案与该第一输出端焊盘电连接，该第二输出图案与该第二输出端焊盘电连接，该第一和第二输出图案被引向通过该第一长边。
2、如权利要求1所述的封装结构，其中，该第一输出图案在基膜的该底面上形成，该第二输出图案在该基膜的该顶面上形成。
3、如权利要求2所述的封装结构，其中，该集成电路芯片还包括在该各自第一输出端焊盘上形成的导电突出。
4、如权利要求3所述的封装结构，其中，每个该第一输出图案与在该第一输出端焊盘上的相对应的一个该导电突出连接。
5、如权利要求2所述的封装结构，其中，该集成电路芯片还包括在该各自的第二输出端焊盘上形成的导电突出。
6、如权利要求5所述的封装结构，其中，每个该第二输出图案包括在该基膜的该顶面上形成的主要部分，在该基膜的该底面上形成的辅助部分，和通过该基膜连接该主要部分和该辅助部分形成的连接通路。
7、如权利要求6所述的封装结构，其中，每个该第二输出图案的该辅助部分与在该第二输出端焊盘上的相对应的一个该导电突出连接。
8、如权利要求1所述的封装结构，其中，该第一输出端焊盘和该第二输出端焊盘置于沿该各自的长边纵向交错的位置。
9、权利要求1所述的封装结构，其中，该第一输出端焊盘和该第二输出端焊盘置于沿该各自的长边纵向对应的位置。
10、如权利要求1所述的封装结构，其中，该第一输出图案和该第二输出图案以交错的关系通过该第一长边。
11、如权利要求1所述的封装结构，其中，该第二输出端焊盘的数量少于该第一输出端焊盘的数量。
12、如权利要求1所述的封装结构，其中，该输入和输出端焊盘还包括沿着该短边中的至少一个短边排列的第三输出端焊盘。
13、如权利要求12所述的封装结构，其中，该基膜还包括与该第三输出端焊盘电连接并通过该短边中的该至少一个短边的第三输出图案。
14、如权利要求1所述的封装结构，其中，该输入和输出端焊盘还包括沿着该第二长边排列的输入端焊盘。
15、如权利要求14所述的封装结构，其中，该基膜还包括与该输入端焊盘电连接并通过该第二长边的输入图案。
CNB2005101202321A 2004-11-09 2005-11-07 液晶显示器驱动集成电路芯片及封装结构 Active CN100428030C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR90666/04 2004-11-09
KR1020040090666A KR100632257B1 (ko) 2004-11-09 2004-11-09 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008102110956A Division CN101345229B (zh) 2004-11-09 2005-11-07 液晶显示器驱动集成电路芯片及封装

Publications (2)

Publication Number Publication Date
CN1773353A CN1773353A (zh) 2006-05-17
CN100428030C true CN100428030C (zh) 2008-10-22

Family

ID=36315430

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005101202321A Active CN100428030C (zh) 2004-11-09 2005-11-07 液晶显示器驱动集成电路芯片及封装结构
CN2008102110956A Active CN101345229B (zh) 2004-11-09 2005-11-07 液晶显示器驱动集成电路芯片及封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008102110956A Active CN101345229B (zh) 2004-11-09 2005-11-07 液晶显示器驱动集成电路芯片及封装

Country Status (3)

Country Link
US (2) US7459779B2 (zh)
KR (1) KR100632257B1 (zh)
CN (2) CN100428030C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US20050234969A1 (en) * 2003-08-27 2005-10-20 Ascential Software Corporation Services oriented architecture for handling metadata in a data integration platform
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
TWI312434B (en) * 2005-08-19 2009-07-21 Au Optronics Corporatio A fan-out structure for a flat panel display
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치
KR101341910B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR102052898B1 (ko) * 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR20150108986A (ko) * 2014-03-18 2015-10-01 삼성전자주식회사 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지
KR101726262B1 (ko) 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102315671B1 (ko) * 2015-01-19 2021-10-21 삼성디스플레이 주식회사 표시 장치
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
JP2015143885A (ja) * 2015-04-24 2015-08-06 ラピスセミコンダクタ株式会社 表示装置用駆動回路
KR20160139300A (ko) * 2015-05-27 2016-12-07 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN105242428B (zh) * 2015-10-29 2018-04-20 武汉华星光电技术有限公司 一种液晶显示器的阵列基板及液晶显示器
KR102458382B1 (ko) 2015-11-19 2022-10-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6152464B1 (ja) * 2016-11-05 2017-06-21 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置
KR102524208B1 (ko) * 2017-12-28 2023-04-20 엘지디스플레이 주식회사 칩온필름 및 이를 구비한 표시장치
WO2019244869A1 (ja) * 2018-06-19 2019-12-26 株式会社村田製作所 回路部材の接合構造、回路部材の接合方法
CN109557734A (zh) * 2018-10-31 2019-04-02 武汉华星光电技术有限公司 显示面板及显示模组
JP7108350B1 (ja) 2022-03-25 2022-07-28 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341233A (en) * 1991-05-15 1994-08-23 Idemitsu Kosan Co., Ltd. Liquid crystal module with tab assemblies connected through a flexible circuit board
JPH09120078A (ja) * 1995-10-25 1997-05-06 Kyocera Corp 液晶表示装置
CN1264923A (zh) * 1999-02-23 2000-08-30 富士通株式会社 半导体器件及其制造方法
CN1387633A (zh) * 2000-09-08 2002-12-25 西铁城时计株式会社 液晶显示装置
CN1521847A (zh) * 2003-02-13 2004-08-18 �¹������ҵ��ʽ���� 电子部件封装构件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760846B2 (ja) 1989-06-23 1998-06-04 株式会社日立製作所 液晶表示装置
JP3311838B2 (ja) 1993-11-09 2002-08-05 株式会社日立製作所 液晶表示装置
KR100209863B1 (ko) * 1995-01-13 1999-07-15 야스카와 히데아키 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
US6054975A (en) * 1996-08-01 2000-04-25 Hitachi, Ltd. Liquid crystal display device having tape carrier packages
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
US6534855B1 (en) * 1997-08-22 2003-03-18 Micron Technology, Inc. Wireless communications system and method of making
JPH11135687A (ja) * 1997-10-31 1999-05-21 Toshiba Corp 半導体装置
JP3919972B2 (ja) * 1998-07-31 2007-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
JP3760973B2 (ja) 1999-09-06 2006-03-29 セイコーエプソン株式会社 電気光学装置およびその製造方法ならびに電子機器
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP2001142090A (ja) 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
US6587177B2 (en) * 2000-02-02 2003-07-01 Casio Computer Co., Ltd. Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
KR100701895B1 (ko) 2000-06-05 2007-04-02 엘지.필립스 엘시디 주식회사 테이프 케리어 패키지
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
KR100391843B1 (ko) 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP3895697B2 (ja) * 2003-03-03 2007-03-22 日東電工株式会社 フレキシブル配線回路基板
JP2004349343A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI226111B (en) * 2003-11-06 2005-01-01 Himax Tech Inc Semiconductor packaging structure
JP4228948B2 (ja) * 2004-03-16 2009-02-25 日本電気株式会社 表示装置
JP4689202B2 (ja) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 駆動装置及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341233A (en) * 1991-05-15 1994-08-23 Idemitsu Kosan Co., Ltd. Liquid crystal module with tab assemblies connected through a flexible circuit board
JPH09120078A (ja) * 1995-10-25 1997-05-06 Kyocera Corp 液晶表示装置
CN1264923A (zh) * 1999-02-23 2000-08-30 富士通株式会社 半导体器件及其制造方法
CN1387633A (zh) * 2000-09-08 2002-12-25 西铁城时计株式会社 液晶显示装置
CN1521847A (zh) * 2003-02-13 2004-08-18 �¹������ҵ��ʽ���� 电子部件封装构件及其制造方法

Also Published As

Publication number Publication date
CN101345229B (zh) 2010-11-10
CN1773353A (zh) 2006-05-17
US20080303148A1 (en) 2008-12-11
US7459779B2 (en) 2008-12-02
US7652366B2 (en) 2010-01-26
KR100632257B1 (ko) 2006-10-11
KR20060041452A (ko) 2006-05-12
CN101345229A (zh) 2009-01-14
US20060097286A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN100428030C (zh) 液晶显示器驱动集成电路芯片及封装结构
TW444268B (en) Display panel
US7580086B2 (en) Display module and flexible packaging unit thereof
CN110120379B (zh) 半导体封装
JPH11119241A (ja) 印刷回路基板構造及びこれを利用したｌｃｄモジュール
US6624868B1 (en) Chip-on-glass (COG) structure liquid crystal display (LCD)
KR100549488B1 (ko) 반도체 장치 및 그것을 구비한 표시 패널 모듈
KR100356988B1 (ko) 액정표시장치 및 그 제조방법
JPH0611721A (ja) 液晶パネルの実装構造および実装方法
JP2730536B2 (ja) 液晶表示装置
US7456475B2 (en) Display panel
JPH11176886A (ja) 反り防止膜付きｔａｂテープ
KR100713637B1 (ko) 테이프 캐리어 팩키지 필름
JP3298345B2 (ja) 半導体装置
KR100238006B1 (ko) 액정표시장치
JP2626389B2 (ja) チップ部品
KR102167135B1 (ko) 칩 온 필름 패키지
KR100524484B1 (ko) 엘시디 모듈
KR100471783B1 (ko) 액정표시장치
KR100637058B1 (ko) 액정표시장치
KR19990065494A (ko) 엘씨디 모듈의 테이프 캐리어 패키지
JP3646704B2 (ja) 半導体装置
KR19990065491A (ko) 이방성 도전 필름 구조
KR0172899B1 (ko) 티씨피 구조
KR100640084B1 (ko) 액정표시장치의 디스플레이 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant