KR102167135B1 - 칩 온 필름 패키지 - Google Patents

칩 온 필름 패키지 Download PDF

Info

Publication number
KR102167135B1
KR102167135B1 KR1020130168899A KR20130168899A KR102167135B1 KR 102167135 B1 KR102167135 B1 KR 102167135B1 KR 1020130168899 A KR1020130168899 A KR 1020130168899A KR 20130168899 A KR20130168899 A KR 20130168899A KR 102167135 B1 KR102167135 B1 KR 102167135B1
Authority
KR
South Korea
Prior art keywords
patterns
pads
reinforcing
chip
flat panel
Prior art date
Application number
KR1020130168899A
Other languages
English (en)
Other versions
KR20150080295A (ko
Inventor
이용곤
양준혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168899A priority Critical patent/KR102167135B1/ko
Publication of KR20150080295A publication Critical patent/KR20150080295A/ko
Application granted granted Critical
Publication of KR102167135B1 publication Critical patent/KR102167135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Abstract

본원의 각 실시예는 평판표시패널과의 정렬에 대한 신뢰도를 향상시킬 수 있는 칩 온 필름 패키지에 관한 것으로, 베이스필름; 상기 베이스필름에 실장되는 반도체 칩; 상기 베이스필름의 일측 가장자리에 형성되고, 평판표시패널의 패드와 접합되는 복수의 제 1 패드; 상기 복수의 제 1 패드 각각과 상기 반도체 칩 사이를 연결하도록 상기 베이스필름에 인쇄되는 제 1 배선패턴; 및 상기 베이스필름의 상기 일측 가장자리에 의한 모서리에 대응하여 형성되고, 상기 복수의 제 1 패드로부터 이격하는 적어도 하나의 보강기재를 포함하는 칩 온 필름 패키지를 제공한다. 상기 각 보강기재는 상기 복수의 제 1 패드에 나란하게 형성되고, 소정간격으로 이격되는 한 쌍의 보강패턴을 포함한다.

Description

칩 온 필름 패키지{CHIP ON FILM PACKAGE}
본원은 베이스필름 상에 평판표시장치용 구동 칩을 실장한 칩 온 필름(CHIP ON FILM: COF) 패키지에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러 가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면 합착된 구조이다.
그리고, 평판표시장치는 구동 칩(DRIVE IC CHIP)을 실장하고, 평판표시패널에 부착되는 반도체 패키지를 더 포함한다.
이러한 반도체 패키지로는 테이프 캐리어 패키지(Tape Carrier Package: TCP) 및 칩 온 필름 패키지(Chip On Film package: COF) 등이 있다. 여기서, TCP는 테이프 배선 기판의 윈도우에 반도체 칩이 실장된 구조이고, COF는 베이스필름에 반도체 칩이 실장된 구조이다.
즉, 평판표시장치는 평판표시패널과 그에 결합되는 다수의 COF를 포함할 수 있다. 이때, COF가 평판표시패널과 정렬되는 방향에 따라, 평판표시패널과 COF 간의 본딩은 정방향 본딩과 역방향 본딩으로 구분될 수 있다.
도 1a, 도 1b 및 도 1c는 평판표시패널과 칩 온 필름 패키지의 정방향 본딩을 나타낸 것이다.
도 1a에 도시한 바와 같이, 평판표시장치는 평판표시패널(10), 평판표시패널(10)을 구동하는 인쇄회로기판(20), 및 평판표시패널(10)과 인쇄회로기판(20) 사이를 연결하는 복수의 COF(30)를 포함한다.
평판표시패널(10)은 상호 대향하는 제 1 및 제 2 기판(10a, 10b)을 포함한다.
제 1 기판(10a)은 각 화소영역을 구동하는 박막트랜지스터 어레이(미도시)와, COF(30)와 접속되는 복수의 패드(11)와, 복수의 패드(11)와 박막트랜지스터 어레이 사이를 연결하는 복수의 링크를 포함한다.
그리고, 평판표시패널(10)과 정방향 본딩되는 복수의 COF(30)는 평판표시패널(10)과 동일 평면에 배치된다. 이때, 평판표시패널(10)의 패드(11)와 COF(30)의 출력패드(도 1b의 33)가 상호 접하도록, 평판표시패널(10)와 COF(30) 각각의 일측 가장자리 영역은 서로 적어도 일부 중첩된다.
도 1b에 도시한 바와 같이, 복수의 COF(30) 각각은 베이스필름(31), 베이스필름(31)에 실장되는 반도체 칩(32), 평판표시패널(10)의 패드(11)와 본딩되는 출력패드(33) 및 인쇄회로기판(20)의 패드(21)와 본딩되는 입력패드(34)를 포함한다.
이러한 COF(30)가 벤딩됨으로써, 인쇄회로기판(20)이 평판표시패널(10)의 제 2 기판(10b) 상에 배치된다.
더불어, 도 1c에 도시한 바와 같이, 평판표시패널(10)은 COF의 정렬 위치를 나타내는 얼라인마크(12)를 더 포함한다.
그리고, COF(30)는 베이스필름(도 1b의 31)의 연성으로 인해 복수의 출력패드(33)에 응력 스트레스가 발생하는 것을 방지하기 위한 보강재(35)를 더 포함한다.
보강재(35)는 베이스필름(31)의 일측 가장자리 중 모서리에 복수의 출력패드(33)와 인접하게 형성된다. 그리고, 보강재(35)는 평판표시패널(10)의 얼라인마크(12)가 삽입되도록 개구되는 패턴(36)을 포함하므로, 평판표시패널(10)의 정렬 위치를 나타내는 얼라인마크가 된다.
즉, 보강재(35)의 개구된 패턴(36) 사이에 평판표시패널(10)의 얼라인마크(12)를 위치시킴으로써, 평판표시패널(10)과 COF(30)를 정렬한다.
그런데, 도 1b의 도시와 같이, 정방향 본딩의 경우, COF(30)가 벤딩되어 있으므로, 장치의 이동 및 흔들림 등과 같은 외부 충격이 가해지면, 쉽게 구겨지거나 비틀려서, 베이스필름에 인쇄된 배선이 단선되거나, 반도체 칩이 이탈하는 불량이 발생될 수 있는 문제점이 있다.
이에 따라, COF(30)를 벤딩하지 않고서도, 인쇄회로기판(20)이 평판표시패널(10) 상에 배치될 수 있는 역방향 본딩이 제안되었다.
도 2a 도 2b 및 도 2c는 평판표시패널과 칩 온 필름 패키지의 역방향 본딩을 나타낸 것이다.
도 2a에 도시한 바와 같이, 평판표시패널(10)과 역방향 본딩되는 복수의 COF(30)는 평판표시패널(10) 상에 배치된다. 즉, 복수의 COF(30) 각각의 가장자리는 평판표시패널(10)의 가장자리와 맞춰지고, 그로 인해 각 COF(30)의 전체 영역이 평판표시패널(10)과 중첩된다.
이에, 도 2b에 도시한 바와 같이, COF(30)가 휘어지지 않더라도, 인쇄회로기판(20)이 평판표시패널(10) 상에 배치될 수 있다.
그러나, 도 2c에 도시한 바와 같이, 평판표시패널(10)에 대해 COF(30)를 역방향으로 정렬하면, COF(30)의 보강재(35)의 형상이 상하 반전되므로, 평판표시패널(10)의 얼라인마크(12)가 COF(30)의 보강재(35)로 가려진다.
이와 같이 평판표시패널(10)과 COF(30)의 정렬 시에, 얼라인마크(12)의 위치를 식별하기가 어려워지므로, 평판표시패널(10)과 COF(30)의 결합에 신뢰도가 저하되는 문제점이 있다.
본원은 평판표시패널과 정방향 및 역방향 중 어느 방향으로든 정렬될 수 있으면서도, 평판표시패널과의 결합에 대한 신뢰도 저하를 방지할 수 있는 칩 온 필름 패키지를 제공한다.
이와 같은 과제를 해결하기 위하여, 본원은 베이스필름; 상기 베이스필름에 실장되는 반도체 칩; 상기 베이스필름의 일측 가장자리에 형성되고, 평판표시패널의 패드와 접합되는 복수의 제 1 패드; 상기 복수의 제 1 패드 각각과 상기 반도체 칩 사이를 연결하도록 상기 베이스필름에 인쇄되는 제 1 배선패턴; 및 상기 베이스필름의 상기 일측 가장자리에 의한 모서리에 대응하여 형성되고, 상기 복수의 제 1 패드로부터 이격하는 적어도 하나의 보강기재를 포함하는 칩 온 필름 패키지를 제공한다. 상기 각 보강기재는 상기 복수의 제 1 패드에 나란하게 형성되고, 소정간격으로 이격되는 한 쌍의 보강패턴을 포함한다.
본원의 일 실시예에 따른 칩 온 필름 패키지는 한 쌍의 보강패턴으로 이루어진 보강기재를 포함한다.
한 쌍의 보강패턴은 소정 간격으로 상호 이격됨으로써, 칩 온 필름 패키지와 평판표시패널의 정렬 시에, 평판표시패널의 얼라인마크를 가리지 않는다.
그러므로, 평판표시패널과 칩 온 필름 패키지 사이의 정렬이 정방향 및 역방향 중 어느 방향으로든 용이하게 실시될 수 있고, 그로 인해, 평판표시패널과 칩 온 필름 패키지 사이의 결합에 대한 신뢰도가 향상될 수 있다.
도 1a, 도 1b 및 도 1c는 평판표시패널과 칩 온 필름 패키지의 정방향 본딩을 나타낸 것이다.
도 2a 도 2b 및 도 2c는 평판표시패널과 칩 온 필름 패키지의 역방향 본딩을 나타낸 것이다.
도 3a 및 도 3b는 본원의 제 1 실시예에 따른 칩 온 필름 패키지 및 그의 보강기재를 나타낸 것이다.
도 3c 및 도 3d는 본원의 제 1 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
도 4a는 본원의 제 2 실시예에 따른 칩 온 필름 패키지의 보강기재 및 얼라인패턴을 나타낸 것이다.
도 4b 및 도 4c는 본원의 제 2 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
도 5a는 본원의 제 3 실시예에 따른 칩 온 필름 패키지의 보강기재 및 얼라인패턴을 나타낸 것이다.
도 5b 및 도 5c는 본원의 제 3 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
도 6은 본원의 제 4 실시예에 따른 칩 온 필름 패키지를 나타낸 것이다.
도 7은 본원의 제 5 실시예에 따른 칩 온 필름 패키지를 나타낸 것이다.
도 8은 본원의 제 6 실시예에 따른 칩 온 필름 패키지를 나타낸 것이다.
이하, 본원의 각 실시예에 따른 칩 온 필름 패키지에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
도 3a 및 도 3b는 본원의 제 1 실시예에 따른 칩 온 필름 패키지 및 그의 보강기재를 나타낸 것이고, 도 3c 및 도 3d는 본원의 제 1 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
도 3a에 도시한 바와 같이, 본원의 제 1 실시예에 따른 칩 온 필름 패키지(100)는 베이스필름(110), 베이스필름(110) 상에 실장되는 반도체 칩(120), 베이스필름(110)의 일측 가장자리에 형성되는 복수의 제 1 패드(130), 복수의 제 1 패드(130) 각각과 반도체 칩(120) 사이를 연결하도록 베이스필름(110)에 인쇄되는 제 1 배선패턴(140), 베이스필름(110)의 다른 일측 가장자리에 형성되는 복수의 제 2 패드(150), 복수의 제 2 패드(150) 각각과 반도체 칩(120) 사이를 연결하도록 베이스필름(110)에 인쇄되는 제 2 배선패턴(160), 및 베이스필름(110)의 일측 가장자리에 의한 모서리에 대응하여 형성되고, 복수의 제 1 패드(130)로부터 이격하는 적어도 하나의 보강기재(170)를 포함한다.
베이스필름(110)의 좌측 및 우측 가장자리에는 복수의 스프로킷 홀(111)이 소정 간격으로 이격되어 형성된다. 복수의 스프로킷 홀(111)은 칩 온 필름 패키지(100)의 제조 시, 대량 생산에 용이한 릴 방식을 적용하기 위한 것이다.
반도체 칩(120)은 평판표시패널(10)의 구동 칩(drive IC chip)일 수 있다. 예를 들어, 게이트 드라이브 IC 또는 데이터 드라이브 IC일 수 있다.
그리고, 칩 온 필름 패키지(100)는 복수의 스프로킷 홀(111)을 포함한 상태에서 대량생산방식으로 제조된 후, 복수의 스프로킷 홀(111)을 제거하고 개개로 분리되기 위한 컷라인(112)을 더 포함한다. 즉, 베이스필름(110)은 소정 형태의 컷라인(112)으로 절단된다.
복수의 제 1 패드(130)는 평판표시패널(도 1a 및 도 2a의 10)의 패드(도 1a 및 도 2a의 11)와 접합되고, 복수의 제 2 패드(150)는 인쇄회로기판(도 1b 및 도 2b의 20)의 패드(도 1b 및 도 2b의 21)와 접합된다.
적어도 하나의 보강기재(170)는 베이스필름(110) 중 복수의 제 1 패드(130)가 형성되는 영역의 적어도 일측에 나란하게 형성된다.
특히, 보강기재(170)는 베이스필름(110)의 일측 가장자리 중 양측 모서리(도 3a에서, 베이스필름(110)의 하측 가장자리의 좌측 및 우측 모서리임) 각각에 대응하는 두 개로 형성될 수 있다. 즉, 두 개의 보강기재(170)는 베이스필름(110) 중 복수의 제 1 패드(130)가 형성되는 영역의 양측에, 복수의 제 1 패드(130)를 사이에 두고 상호 대향하도록 형성된다.
이러한 보강기재(170)는 베이스필름(110)의 연성으로 인해 복수의 제 1 패드(130)에 응력 스트레스가 발생하는 것을 방지하기 위한 것이다. 즉, 보강기재(170)는 베이스필름(110) 중 복수의 제 1 패드(130)에 대응하는 영역이 다른 영역보다 더 강성을 띠도록 하기 위한 것이다.
그리고, 적어도 하나의 보강기재(170)는 복수의 제 1 패드(130)와 평판표시패널(10)의 패드(11)를 본딩하는 과정에서, 평판표시패널(10)과 칩 온 필름 패키지(100)의 정렬 위치를 나타내는 마크로 이용된다.
앞서 언급한 바와 같이, 평판표시패널(10)은 칩 온 필름 패키지(100)의 정렬을 위한 얼라인마크(도 1c 및 도 2c의 12)를 포함한다. 그리고, 칩 온 필름 패키지(100)의 보강기재(170)는 평판표시패널(10)의 얼라인마크(12)에 대응하도록 형성된다.
즉, 도 3b에 도시한 바와 같이, 각 보강기재(170)는 복수의 제 1 패드(130)에 나란하게 형성되고 상호 소정간격(SG)으로 이격되는 한 쌍의 보강패턴(170a, 170b)을 포함한다.
각 보강패턴(170a, 170b)은 제 1 패드(130)와 같이, 라인형태이고, 제 1 패드(130)보다 넓은 너비로 형성된다. 이와 같이 하면, 패터닝이 용이해질 수 있으면서도, 한 쌍의 보강패턴(170a, 170b)에 의한 강성 증가를 기대할 수 있고, 제 1 패드(130)로부터 구별이 용이해질 수 있는 장점이 있다.
도 3c 및 도 3d에 도시한 바와 같이, 한 쌍의 보강패턴(170a, 170b)은 평판표시패널(10)의 얼라인마크(12)의 너비 이상의 간격으로 상호 이격된다. 달리 설명하면, 한 쌍의 보강패턴(170a, 170b)이 상호 이격되는 간격(SG)은 평판표시패널(10)의 얼라인마크(12)의 크기 이상이다. 그리고, 한 쌍의 보강패턴(170a, 170b) 사이의 간격(SG)은 복수의 제 1 패드(130)와 평판표시장치(10)의 패드(11) 간의 본딩 불량을 유발하지 않는 범위 이내로 한정된다.
그리고, 평판표시패널(10)과 칩 온 필름 패키지(100)를 정렬시키는 과정에서, 한 쌍의 보강패턴(170a, 170b) 사이에 평판표시패널(10)의 얼라인마크(12)를 위치시킨다.
이와 같이, 한 쌍의 보강패턴(170a, 170b) 사이의 간격(SG)은 평판표시패널(10)의 얼라인마크(12)에 대한 제 1 방향(도 3b, 도 3c, 도 3d에서 좌우방향임)의 정렬위치를 가이드한다.
또한, 한 쌍의 보강패턴(170a, 170b)은 칩 온 필름 패키지(100)의 정렬방향(도 3c 및 도 3d에서 상하방향임)에 평행하게 형성된다. 이에, 칩 온 필름 패키지(100)가 평판표시패널(10)에 정방향 및 역방향 중 어느 방향으로 정렬되더라도, 보강기재(170)에 의해 평판표시패널(10)의 얼라인마크(12)가 가려지지 않는다.
즉, 도 3c에 도시한 바와 같이, 제 1 실시예에 따른 칩 온 필름 패키지(100)가 평판표시패널(10)에 정방향 본딩되는 경우, 한 쌍의 보강패턴(170a, 170b) 사이의 간격(SG)에 의해 평판표시패널(10)의 얼라인마크(12)가 노출되어 식별될 수 있다.
그리고, 도 3d에 도시한 바와 같이, 제 1 실시예에 따른 칩 온 필름 패키지(100)가 평판표시패널(10)에 역방향 본딩되는 경우에도, 한 쌍의 보강패턴(170a, 170b) 사이의 간격(SG)에 의해 평판표시패널(10)의 얼라인마크(12)가 노출되어 식별될 수 있다.
이와 같이, 본원의 제 1 실시예에 따른 칩 온 필름 패키지(100)는 평판표시패널(10)에 정방향 및 역방향 중 어느 방향으로 본딩되더라도, 한 쌍의 보강패턴(170a, 170b) 사이에서 평판표시패널(10)의 얼라인마크(12)를 노출시킨다. 그러므로, 칩 온 필름 패키지(100)와 평판표시패널(10) 사이의 정렬이 용이해지고, 칩 온 필름 패키지(100)와 평판표시패널(10) 사이의 결합에 대한 신뢰도가 향상될 수 있다.
도 4a는 본원의 제 2 실시예에 따른 칩 온 필름 패키지의 보강기재 및 얼라인패턴을 나타낸 것이고, 도 4b 및 도 4c는 본원의 제 2 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
본원의 제 2 실시예에 따른 칩 온 필름 패키지(102)는 한 쌍의 보강패턴(170a, 170b) 사이에 형성되는 얼라인패턴(171)을 더 포함하는 것을 제외하면, 도 3a 내지 도 3d에 도시한 제 1 실시예와 동일하므로, 이하에서는 중복되는 설명을 생략한다.
도 4a에 도시한 바와 같이, 제 2 실시예에 따르면, 얼라인패턴(171)은 한 쌍의 보강패턴(170a, 170b) 중 어느 하나의 보강패턴(170a)에서 다른 하나의 보강패턴(170b) 측으로 돌출되도록 형성되는 제 1 및 제 2 돌출패턴(171a, 171b)을 포함한다.
도 4b 및 도 4c에 도시한 바와 같이, 제 1 및 제 2 돌출패턴(171a, 171b)은 평판표시장치(10)의 얼라인마크(12)의 크기보다 큰 간격(PG1)으로 이격된다. 즉, 제 1 및 제 2 돌출패턴(171a, 171b)이 상호 이격되는 간격(PG1)은 평판표시장치(10)의 얼라인마크(12)의 크기 이상이다. 그리고, 제 1 및 제 2 돌출패턴(171a, 171b) 사이의 간격(PG1)은 복수의 제 1 패드(130)와 평판표시장치(10)의 패드(11) 간의 본딩 불량을 유발하지 않는 범위 이내로 한정된다.
그리고, 평판표시패널(10)과 칩 온 필름 패키지(100)를 정렬시키는 과정에서, 한 쌍의 보강패턴(170a, 170b) 사이와 제 1 및 제 2 돌출패턴(171a, 171b) 사이에 평판표시패널(10)의 얼라인마크(12)를 위치시킨다.
이와 같이, 제 1 및 제 2 돌출패턴(171a, 171b) 사이의 간격(PG1)은 평판표시패널(10)의 얼라인마크(12)에 대한 제 2 방향(도 4b, 도 4c에서 상하방향임)의 정렬위치를 가이드한다.
또는, 얼라인패턴(171)은 한 쌍의 보강패턴(170a, 170b) 중 다른 하나의 보강패턴(170b)에서 하나의 보강패턴(170a) 측으로 돌출되도록 형성되는 제 3 및 제 4 돌출패턴(171c, 171d)을 더 포함할 수 있다.
제 3 및 제 4 돌출패턴(171c, 171d)은 제 1 및 제 2 돌출패턴(171a, 171b)에 대향한다. 즉, 제 3 및 제 4 돌출패턴(171c, 171d) 또한, 제 1 및 제 2 돌출패턴(171a, 171b)과 마찬가지로, 평판표시장치(10)의 얼라인마크(12)의 크기 이상의 간격(PG1)으로 상호 이격된다.
또한, 제 1 및 제 2 돌출패턴(171a, 171b)과, 제 3 및 제 4 돌출패턴(171c, 171d)은 평판표시장치(10)의 얼라인마크(12)의 크기 이상의 간격(PG2)으로 이격된다. 즉, 제 1 및 제 3 돌출패턴(171a, 171c) 사이의 간격(PG2)과, 제 2 및 제 4 돌출패턴(171b, 171d) 사이의 간격(PG2)은 얼라인마크(12)의 크기 이상이고, 복수의 제 1 패드(130)와 평판표시장치(10)의 패드(11) 간의 본딩 불량을 유발하지 않는 범위 이내로 한정된다.
달리 설명하면, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d)은 평판표시장치(10)의 얼라인마크(12)의 각 모서리에 대응하도록 형성된다.
그리고, 평판표시패널(10)과 칩 온 필름 패키지(100)를 정렬시키는 과정에서, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d) 사이에 평판표시패널(10)의 얼라인마크(12)를 위치시킨다.
이와 같이, 소정 간격(PG1, PG2)으로 상호 이격되는 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d)은 평판표시패널(10)의 얼라인마크(12)에 대한 제 1 및 제 2 방향의 정렬위치를 가이드한다.
또한, 칩 온 필름 패키지(102)가 평판표시패널(10)에 정방향 및 역방향 중 어느 방향으로 정렬되더라도, 보강기재(170) 및 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d)에 의해 평판표시패널(10)의 얼라인마크(12)가 가려지지 않는다.
즉, 도 4b에 도시한 바와 같이, 제 2 실시예에 따른 칩 온 필름 패키지(102)가 평판표시패널(10)에 정방향 본딩되는 경우, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d) 사이의 간격(PG1, PG2)에 의해 평판표시패널(10)의 얼라인마크(12)가 노출되어 식별될 수 있다.
그리고, 도 4c에 도시한 바와 같이, 제 2 실시예에 따른 칩 온 필름 패키지(102)가 평판표시패널(10)에 역방향 본딩되는 경우에도, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d) 사이의 간격(PG1, PG2)에 의해 평판표시패널(10)의 얼라인마크(12)가 노출되어 식별될 수 있다.
이와 같이, 본원의 제 2 실시예에 따른 칩 온 필름 패키지(102)는 평판표시패널(10)에 정방향 및 역방향 중 어느 방향으로 본딩되더라도, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d) 사이의 간격(PG1, PG2)에서 평판표시패널(10)의 얼라인마크(12)를 노출시킨다. 그러므로, 칩 온 필름 패키지(102)와 평판표시패널(10) 사이의 정렬이 용이해지고, 칩 온 필름 패키지(102)와 평판표시패널(10) 사이의 결합에 대한 신뢰도가 향상될 수 있다.
또한, 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d)에 의해, 평판표시패널(10)의 얼라인마크(12)에 대한 제 1 및 제 2 방향의 정렬 위치가 가이드되므로, 칩 온 필름 패키지(102)와 평판표시패널(10) 사이의 정렬이 더욱 용이해지고, 칩 온 필름 패키지(102)와 평판표시패널(10) 사이의 결합에 대한 신뢰도가 더욱 향상될 수 있다.
도 5a는 본원의 제 3 실시예에 따른 칩 온 필름 패키지의 보강기재 및 얼라인패턴을 나타낸 것이고, 도 5b 및 도 5c는 본원의 제 3 실시예에 따른 칩 온 필름 패키지와 평판표시패널의 정방향 본딩 및 역방향 본딩을 나타낸 것이다.
본원의 제 3 실시예에 따른 칩 온 필름 패키지(103)는 제 1 내지 제 4 돌출패턴(171a, 171b, 171c, 171d)이 아니라, 한 쌍의 보강패턴(170a, 170b) 사이에 상호 교차하는 한 쌍의 사선패턴(172a, 172b)으로 이루어진 얼라인패턴(172)을 포함한다는 점을 제외하면, 도 4a 내지 도 4c에 도시한 제 2 실시예와 동일하므로, 이하에서는 중복되는 설명을 생략한다.
도 5a에 도시한 바와 같이, 제 3 실시예에 따른 얼라인패턴(172)은 한 쌍의 보강패턴(170a, 170b) 사이에 상호 교차하도록 형성되는 한 쌍의 사선패턴(172a, 172b)을 포함한다.
그리고, 도 5b 및 도 5c에 도시한 바와 같이, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역은 평판표시패널(10)의 얼라인마크(12)에 대응한다. 즉, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역은 평판표시장치(10)의 얼라인마크(12)의 크기 이상이고, 복수의 제 1 패드(130)와 평판표시장치(10)의 패드(11) 간의 본딩 불량을 유발하지 않는 범위 이내로 한정된다.
그리고, 평판표시패널(10)과 칩 온 필름 패키지(100)를 정렬시키는 과정에서, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역에 평판표시패널(10)의 얼라인마크(12)를 위치시킨다.
이와 같이, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역 및 한 쌍의 사선패턴(172a, 172b) 사이의 교차점은 평판표시패널(10)의 얼라인마크(12)에 대한 정렬위치를 가이드한다.
또한, 칩 온 필름 패키지(103)가 평판표시패널(10)에 정방향 및 역방향 중 어느 방향으로 정렬되더라도, 보강기재(170) 및 한 쌍의 사선패턴(172a, 172b)에 의해 평판표시패널(10)의 얼라인마크(12)가 완전히 가려지지 않는다.
즉, 도 5b에 도시한 바와 같이, 제 2 실시예에 따른 칩 온 필름 패키지(102)가 평판표시패널(10)에 정방향 본딩되는 경우, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역에서 얼라인마크(12)가 투과되어 식별될 수 있다.
그리고, 도 5c에 도시한 바와 같이, 제 2 실시예에 따른 칩 온 필름 패키지(102)가 평판표시패널(10)에 역방향 본딩되는 경우에도, 한 쌍의 사선패턴(172a, 172b)이 상호 교차하는 영역에서 한 쌍의 사선패턴(172a, 172b) 사이로 얼라인마크(12)가 투과되어 식별될 수 있다.
이로써, 제 3 실시예에 따르면, 평판표시패널(10)의 얼라인마크(12)가 한 쌍의 사선패턴(172a, 172b)이 교차하는 영역에 중첩되면서 식별 가능하기 때문에, 칩 온 필름 패키지(103)와 평판표시패널(10) 사이의 정렬이 더욱 용이해지고, 칩 온 필름 패키지(102)와 평판표시패널(10) 사이의 결합에 대한 신뢰도가 더욱 향상될 수 있다.
이 뿐만 아니라, 제 3 실시예에 따르면, 상호 교차하는 한 쌍의 사선패턴(172a, 172b)에 의해, 베이스필름(110) 중 복수의 제 1 패드(130)에 대응하는 영역의 강성이 더욱 증가될 수 있다.
도 6은 본원의 제 4 실시예에 따른 칩 온 필름 패키지를 나타낸 것이고, 도 7은 본원의 제 5 실시예에 따른 칩 온 필름 패키지를 나타낸 것이다. 그리고, 도 8은 본원의 제 6 실시예에 따른 칩 온 필름 패키지를 나타낸 것이다.
도 6에 도시한 바와 같이, 본원의 제 4 실시예에 따른 칩 온 필름 패키지(104)는 상호 교차하는 한 쌍의 사선패턴(172a, 172b)을 포함하는 얼라인패턴(172)뿐만 아니라, 한 쌍의 보강패턴(170a, 170b) 사이를 연결하는 적어도 하나의 브릿지패턴(173)을 더 포함하는 것을 제외하면, 도 5a, 도 5b 및 도 5c에 도시한 제 3 실시예와 동일하므로 이하에서는 중복되는 설명을 생략한다.
도 6에 도시한 바와 같이, 제 4 실시예에 따른 칩 온 필름 패키지(104)는 한 쌍의 보강패턴(170a, 170b) 사이를 가로지르는 브릿지패턴(173)을 포함한다.
그리고, 브릿지패턴(173)은 한 쌍의 사선패턴(172a, 172b) 외곽에 대응하는 두 개로 형성된다.
이와 같은 두 개의 브릿지패턴(173)에 의해, 한 쌍의 사선패턴(172a, 172b)의 형태가 보다 안정될 수 있고, 베이스필름(110) 중 복수의 제 1 패드(130)에 대응하는 영역의 강성이 더욱 증가될 수 있다.
도 7에 도시한 바와 같이, 본원의 제 5 실시예에 따른 칩 온 필름 패키지(105)는 한 쌍의 사선패턴(172a, 172b) 외곽에 연결되는 두 개의 브릿지패턴(173) 외에, 한 쌍의 보강패턴(170a, 170b) 사이에 소정 간격으로 이격되는 다수 개의 브릿지패턴(173')을 더 포함한다는 점을 제외하면, 도 6에 도시한 제 4 실시예와 동일하므로 이하에서는 중복되는 설명을 생략한다.
이와 같이, 제 5 실시예에 따르면, 한 상의 보강패턴(170a, 170b) 사이를 연결하는 브릿지패턴(173, 173')의 개수가 증가함으로써, 베이스필름(110) 중 복수의 제 1 패드(130)에 대응하는 영역의 강성이 더욱 증가될 수 있다.
도 8에 도시한 바와 같이, 제 6 실시예에 따른 칩 온 필름 패키지(106)는 복수의 제 1 패드(130)의 적어도 일측에 형성되는 적어도 하나의 더미패드(180)를 더 포함하고, 한 쌍의 보강패턴(170a, 170b) 중 어느 하나(170a)는 더미패드(180)인 점을 제외하면, 도 6 및 도 7에 도시한 제 4 및 제 5 실시예와 동일하므로, 이하에서는 중복되는 설명을 생략한다.
더미패턴(180)은 제 1 패드의 접촉저항을 측정하기 위한 것으로, 복수의 제 1 패드(130)와 나란하게 형성된다. 그리고, 더미패턴(180)은 반도체 칩(도 3a의 120)과 연결되지 않는 플로팅(floating) 상태의 아일랜드 패턴으로 형성된다.
더불어, 더미패턴(180)은 복수의 제 1 패드(130)와 보강기재(170) 사이에 형성되므로, 더미패턴(180) 중 일부를 한 쌍의 보강패턴(170a, 170b) 중 어느 하나로 이용할 수 있다.
이와 같이 하면, 하나의 보강패턴(170a)을 제거하고, 그로 인한 여분의 공간에 제 1 패드(130)의 개수를 증가시킬 수 있는 등과 같이, 베이스필름(110)의 공간활용도가 증가될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10: 평판표시패널 10a, 10b: 제 1 및 제 2 기판
11: 평판표시패널의 패드
20: 인쇄회로기판 21: 인쇄회로기판의 패드
100: 칩 온 필름 패키지 110: 베이스필름
111: 스프로킷 홀 112: 컷라인
120: 반도체 칩 130: 복수의 제 1 패드
140: 제 1 배선패턴 150: 복수의 제 2 패드
160: 제 2 배선패턴 170: 보강기재
170a, 170b: 한 쌍의 보강패턴
171: 얼라인패턴
171a, 171b, 171c, 171d: 제 1 내지 제 4 돌출패턴
172a, 172b: 한 쌍의 사선패턴
173: 브릿지패턴

Claims (10)

  1. 베이스필름;
    상기 베이스필름에 실장되는 반도체 칩;
    상기 베이스필름의 일측 가장자리에 형성되고, 평판표시패널의 패드와 접합되는 복수의 제 1 패드;
    상기 복수의 제 1 패드 각각과 상기 반도체 칩 사이를 연결하도록 상기 베이스필름에 인쇄되는 제 1 배선패턴; 및
    상기 베이스필름의 상기 일측 가장자리에 의한 모서리에 대응하여 형성되고, 상기 복수의 제 1 패드로부터 이격하는 적어도 하나의 보강기재를 포함하고,
    상기 각 보강기재는
    상기 복수의 제 1 패드에 나란하게 형성되고, 소정간격으로 이격되는 한 쌍의 보강패턴을 포함하고,
    상기 보강기재는 상기 베이스필름의 상기 일측 가장자리의 양측 모서리에 대응하는 두 개이고,
    상기 두 개의 보강기재는 상기 복수의 제 1 패드를 사이에 두고 상호 대향하는 칩 온 필름 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 평판표시패널은 상기 복수의 제 1 패드의 정렬 위치를 나타내는 얼라인마크를 포함하고,
    상기 한 쌍의 보강패턴이 상호 이격되는 간격은 상기 평판표시패널의 얼라인마크의 크기 이상인 칩 온 필름 패키지.
  4. 제 3 항에 있어서,
    상기 한 쌍의 보강패턴 사이에 형성되고, 상기 평판표시패널의 얼라인마크에 대응하는 얼라인패턴을 더 포함하는 칩 온 필름 패키지.
  5. 제 4 항에 있어서,
    상기 얼라인패턴은
    상기 한 쌍의 보강패턴 중 어느 하나의 보강패턴에서 다른 하나의 보강패턴 측으로 돌출되도록 형성되고, 상호 이격되는 제 1 및 제 2 돌출패턴을 포함하고,
    상기 제 1 및 제 2 돌출패턴이 상호 이격되는 간격은 상기 평판표시패널의 얼라인마크의 크기 이상인 칩 온 필름 패키지.
  6. 제 5 항에 있어서,
    상기 얼라인패턴은
    상기 한 쌍의 보강패턴 중 상기 다른 하나의 보강패턴에서 상기 하나의 보강패턴 측으로 연장되도록 형성되고, 상호 이격되는 제 3 및 제 4 돌출패턴을 더 포함하고,
    상기 제 3 및 제 4 돌출패턴은 상기 제 1 및 제 2 돌출패턴과 대향하는 칩 온 필름 패키지.
  7. 제 4 항에 있어서,
    상기 얼라인패턴은
    상기 한 쌍의 보강패턴 사이에 상호 교차하는 한 쌍의 사선패턴을 포함하고,
    상기 한 쌍의 사선패턴 사이의 교차영역은 상기 평판표시패널의 얼라인마크에 대응하는 칩 온 필름 패키지.
  8. 제 7 항에 있어서,
    상기 한 쌍의 보강패턴 사이를 연결하는 적어도 하나의 브릿지패턴을 더 포함하고,
    상기 브릿지패턴은 적어도 상기 한 쌍의 사선패턴 외곽에 형성되는 칩 온 필름 패키지.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 복수의 제 1 패드의 적어도 일측에 상기 복수의 제 1 패드와 나란하게 형성되고, 상기 반도체 칩과 연결되지 않는 적어도 하나의 더미패드를 더 포함하고,
    상기 한 쌍의 보강패턴 중 어느 하나는 상기 더미패드인 칩 온 필름 패키지.
  10. 제 1 항에 있어서,
    상기 베이스필름의 다른 일측 가장자리에 형성되고, 인쇄회로기판의 패드와 접합되는 복수의 제 2 패드; 및
    상기 복수의 제 2 패드 각각과 상기 반도체 칩 사이를 연결하도록 상기 베이스필름에 인쇄되는 제 2 배선패턴을 더 포함하는 칩 온 필름 패키지.
KR1020130168899A 2013-12-31 2013-12-31 칩 온 필름 패키지 KR102167135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168899A KR102167135B1 (ko) 2013-12-31 2013-12-31 칩 온 필름 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168899A KR102167135B1 (ko) 2013-12-31 2013-12-31 칩 온 필름 패키지

Publications (2)

Publication Number Publication Date
KR20150080295A KR20150080295A (ko) 2015-07-09
KR102167135B1 true KR102167135B1 (ko) 2020-10-19

Family

ID=53792133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168899A KR102167135B1 (ko) 2013-12-31 2013-12-31 칩 온 필름 패키지

Country Status (1)

Country Link
KR (1) KR102167135B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559170B1 (ko) * 2015-12-15 2023-07-24 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040092537A (ko) * 2003-04-24 2004-11-04 삼성전자주식회사 반도체 칩 검사용 테이프 배선 기판
KR20060070869A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 보강 패턴을 포함하는 반도체 칩 패키지 및 이를 포함하는액정표시장치

Also Published As

Publication number Publication date
KR20150080295A (ko) 2015-07-09

Similar Documents

Publication Publication Date Title
KR102487061B1 (ko) 표시 장치
US9535302B2 (en) Display device
KR102490624B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
WO2018119783A1 (zh) 一种显示面板及装置
KR102371358B1 (ko) 반도체 패키지 및 이를 사용하는 패키지 모듈
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
KR102562291B1 (ko) 표시장치 및 그 제조방법
CN110277365B (zh) 电子装置与拼接电子系统
US20190051593A1 (en) Display device
WO2020039709A1 (ja) 表示装置及び集積回路モジュール
KR20190142797A (ko) 표시 장치
JP2018017988A (ja) 表示装置
KR20170051667A (ko) 폴더블 디스플레이 장치
KR20200097832A (ko) 표시장치
JP2005338179A (ja) 表示装置
KR102339969B1 (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
JP2013084669A5 (ko)
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
KR102167135B1 (ko) 칩 온 필름 패키지
TWI695215B (zh) 元件基板及拼接電子裝置
KR20210102524A (ko) 표시 장치
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
KR102148483B1 (ko) 칩 온 필름 패키지
KR102537380B1 (ko) 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
KR102023923B1 (ko) 인쇄회로기판 및 이를 포함한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant