KR20160139300A - 칩 온 필름 패키지 및 이를 포함하는 표시 장치 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160139300A
KR20160139300A KR1020150073928A KR20150073928A KR20160139300A KR 20160139300 A KR20160139300 A KR 20160139300A KR 1020150073928 A KR1020150073928 A KR 1020150073928A KR 20150073928 A KR20150073928 A KR 20150073928A KR 20160139300 A KR20160139300 A KR 20160139300A
Authority
KR
South Korea
Prior art keywords
signal
semiconductor chip
signal lines
base film
pads
Prior art date
Application number
KR1020150073928A
Other languages
English (en)
Inventor
박진우
임소영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150073928A priority Critical patent/KR20160139300A/ko
Priority to US15/165,464 priority patent/US20160351155A1/en
Publication of KR20160139300A publication Critical patent/KR20160139300A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 따른 칩 온 필름 패키지는, 베이스 필름, 상기 베이스 필름 상에 실장되고, 다수의 패드들 및 구동 집적 회로를 포함하는 반도체칩, 외부로 상기 구동 집적 회로에서 생성된 구동신호를 전송하기 위한 배선으로서, 상기 반도체칩의 제1 측에 위치한 제1 패드영역의 패드들과 연결되고, 상기 베이스 필름의 제1면상에 배치되는 제1 신호배선들 및 상기 반도체칩의 제2 측에 위치한 제2 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면과 반대되는 면인 상기 베이스 필름의 제2면상에 배치되는 제2 신호 배선들을 포함한다.

Description

칩 온 필름 패키지 및 이를 포함하는 표시 장치{chip on film package and display device with the same}
본 발명은 칩 온 필름 패키지 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 스스로 빛을 내는 발광 다이오드(light emitting diode; LED)를 구비하여 화상을 표시하는 자체 발광형 표시 장치 이거나 LCD(liguid crystal display) 패널을 구비하는 표시 장치 일 수 있다. 일반적으로, 표시 장치는 복수의 화소들을 포함하는 표시 패널, 표시 패널에 구동 신호를 공급하는 구동부 및 표시 패널에 화소 전원을 공급하는 전원 공급부를 포함한다. 이 때, 구동부는 TCP(tape carrier package) 실장 방식, COF(chip on film) 실장 방식, COG(chip on glass) 실장 방식 등으로 표시 패널에 연결될 수 있다.
본 발명의 일 목적은 신호배선 구조를 개선한 칩 온 필름 패키지를 제공하는 것이다. 또한, 본 발명의 다른 목적으로 신호배선 구조를 개선한 칩 온 필름 패키지를 포함함으로써, 반도체칩 등의 전압 강하를 방지하고, 반도체칩 등에 전원을 안정적으로 보강할 수 있는 표시 장치를 제공하는 것이다. 그러나, 본 발명이 해결하고자 하는 과제들이 전술한 과제들에 의해 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명에 따른 칩 온 필름 패키지는, 베이스 필름, 상기 베이스 필름 상에 실장되고, 다수의 패드들 및 구동 집적 회로를 포함하는 반도체칩, 외부로 상기 구동 집적 회로에서 생성된 구동신호를 전송하기 위한 배선으로서, 상기 반도체칩의 제1 측에 위치한 제1 패드영역의 패드들과 연결되고, 상기 베이스 필름의 제1면상에 배치되는 제1 신호배선들 및 상기 반도체칩의 제2 측에 위치한 제2 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면과 반대되는 면인 상기 베이스 필름의 제2면상에 배치되는 제2 신호 배선들을 포함한다.
또한, 상기 제2 신호배선들은, 외부로부터 상기 반도체칩에 인가되는 입력신호를 전송하기 위한 배선인 것을 특징으로 한다.
또한, 상기 입력신호는, 상기 구동 집접 회로에 전원을 공급하는 전원 신호 및 상기 반도체칩을 제어하기 위한 제어 신호 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 칩 온 패키지는, 상기 베이스 필름을 관통하는 제1 비아 홀(via hole)들 및 상기 베이스 필름의 제1 면에 배치되는 제1 연결배선들을 더 포함하며, 상기 제2 신호배선들은 상기 제1 비아 홀들을 통해, 상기 제1 연결배선들과 연결되는 것을 특징으로 한다.
또한, 상기 제1 신호배선들과 상기 제2 신호배선들은 서로 다른 방향으로 연장되는 것을 특징으로 한다.
또한, 상기 구동 집적 회로는 스캔 신호를 생성하는 스캔 구동 회로 및 데이터 신호를 생성하는 데이터 구동 회로 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 화소들을 구비하는 표시 패널, 상기 표시 패널을 구동하기 위한 반도체칩을 베이스 필름 상에 실장하고, 상기 반도체칩의 제1 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면상에 배치되는 제1 신호배선들 및 상기 반도체칩의 제2 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면과 반대되는 면인 상기 베이스 필름의 제2면상에 배치되는 제2 신호 배선들을 포함하는 칩 온 필름 패키지 및 상기 반도체칩에 전원을 제공하는 전원 소스 및 상기 반도체칩을 제어하는 타이밍 컨트롤러가 실장되는 보드(board)를 포함하고, 상기 제1 신호배선들은 상기 표시 패널과 연결되며, 상기 제2 신호배선들은 상기 보드와 연결된다.
또한, 상기 제1 신호배선들은 상기 반도체칩에서 생성된 구동신호를 전송하기 위한 배선이며, 상기 제2 신호배선들은 상기 타이밍 컨트롤러로부터 상기 반도체칩을 제어하기 위한 제어 신호 및 상기 전원 소스로부터 상기 반도체칩에 전원을 제공하기 위한 전원 신호 중 적어도 어느 하나를 포함하는 입력 신호를 전송하기 위한 배선인 것을 특징으로 한다.
또한, 상기 보드는, 플렉서블 인쇄 회로 기판(flexible printed circuit board)인 것을 특징으로 한다.
또한, 상기 칩 온 패키지는, 상기 베이스 필름을 관통하는 비아 홀들 및 상기 베이스 필름의 제1 면에 배치되는 연결배선들을 더 포함하며, 상기 제2 신호배선들은 상기 비아 홀들을 통해, 상기 연결배선들과 연결되는 것을 특징으로 한다.
본 발명의 실시예들에 따른 칩 온 필름 패키지는 전원 등을 보강할 수 있는 신호배선과 구동신호를 표시 패널에 제공하는 신호배선을 중첩되지 않도록 배치함으로써, 신호배선 구조를 개선하여, 점점 축소되는 반도체칩 등에 안정적으로 전원을 보강할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 칩 온 필름 패키지를 포함함으로써, 균일한 휘도의 영상을 표시하고, 고품질의 이미지를 출력할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 칩 온 필름 패키지의 일부를 확대한 도면이다.
도 3은 본 발명의 또 다른 실시예에 따른 칩 온 필름 패키지의 일부를 확대한 도면이다.
도 4는 도2 에 도시된 I-I' 실선 방향의 종단면도이다.
도 5는 본 발명의 일 실시예 따른 칩 온 필름 패키지을 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예 따른 칩 온 필름 패키지을 나타내는 도면이다.
도 7은 본 발명의 일 실시예 따라 도 5의 칩 온 필름 패키지를 포함하는 표시 장치를 나타내는 도면이다.
도 8은 본 발명의 일 실시예 따라 도 6의 칩 온 필름 패키지를 포함하는 표시 장치를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 장치 어셈블리의 일 단부를 나타내는 결합 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 또한, 이하 연결된다의 의미는 물리적 연결뿐만 아니라 전기적으로 연결되는 것을 포함할 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(100)는 칩 온 필름 패키지(120) 전원 소스(미도시), 타이밍 컨트롤러(미도시)가 실장되어 전기적으로 연결되어 있는 보드(board, 130) 및 표시 패널(140)를 포함할 수 있다. 표시 패널(140)은 복수의 화소들을 구비할 수 있다. 구체적으로, 화소들은 스캔 라인들 및 데이터 라인들에 의하여 구획되는 영역에 형성될 수 있다. 이 때, 상기 화소들은 칩 온 필름 패키지(120)로부터 공급되는 구동 신호들에 대응하여 영상을 표시한다. 칩 온 필름 패키지(120)는 표시 패널(140)의 가장자리 영역에 형성될 수 있다. 구체적으로, 칩 온 필름 패키지(120)는 표시 패널(140)을 구동하기 위한 반도체칩(110)을 포함하고, 반도체칩(110)은 베이스 필름 상에 실장될 수 있다. 이 때, 반도체칩(110)은 구동 집적 회로를 포함할 수 있으며, 상기 구동 집적 회로는 상기 화소들을 위한 스캔 신호를 생성하는 스캔 구동 회로 또는 상기 화소들을 위한 데이터 신호를 생성하는 데이터 구동 회로일 수 있다. 이하 서술하는 구동 신호는 반도체칩(110)에서 생성되는 신호로서, 상기 스캔 신호 및 상기 데이터 신호 중 적어도 어느 하나를 포함하는 신호에 해당할 수 있다.
본 발명의 일 실시예에 따라, 칩 온 필름 패키지(120)가 포함하는 반도체칩(110)에서 생성된 화소들에 대한 상기 구동 신호를 표시 패널(140)에 전송하기 위하여, 칩 온 필름 패키지(120)는 제1 신호배선들을 포함할 수 있다. 이 때, 보드(130)가 포함하는 전원 소스(미도시) 또는 타이밍 컨트롤러(미도시) 등에서 반도체칩(110)으로 인가되는 입력 신호를 전송하기 위하여, 칩 온 필름 패키지(120)는 제2 신호배선들을 포함할 수 있다. 상기 제2 신호배선들이 상기 제1 신호배선들과 중첩되지 않기 위하여, 칩 온 필름 패키지(120)의 베이스 필름에서 상기 제1 신호배선들이 배치되지 않는 면에 상기 제2 신호배선들이 배치될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
다른 실시예에서, 칩 온 필름 패키지(120)는 2개 이상의 층들을 구비하는 베이스 필름을 포함할 수 있다. 이 때, 반도체칩(110)은 상기 층들 중에서 하나의 층에 실장되고, 구동 신호를 전송하는 상기 제1 신호배선들은 반도체칩(110)이 실장되는 층에 배치될 수 있으며, 상기 입력 신호를 전송하는 상기 제2 신호배선들은 상기 층들 중에서 반도체칩(110)이 배치된 층과 다른 하나의 층에 배치될 수 있다.
이와 같이, 본 실시예에 따른 칩 온 필름 패키지(120)는 개선된 신호배선 구조를 가질 수 있으며, 이를 통하여, 축소되는 반도체칩(110)의 전압 강하(voltage drop)를 막기 위하여, 상기 제2 신호배선을 통해 전원 소스(미도시)로부터 전원 신호를 반도체칩(110)에 전송하여, 전원을 강화할 수 있는 효과가 있다. 한편, 칩 온 필름 패키지(120)의 양단은 전도성 접착 물질인 이방성 도전 필름 또는 이방성 도전 페이스트를 매개로 표시 패널(140)과 보드(130)에 연결될 수 있으나, 이것은 하나의 예시에 불과한 것으로서, 본 발명이 그에 한정되는 것은 아니다. 일 실시예로, 보드(130)는 인쇄 회로 기판(printed circuit board)일 수 있으며, 더 나아가 플렉서블 인쇄 회로 기판(flexible printed circuit board)일 수 있다. 본 실시예에 따른 표시 장치(100)는 TV나 전광판 등의 다양한 표시 장치에 적용될 수 있다.
전원 소스는 칩 온 필름 패키지(120)에 포함된 적어도 하나 이상의 신호배선을 통하여 반도체칩(110)에 전원 신호를 제공할 수 있다. 전원 소스는LDO 레귤레이터(low Drop Out Regulator), 차지 펌프(charge pump) 등의 회로를 포함할 수 있으며, 이를 통해, 전원 신호를 반도체칩(110)에 인가되기 적합한 전원 신호로 조절할 수 있다. 더 나아가, 전원 소스는 SMPS(switching mode power supply)에 해당하여, 전원 신호를 반도체칩(110)에 인가되기 적합한 전원 신호로 조절할 수 있다. 이에 국한되지 않고, 전원 신호를 조절하기 위하여, 다양한 방법이 적용될 수 있다.
타이밍 컨트롤러는 반도체칩(110)을 제어하기 위한 제어 신호들을 제공할 수 있다. 이와 같이 전원 소스 및 타이밍 컨트롤러로부터 칩 온 필름 패키지(120)에 제공되는 입력 신호는 상기 전원 신호 및 상기 제어 신호 중 적어도 어느 하나를 포함할 수 있다. 구체적으로, 전원 소스 및 타이밍 컨트롤러는 보드(130)와 전기적으로 연결되어, 전원 신호들 및 제어 신호들을 보드(130)에 전달할 수 있다.
도 2는 본 발명의 일 실시예에 따른 칩 온 필름 패키지(200)의 일부를 확대한 도면이다.
도 2를 참조하면, 칩 온 필름 패키지(200)는 반도체칩(210), 제1 신호배선들(221), 제2 신호배선들(222b), 제2 신호배선들(222b)와 연결되는 연결배선들(222a) 및 베이스 필름(230)을 포함한다. 반도체칩(210)은 베이스 필름(230)상에 실장될 수 있으며, 반도체칩(210)이 포함하는 다수의 패드들을 통하여, 베이스 필름(230)과 반도체칩(210)은 전기적으로 연결될 수 있다. 반도체칩(210)은 패드들이 위치하는 하나의 이상의 패드 영역을 포함할 수 있으며, 일 실시예로, 반도체칩(210)의 a측에 인접하여 위치한 제1 패드영역(210a) 및 b 측에 인접하여 위치한 제2 패드영역(220a)를 포함할 수 있다. 일 실시예로서, a측은 반도체칩(210)의 장변에 해당할 수 있으며, b측은 반도체칩(210)의 단변에 해당할 수 있다. 이에 따라, a측에 인접하여 위치하는 패드들의 개수는 b측에 인접하여 위치하는 패드들의 개수보다 많을 수 있다. 반도체칩(210)은 제1 패드영역(210a)의 패드들인 제1 패드들(212) 및 제2 패드 영역(210b)의 패드들인 제2 패드들(216)을 포함할 수 있다.
반도체칩(210)은 도1에서 서술하였듯이, 화소들을 위한 스캔 신호를 생성하는 스캔 구동 회로 또는 상기 화소들을 위한 데이터 신호를 생성하는 데이터 구동 회로일 수 있으며, 이에 국한되지 않고, 도 1의 표시 패널(140) 이외에 다양한 장치를 구동하기 위한 데이터 신호를 생성할 수 있다. 이하 서술하는 구동 신호는 반도체칩(210)에서 생성된 신호로서, 상기 스캔 신호 및 상기 데이터 신호 중 적어도 어느 하나를 포함하는 신호에 해당할 수 있다.
일 실시예로, 반도체칩(210)의 a측 및 b측은 서로 대략 직각을 이루도록 형성될 수 있으며, 이에 따라 제1 패드들(212)과 제2 패드들(216)은 서로 대략 직각을 이루도록 위치할 수 있다. 제1 패드들(212)은 제1 신호배선들(221)과 연결되어 있다. 제1 신호배선들(221)은 반도체칩(210)에서 생성된 구동 신호를 외부로 전송하기 위한 배선으로서, 베이스 필름(230)의 제1 면 상에 배치될 수 있다. 또한, 제1 신호배선들(221)은 +y 방향을 향하여 연장될 수 있다.
제2 패드들(216)은 연결배선들(222a)과 연결될 수 있으며, 연결배선들(222a)은 제2 신호배선들(222b)과 연결될 수 있다. 제2 신호배선들(222b)은 도 1에서 서술한 보드(130)에 실장되어 있는 전원 소스로부터의 전원 신호 및 타이밍 컨트롤러로부터의 반도체칩(110)의 제어 신호 중 적어도 어느 하나를 포함하는 입력신호를 전송하기 위한 배선일 수 있다. 연결배선들(222a)은 베이스 필름(230)의 제 1면 상에 배치될 수 있으며, 제2 신호배선들(222b)이 제1 신호배선들(221)과 중첩되지 않도록, 베이스 필름(230)의 제1 면과 반대되는 면인 제2 면 상에 제2 신호배선들(222b)을 배치할 수 있다. 일 실시예로 제2 신호배선들(222b)을 베이스 필름(230)의 제2 면 상에 배치하기 위하여, 베이스 필름(230)에 제1 비아 홀들(via holes, 232)을 포함할 수 있다. 연결배선들(222a)은 베이스 필름(230)의 제1 면상에 배치되며, 제2 신호배선들(222b)는 베이스 필름(230)의 제2 면 상에 배치될 수 있다. 제1 비아 홀들(232)을 통하여, 연결배선들(222a)과 제2 신호배선들(222b)은 전기적으로 연결될 수 있다. 또한, 일 실시예로, 제2 신호배선들(222b)은 –y 방향으로 연장될 수 있으며, 따라서, 제1 신호배선들(221)과 제2 신호배선들(222b)은 서로 다른 방향으로 연장될 수 있다.
다른 실시예에서, 칩 온 필름 패키지(200)는 2개 이상의 층들을 구비하는 베이스 필름(230)을 포함할 수 있다. 이 때, 반도체칩(210)은 상기 층들 중에서 하나의 층에 실장되고, 반도체칩(210)에서 생성된 구동 신호를 전송하는 제1 신호배선들(221)은 반도체칩(210)이 실장되는 층에 배치될 수 있으며, 입력 신호를 전송하는 상기 제2 신호배선들(222b)은 상기 층들 중에서 반도체칩(210)이 실장된 층과 다른 하나의 층에 배치될 수 있다. 다만, 도시된 패드들과 신호배선들에 국한되지 않고, 표시 장치는 다양한 개수의 패드들과 신호배선들을 구비하여, 본 발명의 사상을 중심으로 다양하게 배치될 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 칩 온 필름 패키지(300)의 일부를 확대한 도면이다.
도 3을 참조하면, 칩 온 필름 패키지(300)는 반도체칩(310), 제1 신호배선들(321), 제2 신호배선들(322b), 제2 신호배선들(322b)과 연결되는 연결배선(322a) 및 베이스 필름(330)을 포함한다. 반도체칩(310)은 베이스 필름(330)상에 실장될 수 있으며, 반도체칩(310)이 포함하는 다수의 패드들을 통하여, 베이스 필름(330)과 반도체칩(310)은 전기적으로 연결될 수 있다. 반도체칩(310)은 패드들이 위치하는 하나의 이상의 패드 영역을 포함할 수 있으며, 일 실시예로, 반도체칩(310)의 a측에 인접하여 위치한 제1 패드영역(310a) 및 b 측에 인접하여 위치한 제2 패드영역(320a)를 포함할 수 있다. 또한, 반도체칩(310)은 제1 패드영역(310a)의 패드들인 제1 패드들(312) 및 제2 패드 영역(310b)의 패드들인 제2 패드들(316)을 포함할 수 있다.
제1 패드들(312)은 제1 신호배선들(321)과 연결되어 있다. 제1 신호배선들(321)은 반도체칩(310)에서 생성된 구동 신호를 외부로 전송하기 위한 배선으로서, 베이스 필름(330)의 제1 면 상에 배치될 수 있다. 또한, 제1 신호배선들(321)은 +y 방향을 향하여 연장될 수 있다.
제2 패드들(316)은 연결배선들(322a)과 연결될 수 있으며, 연결배선들(322a)은 제2 신호배선들(322b)과 연결될 수 있다. 제2 신호배선들(322b)은 생성한 구동 신호를 외부로 전송하기 위한 배선일 수 있다. 제1 신호배선들(321)과 함께 제2 신호배선들(322b)을 통하여, 반도체칩(310)에서 생성된 구동 신호를 표시 패널에 제공함으로써, 더 고품질의 이미지를 제공할 수 있을 것이다. 연결배선들(322a)은 베이스 필름(330)의 제 1면 상에 배치될 수 있으며, 제2 신호배선들(322b)이 제1 신호배선들(321)과 중첩되지 않도록, 베이스 필름(330)의 제1 면과 반대되는 면인 제2 면 상에 제2 신호배선들(322b)을 배치할 수 있다. 일 실시예로 제2 신호배선들(322b)을 베이스 필름(330)의 제2 면 상에 배치하기 위하여, 베이스 필름(330)에 제1 비아 홀들(via holes, 332)을 포함할 수 있다. 연결배선들(322a)은 베이스 필름(330)의 제1 면상에 배치되며, 제2 신호배선들(322b)는 베이스 필름(330)의 제2 면 상에 배치될 수 있다. 제1 비아 홀들(332)을 통하여, 연결배선들(322a)과 제2 신호배선들(322b)은 전기적으로 연결될 수 있다. 또한, 일 실시예로, 제2 신호배선들(322b)은 +y 방향으로 연장될 수 있으며, 따라서, 제1 신호배선들(321)과 제2 신호배선들(322b)은 서로 같은 방향으로 연장될 수 있다.
도 4는 도2 에 도시된 I-I' 실선 방향의 종단면도이다.
도 2 및 도 4를 참조하면, 연결 배선(422a)은 베이스 필름(430)의 제1면(401) 상에 배치되고, 연결 배선(422a)은 제2 패드 영역(210b)의 제2 패드(416)와 전기적으로 연결될 수 있다. 연결 배선(422a)은 비아 홀(432)을 통하여, 제2 신호배선(422b)과 전기적으로 연결될 수 있다. 비아 홀(432)에는 연결 배선(422a) 및 제2 신호배선(422b)을 연결하기 위하여, 비아 플러그가 형성될 수 있다. 제2 신호배선(422b)은 베이스 필름(430)의 제2 면(402) 상에 배치될 수 있다. 제2 신호배선(422b)이 제2 면(402) 상에 배치됨으로써, 도2의 제1 신호배선들(221)과 중첩되지 않을 수 있다. 제2 신호배선(422b)를 통하여, 도1 의 보드(130)로부터 입력 신호를 반도체칩(430)으로 전송할 수 있으며, 다른 실시예로, 반도체칩(430)에서 생성된 구동신호를 도1 의 표시 패널(140)로 전송할 수 있다. 일 실시예로, 연결 배선(422a) 및 제2 패드(416)는 동일한 성분으로 일체로(unified) 형성될 수 있다.
도 5는 본 발명의 일 실시예 따른 칩 온 필름 패키지(500)을 나타내는 도면이다.
도 5를 참조하면, 칩 온 필름 패키지(500)는 반도체칩(510), 제1 신호배선들(521), 제2 신호배선들(522b), 제2 신호배선들(522b)과 연결되는 제1 연결배선(522a), 제3 신호배선들(523), 제4 신호배선들(524b), 제4 신호배선들(522b)과 연결되는 제2 연결배선(524a), 제5 신호배선들(525), 제6 신호배선들(526) 및 베이스 필름(530)을 포함한다.
반도체칩(510)은 베이스 필름(530)상에 실장될 수 있으며, 반도체칩(510)이 포함하는 다수의 패드들을 통하여, 베이스 필름(530)과 반도체칩(510)는 전기적으로 연결될 수 있다. 반도체칩(510)은 패드들이 위치하는 하나의 이상의 패드 영역을 포함할 수 있다. 일 실시예로, 반도체칩(510)의 a측에 인접하여 위치한 제1 패드영역(510a), b 측에 인접하여 위치한 제2 패드영역(510b), 제3 패드영역(510c) 및 제5 패드영역(510e), c측 에 인접하여 위치한 제4패드영역(510d), d 측에 인접하여 위치한 제6 패드영역(510f)를 포함할 수 있다. 또한, 반도체칩(510)은 제1 패드영역(510a)의 패드들인 제1 패드들(512), 제2 패드 영역(510b)의 패드들인 제2 패드들(516), 제3 패드 영역(510c)의 패드들인 제3 패드들(513), 제4 패드 영역(510d)의 패드들인 제4 패드들(514), 제5 패드 영역(510e)의 패드들인 제5 패드들(518) 및 제6 패드 영역(510f)의 패드들인 제6 패드들(519)을 포함할 수 있다.
일 실시예로, 반도체칩(510)의 a측 및 b측은 서로 대략 직각을 이루도록 형성될 수 있으며, 이에 따라 제1 패드들(512)과 제2 패드들(516)은 서로 대략 직각을 이루도록 위치할 수 있다. 또한, 반도체칩(510)의 c측 및 a측은 서로 대략 직각을 이루도록 형성될 수 있으며, 이에 따라, 제4 패드들(518)과 제5 패드들(514)도 서로 대략 직각을 이루도록 위치할 수 있다. 제1 신호배선들(521) 및 제2 신호배선들(522b)에 대해서는 도2 의 제1 신호배선들(221), 제2 신호배선들(222b)와 대응되어 자세하게 서술한 바, 이하 생략하도록 한다.
제3 패드 영역(510c)은 반도체칩(510)의 a측에 위치한 것으로, 제1 패드 영역(510a)와 인접한 부분에 위치할 수 있다. 제3 패드 영역(510c)에 위치한 제3 패드들(513)은 제3 신호배선들(523)과 연결될 수 있다. 일 실시예로, 제3 신호배선들(523)은 반도체칩(510)에 인가되는 입력 신호를 전송하기 위한 배선일 수 있으며, 제1 신호배선들(521)과 동일하게 반도체칩(510)의 제1 면상에 배치될 수 있다. 제3 신호배선들(523)은 -y 방향을 향하여 연장될 수 있으며, -y 방향을 향하여 연장된 제2 신호배선들(522b)과 같은 방향으로 연장될 수 있다.
또한, 제5 패드 영역(510e)는 반도체칩(510)의 a측에 위치한 것으로, 제3 패드 영역(510c)와 인접한 부분에 위치할 수 있다. 제5 패드 영역(510e)의 제5 패드들(518)은 제5 신호배선들(525)과 연결될 수 있다. 제5 신호배선들(525)은 반도체칩(510)에서 생성된 구동 신호를 외부로 전송하기 위한 배선으로서, 베이스 필름(230)의 제1 면 상에 배치될 수 있다. 또한, 제5 신호배선들(525)은 +y 방향을 향하여 연장될 수 있다. 일 실시예로, 제1 신호배선들(521)은 b측에 인접하게 연장되며, 제5 신호배선들(525)은 제1 신호배선들(521)과 다르게 c측에 인접하게 연장될 수 있다.
제4 패드들(514)은 제2 연결배선들(524a)과 연결될 수 있으며, 제2 연결배선들(524a)은 제4 신호배선들(524b)과 연결될 수 있다. 제4 신호배선들(524b)은 도 1에서 서술한 보드(130)에 실장되어 있는 전원 소스로부터의 전원 신호 및 타이밍 컨트롤러로부터의 반도체칩(510)의 제어 신호 중 적어도 어느 하나를 포함하는 입력신호를 전송하기 위한 배선일 수 있다. 제2 연결 배선들(524a)은 베이스 필름(530)의 제 1면 상에 배치될 수 있으며, 제4 신호배선들(524b)이 제5 신호배선들(525)과 중첩되지 않도록, 베이스 필름(530)의 제1 면과 반대되는 면인 제2 면 상에 제4 신호배선들(524b)을 배치할 수 있다. 일 실시예로 제4 신호배선들(524b)을 베이스 필름(230)의 제2 면 상에 배치하기 위하여, 베이스 필름(530)에 제2 비아 홀들(via holes, 534)을 포함할 수 있다. 제2 연결배선들(524a)은 베이스 필름(530)의 제1 면상에 배치되며, 제4 신호배선들(524b)는 베이스 필름(530)의 제2 면 상에 배치될 수 있다. 제2 비아 홀들(534)을 통하여, 제2 연결배선들(524a)과 제4 신호배선들(524b)은 전기적으로 연결될 수 있다. 또한, 일 실시예로, 제4 신호배선들(524b)은 –y 방향으로 연장될 수 있으며, 따라서, 제4 신호배선들(524b)과 제5 신호배선들(525)은 서로 다른 방향으로 연장될 수 있다.
제6 패드 영역(510f)는 반도체칩(510)의 d측에 위치한 것으로, 제6 패드 영역(510f)의 제6 패드들(519)은 제6 신호배선들(526)과 연결될 수 있다. 제6 신호배선들(526)은 반도체칩(510)에서 생성한 구동 신호를 외부로 전송하기 위한 배선일 수 있다. 도면상에 제 6 신호배선들(526)은 베이스 필름(530)의 제1 면 상에만 배치된 것으로 도시되어 있으나, 이에 국한되지 않으며, 제6 신호배선들(526)의 일부는 제2 면 상에 배치될 수 있다. 이를 통하여, 제6 패드 영역(510f)의 더 많은 패드들과 더 많은 제6 신호배선들(526)이 연결되어, 더 많은 구동 신호를 외부로 전송할 수 있다.
또한, 제2 신호배선들(522b)의 배치와 제4 신호배선들(524b)의 배치는 반도체칩(510)의 중심부에서 +y방향으로 연장된 직선인 기준선(k)를 기준으로 서로 대칭에 해당될 수 있다. 또한, 더 나아가, 제1 신호배선들(521)의 배치와 제5 신호배선들(525)의 배치는 기준선(k)를 기준으로 서로 대칭에 해당될 수 있다. 또 다른 실시예로, 도 5에 도시된 것과 달리, 제2 신호배선들(522b)는 도 3의 제2 신호배선들(322b)과 같이 +y방향으로 연장될 수 있으며, 이 때에는 제2 신호배선들(522b)의 배치와 제4 신호배선들(524b)의 배치는 서로 비대칭일 수 있다. 다만, 도시된 패드들과 신호배선들에 국한되지 않고, 표시 장치는 다양한 개수의 패드들과 신호배선들을 구비하여, 본 발명의 사상을 중심으로 다양하게 배치될 수 있다.
도 6은 본 발명의 또 다른 실시예 따른 칩 온 필름 패키지(600)을 나타내는 도면이다.
도 6을 참조하면, 칩 온 필름 패키지(600)는 반도체칩(610), 제1 신호배선들(621), 제2 신호배선들(622b), 제2 신호배선들(622b)과 연결되는 제1 연결배선(622a), 제3 신호배선들(623), 제4 신호배선들(624b), 제4 신호배선들(622b)과 연결되는 제2 연결배선(624a), 제5 신호배선들(625), 제6 신호배선들(626) 및 베이스 필름(630)을 포함한다.
제1 신호배선들(621), 제3 신호배선들(623), 제5 신호배선들(625) 및 제6 신호배선들(626)은 도 5와 동일한 바 이하 생략한다. 제2 신호배선들(622b)은 도 5와 달리, +y 방향으로 연장될 수 있다. 또한, 제2 신호배선들(626b)은 반도체칩(610)에서 생성된 구동 신호를 외부로 전송하기 위한 배선일 수 있다. 제1 신호배선들(621)과 제2 신호배선들(622b)은 서로 같은 방향으로 연장될 수 있다.
제4 신호배선들(624b)은 도 5와 달리, +y 방향으로 연장될 수 있다. 또한, 제4 신호배선들(624b)은 반도체칩(610)에서 생성된 구동 신호를 외부로 전송하기 위한 배선일 수 있다. 제5 신호배선들(625)과 제4 신호배선들(625b)은 서로 같은 방향으로 연장될 수 있다. 또한, 제2 신호배선들(622b)의 배치와 제4 신호배선들(624b)의 배치는 반도체칩(510)의 중심부에서 +y방향으로 연장된 직선인 기준선(k)를 기준으로 서로 대칭에 해당될 수 있다. 또한, 더 나아가, 제1 신호배선들(621)의 배치와 제5 신호배선들(625)의 배치는 기준선(k)를 기준으로 서로 대칭에 해당될 수 있다.
도 7은 본 발명의 일 실시예 따라 도 5의 칩 온 필름 패키지를 포함하는 표시 장치(700)를 나타내는 도면이다.
도 7을 참조하면, 표시 장치(700)는 칩 온 필름 패키지(COF), 표시 패널(740) 및 보드(750)을 포함한다. 표시 장치(700)의 칩 온 필름 패키지(COF)는 도 5의 칩 온 필름 패키지(500)과 대응되는 바, 이하 새롭게 도시된 구성을 중심으로 서술한다. 표시 장치(700)와 칩 온 필름 패키지(COF), 보드(750)와 칩 온 필름 패키지(COF)는 도면상 일정 간격으로 이격되어 있으나, 간격없이 인접하여 배치될 수 있다. 베이스 필름(730)에 제3 비아 홀들(736) 및 제4 비아 홀들(738)을 형성할 수 있다. 칩 온 필름 패키지(COF)는 제3 비아 홀들(736)을 통하여 제2 신호 배선들(722b)과 전기적으로 연결되는 제3 연결배선들(722c)를 더 포함할 수 있다. 또한, 칩 온 필름 패키지(COF)는 제4 비아 홀들(738)을 통하여 제4 신호 배선들(724b)과 전기적으로 연결되는 제4 연결배선들(724c)를 더 포함할 수 있다. 다만, 이는 일 실시예로, 제3 비아 홀들(736) 및 제4 비아 홀들(738)은 보드(750)에 형성되거나, 제3 비아 홀들(736) 및 제4 비아 홀들(738)을 형성하지 않고, 보드(750)의 제1 보드 패드들(751)은 제2 신호배선들(722b)와 연결될 수 있으며, 제3 보드 패드들(753)은 제4 신호배선들(724b)와 연결될 수 있다. 이하에서는, 제3 비아 홀들(736) 및 제4 비아 홀들(738)이 베이스 필름(730)에 형성된 것을 전제하여 서술하도록 한다.
표시 패널(740)은 칩 온 필름 패키지(COF)의 신호배선들(721, 723, 726)과 연결될 수 있도록 패널 패드들(741~743)을 포함할 수 있다. 반도체칩(710)의 c측은 다른 a,b,d 측보다 표시 패널(740)과 인접한 곳으로서, 제1 패널 패드들(741)은 제1 신호배선들(721)과 연결될 수 있으며, 제2 패널 패드들(742)은 제6 신호배선들(726)과 연결될 수 있으며, 제3 패널 패드들(743)은 제5 신호배선들(723)과 연결될 수 있다. 표시 패널(740)은 제1 신호배선들(721), 제5 신호배선들(723), 제6 신호배선들(726)을 통하여, 반도체칩(710)에서 생성된 구동신호를 제공할 수 있다.
보드(750)는 보드 패드들(751~753)을 포함할 수 있다. 반도체칩(710)의 a측은 다른 b,c,d 측보다 보드(750)와 인접한 곳으로서, 제1 보드 패드들(751)은 제3 연결배선들(722c)과 연결될 수 있으며, 제2 보드 패드들(752)은 제3 신호배선들(725)과 연결될 수 있으며, 제3 보드 패드들(753)은 제4 연결배선들(724c)과 연결될 수 있다. 이 때, 일 실시예로, 반도체칩(710)은 제3 연결배선들(722c), 제3 신호배선들(725), 제4 연결배선들(724c)을 통하여, 보드(750)에 실장된 전원 소스로부터 생성된 전원 신호 및 보드(750)에 실장된 타이밍 컨트롤러로부터 생성된 제어 신호 중 적어도 어느 하나를 포함하는 입력 신호를 전송받을 수 있다.
예를 들면, 보드(750) 상에 전원 소스가 실장되어, 제1 보드 패드(751)와 연결된 경우에는, 전원 소스로부터 생성된 전원 신호를 제3 연결배선들(722c)을 통하여 반도체칩(710)에 전송할 수 있고, 이를 통하여, 반도체칩(710)의 전원을 강화할 수 있다. 또한, 보드(750) 상에 타이밍 컨트롤러가 실장되어, 제1 보드 패드(751)와 연결된 경우에는, 타이밍 컨트롤러로부터 생성된 제어 신호를 제3 연결배선들(722c)을 통하여 반도체칩(710)에 전송할 수 있고, 이를 통하여, 반도체칩(710)의 제어 신호를 강화하여, 반도체칩(710)이 신속하고 정확하게 동작할 수 있다.
다만, 도시된 패드들과 신호배선들에 국한되지 않고, 표시 장치는 다양한 개수의 패드들과 신호배선들을 구비하여, 본 발명의 사상을 중심으로 다양하게 배치될 수 있으며, 표시 패널(740)의 패널 패드들(741~743)과 보드(750)의 보드 패드들(751~753)은 금속으로 구성된 배선의 일부일 수 있다.
도 8은 본 발명의 일 실시예 따라 도 6의 칩 온 필름 패키지를 포함하는 표시 장치(800)를 나타내는 도면이다.
도 8을 참조하면, 표시 장치(800)는 칩 온 필름 패키지(COF), 표시 패널(840) 및 보드(850)을 포함한다. 표시 장치(800)의 칩 온 필름 패키지(COF)는 도 6의 칩 온 필름 패키지(600)과 대응되는 바, 이하 새롭게 도시된 구성을 중심으로 서술한다. 표시 장치(800)와 칩 온 필름 패키지(COF), 보드(850)와 칩 온 필름 패키지(COF)는 도면상 일정 간격으로 이격되어 있으나, 간격없이 인접하여 배치될 수 있다. 베이스 필름(830)에 제3 비아 홀들(836) 및 제4 비아 홀들(838)을 형성할 수 있다.
칩 온 필름 패키지(COF)는 제3 비아 홀들(836)을 통하여 제2 신호 배선들(822b)과 전기적으로 연결되는 제3 연결배선들(822c)를 더 포함할 수 있다. 또한, 칩 온 필름 패키지(COF)는 제4 비아 홀들(838)을 통하여 제4 신호 배선들(824b)과 전기적으로 연결되는 제4 연결배선들(824c)를 더 포함할 수 있다. 다만, 이는 일 실시예로, 제3 비아 홀들(836) 및 제4 비아 홀들(838)은 보드(850)에 형성되거나, 제3 비아 홀들(836) 및 제4 비아 홀들(838)을 형성하지 않고, 표시 패널(840)의 제4 패널 패드들(844)은 제2 신호배선들(822b)와 연결될 수 있으며, 제5 패널 패드들(845)은 제4 신호배선들(824b)와 연결될 수 있다. 이하에서는, 제3 비아 홀들(836) 및 제4 비아 홀들(838)이 베이스 필름(830)에 형성된 것을 전제하여 서술하도록 한다.
표시 패널(840)은 패널 패드들(841~845)을 포함할 수 있다. 제1 패널 패드들(841)은 제1 신호배선들(821)과 연결될 수 있으며, 제2 패널 패드들(842)은 제6 신호배선들(826)과 연결될 수 있으며, 제3 패널 패드들(843)은 제5 신호배선들(823)과 연결될 수 있다. 또한, 제4 패널 패드들(844)은 제3 연결배선들(822c)과 연결될 수 있으며, 제5 패널 패드들(845)는 제4 연결배선들(824c)과 연결될 수 있다. 표시 패널(840)은 제1 신호배선들(821), 제5 신호배선들(823), 제6 신호배선들(826), 제3 연결배선들(822c) 및 제4 연결배선들(824c)을 통하여, 반도체칩(810)에서 생성된 구동신호를 제공할 수 있다.
보드(850)는 보드 패드들(852)을 포함할 수 있다. 보드 패드들(852)은 제3 신호배선들(825)과 연결될 수 있다. 반도체칩(810)은 제3 신호배선들(825)을 통하여, 보드(850)에 실장된 전원 소스로부터 생성된 전원 신호 및 보드(850)에 실장된 타이밍 컨트롤러로부터 생성된 제어 신호 중 적어도 어느 하나를 포함하는 입력 신호를 전송받을 수 있다. 또한, 일 실시예로, 표시 패널(740)의 패널 패드들(741~743)과 보드(750)의 보드 패드들(751~753)은 금속으로 구성된 배선의 일부일 수 있다.
도 9는 본 발명의 일 실시예에 따른 장치 어셈블리의 일 단부를 나타내는 결합 단면도들이다. 본 실시 예에서 상기 장치 어셈블리(900)는 표시 장치일 수 있다.
도　4 및 도 9를 참조하면, 표시 패널부(900)는 패널 기판(910)을 포함하며, 패널 기판(910) 상에 도 4의 칩 온 필름 패키지(400)로부터 공급되는 신호를 입력받기 위해 형성된 배선(920), 패널 기판(910) 상에 형성되어 화면을 표시하는 표시 패널(930), 표시 패널(930) 상에 형성된 터치 패널(940), 터치 패널(940)을 구동하기 위한 터치 구동부(980)를 포함할 수 있다. 또한, 표시 패널부(900)는 터치 패널(940) 상에 터치 패널(940)을 보호하는 보호막(950)을 더 포함할 수 있다.
도 4의 칩 온 필름 패키지(400)의 제2 신호배선(422b)와 패드(920)는 집적 본딩될 수 있다. 연결배선(422a)은 비아 플러그를 포함하는 비아 홀(432)을 통하여, 제2 신호배선(422b)과 전기적으로 연결될 수 있으며, 제2 신호배선(422b)은 패드(420)와 전기적으로 연결될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 베이스 필름;
    상기 베이스 필름 상에 실장되고, 다수의 패드들 및 구동 집적 회로를 포함하는 반도체칩;
    외부로 상기 구동 집적 회로에서 생성된 구동신호를 전송하기 위한 배선으로서, 상기 반도체칩의 제1 측에 위치한 제1 패드영역의 패드들과 연결되고, 상기 베이스 필름의 제1면상에 배치되는 제1 신호배선들; 및
    상기 반도체칩의 제2 측에 위치한 제2 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면과 반대되는 면인 상기 베이스 필름의 제2면상에 배치되는 제2 신호 배선들을 포함하는 칩 온 필름 패키지(chip on film package).
  2. 제1 항에 있어서,
    상기 제2 신호배선들은, 외부로부터 상기 반도체칩에 인가되는 입력신호를 전송하기 위한 배선인 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제2 항에 있어서,
    상기 입력신호는,
    상기 구동 집접 회로에 전원을 공급하는 전원 신호 및 상기 반도체칩을 제어하기 위한 제어 신호 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제1 항에 있어서,
    상기 칩 온 패키지는,
    상기 베이스 필름을 관통하는 제1 비아 홀(via hole)들 및 상기 베이스 필름의 제1 면에 배치되는 제1 연결배선들을 더 포함하며,
    상기 제2 신호배선들은 상기 제1 비아 홀들을 통해, 상기 제1 연결배선들과 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제1 항에 있어서,
    상기 제1 신호배선들과 상기 제2 신호배선들은 서로 다른 방향으로 연장되는 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제1 항에 있어서,
    상기 반도체칩은 스캔 신호를 생성하는 스캔 구동 회로 및 데이터 신호를 생성하는 데이터 구동 회로 중 적어도 하나를 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 복수의 화소들을 구비하는 표시 패널;
    상기 표시 패널을 구동하기 위한 반도체칩을 베이스 필름 상에 실장하고, 상기 반도체칩의 제1 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면상에 배치되는 제1 신호배선들 및 상기 반도체칩의 제2 패드영역의 패드들과 전기적으로 연결되고, 상기 베이스 필름의 제1 면과 반대되는 면인 상기 베이스 필름의 제2면상에 배치되는 제2 신호 배선들을 포함하는 칩 온 필름 패키지; 및
    상기 반도체칩에 전원을 제공하는 전원 소스 및 상기 반도체칩을 제어하는 타이밍 컨트롤러가 실장되는 보드(board)를 포함하고,
    상기 제1 신호배선들은 상기 표시 패널과 연결되며, 상기 제2 신호배선들은 상기 보드와 연결되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 신호배선들은 상기 반도체칩에서 생성된 구동신호를 전송하기 위한 배선이며,
    상기 제2 신호배선들은 상기 타이밍 컨트롤러로부터 상기 반도체칩을 제어하기 위한 제어 신호 및 상기 전원 소스로부터 상기 반도체칩에 전원을 제공하기 위한 전원 신호 중 적어도 하나를 포함하는 입력 신호를 전송하기 위한 배선인 것을 특징으로 하는 표시 장치.
  9. 제7 항에 있어서,
    상기 보드는,
    플렉서블 인쇄 회로 기판(flexible printed circuit board)인 것을 특징으로 하는 표시 장치.
  10. 제7 항에 있어서,
    상기 칩 온 패키지는,
    상기 베이스 필름을 관통하는 비아 홀들 및 상기 베이스 필름의 제1 면에 배치되는 연결배선들을 더 포함하며,
    상기 제2 신호배선들은 상기 비아 홀들을 통해, 상기 연결배선들과 연결되는 것을 특징으로 하는 표시 장치.
KR1020150073928A 2015-05-27 2015-05-27 칩 온 필름 패키지 및 이를 포함하는 표시 장치 KR20160139300A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150073928A KR20160139300A (ko) 2015-05-27 2015-05-27 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US15/165,464 US20160351155A1 (en) 2015-05-27 2016-05-26 Chip on film package and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150073928A KR20160139300A (ko) 2015-05-27 2015-05-27 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20160139300A true KR20160139300A (ko) 2016-12-07

Family

ID=57397214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073928A KR20160139300A (ko) 2015-05-27 2015-05-27 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US20160351155A1 (ko)
KR (1) KR20160139300A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145643A (zh) * 2019-12-16 2020-05-12 云谷（固安）科技有限公司 一种邦定方法和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322539B1 (ko) 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN109521610A (zh) * 2018-12-24 2019-03-26 深圳市华星光电技术有限公司 显示装置及其制作方法
CN116437712A (zh) * 2020-03-18 2023-07-14 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示面板
CN111640393B (zh) * 2020-06-30 2021-10-29 京东方科技集团股份有限公司 驱动方法、驱动电路及显示装置
KR20220117969A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 회로 기판 조립체 및 이를 포함하는 표시 장치
CN115275037A (zh) * 2022-04-06 2022-11-01 武汉华星光电半导体显示技术有限公司 显示面板以及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
JP3638123B2 (ja) * 2000-10-27 2005-04-13 シャープ株式会社 表示モジュール
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145643A (zh) * 2019-12-16 2020-05-12 云谷（固安）科技有限公司 一种邦定方法和显示装置

Also Published As

Publication number Publication date
US20160351155A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
KR20160139300A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
KR102379779B1 (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102330882B1 (ko) 표시 장치
US20140085281A1 (en) Display device having flexible film cable
US20120056859A1 (en) Display module and assembly method thereof
US10219377B2 (en) Display device and method for manufacturing the same
JP2008052248A (ja) ディスプレイ装置及び軟性部材
KR20180028097A (ko) 표시장치
KR20140050831A (ko) Cof 패키지 및 이를 구비하는 유기 발광 표시 장치
JP6809864B2 (ja) 回路基板モジュール、及び、フレキシブル表示装置
JP2008187174A (ja) 印刷回路基板、及びそれを有する表示パネルアセンブリ
KR102223125B1 (ko) 데이터 구동부 및 이를 구비한 표시 장치
US20100214519A1 (en) Tape carrier package and liquid crystal display device having the same
KR20170036942A (ko) 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR20180062269A (ko) 표시 패널 및 백 커버를 포함하는 디스플레이 장치
KR102360171B1 (ko) 구동 드라이버
US8730214B2 (en) COG panel system arrangement
US11189207B2 (en) Chip-on-film and display including the same
WO2016158747A1 (ja) 部品実装用フレキシブル基板および表示装置
KR20080075282A (ko) 회로 필름과 이를 이용한 평판표시장치
CN111880329A (zh) 显示设备及其制造方法
KR102237751B1 (ko) 표시 장치
KR20140042657A (ko) 연성 필름 케이블을 가지는 표시장치
KR100919190B1 (ko) 라인-온-글래스 방식의 액정표시패널