KR100453306B1 - 표시 소자 구동 장치 및 이를 이용한 표시 장치 - Google Patents

표시 소자 구동 장치 및 이를 이용한 표시 장치 Download PDF

Info

Publication number
KR100453306B1
KR100453306B1 KR10-2002-0007713A KR20020007713A KR100453306B1 KR 100453306 B1 KR100453306 B1 KR 100453306B1 KR 20020007713 A KR20020007713 A KR 20020007713A KR 100453306 B1 KR100453306 B1 KR 100453306B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
connection
electrode
wiring
lsi chip
Prior art date
Application number
KR10-2002-0007713A
Other languages
English (en)
Other versions
KR20020067009A (ko
Inventor
무라하시순이찌
가쯔따니마사후미
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020067009A publication Critical patent/KR20020067009A/ko
Application granted granted Critical
Publication of KR100453306B1 publication Critical patent/KR100453306B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

액정 패널은, 서로 교차하고 그 교차 부분에서 매트릭스 형상의 화소부를 형성하는 복수의 데이터선 전극 및 복수의 주사선 전극을 갖는 액정 패널을 구비하고 있다. 실장 패키지는, 그 액정 패널의 유리 기판에서의 일변측의 에지부에 접속되어 있다. 또한, 그 실장 패키지에서의 절연성 필름 기재 상에서, 액정 패널에 가까운 측으로부터 순서대로, 데이터선 전극을 구동하는 LSI 칩과, 주사선 전극을 구동하는 LSI 칩이 실장되어 있다. 또한, 접속 단자군과 LSI 칩을 접속하는 복수의 배선으로 이루어지는 배선부는, 상기 필름 기재 상의 LSI 칩의 하방(下方)(실장 영역)을 통과하도록 필름 기재에 고정되어 배치된다. 이에 따라, 액정 패널 등에 복수의 구동용 LSI 칩을 실장하는 구조에서, 구동용 LSI 칩에 접속되지 않은 배선을 단절하지 않으면서 최단 거리에 배치할 수 있다.

Description

표시 소자 구동 장치 및 이를 이용한 표시 장치{DISPLAY ELEMENT DRIVING APPARATUS AND DISPLAY USING THE SAME}
본 발명은, 액정 표시 소자 등의 표시 소자를 구동하는 구동 회로가 집적된집적 회로를 표시 소자에 접속되는 실장 기판에 실장하는 구조를 갖는 표시 소자 구동 장치 및 이를 구비한 표시 장치에 관한 것이다.
일반적으로, 매트릭스형의 액정 표시 패널은, 도 13에 도시한 바와 같은 구조를 갖고 있다. 구체적으로, 이 액정 표시 패널은, 주사선 전극군(101), 데이터선 전극군(102) 및 양 전극군(101, 102)의 사이에 샌드위치된 액정(도시되지 않음)을 갖고 있다. 주사선 전극군(101)은 서로 평행하게 배치된 횡방향으로 연장하는 주사선 전극 X1 ~ Xm으로 이루어진다. 한편, 데이터선 전극군(102)은 주사선 전극 X1 ~ Xm과 직교하며, 동시에 서로 평행하게 배선된 종방향으로 연장하는 데이터선 전극 Y1 ~ Yn으로 이루어진다. 또한, 주사선 전극 Xi(m = i)와 데이터선 전극 Yj(n = j)가 교차하는 부분에는 화소부 P가 형성된다.
이러한 액정 표시 패널의 대표적인 구동 방식으로서는, 일본특허공개공보 소60-222835호(액정 매트릭스 표시 패널의 구동 방식)(공개일 1985년 11월 7일), 일본 특허공개공보 소62-3229호(액정 구동 방식)(공개일 1987년 1월 9일) 등에 개시되어 있는 구동 방식을 들 수 있다. 이들 구동 방식은, 화소부의 액정을 어드레스할 경우에, 주사선 전극과 데이터선 전극을 통해서 화소부에 신호를 인가함으로써, 화소부의 액정이 광학적 성질(광투과율)을 변화시키는데 충분한 전압을 인가하고 있다. 이러한 어드레스 방법은, TFT(Thin Film Transistor), STN(Super Twisted Nematic) 등의 액정 표시 패널의 타입에 상관없이, 매트릭스 구조로 화소부에 전압을 인가하는 구조의 액정 표시 패널에 공통되는 구동 방법이다.
상기 구동 방법과 같이, 매트릭스형의 액정 표시 패널을 구동시키는데에는,주사 신호와 데이터 신호를 화소부에 공급할 필요가 있다. 이 때문에, 도 14 및 도 15에 도시한 바와 같이, 액정 패널(111)의 유리 기판(111a)에 형성되는 표시 영역(111b)의 일변측에 데이터선측 구동용 LSI 칩(이하, "데이터 LSI 칩"이라 칭함)(112)을 배치하고, 액정 패널(111)의 타변측에 주사선측 구동용 LSI 칩(이하, "주사 LSI 칩"이라 칭함)(113)을 배치하는 구성이 일반적이다.
도 14에 도시하는 실장 구조에서는, 데이터 LSI 칩(112)(도면에서 LSI 칩)이 실장된 TCP(Tape Carrier Package)(114) 및 주사 LSI 칩(113)(도면에서 LSI 칩)이 실장된 TCP(115)가 전극을 배치한 유리 기판(111a)에 접속되어 있다.
도 15에 도시한 실장 구조에서는, 양 LSI 칩(112, 113)이, COG(Chip On Glass)로 불리우는 실장 형태로 유리 기판(111a) 상에 직접 실장되어 있다. 유리 기판(111a)에는, 양 LSI 칩(112, 113)에 제어 신호, 전원 전압 등을 입력하기 위한 유연한 인쇄 기판(116)이 접속되어 있다.
기타 실장 형태로서는, 도 16에 도시한 바와 같이, 단일 LSI 칩(117)(도면에서, LSI 칩)이 실장된 TCP(118)를 유리 기판(111a)의 일변측에 접속하는 방식이 있다(일본특허공개공보 평6-34987호(공개일 1994년 2월 10일) 참조). 상기 LSI 칩(117)은, 데이터 신호와 주사 신호를 발생시키는 구동 회로가 통합하여 집적되어 있다.
또 다른 실장 구조로서는, 도 17에 도시한 바와 같이, 데이터 LSI 칩(112)의 양측에 2개의 주사 LSI 칩(113, 113)을 TCP(119) 상에 배치하고, 그 TCP(119)를 유리 기판(111a)의 일변측에 접속하는 방식이 있다(일본특허공개공보 평6-34987호(공개일 1994년 2월 10일) 및 일본특허공개공보 평6-11721호(공개일 1994년 1월 21일) 참조). 이 방식에서는, 표시 영역(111b)을 유리 기판(111a)의 중앙에 배치하기 위해 TCP(119)로부터 표시 영역(111b)까지의 주사선 전극용의 배선이 표시 영역(111b)의 양측에 분할하여 배치되어 있다. 이 때문에, 2개의 주사 LSI 칩(113, 113)을 설치하고 있다.
그런데, 도 14 및 도 15에 도시한 종래의 실장 구조에서는, 액정 패널(111)의 적어도 2변의 측단부에 구동 신호를 발생시키는 양 LSI 칩(112, 113)을 실장할 필요가 있다. 이 때문에, 도 14에 도시한 바와 같이, 그들을 실장한 TCP(114, 115)가 적어도 필요하기 때문에, 실장 구조가 복잡하게 되고, 그에 수반하여 부품 갯수가 증가한다. 따라서, 이러한 실장 구조는 비용이 증가하는 문제가 있다.
또한, 도 15에 도시한 COG 기술을 사용한 경우, 데이터 LSI 칩(112)과 주사 LSI 칩(113)을 유리 기판(111a)의 적어도 2변측에 실장할 필요가 있다. 이러한 실장 구조에서는, 유리 기판(111a)의 중앙과, 실제의 표시 영역(111b)의 중앙이 일치하지 않으므로, 액정 패널(111)을 탑재한 기기의 중앙과 표시 영역(111b)의 중앙을 맞추기 위해서, 표시 영역(111b) 주변의 비표시 영역(프레임)을 넓게 확보할 필요가 있다.
예를 들면, 도 18에 도시한 바와 같이, 비표시 영역에서의 양 LSI 칩(112, 113)이 실장되지 않은 비실장부의 폭은 좁게 해도 되지만, 유리 기판(111a)의 비표시 영역에서의 양 LSI 칩(112, 113)을 실장하는 실장부의 폭은 넓게 해야 한다. 구체적으로는, 실장부의 폭이 5mm이고, 비실장부의 폭이 1mm이며, 유리 기판(111a)의 에지로부터 액정 패널(111)을 수용하는 하우징(121)까지의 거리가 1mm인 경우, 표시 영역(111b)의 끝에서 하우징(121)의 내벽까지의 치수는 실장부측에서 6mm이고, 비실장측에서 2mm이다.
도 15의 구성을 상기 치수에 따라서 제조하면, 액정 패널(111)을 탑재하는 기기의 형상은, 도 18에 도시한 바와 같이, 표시 영역(111b)이 하우징(121)의 우측으로 치우친다. 기기에 따르지만, 일반적으로, 표시 영역(111a)의 중심은 하우징(121)의 좌우단으로부터 동일한 거리에 있는 쪽이 보기에 좋다. 이 때문에, 도 19에 도시한 바와 같이, 표시 영역(111b)의 끝에서 하우징(121)의 내벽까지의 치수를 표시 영역(111b)의 좌우에서 6mm 확보하고, 하우징(121)을 좌우 대칭으로 형성할 필요가 있다. 그러나, 이러한 하우징에서는, 횡방향의 길이가 불필요하게 길어지게 된다.
일반 TCP에서는, 필름에 슬릿을 설치하여 필름을 구부릴 수 있기 때문에, COG에 의한 상술한 실장 구조와 같은 문제가 적다. 그러나, 도 14에 도시한 실장 구조에서도, TCP(114, 115)와 유리 기판(111a)의 접속 영역이 2mm 정도의 폭을 필요로 하기 때문에, COG만큼 현저하지 않지만, 하우징(121)의 형성에서도 동일한 문제가 생긴다.
도 16에 도시한 실장 구조에서는, LSI 칩(117) 내에 액정 패널(111)을 구동시키기 위한 회로 구성을 모두 포함시킬 필요가 있다. 예를 들면, 128 ×164 화소의 컬러 액정 패널을 구동시키는 경우, 128 ×3(R, G, B)개의 데이터선 전극 및 164개의 주사선 전극을 요하기 때문에, LSI 칩(117)은 합쳐서 548개의 구동 단자를가질 필요가 있다.
데이터선 전극을 표시 영역(111b)에서 상하로 2분할하여, 유리 기판(111a)의 상부 및 하부에 배치한 2개의 LSI 칩으로 액정 패널(111)을 구동하는 구성도 고려할 수 있다. 이 구성에서는, 상부 및 하부의 LSI 칩에 대해서, 128 ×3개의 데이터선 전극 및 82개의 주사선 전극이 할당되므로, 하나의 LSI 칩은, 합쳐서 466개의 구동 단자를 가질 필요가 있다.
그러나, 많은 구동 회로와 이들에 대응하는 단자를 내장한 단일 LSI 칩의 면적이 넓어져 한 웨이퍼로부터 제조될 수 있는 칩의 갯수가 적게 되기 때문에, 제조 비용이 높다.
또한, 일반적으로, 액정 재료의 광학적 특성(광투과율)을 변화시키기 위한 전압은, 실효 전압으로서 10V 정도이다. 그러나, 액정 재료의 신뢰성 유지를 위해, 액정에 인가되는 전압을 교류화하는 것이 일반적이다. 이 때문에, 구동 방법에 따른, 실제의 구동 전압은 ±10V(진폭에서는 20V) 정도가 필요하게 된다.
로직 회로 등의 저전압 구동(5V 정도)의 회로를 제조하는 통상의 LSI 프로세스에 비해서, 고전압 구동(20V 등)의 회로를 제작하는 프로세스에서는 제조 비용이 높고, 내압을 확보하기 위해서 LSI 칩을 큰 면적에 형성할 필요가 있다.
구동 방법 등에 의해서는, 갯수가 많은 데이터선 전극의 전압을 낮게 설정할 수 있다. 이 경우, 로직 회로 등을 제조하는 일반적인 프로세스로 데이터선 전극측의 LSI 칩을 제조할 수 있다. 일반적인 LSI 프로세스로 제조되는 회로는 0V ~ 5V 정도의 전압 범위를 구동 전압으로서 이용하고 있으므로, 상기한 바와 같은 데이터선 전극측의 LSI 칩을 이용한 경우, 액정 구동의 전압이 부족하다. 이 때문에, 주사측 전극의 구동 전압을 높게 함으로써 액정 구동 전압을 보충할 필요가 있다. 이에 따라, 고가의 고내압의 LSI 프로세스로 제조되는 것은, 주사선 전극측의 LSI 칩만으로 이루어지므로, 구동 장치로서의 전체 비용을 낮게 억제할 수 있다.
그렇지만, 도 16에 도시한 바와 같이, 단일 LSI 칩(117)을 이용하는 실장 구조에서는, 데이터선 전극측 및 주사선 전극측으로 분할하여 LSI 칩을 제조할 수 없다. 이 때문에, LSI 칩(117)을 고가의 고내압 프로세스로 제조해야만 하고, LSI 칩(117)의 제조 비용을 절감할 수 없다.
한편, 도 17에 도시한 실장 구조에서는, 2개의 주사 LSI 칩(113, 113)이 TCP(119) 상에 배치되어 있기 때문에, 데이터 LSI 칩(112)과 주사 LSI 칩(113, 113)에서 LSI 프로세스를 분할할 수 있다. 그 때문에, 이 실장 구조는 도 16의 실장 구조에 비해서 LSI 칩의 비용을 절감할 수 있다. 그러나, 2개의 주사 LSI 칩(113, 113)을 가지기 위해서, 외부로부터 입력되는 주사선 구동용의 제어 신호를 TCP(119)의 접속 단자군(119a)의 양측에 설치된 단자로부터 각각 입력할 필요가 있다. 이 때문에, TCP(119)의 주변부의 구조가 복잡하게 되고, 구동 장치로서의 부품 갯수가 증가하여 고비용을 초래한다.
도 20에 도시한 바와 같이, TCP(131)에 구동용 LSI 칩(132)을 실장하는 경우에는 하기의 구조가 이용된다. 이 TCP(131)에서, 신호를 전달하기 위한 리드(133 …)가 절연성의 필름 기재(134) 상에 접착층(135)을 사이에 두고 고정되어 있다. LSI 칩(132)은 LSI 칩(132)의 실장면에 설치된 범프(136 …)를 리드(133 …)에 고정함으로써 리드(133 …)에 부착된다. 배선층을 형성하는 리드(133 …)는 솔더 레지스트 등으로 이루어지는 보호재(136)에 의해서 보호되고 있다. 그리고, LSI 칩(132) 및 리드(133 …)는 수지층(137)에 의해서 보호되고 있다.
상기 구조를 갖는 TCP(131)에서, 필름 기재(134)에는 미리 접착층(135)을 형성하기 위한 접착제가 도포됨과 함께, LSI 칩(132)의 실장 공간을 위한 디바이스 홀(131a)이 형성되어 있다. 그리고, 이 필름 기재(134) 상에 동박 등의 도전성 재료를 접착하고, 그에 에칭을 실시함으로써 리드(133 …)를 포함한 배선을 잔류시킨다. 이러한 TCP(131)에서는, 리드(133 …)가 디바이스 홀(131a)에 돌출하도록 배치되기 때문에, 리드(133 …)와 범프(136 …)의 위치 조정이 용이하게 되는 이점이 있다.
그렇지만, 상기 TCP(131) 구조에서는 디바이스 홀(131a)의 존재로 인하여 LSI 칩(132)에 접속하는 이외의 배선을 LSI 칩(132) 영역에 배치할 수 없는 결점이 있다. 리드(133 …)(배선)에 이용되는 재료는 두께 20㎛, 폭 40㎛ 정도의 동박 등의 도전성 재료이기 때문에 단절되기 쉽다. 따라서, 필름 기재가 없는 부분인 디바이스 홀(131a)에 배선만을 잔류시켜서 LSI 칩(132)을 실장하도록 하면 그 배선은 LSI 칩(132)의 실장시에 생성되는 압력으로 간단히 단절되게 된다.
또한, 수지층(137)을 형성하는 경우, 디바이스 홀(131a)에 충전하는 수지재료를 압력을 가해서 유입시키기 때문에, 응력이 생긴다. 그러면, 필름 기재(134) 상에 고정되어 있지 않은 배선은, 그 응력에 의해서 이동하여, 다른 배선 또는 LSI 칩(132)에 형성되어 있는 범프(136 …)와 단락되게 된다. 또, 필름 기재(134)의두께는 75㎛ 정도이다.
본 발명의 목적은, 액정 패널 등에 복수의 구동용 LSI 칩(집적 회로)을 실장하는 구조에서, 구동용 LSI 칩에 접속되지 않은 배선을 단절하지 않으면서 최단 거리에 배치할 수 있는 표시 소자 구동 장치 및 이를 이용한 표시 장치를 제공하는데 있다.
도 1은 본 발명의 일실시 형태에 따른 액정 모듈에서의 액정 패널 및 이에 설치되는 실장 패키지의 구성을 도시한 평면도.
도 2는 본 발명의 모든 실시 형태에 공통적인 상기 액정 모듈의 구성을 도시한 블록도.
도 3a는 본 발명의 모든 실시 형태에 공통적인 실장 패키지에서의 주사선 전극 구동용의 LSI 칩과 그 하방(下方)에 리드가 배치되는 구조를 도시한 측면도.
도 3b는 동일한 구조를 필름 기재측에서 바라본 평면도.
도 4는 상기 LSI 칩에서의 범프의 배치 구조를 도시한 평면도.
도 5는 상기 LSI 칩에서의 범프의 다른 배치 구조를 도시한 평면도.
도 6은 돌기를 갖는 상기 LSI 칩으로의 배선 구조를 도시한 평면도.
도 7은 돌기를 갖는 상기 필름 기재의 구조를 도시한 평면도.
도 8은 돌기를 갖지 않는 상기 LSI 칩으로의 배선 구조를 도시한 평면도.
도 9는 돌기를 갖지 않는 상기 LSI 칩으로의 다른 배선 구조를 도시한 평면도.
도 10은 돌기를 갖는 상기 LSI 칩으로의 다른 배선 구조를 도시한 평면도.
도 11a는 내부에 각종 회로를 갖는 상기 LSI 칩으로의 배선 구조를 도시한 평면도.
도 11b는 각종 회로의 구성을 도시한 블록도.
도 12는 본 발명의 다른 실시 형태에 따른 액정 모듈에서의 액정 채널 및 이에 설치되는 실장 패키지의 구성을 도시한 평면도.
도 13은 일반적인 매트릭스형의 액정 표시 패널의 주요부의 구성을 도시한 평면도.
도 14는 TCP를 이용하여 액정 패널에서의 유리 기판에 구동용 LSI 칩을 실장하는 구조를 도시한 평면도.
도 15는 COG 기술에 의해서 액정 패널에서의 유리 기판에 직접 구동용 LSI 칩을 실장하는 구조를 도시한 평면도.
도 16은 TCP를 이용하여 액정 패널에서의 유리 기판에 복수의 구동용 LSI 칩을 실장하는 구조를 도시한 평면도.
도 17은 TCP를 이용하여 액정 패널에서의 유리 기판에 단일 구동용 LSI 칩을 실장하는 구조를 도시한 평면도.
도 18은 도 15의 실장 구조를 갖는 액정 패널에서 표시 영역이 치우친 위치에 배치되는 구조를 도시한 정면도.
도 19는 도 15의 실장 구조를 갖는 액정 패널에서 표시 영역이 좌우대칭인 위치에 배치되는 구조를 도시한 정면도.
도 20은 일반적인 TCP에서 LSI 칩의 실장 구조를 도시한 측면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 액정 패널(표시 소자)
22 : 필름 기재(실장 기판)
22a : 돌기
22b : 실장 영역
23 : LSI 칩(제2 집적 회로)
23a : 범프(접속 전극)
23b : 돌기
23e : 실장면
24 : LSI 칩(제1 집적 회로)
25 : 배선부(출력 배선)
27 : 접속 단자군(접속 단자)
28b : 제2 배선부(접속 배선)
41 ~ 44 : 내부 회로(처리 회로)
X1 ~ Xm : 주사선 전극(제2 전극)
Y1 ~ Yn : 데이터선 전극(제1 전극)
본 발명의 표시 소자 구동 장치 및 이를 이용한 표시 장치의 표시 소자용 집적 회로의 실장 구조는, 상기 목적을 달성하기 위해서, 서로 교차하도록 매트릭스 형상으로 배치된 복수의 제1 전극과 복수의 제2 전극을 갖는 표시 소자를 구동시키기 위해서 설치되고, 상기 제1 전극을 구동시키는 구동 회로가 칩에 집적된 제1 집적 회로 및 상기 제2 전극을 구동시키는 구동 회로가 칩에 집적된 제2 집적 회로와, 접속 단자 및 상기 접속 단자와 상기 제1 집적 회로를 접속하는 접속 배선을 가짐과 함께, 상기 접속 단자와 상기 표시 소자의 사이에서 상기 제1 집적 회로가 상기 제2 집적 회로보다도 상기 표시 소자에 가까운 위치에 있도록 상기 제1 및 상기 제2 집적 회로를 실장하는 단일 실장 기판을 포함하고, 상기 실장 기판에서, 상기 접속 배선이 상기 제2 집적 회로의 실장 영역을 통과하도록 고정되어 배치되어 있다.
상기 구성에서는, 단일 실장 기판에서, 실장 기판의 접속 단자와 표시 소자 사이에서 제1 집적 회로가 제2 집적 회로보다도 표시 소자에 가까운 위치에 있도록실장된다. 그래서, 실장 기판의 면적을 작게 하고자 하면, 제1 및 제2 집적 회로를 근접하여 배치할 필요가 있다.
이러한 구조에서는, 접속 단자로부터 제1 집적 회로에 이르는 접속 배선은, 최단의 경로를 채용하고자 하면, 제2 집적 회로에 지장을 주게 된다. 그런데, 실장 기판에서, 실장 배선이 제2 집적 회로의 실장 영역을 통과하도록 배치되어 있기 때문에, 접속 배선이 그 실장 영역을 우회하여 배치되는 것이 아니다. 그래서, 접속 배선을 최단 거리에 배치할 수 있어, 접속 배선의 라우팅이 필요없게 된다. 이에 따라, 실장 기판의 면적을 축소할 수 있다. 또한, 실장 기판에서, 접속 배선은 고정되어 배치되기 때문에, 제2 집적 회로의 실장 기판으로의 실장시에 생성되는 압력으로 단선하는 것은 없다. 따라서, 표시 소자 구동 장치의 비용 절감을 도모할 수 있는 효과를 발휘한다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 도시한 기재에 의해서 충분히 알 수 있다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 된다.
<실시예>
본 발명의 일실시 형태에 대해서 도 1 내지 도 11에 기초하여 설명하면, 이하와 같다.
도 2에 도시한 바와 같이, 본 실시 형태에 따른 액정 모듈은, 액정 패널(1), 후술하는 주변 회로 등으로 이루어진다.
표시 소자로서의 액정 패널(1)은 일반적인 STN 액정 패널이고, 주사선 전극군(2), 데이터선 전극군(3) 및, 매트릭스 형상으로 배치된 양 전극군(2, 3)의 사이에 샌드위치된 액정(도시되지 않음)을 갖고 있다. 주사선 전극군(2)은, 서로 평행하게 배치된 횡방향으로 연장하는 주사선 전극 X1 ~ Xm으로 이루어진다. 한편, 데이터선 전극군(3)은 주사선 전극 X1 ~ Xm과 직교하며, 또한 서로 평행하게 배치된 종방향으로 연장하는 데이터선 전극 Y1 ~ Yn으로 이루어진다. 또한, 주사선 전극 Xi(m = i)와 데이터선 전극 Yj(n = j)가 교차하는 부분에는 화소부 P가 형성된다. 화소부 P …는, 액정 패널(1)의 표시 영역(1a) 내에 매트릭스 형상으로 설치되어 있다.
액정 패널(1)에는, 주사선 전극 구동 회로(이하, "공통 드라이버"로 칭함)(11) 및 데이터선 전극 구동 회로(이하, "세그먼트 드라이버"라 칭함)(12)가 접속되어 있다. 또한, 공통 드라이버(11) 및 세그먼트 드라이버(12)에는, 제어 회로(13) 및 전압 발생 회로(14)가 접속되어 있다. 공통 드라이버(11)는 주사선 전극군(2)에 구동해야 할 주사선 전극 X1 ~ Xm을 선택하기 위한 주사 신호를 출력한다. 세그먼트 드라이버(12)는 데이터선 전극군(3)에 표시용 데이터에 기초한 데이터 신호를 출력한다.
제어 회로(13)는 표시를 제어하기 위해서, 표시 데이터를 저장하는 VRAM(15)으로부터 표시 데이터를 수신하고, 시스템 버스(16)를 통한 외부와의 통신에서의 지시에 응하여, 표시 제어를 위한 제어 신호 CTL을 양 드라이버(11, 12)에 공급한다. 단, 세그먼트 드라이버(12)에 공급하는 제어 신호에는 표시 데이터가 포함되어 있다.
전압 발생 회로(14)는, 다른 6종류의 표시용 전압 V0 ~ V5를 발생시키고, 공통 드라이버(11)에 전압 V0, V1, V4, V5를 인가하는 한편, 세그먼트 드라이버(12)에 전압 V0, V2, V3, V5를 인가한다. 이들 전압 V0 ~ V5를 기초하여 액정 구동의 신호 레벨이 결정된다. 구동 전압 파형에 대해서는, 전술한 공개공보 등에 기재되어 있기 때문에 그 설명을 생략한다.
또한, 양 드라이버(11, 12)에는 전원 전압 Vcc 및 기준 전압 Vss와, 승압 전원 전압 Vdd가 인가된다. 전원 전압 Vcc는 로직 구동용 전압(5V계)이고, 기준 전압 Vss는 접지 전위 등에서 인가되는 기준 전압이다. 또한, 승압 전원 전압 Vdd는 승압된 출력단 구동용 전압이고, 구동 방법에 있어서 상기 전압이 필수적이다(예를 들면, 20V).
도 1에 도시한 바와 같이, 액정 패널(1)에는, 유리 기판(1)에서의 일변측에 실장 패키지(21)가 접속되어 있다. 실장 패키지(21)는 COF(Chip On Film)로 불리는 기술에 의해서, 공통 드라이버(11)가 칩에 집적된 LSI 칩(23)(제2 집적 회로) 및 세그먼트 드라이버(12)(제1 집적 회로)가 칩에 집적된 LSI 칩(24)을 폴리이미드 등으로 이루어지는 절연성의 필름 기재(22) 상에 실장하는 패키지이다. 이 실장 패키지(21)는 일단측에서 액정 패널(1) 접속용의 ITO(Indium Tin Oxide : 인듐 주석 산화물)와 접속되어 있다.
실장 기판으로서의 필름 기재(22)에서는 액정 패널(1)에 가까운 측에 LSI 칩(24)이 배치되고, 액정 패널(1)로부터 먼 측에 LSI 칩(23)이 배치되어 있다. 또한, 필름 기재(22)는 LSI 칩(23)과 액정 패널(1)을 접속하는 배선부(25, 25)와,LSI 칩(24)와 액정 패널(1)을 접속하는 배선부(26)를 갖고 있다. 배선부(26)는 필름 기재(22)에 고정되어 배치되는 복수의 도전성 배선(Cu 배선)으로 이루어진다. 한편, 출력 배선으로서의 배선부(25, 25)는 동일한 필름 기재(22)에 고정되어 배치되는 복수의 도전성 배선(Cu 배선)으로 이루어지지만, LSI 칩(24)의 양측방을 통과하도록 배치되어 있다. 또한, 필름 기재(22)는 액정 패널(1)과 접속되는 단부와 반대측의 단부에 접속 단자로서의 접속 단자군(27)을 갖고 있다.
필름 기재(22)에는 LSI 칩(23, 24)과 접속 단자군(27)을 접속하는 배선부(28)가 형성되어 있고, 이 배선부(28)도 필름 기재(22)에 고정되어 배치되는 복수의 도전성 배선(Cu 배선)으로 이루어져 있다. 배선부(28)는 LSI 칩(23)에 접속되는 제1 배선부(28a)와, LSI 칩(23)의 하방을 통과하여 LSI 칩(24)에 접속되는 접속 배선으로서의 제2 배선부(28b)로 이루어진다.
또, 제2 배선부(28b)는, 상술한 제어 신호 CTL, 전압 V0, V2, V3, V5(세그먼트 드라이버(12)용), 전원 전압 Vcc, 기준 전압 Vss 및 승압 전원 전압 Vdd의 입력을 위한 배선뿐만 아니라, 신호의 출력을 위한 배선을 포함하여도 된다. 예를 들면, 그 신호는 제어 신호 CTL에 포함되고, 세그먼트 드라이버(12)에 설치된 시프트 레지스터에 전송되는 개시 펄스 신호도 된다. 이 개시 펄스 신호가 시프트 레지스터에 전송되는 동안에, 시프트 레지스터의 각 출력단으로부터 출력되는 펄스 신호가, 데이터선 전극 Y1 ~ Yn에 인가되는 표시 데이터에 응한 전압 V0, V2, V3, V5 중 하나를 선택하기 위한 샘플링 신호로서 이용된다.
상기 개시 펄스 신호는, 시프트 레지스터에 전송된 후, 다시 제2배선부(28b)를 통해서 접속 단자군(27)으로부터 출력되고, 외부에 설치된 도시하지 않은 콘트롤러(제어 회로(13)일 수도 있음) 등에 입력된다. 이 콘트롤러는 그 개시 펄스 신호를 검출함으로써, 1 수평 주사 기간에서의 표시 데이터의 출력을 종료시키거나 또는 콘트롤러 내의 표시 데이터 출력 처리 회로의 카운터를 리셋시킨다.
동일하게, 제1 배선부(28a)는 상술한 제어 신호 CTL, 전압 V0, V1, V4, V5(공통 드라이버(11)용), 전원 전압 Vcc, 기준 전압 Vss 및 승압 전원 전압 Vdd의 입력을 위한 배선뿐만 아니라, 신호의 출력을 위한 배선을 포함해도 된다. 예를 들면, 그 신호는 제어 신호 CTL에 포함되고, 공통 드라이버(11)에 설치된 시프트 레지스터에 전송되는 개시 펄스 신호도 된다.
상기 개시 펄스 신호는 시프트 레지스터에 전송된 후, 다시 제1 배선부(28a)를 통해서 접속 단자군(27)으로부터 출력되고, 상기 콘트롤러 등에 입력된다. 이 콘트롤러는 그 개시 펄스 신호를 검출함으로써, 1 수직 주사 기간에서의 표시 데이터의 출력을 종료시키거나 또는 콘트롤러 내의 표시 데이터 출력 처리 회로의 카운터를 리셋시킨다.
상기 필름 기재(22)는, 복수의 필름과 도전성 배선 사이에 접착층을 두고서 접합되는 3층 구조로 형성되어도 되고, 접착층 대신에 열압착에 의해서 접합되는 2층의 구조로 형성되어도 된다. 필름 기재(22)의 두께는, 예를 들면, 40㎛ 정도이고, 도전성 배선은 두께가 10㎛ 정도이며, 폭이 28㎛ 정도이다.
또, 실장 기판으로서는 필름 기재(22)에 한정하지 않으며, 세라믹 기판 등의 채용도 가능하다.
액정 패널(1) 상의 ITO선 및 필름 기재(22) 상의 도전성 배선은 도시하지 않지만, 예를 들면, ACF(Anisotropic Conductive Film : 이방성 도전막)를 사이에 두고 열압착에 의해 전기적으로 접속되고, 또한 고정되어 있다.
여기서, 배선부(28)를 LSI 칩(23)의 하방에 통과시키기 위한 구조에 대해서 설명한다.
도 3a 및 도 3b에 도시한 바와 같이, 실장 패키지(21)에서, LSI 칩(23)이 필름 기재(22) 상에 실장되어 있다. LSI 칩(23)은 외부와의 전기적 접속을 위한 접속 전극으로서의 범프(23a …)에 의해서 리드(31 …)와 접속된다. 도전성 배선으로서의 리드(31 …)는 제1 배선부(28a)를 구성한다. LSI 칩(23) 및 리드(31 …)는 수지층(34)에 의해서 보호되어 있다. 이러한 실장 구조에서는, 필름 기재(22) 상에 LSI 칩(23)의 실장 영역이 설치되고, 범프(23a …)와 리드(31 …)가 위치 조정된다. 또한, 리드(31 …) 및 후술하는 리드(32 …)는 솔더 레지스트 등으로 이루어지는 보호재(35)에 의해서 보호되고 있다.
도 3b는 필름 기재(22)측을 투과하여 바라본 상태에서 실장 패키지(21)의 배선 부분을 도시하고 있다. 이 도 3b에 도시한 바와 같이, 리드(31 …)는 종래의 TCP(도 20 참조)와 동일한 구조로 범프(23a …)에 접속되지만, LSI 칩(23)이 실장되는 하방에도 필름 기재(22)가 존재하고 있다. 그 부분, 즉, 필름 기재(22) 상의 LSI 칩(23)의 실장 영역에는 LSI 칩(23)에 접속되지 않은 리드(32 …)가 고정되어 있다. 따라서, 리드(32 …)는 LSI 칩(23)의 실장시에 단절되지 않고, 수지층(34)을 형성하는 경우, LSI 칩(23)의 주위에 수지 재료를 충전할 때에 생성되는 응력에 의해서 이동하지도 않는다.
따라서, 본 실장 구조를 채용하면, LSI 칩(23)과 접속하지 않은 리드(32 …)를 LSI 칩(23)의 하방(필름 기재(22)와 LSI 칩(23) 사이)에 배치할 수 있다. 이에 따라, 실장 패키지(21)에서, LSI 칩(23, 24)을 단일 필름 기재(22) 상에 실장하여도, 제2 배선부(28b)를 구성하는 리드(32 …)를 LSI 칩(23)의 양측에 우회하여 배치할 필요가 없게 되어, 신호선의 라우팅이 단순하게 된다. 그에 수반하여, 필름 기재(22)의 면적도 작게 할 수 있다. 이에 따라, 실장 패키지(21)의 비용을 절감할 수 있다.
또한, LSI 칩(23)과 액정 패널(1) 사이의 배선부(25, 25)가 LSI 칩(24)의 양측방을 통과하도록 배치되어 있기 때문에, LSI 칩(23)과 LSI 칩(24) 사이에 배선부(25)가 존재하지 않는다. 이에 따라, 제2 배선부(28b)는 LSI 칩(23)의 하방을 통과하여 최단 경로로 LSI 칩(24)에 접속된다. 또한, 배선부(25, 25)가 LSI 칩(24)에 가능한 한 가깝게 배치됨으로써, 필름 기재(22)의 면적을 축소할 수 있다.
상기한 바와 같이 구성되는 실장 패키지(21)에서는, 필름 기재(22)의 접속 단자군(27)에 상술한 제어 회로(13), 전압 발생 회로(14), VRAM(16) 등이 탑재된 기판(도시하지 않음)이 접속된다. 이에 따라, 제어 회로(13)로부터의 LSI 칩(23)용의 제어 신호 CTL은 접속 단자군(27)에 입력되고 제1 배선부(28a)를 통해서 LSI 칩(23)에 입력된다. 한편, 제어 회로(13)로부터의 LSI 칩(24)용의 제어 신호 CTL은, 접속 단자군(27)에 입력되고, LSI 칩(23)의 하방을 통과하는 제2 배선부(28b)를 통해서 LSI 칩(24)에 입력된다.
또한, LSI 칩(23, 24)이 분할됨으로써, 이들을 별도의 LSI 프로세스로 제조할 수 있다. 예를 들면, LSI 칩(24)을 일반적으로 저가의 LSI 프로세스로 제조할 수 있다. 그 때문에, LSI 칩(24)의 비용을 절감하여, 실장 패키지(21) 나아가서는 액정 패널(1)을 포함하는 액정 모듈의 저비용화를 도모할 수 있다.
도 4에 도시한 바와 같이, LSI 칩(23)은 접속 전극으로서의 범프(23a …)를 양단부에 갖고 있다. 구체적으로는, 범프(23a …)는 LSI 칩(23)에서 필름 기재(22)에 실장되는 면인 실장면(23e)(저면)에서, 장변측 에지 근방에 병설됨과 함께, 단변측 에지 근방에 병설되어 있다. 이에 따라, LSI 칩(23)의 실장면(23e)에서의 중앙 부분에 제2 배선부(28b)가 통과하는 큰 공간(통과 영역)이 설치된다. 또한, 범프(23a …) 이외의 LSI 칩(23)의 상면을 제외한 영역은, 도 3a에 도시한 바와 같이, 수지층(34)에 의해서 절연되어 있다. 그 때문에, LSI 칩(23)의 하측에서의 상기 공간에 설치된 배선은 LSI 칩(23)으로의 배선과 단락되지 않는다.
그런데, 범프(23a)의 높이는 10㎛ 정도이기 때문에, LSI 칩(23)의 사이즈가 지나치게 크지 않으면, 범프(23a …)가 없는 LSI 칩(23)의 중앙부에 LSI 칩(23)의 실장시에 응력이 거의 작용하지 않는다. 그러나, LSI 칩(23)의 사이즈가 크면, 그 좁고 긴 형상때문에 LSI 칩(23)의 중앙부에 응력이 작용할 수 있다. 또한, LSI 칩(23)과 필름 기재(22)의 접속 후에, 수지층(34)을 형성하기 위해서 LSI 칩(23)과 필름 기재(22) 사이에 수지를 충전하는 경우, 범프(23a …)가 LSI 칩(23)의 양단부에 집중해서 설치되어 있기 때문에, 그 부분에서 수지가 균일하게 확산되지 않는다.
이러한 문제를 해소하기 위해서는, 예를 들면, 도 5에 도시한 바와 같이, LSI 칩(23)의 실장면(23e)의 중앙부에, 범프(23a)와 거의 동일한 높이의 돌기(23b …)를 설치한다. 돌기(23b …)는 LSI 칩(23)의 장변측 에지의 근방에 병설된다. 이 돌기(23b …)는 비도전 재료로 형성되어 있어, 필름 기재(22) 상의 배선과 단락되지 않는다.
이러한 돌기(23b …)를 설치함으로써, 수지가 균일하게 확산될 뿐만 아니라, 실장시에 가해지는 힘에 의해서 LSI 칩(23)에 생기는 응력이 억압되기 때문에, 응력에 의한 LSI 칩(23)의 휘어짐을 방지할 수 있다. LSI 칩의 휘어짐이 LSI 칩의 회로 특성을 변화시킬 가능성이 지적되고 있고, 특히 아날로그 회로의 특성 변동이 문제된다. 이는 LSI 칩이 얇게 될수록 문제가 현저해지고, 장래 LSI 칩의 박형화가 진행되는 것을 고려하면, 상기 LSI 칩(23)의 휘어짐을 방지하는 것이 바람직하다.
또한, LSI 칩(23)의 실장 후에 충전된 수지가 경화하여 형성되는 수지층(34)이, 스페이서가 되어 LSI 칩(23)의 중앙 부분을 필름 기재(22) 상에서 지지하기 때문에, LSI 칩(23)이 자체 무게로 휘어지지는 않게 된다. 요컨대, LSI 칩(23)은, 실장된 상태로 수지층(34)에 의해 고정된다.
또, 돌기(23b …)의 배치 간격(배치 밀도)은, 수지의 균일한 확산을 얻기 위해서, 범프(23a …)의 배치 간격과 거의 동일한 것이 바람직하다.
도 6은 상기 돌기(23b …)를 갖는 LSI 칩(23)으로의 배선 구조를 도시하고있다. 상술한 접속 단자군(27)에 접속된 배선부(28)는 LSI 칩(23, 24)에 공급하는 제어 신호 CTL을 위한 신호선 및 상술한 각종 전압을 입력하기 위한 전원선을 포함하고 있다. 그 중, 제1 배선부(28a)는 LSI 칩(23)의 접속 전극(범프(23a …))에 접속되는 한편, 다른 제2 배선부(28b)는, LSI 칩(23)의 하방을 통과하여 LSI 칩(24)에 접속된다. LSI 칩(23)의 실장면(23e)에는 제2 배선부(28b)의 통과 영역에, 전기적으로 도통하는 접속 전극이 없기 때문에, 그러한 접속 전극에 의한 제2 배선부(28b)간의 단락, LSI 칩(23)의 내부 회로와의 단락 등이 생기지 않는다.
돌기(23b)는 LSI 칩(23)이 필름 기재(22)에 실장된 상태에서는, LSI 칩(24)으로의 배선과 간격을 둔 위치에 있기 때문에, 그 배선과 접촉하지 않는다. 또한, 돌기(23b)는 상술한 바와 같이 비도전성 재료로 형성되어 있기 때문에, 가령 상기 배선과 접촉하더라도, 단락 등의 문제를 야기하지는 않는다.
또, 돌기(23b …)는 LSI 칩(23)에 미리 설치되어 있지만, 필름 기재(22) 상에 미리 배치되어 있어도 된다.
예를 들면, 도 7에 도시한 바와 같이, 돌기(22a …)가 필름 기재(22)에서의 LSI 칩(23)의 실장 영역(22b)에 설치되어 있다. 돌기(22a …)는 실장 영역(22b)의 중앙부에서의 장변측 에지 근방에 병설된다. LSI 칩(23)의 실장시에는, 필름 기재(22)가 평탄한 지지 기재 상에 고정되기 때문에 돌기(22a)가, LSI 칩(23)에 생성되는 응력을 억압한다. 따라서, LSI 칩(23)에 돌기(23b …)가 설치되는 구조와 동일하고, LSI 칩(23)의 휘어짐을 방지할 수 있다.
배선부(25, 25)는, 도 6에 도시한 바와 같이, LSI 칩(23)의 양측부로부터 인출되도록 미리 접속되어 있다. 이에 따라, 배선부(25, 25)는, 도 1에 도시한 바와 같이, 필름 기재(22)의 양측 에지부에 배치되고, 상술한 바와 같이 액정 패널(1)에 있어서 대향하는 주사선 전극 입력 단자에 접속된다.
LSI 칩(24)으로의 배선 구조에 대해서는, 종래의 배선 구조와 동일하기 때문에 그 설명을 생략한다.
LSI 칩(23)에서의 범프(23a …)의 레이아웃 및 필름 기재(22) 상의 배선 패턴은 도 6에 도시하는 구성에 특히 한정되지 않고, 예를 들면, 도 8 내지 도 11에 도시한 바와 같이 구성해도 된다.
도 8에 도시하는 구성에서는, LSI 칩(23)으로의 입력선인 제1 배선부(28a)를 접속시키기 위한 범프(23a …)가, LSI 칩(23)의 중앙부에서의 입력측 장변 에지부의 근방에 통합 배치되어 있다. 그 대신, 제2 배선부(28b)는 제1 배선부(28a)의 양측에 분할 배치되고, 제1 배선부(28a)가 없는 LSI 칩(23)의 중앙부에서 통합되어 있다.
이에 따라, 제1 배선부(28a)가 제2 배선부(28b)의 양측에 분할 배치되는 도 6의 구성과는 달리, 제1 배선부(28a)가 LSI 칩(23)의 중앙부에 통합 배치된다. 또한, 이 구성에서는, LSI 칩(23)의 중앙부에 범프(23a …)를 갖고 있으므로, 도 6의 구성에서 LSI 칩(23)이 갖고 있는 돌기(23b)가 필요없게 된다.
또한, 도 6에서는, 배선이 직선으로 묘사되어 있지만, 상술한 바와 같이, LSI 칩(23, 24)에 공통으로 설치되는 전원선(Vcc, Vss, Vdd, V0 ~ V5) 등은 실제로는 LSI 칩(23, 24)에 접속되기 위해서 분기하고 있다(도 10 참조).
도 9에 도시한 구성에서는, LSI 칩(23)의 입출력선인 제1 배선부(28a)를 접속시키기 위한 범프(23a …)가, 도 6의 구성과 같이, LSI 칩(23)의 측단 에지 근방이 아닌, LSI 칩(23)의 중앙부, 구체적으로는 LSI 칩(23)의 장변측의 두개의 측단 에지에 배치되는 범프열 사이에 배치되어 있다. 이러한 구성에서는, LSI 칩(23)의 장변 방향의 사이즈가 단축되기 때문에, LSI 칩(23)의 면적을 축소할 수 있다.
또한, 이 구성에서도, 상술한 돌기(23b …)가 LSI 칩(23)에 설치되어도 된다.
도 10에 도시한 구성에서는, LSI 칩(23, 24)에 공통 배선을 LSI 칩(23)에 접속하는 것을 실현한다. 구체적으로는, LSI 칩(23)은 제2 배선부(28b)에서의 특정 배선(예를 들면, 전원선)으로부터 분기한 배선을 접속하기 위한 범프(23c …)를 실장면(23e)에 갖고 있다. 범프(23c …)는 제1 배선부(28a)가 접속되는 범프(23a …)와 병설되고, 또한 단락 방지를 위해서 제2 배선부(28b)로부터 이격된 위치에 배치되어 있다. 또는, 범프(23c …)는 제2 배선부(28b)의 통과 위치에 배치되어도 된다. 이 위치에 범프(23c …)를 형성함으로써 상술한 바와 같이 제2 배선부(28b)의 배선을 분기시킬 필요는 없다.
도 11a에 도시한 구성은, LSI 칩(23)에 버퍼, 앰프, 레벨 시프터 등의 회로를 설치하고, 다른 LSI로부터 전송되는 경우의 신호 감쇠의 보간, 증폭, 임피던스 변환, 레벨 변환 등을 행하도록 한 실장 패키지(21)에 바람직하다. LSI 칩(24)을 포함하는 도시하지 않은 다른 LSI도, 동일한 회로를 갖는 후술하는 동일한 범프 구조를 가져도 된다.
이 구성에서, LSI 칩(23)은 제2 배선부(28b)를 접속하기 위한 범프(23d1~ 23d4) 및 범프(23d11~ 23d14)를 갖고 있다. 또한, 도 11b에 도시한 바와 같이, LSI 범프(23)의 내부에는 LSI 칩(24)으로의 입력 신호에 대한 각종 처리를 실시하기 위한 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로로서의 내부 회로(41 ~ 44)가 설치되어 있다. 내부 회로(41 ~ 44)의 입력 단자에는 각각 범프(23d1~ 23d4)가 접속되고, 내부 회로(41 ~ 44)의 출력 단자에는 각각 범프(23d11~ 23d14)가 접속되어 있다.
상기 구성에 의해서, 제2 배선부(28b)에 전송되는 신호를 처리하는 회로를 필름 기재(22) 상에 독립하여 설치할 필요가 없고, 실장 패키지(21)는 1층의 면적을 보다 축소할 수 있다.
또한, 상기 내부 회로(41 ~ 44)에서는 4개의 신호에 대해서 각각 독립하여 소정의 처리를 실시하도록 하고 있지만, 처리를 실시하는 신호의 수는 특히 한정되지 않으며, 적어도 하나의 신호이면 된다.
여기서, 액정 패널(1)의 구체예로서, 종래의 기술에서 설명한 구성과 동일하고, 화소수 128(데이터측) ×3(R, G, B)(주사측)의 예에 대해서 설명한다.
LSI 칩(24)은 출력 단자로서 384(= 128 ×3)개의 단자를 갖고 있고, 배선부(26)를 통해서 액정 패널(1)에 구동 신호를 출력한다. LSI 칩(24)에 입력되는 신호로서, 주 제어 신호 CTL은, 데이터 전송 클럭 신호, 상술한 개시 펄스 신호, 래치 신호, 표시 데이터, 교류화 신호, 휘도 조정 신호 등을 들 수 있다.
데이터 전송 클럭 신호는 R, G, B에 각각 대응한 표시 데이터를 LSI 칩(24) 내부의 시프트 레지스터에서 전송시키기 위한 클럭 신호이다. 개시 펄스 신호는 그 전송의 개시를 제어하는 신호이다. 래치 신호는 표시 데이터가 1 수평 동기 기간 동안에 전송된 결과에서 얻어진 신호를 래치하는 신호이다. 교류화 신호는 액정을 교류 구동하기 위해서 LSI 칩(24)으로부터 출력되는 데이터 신호를 교류화하는 신호이다. 휘도 조정 신호는 표시 화면의 휘도를 조정하기 위해서 데이터 신호의 전압 레벨을 조정하는 신호이다.
또한, LSI 칩(24)에는, 상술한 바와 같이 전원 전압 Vcc, 기준 전압 Vss 및 승압 전원 전압 Vdd와, 액정 패널(1)에 인가하기 위한 전압 V0, V2, V3, V5(도 2 참조)가 입력된다.
일반적으로, LSI 칩(24)과 같은 데이터선 전극을 구동시키는 LSI 칩은, 다출력 및 소입력이므로, 매우 좁고 긴 사각형 형상을 하고 있다. 이 때문에, 그 LSI 칩에서 액정 패널(1)측의 장변, 또는 양 인접 단변도 포함하는 3변, 또한 다른 장변에도 출력 단자가 배치된다. 한편, 입력 신호 및 전원용 단자는 다른 장변에 배치되어 있다.
한편, LSI 칩(23)에 입력되는 신호로서 주 제어 신호는, 전송 신호, 개시 펄스 신호, 교류화 신호 등을 들 수 있다. 전송 신호는 주사 신호를 LSI 칩(23) 내부의 시프트 레지스터에서 전송하기 위한 신호(예를 들면 수평 동기 신호)이다. 개시 펄스 신호는 그 전송 개시를 제어하는 신호이다. 교류화 신호는, 액정을 교류 구동하기 위해서 주사 신호를 교류화하는 신호이다.
또한, LSI 칩(23)에는 상술한 바와 같이 전원 전압 Vcc, 기준 전압 Vss 및 승압 전원 전압 Vdd와, 액정 패널(1)에 인가하기 위한 전압 V0, V1, V4, V5(도 2 참조)가 입력된다.
일반적으로, LSI 칩(23)과 같은 주사선 전극을 구동시키는 LSI 칩도 데이터선 전극 구동용 LSI 칩과 동일하고, 다출력 및 소입력이기 때문에, 매우 좁고 긴 장방형상을 하고 있다. 이 때문에, 그 LSI 칩에서, 액정 패널(1)측의 장변, 또는 양 인접 단변도 포함하는 3변, 또한 다른 장변에도 출력 단자가 배치된다. 한편, 입출력 신호 및 전원용 단자는 다른 장변에 배치되어 있다.
그리고, 많은 액정 패널(1)은 횡방향(주사선 전극 Y의 수직 방향)의 화소수가 많고, 또한 R, G, B 각각의 표시 데이터를 처리한다. 이 때문에, 주사선 전극 구동용의 LSI 칩은 데이터선 전극 구동용의 LSI 칩에 비하여 출력 단자수가 적다.
이 점에 착안하여, 본 실시 형태와 같이, LSI 칩(24)에 접속되는 신호선이나 전원선(이들 신호선이나 전원선의 수는 비교적 적을 수 있음)을 LSI 칩(23)의 하방에 설치함으로써, 배선부(25, 25)를 액정 패널(1)의 좌우 양측에 분할하여 배치를 용이하게 실현할 수 있다. 이에 따라, 액정 패널(1)의 중앙에 표시 영역(1a)의 중앙을 배치하는 배선 방법을 용이하게 실현할 수 있다. 또한, 배선의 불필요한 라우팅이 없으므로, 좁고 긴 장방형상의 2종류의 LSI 칩(23, 24)을 수직 방향의 측면에서 서로 근접하게 실장할 수 있기 때문에 고밀도 실장이 가능하다. 또한, 후에 상술하는 바와 같이, 관련 LSI 칩(제어 회로(13) 등 다른 관련 LSI도 포함)도 필름기재(22) 상에 실장하는 것이 가능하고, 액정 모듈의 소형화를 실현할 수 있다.
이상 상술한 바와 같이, LSI 칩(23)의 하방(실장 영역(22b))에 제2 배선부(28b)를 통과시킴으로써, LSI 칩(23, 24)을 단일 필름 기재(22) 상에 실장하여도 입력 신호선의 라우팅을 간단히 할 수 있다. 그 때문에, LSI 칩(23)을 복수개 배치할 필요가 없어진다.
또한, 고속의 데이터 전송 클럭선이나 데이터선의 라우팅이 없고, 짧은 배선이 가능하다. 이로써, 외부 노이즈에 의한 표시 품질의 저하를 억제할 수 있고, 표시 모듈의 배치 설계가 용이하게 된다. 또한, 동일하게 전원선의 라우팅이 없고, 짧은 배선이 가능하게 된다. 이로써, 전원선에 침입하는 노이즈에 의한 표시 품질의 저하를 억제할 수 있다.
상술한 바와 같이, 배선의 라우팅이 없게 됨으로써, 필름 기재(22)의 배선 설계가 용이하게 된다. 이와 LSI 칩(23, 24)의 고밀도 실장화를 병행함으로써, 필름 기재(22)의 면적이 축소됨으로써, 실장 패키지(21)의 비용 절감이 가능하게 된다.
또한, 배선의 라우팅이 용이하게 됨으로써, 단층 또는 양면 배선으로 배선이 가능하게 되고, 필름 기재(22)를 다층으로 형성할 필요가 없게 된다. 이에 의해서, 필름 기재(22)가 얇아서 유연성을 가지기 때문에, 표시 모듈의 설계 용이성과 소형화를 실현할 수 있다. 이는 소형화, 경량화 및 비용 절감의 요구가 높은 휴대 전화 등의 휴대 기기에서 특히 유효하다.
그리고, LSI 칩(23, 24)간의 배선이 용이하게 되므로, 구동 장치 이외의 부품을 실장 및 배선하는 것도 용이하게 된다. 특히, 배선 영역에 통과 배선이 통합 배치됨으로써, LSI 칩(23, 24)의 단자 전극간을 배선하거나, 입력선이 혼잡하여 배선이 라우팅되지는 않는다. 그 때문에, 배선이 최대한 짧게 되어 배선 설계를 용이하게 할 수 있다. 이에 따라, 주변 부품을 하나의 필름 기재(22) 상에 실장한 형태로 표시 패널(1)을 제공할 수 있고, 표시 모듈의 조립 공정을 특히 간소화할 수 있음과 동시에, 신뢰성도 향상된다.
본 발명의 다른 실시 형태에 대해서 도 2, 도 3 및 도 6 내지 도 12에 기초하여 설명하면 이하와 같다. 또한, 본 실시 형태에서, 상술한 실시 형태 1에서 구성 요소와 동등한 기능을 갖는 구성에 대해서는 동일 부호를 부기하며 그 설명은 생략한다.
본 실시 형태에 따른 액정 모듈은 실시 형태 1의 액정 모듈과 동일하고, 도 2에 도시한 바와 같이, 액정 패널(1), 공통 드라이버(11), 세그먼트 드라이버(12), 제어 회로(13), 전압 발생 회로(14), VRAM(15) 등을 구비하고 있다. 단, 본 액정 모듈에서의 액정 패널(1)은 도 1에 도시한 실장 패키지(21)와는 다르고, 도 12에 도시한 실장 패키지(51)가 접속되어 있다.
실장 패키지(51)는 실장 패키지(21)와 동일하고, 필름 기재(22) 상에 LSI 칩(23, 24)이 실장됨과 함께, 배선부(25, 26, 28) 및 접속 단자군(27)이 설치되어 있다. 이 실장 패키지(51)에서는 또한 필름 기재(22) 상에, 제어 회로(13), 전압 발생 회로(14) 및 VRAM(15)이 각각 칩에 집적된 제어 칩(52), 전압원 칩(53) 및 VRAM 칩(54)이 실장되어 있다.
제어 칩(52)과 접속 단자군(27) 사이는, 필름 기재(22) 상에 형성되는 시스템 버스(16)에 의해서 접속되어 있다. 또한, 배선부(28)는 전압원 칩(53)에 접속되는 전압선(28c) 및 접속 단자군(27)에 접속되는 전원선(28d)을 포함하고 있다. 전압선(28c)은 전압원 칩(53)에서 발생하는 상술한 전압 V0 ~ V5를 LSI 칩(23, 24)에 부여하기 위해서 설치된다. 전원선(28d)은 외부로부터 인가되는 상술한 전원 전압 Vcc, 기준 전압 Vss 및 승압 전원 전압 Vdd를 LSI 칩(23, 24)에 부여하기 위해서 설치된다.
이와 같이 구성되는 실장 패키지(51)에서도 도 1에 도시한 실장 패키지(21)와 동일하고, 제2 배선부(28b)가 도 3a 및 도 3b에 도시한 COF 기술을 이용하여, 필름 기재(22) 상에서 LSI 칩(23)의 하방을 통과하도록 배치되어 있다. 이에 따라, 실장 패키지(21)와 동일하고, 제2 배선부(28b)를 구성하는 각 배선의 단절을 방지할 수 있다.
또한, 본 실시 형태에서도 도 1의 실시 형태와 동일하고, 도 6 내지 도 11에 도시한 바와 같은 LSI 칩(23)과 배선부(28)와의 접속 구조가 적용되는 것은 물론이다.
또한, 본 실시 형태 및 도 1의 실시 형태에서는, 액정 패널(1)이 단순 매트릭스형태의 전극 구조를 갖는 예에 대해서 설명하였지만, 액정 패널(1)이 다른 타입의 전극 구조를 갖고 있어도 된다. 예를 들면, 액정 패널(1)이 TFT형인 경우, 도 2에서의 공통 드라이버(11) 및 세그먼트 드라이버(12)가 각각 게이트 드라이버 및 소스 드라이버로 치환된다. 따라서, 실장 패키지(21, 51)에 실장되는 LSI칩(23, 24)도, 각각 게이트 드라이버 및 소스 드라이버가 칩에 집적된 LSI로 치환된다.
또한, 양 실시 형태에서는, LSI 칩(23)에 제2 배선부(28b)를 통과시킬 수 있도록 범프(23a …)를 배치하는 구조의 예를 설명하였지만, 그 구조에 한정되는 것은 아니다. 예를 들면, 필름 기재(22) 상에서의 칩 배치나 배선 레이아웃을 감안하여, 상술한 바와 같은 배선 영역을 확보할 수 있도록 단자 전극(범프)을 형성한 LSI를 제조하면 된다.
또한, 액정 패널(1)이 STN 액정 패널인 경우, 도 2에 도시한 데이터선 전극군(3)을 액정 패널(1)의 상하에 분할하는 패널 구조를 채용한 액정 모듈에서는, 액정 패널(1)의 상부 및 하부 각각에 실장 패키지(21 또는 51)를 설치하여도 된다. 또한, LSI 칩(24)은, 종속 접속된 복수의 LSI 칩에 의해서 구성되어도 된다.
또한, 양 실시 형태에서는, 표시 패널로서 액정 패널(1)을 이용한 예에 대해서 설명하였지만, 이에 한정하지 않으며, LSI 칩(23, 24)과 동일한 구동용의 LSI 칩에 의해서 구동되는 표시 패널이면, 상술한 실장 구조를 적용할 수 있다.
또한, 양 실시 형태는, 매트릭스형으로 전극이 배치되는 표시 패널(1)의 구동을, X축측 구동 장치(공통 드라이버) 및 Y축측 구동 장치(세그먼트 드라이버)에 의해서 행하고, 이들 구동 장치를, 배선을 갖는 절연성 필름 기재 상에 실장하여 탑재하는 다출력 단자용 표시 모듈에 유효하다.
상술한 표시 소자 구동 장치에서, 상기 실장 기판이 상기 제2 집적 회로로부터 상기 표시 소자로의 출력 배선을 갖고, 상기 출력 배선이 상기 제2 집적 회로의 양단부로부터 상기 제1 집적 회로의 양측방을 통과하도록 배치되고, 상기 접속 배선이 제2 집적 회로의 양단부 사이를 통과하도록 배치되는 것이 바람직하다. 이러한 구성에서는, 제2 집적 회로로부터 표시 소자으로의 출력 배선이, 제2 집적 회로의 양단부로부터 제1 집적 회로의 양측방을 통과하도록 배치됨으로써, 제2 집적 회로와 제1 집적 회로 간에 출력 배선이 존재하지 않는다. 그래서, 접속 배선이 제2 집적 회로의 양단부 간을 통과하도록 배치됨으로써, 접속 배선을 상기 출력 배선이 존재하지 않는 영역에 배치할 수 있다. 따라서, 접속 배선 및 출력 배선을 최단 거리에 배치할 수 있어, 표시 소자 구동 장치의 비용 절감을 한층 더 도모할 수 있다는 효과를 발휘한다.
상기 표시 소자 구동 장치에서, 상기 제2 집적 회로가, 그 실장면에서, 상기 접속 배선의 통과 영역을 제외한 영역에 외부와의 전기적 접속을 위한 접속 전극을 갖는 것이 바람직하다. 이러한 구성에서는, 접속 배선의 통과 영역에 접속 전극이 존재하지 않기 때문에, 제2 집적 회로의 실장 영역을 통과하는 접속 배선이 접속 전극과 접촉하지 않는다. 따라서, 불필요한 단락을 회피함으로써, 표시 소자 구동 장치의 신뢰성을 향상시킬 수 있다는 효과를 발휘한다.
또한, 이 구성에서는, 상기 제2 집적 회로가, 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성 돌기를 상기 접속 배선의 통과 영역에 갖는 것이 바람직하다. 또는, 상기 구성에서는, 상기 실장 기판이 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성 돌기를 상기 접속 배선의 통과 영역에 갖는 것이 바림직하다.이러한 구성에서는, 상기 실장 기판은 부분적인 응력의 집중을 방지할 수 있다. 따라서, 표시 소자 구동 장치의 품질을 향상시킬 수 있다는 효과를 발휘한다.
접속 전극의 배치의 적절한 좁고 긴 장방형상으로 형성되는 것이 많은 제2 집적 회로는, 사이즈가 클수록, 접속 전극이 없는 부분에 응력이 작용하기 쉽게 된다. 그래서, 제2 집적 회로 또는 실장 기판이 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성의 돌기를 접속 배선의 통과 영역에 가짐으로써, 부분적인 응력의 집중을 방지할 수 있다.
상기 각 표시 소자 구동 장치에서는, 상기 제2 집적 회로가 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 처리 회로를 갖는 것이 바람직하다. 이러한 구성에서는, 처리 회로를 실장 기판 상에 독립하여 설치할 필요가 없게 된다. 따라서, 표시 소자 구동 장치가 한층 더 비용 절감을 도모할 수 있다는 효과를 발휘한다.
표시 장치는, 상기 표시 소자와, 상기 표시 소자 구동 장치 중 하나를 구비하는 구성이기 때문에, 각 표시 소자 구동 장치의 각각의 이점을 갖는 표시 장치를 얻을 수 있다.
발명의 상세한 설명 중에서 설명된 구체적인 실시 특징 및 실시예는, 어디까지나, 본 발명의 기술 내용을 명확하게 하는 것으로서, 그러한 구체 예에만 한정하여 협의로 해석되지 않아야 하며, 본 발명의 정신과 다음에 기재하는 특허청구 사항의 범위 내에서 다양하게 변경해서 실시할 수 있다.

Claims (30)

  1. 서로 교차하도록 매트릭스 형상으로 배치된 복수의 제1 전극과 복수의 제2 전극을 갖는 표시 소자를 구동시키기 위해서 설치된 것으로서, 상기 제1 전극을 구동시키는 구동 회로가 칩에 집적된 제1 집적 회로 및 상기 제2 전극을 구동시키는 구동 회로가 칩에 집적된 제2 집적 회로와,
    접속 단자 및 상기 접속 단자와 상기 제1 집적 회로를 접속하는 접속 배선을 가짐과 함께, 상기 접속 단자와 상기 표시 소자 사이에서 상기 제1 집적 회로가 상기 제2 집적 회로보다도 상기 표시 소자에 가까운 위치에 있도록 상기 제1 및 상기 제2 집적 회로를 실장하는 단일 실장 기판을 포함하고,
    상기 실장 기판에서, 상기 접속 배선이 상기 제2 집적 회로의 실장 영역을 통과하도록 고정되어 배치되는 표시 소자 구동 장치.
  2. 제1항에 있어서,
    상기 실장 기판은, 상기 제2 집적 회로로부터 상기 표시 소자로의 출력 배선을 갖고, 상기 출력 배선은, 상기 제2 집적 회로의 양단부로부터 상기 제1 집적 회로의 양측방을 통과하도록 배치되고,
    상기 접속 배선은, 상기 제2 집적 회로의 양단부간을 통과하도록 배치되는 표시 소자 구동 장치.
  3. 제1항에 있어서,
    상기 제2 집적 회로는, 그 실장면에서, 상기 접속 배선의 통과 영역을 제외한 영역에 외부와의 전기적 접속을 위한 접속 전극을 갖는 표시 소자 구동 장치.
  4. 제3항에 있어서,
    상기 접속 전극은, 상기 제2 집적 회로의 양단부에 설치되는 표시 소자 구동 장치.
  5. 제2항에 있어서,
    상기 제2 집적 회로는, 그 실장면에서, 상기 접속 배선의 통과 영역을 제외한 영역에 외부와의 전기적 접속을 위한 접속 전극을 갖는 표시 소자 구동 장치.
  6. 제5항에 있어서,
    상기 접속 전극은, 상기 제2 집적 회로의 양단부에 설치되는 표시 소자 구동 장치.
  7. 제3항에 있어서,
    상기 제2 집적 회로는, 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성의 돌기를 상기 접속 배선의 통과 영역에 갖는 표시 소자 구동 장치.
  8. 제3항에 있어서,
    상기 실장 기판은, 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성의 돌기를 상기 접속 배선의 통과 영역에 갖는 표시 소자 구동 장치.
  9. 제1항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  10. 제2항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  11. 제3항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  12. 제5항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  13. 제7항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  14. 제8항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 소자 구동 장치.
  15. 제1항에 있어서,
    상기 제1 전극은 데이터 신호를 전송하는 데이터선 전극이고, 상기 제2 전극은 상기 제2 전극을 선택하기 위해 주사하는 주사 신호를 전송하는 주사선 전극인 표시 소자 구동 장치.
  16. 서로 교차하도록 매트릭스 형상으로 배치된 복수의 제1 전극과 복수의 제2 전극을 갖는 표시 소자와,
    상기 표시 소자를 구동시키기 위해서 설치되고, 상기 제1 전극을 구동시키는 구동 회로가 칩에 집적된 제1 집적 회로 및 상기 제2 전극을 구동시키는 구동하는 구동 회로가 칩에 집적된 제2 집적 회로 및, 접속 단자 및 상기 접속 단자와 상기 제1 집적 회로를 접속시키는 접속 배선을 가짐과 함께, 상기 접속 단자와 상기 표시 소자 사이에서 상기 제1 집적 회로가 상기 제2 집적 회로보다도 상기 표시 소자에 가까운 위치에 있도록 상기 제1 및 상기 제2 집적 회로를 실장하는 단일 실장 기판을 갖고, 상기 실장 기판에서, 상기 접속 배선이 상기 제2 집적 회로의 실장 영역을 통과하도록 고정되어 배치되는 표시 소자 구동 장치를 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 실장 기판은, 상기 제2 집적 회로로부터 상기 표시 소자로의 출력 배선을 갖고, 상기 출력 배선은, 상기 제2 집적 회로의 양단부로부터 상기 제1 집적 회로의 양측방을 통과하도록 배치되고,
    상기 접속 배선은, 상기 제2 집적 회로의 양단부간을 통과하도록 배치되어 있는 표시 장치.
  18. 제16항에 있어서,
    상기 제2 집적 회로는, 그 실장면에서, 상기 접속 배선의 통과 영역을 제외한 영역에 외부와의 전기적 접속을 위한 접속 전극을 갖는 표시 장치.
  19. 제18항에 있어서,
    상기 접속 전극은, 상기 제2 집적 회로의 양단부에 설치되는 표시 장치.
  20. 제17항에 있어서,
    상기 제2 집적 회로는, 그 실장면에서, 상기 접속 배선의 통과 영역을 제외한 영역에 외부와의 전기적 접속을 위한 접속 전극을 갖는 표시 장치.
  21. 제20항에 있어서,
    상기 접속 전극은, 상기 제2 집적 회로의 양단부에 설치되는 표시 장치.
  22. 제18항에 있어서,
    상기 제2 집적 회로는, 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성의 돌기를 상기 접속 배선의 통과 영역에 갖는 표시 장치.
  23. 제18항에 있어서,
    상기 실장 기판은, 상기 접속 전극과 거의 동일한 높이를 갖는 비도전성의 돌기를 상기 접속 배선의 통과 영역에 갖는 표시 장치.
  24. 제16항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  25. 제17항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  26. 제18항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  27. 제20항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  28. 제22항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  29. 제23항에 있어서,
    상기 제2 집적 회로는, 상기 접속 배선을 통과하는 신호중 적어도 하나의 신호에 소정의 처리를 실시하는 버퍼, 앰프, 레벨 시프터 등을 포함하는 처리 회로를 갖는 표시 장치.
  30. 제16항에 있어서,
    상기 제1 전극은 데이터 신호를 전송하는 데이터선 전극이고, 상기 제2 전극은 상기 제2 전극을 선택하기 위해 주사하는 주사 신호를 전송하는 주사선 전극인표시 장치.
KR10-2002-0007713A 2001-02-13 2002-02-09 표시 소자 구동 장치 및 이를 이용한 표시 장치 KR100453306B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00036080 2001-02-13
JP2001036080A JP3696512B2 (ja) 2001-02-13 2001-02-13 表示素子駆動装置およびそれを用いた表示装置

Publications (2)

Publication Number Publication Date
KR20020067009A KR20020067009A (ko) 2002-08-21
KR100453306B1 true KR100453306B1 (ko) 2004-10-20

Family

ID=18899414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0007713A KR100453306B1 (ko) 2001-02-13 2002-02-09 표시 소자 구동 장치 및 이를 이용한 표시 장치

Country Status (4)

Country Link
US (1) US6853430B2 (ko)
JP (1) JP3696512B2 (ko)
KR (1) KR100453306B1 (ko)
TW (1) TW574554B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815081B2 (ja) * 2000-09-21 2011-11-16 シチズンホールディングス株式会社 画像装置
JP2002311849A (ja) * 2001-04-19 2002-10-25 Seiko Epson Corp 電極駆動装置及び電子機器
JP3845551B2 (ja) * 2001-04-19 2006-11-15 セイコーエプソン株式会社 電極駆動装置及び電子機器
US7508479B2 (en) * 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
KR100831302B1 (ko) * 2001-12-22 2008-05-22 엘지디스플레이 주식회사 액정표시장치를 이용한 휴대 정보 단말기
JP2003295218A (ja) * 2002-04-04 2003-10-15 Advanced Display Inc 表示装置
JP3748075B2 (ja) 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
JP3847693B2 (ja) 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100914782B1 (ko) * 2002-12-20 2009-08-31 엘지디스플레이 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
US20040174488A1 (en) * 2003-03-07 2004-09-09 Shang-Kung Tsai Symmetrical liquid crystal display panel
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP3835442B2 (ja) * 2003-09-24 2006-10-18 セイコーエプソン株式会社 電気光学装置および電子機器
GB2409900B (en) 2004-01-09 2006-05-24 Statoil Asa Processing seismic data representing a physical system
JP4689202B2 (ja) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 駆動装置及び表示装置
JP4276985B2 (ja) * 2004-07-28 2009-06-10 シャープ株式会社 回路フィルムおよびこれを備えた表示装置
JP4073903B2 (ja) * 2004-09-22 2008-04-09 シャープ株式会社 半導体装置、フレキシブル基板、及び半導体装置を備えた電子機器
JP2006243724A (ja) * 2005-03-04 2006-09-14 Samsung Electronics Co Ltd 駆動チップ、表示装置及びその製造方法
CN1844977A (zh) * 2005-04-09 2006-10-11 群康科技(深圳)有限公司 液晶显示面板
JP4920204B2 (ja) * 2005-06-24 2012-04-18 富士電機株式会社 半導体装置
JP2007012938A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법
JP5292665B2 (ja) * 2005-10-31 2013-09-18 株式会社ジャパンディスプレイ 表示装置
US20070109468A1 (en) * 2005-11-15 2007-05-17 Toppoly Optoelectronics Corp. Systems with reduced color lines at edges of associated display devices
GB2435693A (en) 2006-02-09 2007-09-05 Electromagnetic Geoservices As Seabed electromagnetic surveying
GB2439378B (en) 2006-06-09 2011-03-16 Electromagnetic Geoservices As Instrument for measuring electromagnetic signals
KR100744143B1 (ko) * 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
GB2442749B (en) 2006-10-12 2010-05-19 Electromagnetic Geoservices As Positioning system
GB2445582A (en) 2007-01-09 2008-07-16 Statoil Asa Method for analysing data from an electromagnetic survey
JP4506769B2 (ja) * 2007-03-09 2010-07-21 セイコーエプソン株式会社 配線基板、電気光学モジュール、及び電子機器
JP4472737B2 (ja) 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4588748B2 (ja) 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치
JP5072639B2 (ja) 2008-02-15 2012-11-14 株式会社ジャパンディスプレイセントラル 液晶表示装置
JPWO2009130742A1 (ja) * 2008-04-25 2011-08-04 株式会社日立製作所 プラズマディスプレイ装置
KR101513271B1 (ko) 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
JP5139407B2 (ja) * 2009-12-14 2013-02-06 ラピスセミコンダクタ株式会社 半導体装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5253450B2 (ja) * 2010-05-10 2013-07-31 ラピスセミコンダクタ株式会社 Ｃｏｆパッケージ
US9217888B2 (en) 2012-04-27 2015-12-22 Sharp Kabushiki Kaisha Display device
WO2014077175A1 (ja) * 2012-11-16 2014-05-22 シャープ株式会社 駆動モジュール、表示パネル、表示装置、およびマルチディスプレイ装置
KR102215881B1 (ko) 2014-02-17 2021-02-17 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
US9564455B2 (en) * 2014-04-10 2017-02-07 Innolux Corporation Display panel
KR102447435B1 (ko) 2016-03-11 2022-09-23 삼성전자주식회사 Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들
KR20180024099A (ko) * 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
TWI657300B (zh) * 2017-08-10 2019-04-21 友達光電股份有限公司 陣列基板
KR102452493B1 (ko) * 2017-12-28 2022-10-11 주식회사 엘엑스세미콘 칩온필름 패키지
KR20210048630A (ko) * 2019-10-23 2021-05-04 삼성디스플레이 주식회사 연성 회로 필름 및 이를 포함하는 표시 장치
CN110910766A (zh) * 2019-11-27 2020-03-24 上海天马微电子有限公司 显示模组和显示装置
JP7497645B2 (ja) * 2020-08-18 2024-06-11 セイコーエプソン株式会社 電気光学パネル、電気光学装置、及び電子機器
KR20220163062A (ko) 2021-06-02 2022-12-09 삼성전자주식회사 복수의 게이트 집적회로들이 실장된 멀티칩 필름 패키지를 포함하는 디스플레이 장치
JP7108350B1 (ja) 2022-03-25 2022-07-28 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234237A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 液晶表示装置
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11326937A (ja) * 1998-05-15 1999-11-26 Matsushita Electric Ind Co Ltd 液晶表示装置とその組み立て方法
JP2001174842A (ja) * 1999-12-21 2001-06-29 Seiko Epson Corp 液晶表示装置および電子機器
JP2001255832A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 表示パネル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297399A (ja) * 1992-04-21 1993-11-12 Sanyo Electric Co Ltd 表示装置の電極構造
JPH0611721A (ja) 1992-06-26 1994-01-21 Sharp Corp 液晶パネルの実装構造および実装方法
JPH0634987A (ja) 1992-07-15 1994-02-10 Seiko Epson Corp 液晶表示装置
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JPH09288279A (ja) * 1996-04-22 1997-11-04 Toshiba Corp 電子装置の配線方法及び電子装置
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP4815081B2 (ja) * 2000-09-21 2011-11-16 シチズンホールディングス株式会社 画像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234237A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 液晶表示装置
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11326937A (ja) * 1998-05-15 1999-11-26 Matsushita Electric Ind Co Ltd 液晶表示装置とその組み立て方法
JP2001174842A (ja) * 1999-12-21 2001-06-29 Seiko Epson Corp 液晶表示装置および電子機器
JP2001255832A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 表示パネル

Also Published As

Publication number Publication date
US20020109814A1 (en) 2002-08-15
JP3696512B2 (ja) 2005-09-21
US6853430B2 (en) 2005-02-08
JP2002244580A (ja) 2002-08-30
TW574554B (en) 2004-02-01
KR20020067009A (ko) 2002-08-21

Similar Documents

Publication Publication Date Title
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
EP3287840B1 (en) Display device
US6618111B1 (en) Liquid crystal display device
KR100341552B1 (ko) 액정 표시 장치
CN111142295A (zh) 显示装置
US20030030604A1 (en) Liquid crystal display
KR20080049912A (ko) 구동회로장치 및 이를 구비한 표시장치
US20070081117A1 (en) Display device and a circuit thereon
US20020117328A1 (en) Flexible substrate, electro-optical device and electronic device
KR101298156B1 (ko) 드라이버 집적회로 칩
US20200348573A1 (en) Display device and method of manufacturing the same
KR101119729B1 (ko) 액정표시장치
KR100687535B1 (ko) 액정표시장치의 구동장치
KR20110018572A (ko) 액정표시장치
KR101074415B1 (ko) 액정표시장치
KR20070063242A (ko) 표시 장치
KR100603848B1 (ko) 캐리어 테이프를 가진 액정표시장치
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
KR20060125326A (ko) 액정 표시 장치
JP3505265B2 (ja) フィルムキャリアおよびそれを用いた液晶表示装置
KR101023345B1 (ko) 액정표시장치
KR20020072724A (ko) 액정 표시 장치
KR20050068502A (ko) 라인 온 글래스형 액정표시장치
KR100470439B1 (ko) 씨오지실장형엘씨디모듈
KR20070003149A (ko) 연성기판의 배선구조 및 이를 채용한 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee