JPH05297399A - 表示装置の電極構造 - Google Patents
表示装置の電極構造Info
- Publication number
- JPH05297399A JPH05297399A JP10116692A JP10116692A JPH05297399A JP H05297399 A JPH05297399 A JP H05297399A JP 10116692 A JP10116692 A JP 10116692A JP 10116692 A JP10116692 A JP 10116692A JP H05297399 A JPH05297399 A JP H05297399A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- display device
- matrix display
- display panel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 駆動用の半導体チップを備えた表示装置の入
力信号と出力信号を分離すると共に半導体チップの電源
電圧供給ラインの抵抗及びＣＯＧ接続抵抗を下げ、忠実
な画像表示を行う。 【構成】 表示装置の入力と出力となる電極群の間に半
導体チップ上で対で共通となる共通電極を設け、共通電
極を表示装置の端から端まで伸びる表示装置上の共通ラ
インに接続する。
力信号と出力信号を分離すると共に半導体チップの電源
電圧供給ラインの抵抗及びＣＯＧ接続抵抗を下げ、忠実
な画像表示を行う。 【構成】 表示装置の入力と出力となる電極群の間に半
導体チップ上で対で共通となる共通電極を設け、共通電
極を表示装置の端から端まで伸びる表示装置上の共通ラ
インに接続する。
Description
【０００１】
【産業上の利用分野】本発明はマトリクス表示装置を駆
動する半導体チップに忠実な信号を供給する電極構造に
関する。
動する半導体チップに忠実な信号を供給する電極構造に
関する。
【０００２】
【従来の技術】図１２に従来の表示装置の電極構造を示
す。
す。
【０００３】図１２において、マトリクス表示パネル１
の周辺に半導体チップ２がＣＯＧにて接続されている。
の周辺に半導体チップ２がＣＯＧにて接続されている。
【０００４】半導体チップ２は入力信号線３と一般に入
力に比較して数の多い出力信号線４に接続されている。
力に比較して数の多い出力信号線４に接続されている。
【０００５】駆動するための電力源として、Ｖｄｄ５、
Ｖｄｄに較べて低電位のＶｓｓ６などが各半導体チップ
毎に供給されていた。
Ｖｄｄに較べて低電位のＶｓｓ６などが各半導体チップ
毎に供給されていた。
【０００６】しかし、前記の構成は変動する入力と出力
信号が干渉して悪影響を及ぼす倶れがあり、また半導体
チップ毎に配線する手間がかかる欠点があった。
信号が干渉して悪影響を及ぼす倶れがあり、また半導体
チップ毎に配線する手間がかかる欠点があった。
【０００７】図１３に信号の配線を表示装置の周辺に平
行に配置した従来の液晶表示装置の電極構造を示す。
行に配置した従来の液晶表示装置の電極構造を示す。
【０００８】マトリクス表示パネル１は中央部に対向基
板で構成される表示部７を持ち、表示部７の境界に対向
基板上の対向電極に電気信号を供給する対向配線８を有
している。
板で構成される表示部７を持ち、表示部７の境界に対向
基板上の対向電極に電気信号を供給する対向配線８を有
している。
【０００９】表示部に能動素子の有るアクティブマトリ
クス表示パネルの場合、半導体チップ２は表示部の左右
に配置されるゲートドライバと表示部の上下に配置され
るドレインドライバとからなる。
クス表示パネルの場合、半導体チップ２は表示部の左右
に配置されるゲートドライバと表示部の上下に配置され
るドレインドライバとからなる。
【００１０】ゲートドライバから表示部を横に貫通する
ゲートライン９、ドレインドライバから表示部を縦に貫
通するドレインライン１０がそれぞれ出力信号をマトリ
クス表示パネルに印加している。
ゲートライン９、ドレインドライバから表示部を縦に貫
通するドレインライン１０がそれぞれ出力信号をマトリ
クス表示パネルに印加している。
【００１１】マトリクス表示パネル１の最外周に外周に
平行に入力信号線と電源線が配線されている。
平行に入力信号線と電源線が配線されている。
【００１２】ゲートラインに平行に表示装置の最外周か
ら内周に向けてＶｄｄ５、映像入力信号１１、Ｖｓｓ６
のための電極が形成されている。
ら内周に向けてＶｄｄ５、映像入力信号１１、Ｖｓｓ６
のための電極が形成されている。
【００１３】ドレインラインに平行に表示装置の最外周
から内周に向けてＳＴ１２、ＣＫ１３、Ｖｓｓ６、映像
入力信号１１、Ｖｄｄ５のための電極が形成されてい
る。
から内周に向けてＳＴ１２、ＣＫ１３、Ｖｓｓ６、映像
入力信号１１、Ｖｄｄ５のための電極が形成されてい
る。
【００１４】ＳＴ１２はシフトレジスタの動作を開始さ
せるスタート信号であり、ＣＫ１３はシフトレジスタの
各出力の間隔を決定するクロック信号であり、共に周期
信号である。
せるスタート信号であり、ＣＫ１３はシフトレジスタの
各出力の間隔を決定するクロック信号であり、共に周期
信号である。
【００１５】図１３において、一定の信号のＶｄｄ及び
Ｖｓｓ、周期的に変動するＳＴ及びＣＫ、不規則に変動
する映像入力信号のための信号線は表示装置の最外周に
設けられているために表示部の大きさの割に表示装置全
体の面積が大きくなる傾向があった。
Ｖｓｓ、周期的に変動するＳＴ及びＣＫ、不規則に変動
する映像入力信号のための信号線は表示装置の最外周に
設けられているために表示部の大きさの割に表示装置全
体の面積が大きくなる傾向があった。
【００１６】さらに、アクティブマトリクス基板の対角
線をＬとすると外部から半導体チップまたは表示部の能
動素子までの抵抗Ｒ、Ｒ’はＬの大きさに略比例する。
線をＬとすると外部から半導体チップまたは表示部の能
動素子までの抵抗Ｒ、Ｒ’はＬの大きさに略比例する。
【００１７】 （Ｒ、Ｒ’）∝Ｌ
【００１８】
【発明が解決しようとする課題】つまり、半導体チップ
毎に配線すると、外部からの信号とマトリクス表示パネ
ルの接続が複雑になり、半導体チップの横の面積を占有
する傾向があった。
毎に配線すると、外部からの信号とマトリクス表示パネ
ルの接続が複雑になり、半導体チップの横の面積を占有
する傾向があった。
【００１９】単にマトリクス表示パネルの周囲に平行に
配線すると配線スペース確保による表示装置の周辺寸法
の拡大あるいは式の接続・配線抵抗の増大等の問題が
あった。
配線すると配線スペース確保による表示装置の周辺寸法
の拡大あるいは式の接続・配線抵抗の増大等の問題が
あった。
【００２０】
【課題を解決するための手段】本発明は表示装置の周辺
に備えられた半導体チップの一部の端子を回路内で接続
して共通として、該共通端子を線対称に半導体チップに
形成し、表示装置の周辺部で半導体チップ間の共通端子
を連続して接続し、表示装置外部と電気接続するもので
ある。
に備えられた半導体チップの一部の端子を回路内で接続
して共通として、該共通端子を線対称に半導体チップに
形成し、表示装置の周辺部で半導体チップ間の共通端子
を連続して接続し、表示装置外部と電気接続するもので
ある。
【００２１】
【作用】マトリクス表示装置に供給される変動する入力
及び出力の間に一定の電位に保たれる電極を巡らせるこ
とにより信号の分離が容易になると共にマトリクス表示
装置への危険な高電圧の付与が避けられる。
及び出力の間に一定の電位に保たれる電極を巡らせるこ
とにより信号の分離が容易になると共にマトリクス表示
装置への危険な高電圧の付与が避けられる。
【００２２】また、周辺スペースの削減による表示装置
の小型化と共に接続抵抗の低減による信号の正確な再生
が図れる。
の小型化と共に接続抵抗の低減による信号の正確な再生
が図れる。
【００２３】
【実施例】図１は液晶表示パネルのゲートラインと平行
に端部にて半導体チップへの給電とアース接続を行った
ものである。
に端部にて半導体チップへの給電とアース接続を行った
ものである。
【００２４】図１においては一定電圧に保たれる線路は
表示装置の周辺に渦巻き状に形成されている。
表示装置の周辺に渦巻き状に形成されている。
【００２５】周期信号、変動する入力信号、出力信号は
マトリクス表示パネル１の周囲に略垂直な方向から半導
体チップ２に入出力されている。
マトリクス表示パネル１の周囲に略垂直な方向から半導
体チップ２に入出力されている。
【００２６】マトリクス表示パネル１の左下の端部から
Ｖｄｄ５、Ｖｓｓ６、アース１４が半導体チップのパネ
ルを覆う領域を貫通する三本の平行な電極で半導体チッ
プ２、２、２、２、２、２、２、２に供給されている。
Ｖｄｄ５、Ｖｓｓ６、アース１４が半導体チップのパネ
ルを覆う領域を貫通する三本の平行な電極で半導体チッ
プ２、２、２、２、２、２、２、２に供給されている。
【００２７】平行な電極は一続きに形成されており、上
下の接続を行う必要はなく、半導体チップの二個で一対
となった共通端子に接続されている。
下の接続を行う必要はなく、半導体チップの二個で一対
となった共通端子に接続されている。
【００２８】図２は最も対向基板に近い方で閉曲線とな
るような半導体チップへの配線を為した表示装置であ
る。
るような半導体チップへの配線を為した表示装置であ
る。
【００２９】図２においては最も対向基板側で閉曲線、
その他の一定電位に保たれる電極は表示装置の互いに垂
直となる辺に平行に設けられている。
その他の一定電位に保たれる電極は表示装置の互いに垂
直となる辺に平行に設けられている。
【００３０】半導体チップ２の領域を貫通するアース１
４は最内周に配線されており、外部との接続場所がその
他の平行な配線と異なり一ケ所で良く外部からの高電圧
の表示部への印加を抑制できる。
４は最内周に配線されており、外部との接続場所がその
他の平行な配線と異なり一ケ所で良く外部からの高電圧
の表示部への印加を抑制できる。
【００３１】Ｖｄｄ５は二ケ所で接続される電極により
半導体チップ２に供給されているが電極が半導体チップ
の下に配線されているので表示装置の増大を招くことな
く、個別にチップに配線するより電極数を減らすことが
できる。
半導体チップ２に供給されているが電極が半導体チップ
の下に配線されているので表示装置の増大を招くことな
く、個別にチップに配線するより電極数を減らすことが
できる。
【００３２】図３は液晶表示パネルのドレインドライバ
とゲートドライバで分けて接続した表示装置の電極構造
図である。
とゲートドライバで分けて接続した表示装置の電極構造
図である。
【００３３】図３において、ドレインドライバ及びゲー
トドライバは共に表示装置の短辺側から電力とアースを
得ている。
トドライバは共に表示装置の短辺側から電力とアースを
得ている。
【００３４】表示部の上下に二個ずつ、左右に二個ずつ
配置された半導体チップ２に平行で半導体チップの下を
通る電極がマトリクス表示パネル１上に配線されてい
る。
配置された半導体チップ２に平行で半導体チップの下を
通る電極がマトリクス表示パネル１上に配線されてい
る。
【００３５】図３の表示装置の電極構造は一定電圧に保
持されたＶｄｄ５、Ｖｓｓ６の電極をマトリクス表示パ
ネル１の各辺に配線している。
持されたＶｄｄ５、Ｖｓｓ６の電極をマトリクス表示パ
ネル１の各辺に配線している。
【００３６】図１から図３までの入力信号線はマトリク
ス表示パネルの各辺に対して垂直に配置されている。
ス表示パネルの各辺に対して垂直に配置されている。
【００３７】図４は絶縁膜を利用して各半導体チップに
もたらされる信号の電極を共通に全て同心矩形状に形成
した表示装置の電極構造である。
もたらされる信号の電極を共通に全て同心矩形状に形成
した表示装置の電極構造である。
【００３８】図４の入力信号線３は表示部７の上下でド
レインドライバの下を通ってゲートラインに平行にマト
リクス表示パネルの端部に導かれ、表示部の左右でゲー
トドライバの下を通ってドレインラインに平行に周回し
ている。
レインドライバの下を通ってゲートラインに平行にマト
リクス表示パネルの端部に導かれ、表示部の左右でゲー
トドライバの下を通ってドレインラインに平行に周回し
ている。
【００３９】同様に基板端面に平行に半導体チップの占
有領域を利用して半導体チップ２に供給される一定信号
１５の電極は入力信号線３と比較して、マトリクス表示
パネル１の表示部７側に設けられ、半導体チップからの
出力信号と入力信号を効率良く分離している。
有領域を利用して半導体チップ２に供給される一定信号
１５の電極は入力信号線３と比較して、マトリクス表示
パネル１の表示部７側に設けられ、半導体チップからの
出力信号と入力信号を効率良く分離している。
【００４０】本構成によれば線路の抵抗が最大で半分に
なり、信号の忠実な伝達が可能になる。
なり、信号の忠実な伝達が可能になる。
【００４１】図５は本発明の表示装置の電極の具体的製
造工程図である。
造工程図である。
【００４２】図５において、ａ）基板上にゲートライン
９と電源ラインを平行に形成し、ｂ）絶縁膜１６を形成
した後、電源ラインと表示電極と端子部用のコンタクト
ホール１７を形成し、ｃ）半導体膜１８をマトリクス表
示素子と絶縁のため対向配線と電源ライン用に基板上に
残し、ｄ）ソース、ドレイン電極と同時にドレインライ
ン１０に平行に電源ラインと対向配線８を形成し、ｅ）
半導体チップ２の端子を一定電圧の配線に表示装置の各
辺に平行に接続して半導体チップに一ケ所または複数の
地点から信号を供給する。
９と電源ラインを平行に形成し、ｂ）絶縁膜１６を形成
した後、電源ラインと表示電極と端子部用のコンタクト
ホール１７を形成し、ｃ）半導体膜１８をマトリクス表
示素子と絶縁のため対向配線と電源ライン用に基板上に
残し、ｄ）ソース、ドレイン電極と同時にドレインライ
ン１０に平行に電源ラインと対向配線８を形成し、ｅ）
半導体チップ２の端子を一定電圧の配線に表示装置の各
辺に平行に接続して半導体チップに一ケ所または複数の
地点から信号を供給する。
【００４３】図６はＶｄｄ、Ｖｓｓ、アースを平行電極
にてマトリクス表示パネルの端部より半導体チップに供
給する構成の平面透視図である。
にてマトリクス表示パネルの端部より半導体チップに供
給する構成の平面透視図である。
【００４４】図６で半導体チップ２は下部のマトリクス
表示パネル上の電極、即ち入力信号線３に接続された七
個の入力端子１９と、Ｖｄｄ５、Ｖｓｓ６、アース１４
の三つの一定信号の供給をする互いに平行な三本の電極
に接続された六個の共通端子２０と、表示部の能動素子
に駆動信号を供給する出力信号線４に接続された十三個
の出力端子２１とを有する。
表示パネル上の電極、即ち入力信号線３に接続された七
個の入力端子１９と、Ｖｄｄ５、Ｖｓｓ６、アース１４
の三つの一定信号の供給をする互いに平行な三本の電極
に接続された六個の共通端子２０と、表示部の能動素子
に駆動信号を供給する出力信号線４に接続された十三個
の出力端子２１とを有する。
【００４５】共通端子２０は半導体チップ２に線対称に
設けられており、マトリクス表示パネル１上の複数の電
極を直線状で互いに平行に形成するのに役立つ。
設けられており、マトリクス表示パネル１上の複数の電
極を直線状で互いに平行に形成するのに役立つ。
【００４６】図７はＣＫ、ＳＴ、Ｖｅｅ、Ｖｓｓ、Ｖｄ
ｄを平行電極にてマトリクス表示パネルの端部より半導
体チップに供給する構成の平面透視図である。
ｄを平行電極にてマトリクス表示パネルの端部より半導
体チップに供給する構成の平面透視図である。
【００４７】図７で半導体チップ２は五個の入力端子１
９と十個の共通端子２０、十一個の出力端子２１とを有
している。
９と十個の共通端子２０、十一個の出力端子２１とを有
している。
【００４８】線対称に配置された十個の共通端子２０は
周期信号のＣＫ１３、ＳＴ１２、一定信号のＶｅｅ２
２、Ｖｓｓ６、Ｖｄｄ５を伝える五本の平行な電極に接
続されている。
周期信号のＣＫ１３、ＳＴ１２、一定信号のＶｅｅ２
２、Ｖｓｓ６、Ｖｄｄ５を伝える五本の平行な電極に接
続されている。
【００４９】電位はＶｅｅ＜Ｖｓｓ＜Ｖｄｄの順番に高
く設定されている。
く設定されている。
【００５０】図８はマトリクス表示パネル上の半導体チ
ップに線対称に配置された共通端子の間を導電膜で接続
した構成の平面透視図である。
ップに線対称に配置された共通端子の間を導電膜で接続
した構成の平面透視図である。
【００５１】図８でマトリクス表示パネル上でＶｄｄ
５、Ｖｓｓ６、アース１４を供給されている電極に接続
された半導体チップ２の共通端子２０は金属膜のような
抵抗の低い材料からなる導電膜２３で電極と平行に接続
されている。
５、Ｖｓｓ６、アース１４を供給されている電極に接続
された半導体チップ２の共通端子２０は金属膜のような
抵抗の低い材料からなる導電膜２３で電極と平行に接続
されている。
【００５２】図８で斜線部は半導体チップの外部に設け
られた共通端子間を接続する導電膜２３である。
られた共通端子間を接続する導電膜２３である。
【００５３】図９に共通端子間に導電膜を持つ半導体チ
ップの断面図を示す。
ップの断面図を示す。
【００５４】図９で、ａ）二つの共通端子２０の間に共
通端子より薄い導電膜２３が形成され、ｂ）共通端子２
０は同じ厚さの導電膜と共に一体に構成されている。
通端子より薄い導電膜２３が形成され、ｂ）共通端子２
０は同じ厚さの導電膜と共に一体に構成されている。
【００５５】導電膜を半導体チップの絶縁膜の間の配線
ではなく、最外層の絶縁膜または半導体層上に配線とし
て形成すれば半導体の高集積化に伴う配線幅の減少によ
る抵抗の増大を抑え得る低抵抗の共通端子を形成でき
る。
ではなく、最外層の絶縁膜または半導体層上に配線とし
て形成すれば半導体の高集積化に伴う配線幅の減少によ
る抵抗の増大を抑え得る低抵抗の共通端子を形成でき
る。
【００５６】言い換えれば、半導体チップ内の微細回路
へ供給される一定信号の線路の抵抗を抑えて位相の遅れ
や信号の変形の防止となると共に、マトリクス表示パネ
ル上の電極幅の減少による電極抵抗の増大を抑制でき
る。
へ供給される一定信号の線路の抵抗を抑えて位相の遅れ
や信号の変形の防止となると共に、マトリクス表示パネ
ル上の電極幅の減少による電極抵抗の増大を抑制でき
る。
【００５７】図９の、ｂ）の構成を成せば端子数の増大
に連れて半導体チップの端子の面積が小さくなっても半
導体チップをマトリクス表示パネルに強固に接続するこ
とができる。
に連れて半導体チップの端子の面積が小さくなっても半
導体チップをマトリクス表示パネルに強固に接続するこ
とができる。
【００５８】図６から図８まではマトリクス表示パネル
上の一定信号の電極が半導体チップの短手方向と平行に
なっていたが、半導体チップの長手方向に平行であって
も良い。
上の一定信号の電極が半導体チップの短手方向と平行に
なっていたが、半導体チップの長手方向に平行であって
も良い。
【００５９】図１０にマトリクス表示パネル上の一定信
号の電極が半導体チップの長手方向に平行となる構成の
平面透視図を示す。
号の電極が半導体チップの長手方向に平行となる構成の
平面透視図を示す。
【００６０】図１０で半導体チップ２は十個の入力端子
１９が並ぶ半導体チップの長手方向に平行にＶｄｄ５、
Ｖｓｓ６、アース１４からなる一定信号を供給する三本
の電極が六個の共通端子２０により接続されている。
１９が並ぶ半導体チップの長手方向に平行にＶｄｄ５、
Ｖｓｓ６、アース１４からなる一定信号を供給する三本
の電極が六個の共通端子２０により接続されている。
【００６１】一定信号に限らず、周期信号及び変動する
入力映像信号も含めて半導体チップ下に平行に電極から
半導体チップへ印加しても良い。
入力映像信号も含めて半導体チップ下に平行に電極から
半導体チップへ印加しても良い。
【００６２】図１１に出力信号線以外は半導体チップの
短手方向に平行に半導体チップ下に表示装置の電極を配
線した構成の平面透視図である。
短手方向に平行に半導体チップ下に表示装置の電極を配
線した構成の平面透視図である。
【００６３】図１１で入力信号線３はＣＫ１３、ＳＴ１
２、Ｖｅｅ２２、Ｖｓｓ６、Ｖｄｄ５の電極と共に半導
体チップ２の短手方向に平行にマトリクス表示パネル上
に設置されている。
２、Ｖｅｅ２２、Ｖｓｓ６、Ｖｄｄ５の電極と共に半導
体チップ２の短手方向に平行にマトリクス表示パネル上
に設置されている。
【００６４】本構成を成せばマトリクス表示パネルの最
外周に半導体チップを配置することができ、電極への接
続数が減ると同時に接続抵抗及びマトリクス表示パネル
の大きさの増加を抑制できる。
外周に半導体チップを配置することができ、電極への接
続数が減ると同時に接続抵抗及びマトリクス表示パネル
の大きさの増加を抑制できる。
【００６５】
【発明の効果】以上のように本発明によれば多数の半導
体チップを搭載した表示装置の駆動電圧を簡単に忠実に
伝達すると共に表示装置に供給される入力と出力の分離
が容易になるという効果がある。
体チップを搭載した表示装置の駆動電圧を簡単に忠実に
伝達すると共に表示装置に供給される入力と出力の分離
が容易になるという効果がある。
【００６６】また、表示装置の小型化、抵抗減による高
画質化が図れる。
画質化が図れる。
【図１】本発明の渦巻き状の電極構造図である。
【図２】本発明の内部のみ閉曲線の電極構造図である。
【図３】本発明の列と行を分離した電極構造図である。
【図４】本発明の同心矩形状の電極構造図である。
【図５】本発明の同心矩形状の電極構造の製造工程図で
ある。
ある。
【図６】本発明の一定信号の共通端子の有る半導体チッ
プと表示装置の接続図である。
プと表示装置の接続図である。
【図７】本発明の周期信号の共通端子の有る半導体チッ
プと表示装置の接続図である。
プと表示装置の接続図である。
【図８】本発明の導電膜保有共通端子の有る半導体チッ
プと表示装置の接続図である。
プと表示装置の接続図である。
【図９】本発明の導電膜保有共通端子の有る半導体チッ
プの断面図である。
プの断面図である。
【図１０】本発明の一定信号の共通端子の有る半導体チ
ップと表示装置の接続図である。
ップと表示装置の接続図である。
【図１１】本発明の入力信号の共通端子の有る半導体チ
ップと表示装置の接続図である。
ップと表示装置の接続図である。
【図１２】従来の個別接続方式の表示装置の電極構造図
である。
である。
【図１３】従来の平行電極方式の表示装置の電極構造図
である。
である。
１ マトリクス表示パネル ２ 半導体チップ ３ 入力信号線 ４ 出力信号線 ５ Ｖｄｄ ６ Ｖｓｓ ７ 表示部 ８ 対向配線 ９ ゲートライン １０ ドレインライン １１ 映像入力信号 １２ ＳＴ １３ ＣＫ １４ アース １５ 一定信号 １６ 絶縁膜 １７ コンタクトホール １８ 半導体膜 １９ 入力端子 ２０ 共通端子 ２１ 出力端子 ２２ Ｖｅｅ ２３ 導電膜
Claims (4)
- 【請求項１】 マトリクス表示装置の周辺に半導体チッ
プを備えた表示装置の電極構造において、表示装置の電
極の少なくとも一部が半導体チップに線対称に同一の電
極を構成し、同一の電極は半導体チップ間で互いに接続
されて表示装置の端部に取り出されていることを特徴と
する表示装置の電極構造。 - 【請求項２】 マトリクス表示装置の周辺に半導体チッ
プを備えた表示装置の電極構造において、表示装置の電
極の少なくとも一部が半導体チップに線対称に同一の電
極を構成し、同一の電極は半導体チップ内で互いに接続
されて表示装置の端部に取り出されていることを特徴と
する表示装置の電極構造。 - 【請求項３】 マトリクス表示装置の周辺に半導体チッ
プを備えた表示装置の電極構造において、マトリクス表
示装置上の半導体チップと対向する領域を貫通する電極
を備えたことを特徴とする表示装置の電極構造。 - 【請求項４】 基板上に接続される半導体チップの端子
構造において、半導体チップの端子の一部が半導体チッ
プに線対称に同一の端子を構成していることを特徴とす
る半導体チップの端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10116692A JPH05297399A (ja) | 1992-04-21 | 1992-04-21 | 表示装置の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10116692A JPH05297399A (ja) | 1992-04-21 | 1992-04-21 | 表示装置の電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297399A true JPH05297399A (ja) | 1993-11-12 |
Family
ID=14293448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10116692A Pending JPH05297399A (ja) | 1992-04-21 | 1992-04-21 | 表示装置の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297399A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002132222A (ja) * | 2000-10-23 | 2002-05-09 | Rohm Co Ltd | 液晶表示装置の構造 |
| JP2002189229A (ja) * | 2000-09-21 | 2002-07-05 | Citizen Watch Co Ltd | 画像装置 |
| JP2003100982A (ja) * | 2001-09-21 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体チップの実装構造及びその構造を使用した液晶表示装置 |
| US6853430B2 (en) * | 2001-02-13 | 2005-02-08 | Sharp Kabushiki Kaisha | Display element driving apparatus and display using the same |
| JP2006017981A (ja) * | 2004-07-01 | 2006-01-19 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2012518208A (ja) * | 2009-02-17 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | ２次元ディスプレイのためのチップレットドライバー対 |
-
1992
- 1992-04-21 JP JP10116692A patent/JPH05297399A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189229A (ja) * | 2000-09-21 | 2002-07-05 | Citizen Watch Co Ltd | 画像装置 |
| JP2002132222A (ja) * | 2000-10-23 | 2002-05-09 | Rohm Co Ltd | 液晶表示装置の構造 |
| US6853430B2 (en) * | 2001-02-13 | 2005-02-08 | Sharp Kabushiki Kaisha | Display element driving apparatus and display using the same |
| JP2003100982A (ja) * | 2001-09-21 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体チップの実装構造及びその構造を使用した液晶表示装置 |
| JP2006017981A (ja) * | 2004-07-01 | 2006-01-19 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2012518208A (ja) * | 2009-02-17 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | ２次元ディスプレイのためのチップレットドライバー対 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41378E1 (en) | Liquid crystal display device | |
| US6292237B1 (en) | Active-matrix liquid-crystal display device and substrate therefor | |
| US7304710B2 (en) | Liquid crystal display device | |
| US4965565A (en) | Liquid crystal display panel having a thin-film transistor array for displaying a high quality picture | |
| US5737053A (en) | Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device | |
| US5159476A (en) | Liquid crystal display unit having large image area and high resolution | |
| JP3293135B2 (ja) | 回路セル・アレイを備えた半導体装置 | |
| EP0435101A1 (en) | Matrix liquid crystal display device using thin film transistors | |
| JPH08262467A (ja) | 表示装置及び半導体素子 | |
| JPH0514915B2 (ja) | ||
| JPH07311392A (ja) | 液晶表示装置 | |
| JPH05297399A (ja) | 表示装置の電極構造 | |
| US6603527B1 (en) | Liquid crystal display device | |
| KR100520263B1 (ko) | 라인 크롤링을 저감할 수 있는 액정표시장치 | |
| KR100392603B1 (ko) | 액정표시장치용 구동 아이씨 연결부 | |
| KR100825106B1 (ko) | 액정 표시 장치 | |
| JP2877621B2 (ja) | 液晶表示装置 | |
| JP3050175B2 (ja) | 表示装置 | |
| JP4357613B2 (ja) | ドライバ一体型液晶表示パネル | |
| JPH08234215A (ja) | 液晶表示装置 | |
| JPH05173164A (ja) | 液晶表示パネル | |
| JP3148461B2 (ja) | 液晶表示モジュールの信号配線構造 | |
| JP2947233B2 (ja) | 表示装置 | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| JPH1164889A (ja) | 表示装置 |