JPS6088985A - 行列型液晶表示パネル - Google Patents
行列型液晶表示パネルInfo
- Publication number
- JPS6088985A JPS6088985A JP58197407A JP19740783A JPS6088985A JP S6088985 A JPS6088985 A JP S6088985A JP 58197407 A JP58197407 A JP 58197407A JP 19740783 A JP19740783 A JP 19740783A JP S6088985 A JPS6088985 A JP S6088985A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- display panel
- crystal display
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、各画素毎に独立した液晶駆動素子を有する行
列型液晶表示パネルに関する。
列型液晶表示パネルに関する。
近年、低電力で表示できる事全特徴とする液晶を用いて
、複雑な文字や両像の表示を行なうための行列形液晶表
示装置の開発が盛んである。液晶を行電極と列電極に設
けて、両′電極間の失効電圧により液晶を駆動させると
いう単純行列電圧平均化駆動方式では、走査線数に限界
があり、一般に解像度の低い画像しか得られず、高い解
像度の画像葡得ようとすれば、半導体基板上に高度な半
導体技術を１駆使し、各画素毎にスイッチングトランジ
スタ全役けたアクティブマトリックス駆動方式％式％ この場合、液晶駆動素子のスイッチング素子に通常のＭ
ＯＳ）ランジスタを使用すると、その時半導体基板とな
る６１ウエーハからは、多くて数パネルしか製作できな
い。また、薄膜トランジスタを用いても基板そのものが
、大面積なガラスもしくは、石英等を基板に利用できる
が、製造装置からの制限で、Ｓｉウェーハと同様、多く
て数パネルしか製作できないため、歩留りの点から１バ
ネルあたりの製作コストが高くなる事は必至であった。
、複雑な文字や両像の表示を行なうための行列形液晶表
示装置の開発が盛んである。液晶を行電極と列電極に設
けて、両′電極間の失効電圧により液晶を駆動させると
いう単純行列電圧平均化駆動方式では、走査線数に限界
があり、一般に解像度の低い画像しか得られず、高い解
像度の画像葡得ようとすれば、半導体基板上に高度な半
導体技術を１駆使し、各画素毎にスイッチングトランジ
スタ全役けたアクティブマトリックス駆動方式％式％ この場合、液晶駆動素子のスイッチング素子に通常のＭ
ＯＳ）ランジスタを使用すると、その時半導体基板とな
る６１ウエーハからは、多くて数パネルしか製作できな
い。また、薄膜トランジスタを用いても基板そのものが
、大面積なガラスもしくは、石英等を基板に利用できる
が、製造装置からの制限で、Ｓｉウェーハと同様、多く
て数パネルしか製作できないため、歩留りの点から１バ
ネルあたりの製作コストが高くなる事は必至であった。
従来製作されているアクティブ・マトリクス駆動液晶表
示パネルの、半導体基板側の素子配置を第１図（ａ）に
示す、１で囲まれた部分が、表示領域となる。その中に
液晶駆動素子２が、行列状に配置されており、３は、液
晶駆動素子への画像信号を供給する信号ラインで、４は
、液晶駆動素子全走査する走査ラインである。従来の液
晶駆動素子の回路図を第１図（ｂ） Ｋ示す。２１はス
イッチングトランジスタであり通常ＭＯＳタイプのトラ
ンジスタが用いられる。２２はコンデンサで画像信号の
保持用に用いる。２３は、液晶駆動電極である。
示パネルの、半導体基板側の素子配置を第１図（ａ）に
示す、１で囲まれた部分が、表示領域となる。その中に
液晶駆動素子２が、行列状に配置されており、３は、液
晶駆動素子への画像信号を供給する信号ラインで、４は
、液晶駆動素子全走査する走査ラインである。従来の液
晶駆動素子の回路図を第１図（ｂ） Ｋ示す。２１はス
イッチングトランジスタであり通常ＭＯＳタイプのトラ
ンジスタが用いられる。２２はコンデンサで画像信号の
保持用に用いる。２３は、液晶駆動電極である。
便宜上、液晶を２４で示し、液晶表示パネルの上側ガラ
スパネルの電極孕２５で示した。第１図（ｃ）にそれら
の従来の平面図を示している、一般に、画像表示用に本
液晶表示パネルを用いる場合、走査ラインに順次、走査
信号全印加し、スイッチングトランジスタｆ ＯＮ ／
ＯＦ Ｆ シ、各画素に対応したコンデンサーに、画
像信号を保持して保持された電圧が液晶に印加され液晶
が駆動されて、画像を得ている。この時、信号ラインと
走査ラインが短絡すると、それぞれの信号が他方の信号
にひかれ、スイッチングトランジスタが充分０Ｎ１０Ｆ
Ｆせず、又、所定の画像信号が供給されず、画面上に線
欠陥となって表示され、表示装置としては使えない。従
来この原因となった信号ラインと走査ラインの短絡の一
部は第１図（Ｃ）の彰部Ａに示した両ラインの平面上で
交差している部分で生じている。該部分のＢ−Ｂ’？ｆ
ｌＡに沿った断面を第１図（ｄ）に示す、信号ライン３
と走査ライン４の間に層間絶縁層５が形成されていて、
６は、走査ライン４が形成される以前の基板側の絶縁層
で、７は信号ライン３を作成した後に形成された絶縁層
である。短絡は、絶縁層５が製造過程で、不具合が生じ
てうまく形成されなかったり、静電気によって破壊され
たりして生じる。この交差部の数は、高解像朋のパネル
であればある程、画素の数が増えるため、それに伴って
増えていく、従って短絡する確率も高くなってゆく。通
常は行列の数がそれぞれ２００くらいでも数個くらいの
短絡しかないのだが前述した様に、この短絡によって生
じる画像の欠陥は表示装置として許し難く、この欠陥に
よる歩留りの低下によってさらに製造コストが高くなっ
てしまっていた。従来のパネルではこの欠陥を除去する
事ができずこの部分での短絡による歩留り低下はまぬか
れえなかった。
スパネルの電極孕２５で示した。第１図（ｃ）にそれら
の従来の平面図を示している、一般に、画像表示用に本
液晶表示パネルを用いる場合、走査ラインに順次、走査
信号全印加し、スイッチングトランジスタｆ ＯＮ ／
ＯＦ Ｆ シ、各画素に対応したコンデンサーに、画
像信号を保持して保持された電圧が液晶に印加され液晶
が駆動されて、画像を得ている。この時、信号ラインと
走査ラインが短絡すると、それぞれの信号が他方の信号
にひかれ、スイッチングトランジスタが充分０Ｎ１０Ｆ
Ｆせず、又、所定の画像信号が供給されず、画面上に線
欠陥となって表示され、表示装置としては使えない。従
来この原因となった信号ラインと走査ラインの短絡の一
部は第１図（Ｃ）の彰部Ａに示した両ラインの平面上で
交差している部分で生じている。該部分のＢ−Ｂ’？ｆ
ｌＡに沿った断面を第１図（ｄ）に示す、信号ライン３
と走査ライン４の間に層間絶縁層５が形成されていて、
６は、走査ライン４が形成される以前の基板側の絶縁層
で、７は信号ライン３を作成した後に形成された絶縁層
である。短絡は、絶縁層５が製造過程で、不具合が生じ
てうまく形成されなかったり、静電気によって破壊され
たりして生じる。この交差部の数は、高解像朋のパネル
であればある程、画素の数が増えるため、それに伴って
増えていく、従って短絡する確率も高くなってゆく。通
常は行列の数がそれぞれ２００くらいでも数個くらいの
短絡しかないのだが前述した様に、この短絡によって生
じる画像の欠陥は表示装置として許し難く、この欠陥に
よる歩留りの低下によってさらに製造コストが高くなっ
てしまっていた。従来のパネルではこの欠陥を除去する
事ができずこの部分での短絡による歩留り低下はまぬか
れえなかった。
本発明は上記の欠点を除去するためになされたもので、
信号ライン１と走査ラインの交差部における両ライン間
の短絡によって生じる画像上の線欠陥をなくする事によ
り、パネルの製造歩留りを向上させる事を目的としたも
のである。
信号ライン１と走査ラインの交差部における両ライン間
の短絡によって生じる画像上の線欠陥をなくする事によ
り、パネルの製造歩留りを向上させる事を目的としたも
のである。
以下、本発明の行列型液晶表示パネルの実施例を図面を
用いて詳細、に説明する。 。
用いて詳細、に説明する。 。
第２図（ａ）において、信号ライン３は、走査ライン４
に平面上交差する付近で、ｎ本（ｎ＝：２．３゜・・・
）に別かれて、別かれた状縛で、走査う１ンと交差する
形状となっている。今、便宜上ｎ＝３となって図示され
ている、それぞれの別れた配線３１．３２．３３の両端
には、所定の閾値電流を越すと切断されるヒユーズ３ａ
、３ｂ、５ｃ、３ｄ、３θ、３ｆが形成されている。今
、信号ライン６と、走査ライン４の交差部で、両ライン
間で短絡が生じたとする、仮に、図中、点りで短絡が生
じたとする。その時、信号ライン３と、走査ライン４の
間に′電圧を印加し電流を流すために、まず最初にライ
ン端子ＧとＥの間に電圧を印加する。
に平面上交差する付近で、ｎ本（ｎ＝：２．３゜・・・
）に別かれて、別かれた状縛で、走査う１ンと交差する
形状となっている。今、便宜上ｎ＝３となって図示され
ている、それぞれの別れた配線３１．３２．３３の両端
には、所定の閾値電流を越すと切断されるヒユーズ３ａ
、３ｂ、５ｃ、３ｄ、３θ、３ｆが形成されている。今
、信号ライン６と、走査ライン４の交差部で、両ライン
間で短絡が生じたとする、仮に、図中、点りで短絡が生
じたとする。その時、信号ライン３と、走査ライン４の
間に′電圧を印加し電流を流すために、まず最初にライ
ン端子ＧとＥの間に電圧を印加する。
電流の流れる経路としては、８，９．１０の３つの経路
が考えられるが、ライン端子Ｇ−Ｅ間で最も抵抗の低い
８の経路の電流が、最も大きい。依って印加電圧全土げ
てゆけば、流れる電流がいちはやく閾値に達するのは、
ヒユーズ３ａであり、流れる電流が１値電流に達すると
、ヒユーズ３ａが切断される、ヒユーズ３ａｔｌ−切断
した後、ライン端子Ｇ−Ｆ間にあらたに、電圧を印加す
ると、短絡箇所りを介して信号ライン５と走査ライン４
の間に流れる電流経路は、ライン端子Ｆ→ヒユーズ３ｂ
→短絡ケ所Ｄ→ライン端子Ｇの経路だけである。よって
流れる電流が、ヒユーズ３ｂの嗣値會越すとヒユーズ３
ｂが切断され、その結果信号ライン３と走査ライン４と
は、初期の短絡状態から開放状態へとなり、両ライン間
の短絡によって生じるはずだった画像の線欠陥をなくす
事ができる。この方法を用いると、どの信号ラインと走
査ラインの間で短絡が生じているかを知り該当するライ
ン間に除々′亀圧會印加してゆきさえすれば自動的に、
短絡箇所を有する分かれた配線の両端に形成されたヒユ
ーズが切断され、短絡箇所を実効的に除去した効果金得
る。第２図（ｂ）は、信号ライン３と、走査ライン４の
平向からみた交差部、付近の図で、走査ラインが交差部
近くで、ｎ本（ｎ＝２．３．・・・・・・便宜上同図で
はｎ＝３）に分かれて分かれた状態で信号ライン６と平
面的に交差する形状になっている。それぞれの分かれた
配線４１゜４２．４３の両端には、第２図（ａ）の信号
ラインに備えられたヒユーズ３ａ、・・・３ｆと同様に
、所定の閾値電Ｒを越す電流が泥れると切断されるヒユ
ーズ４ａ、４ｂ、４ｃ、４ａ、４ｅ、４ｆが設けられて
いる。このｍ成でも、信号ライン３と、走査ラインの分
かれた配線４１，４２．４３の交差部のいずれかに短絡
が生じている場合、ライン端子１（−、Ｔ、及びライン
端子ニーＪ藺に電圧全印加する事により、短絡箇所を有
する分かれた配線の両端にあるヒユーズ全切断する事が
でき、信号ラインと走査ラインを絶縁状態にする事が可
能となる。ヒユーズ３ａ、３ｆ、４ａ、４’ｆは、それ
ぞれ、信号ライン３や走査ライン４と同質の材料音用い
て通常の半導体技術を用いて形■すれば良いが他の材料
を用いてもよい。その材料には、Ｍ。
が考えられるが、ライン端子Ｇ−Ｅ間で最も抵抗の低い
８の経路の電流が、最も大きい。依って印加電圧全土げ
てゆけば、流れる電流がいちはやく閾値に達するのは、
ヒユーズ３ａであり、流れる電流が１値電流に達すると
、ヒユーズ３ａが切断される、ヒユーズ３ａｔｌ−切断
した後、ライン端子Ｇ−Ｆ間にあらたに、電圧を印加す
ると、短絡箇所りを介して信号ライン５と走査ライン４
の間に流れる電流経路は、ライン端子Ｆ→ヒユーズ３ｂ
→短絡ケ所Ｄ→ライン端子Ｇの経路だけである。よって
流れる電流が、ヒユーズ３ｂの嗣値會越すとヒユーズ３
ｂが切断され、その結果信号ライン３と走査ライン４と
は、初期の短絡状態から開放状態へとなり、両ライン間
の短絡によって生じるはずだった画像の線欠陥をなくす
事ができる。この方法を用いると、どの信号ラインと走
査ラインの間で短絡が生じているかを知り該当するライ
ン間に除々′亀圧會印加してゆきさえすれば自動的に、
短絡箇所を有する分かれた配線の両端に形成されたヒユ
ーズが切断され、短絡箇所を実効的に除去した効果金得
る。第２図（ｂ）は、信号ライン３と、走査ライン４の
平向からみた交差部、付近の図で、走査ラインが交差部
近くで、ｎ本（ｎ＝２．３．・・・・・・便宜上同図で
はｎ＝３）に分かれて分かれた状態で信号ライン６と平
面的に交差する形状になっている。それぞれの分かれた
配線４１゜４２．４３の両端には、第２図（ａ）の信号
ラインに備えられたヒユーズ３ａ、・・・３ｆと同様に
、所定の閾値電Ｒを越す電流が泥れると切断されるヒユ
ーズ４ａ、４ｂ、４ｃ、４ａ、４ｅ、４ｆが設けられて
いる。このｍ成でも、信号ライン３と、走査ラインの分
かれた配線４１，４２．４３の交差部のいずれかに短絡
が生じている場合、ライン端子１（−、Ｔ、及びライン
端子ニーＪ藺に電圧全印加する事により、短絡箇所を有
する分かれた配線の両端にあるヒユーズ全切断する事が
でき、信号ラインと走査ラインを絶縁状態にする事が可
能となる。ヒユーズ３ａ、３ｆ、４ａ、４’ｆは、それ
ぞれ、信号ライン３や走査ライン４と同質の材料音用い
て通常の半導体技術を用いて形■すれば良いが他の材料
を用いてもよい。その材料には、Ｍ。
Ｐｏ１ｙ−８ｉ 、 Ｏｒ 、 Ｎ ｉ 、 Ｍ ｏ
、 Ａ ｕ 、等が考えられる。
、 Ａ ｕ 、等が考えられる。
この構造に、スイッチングトランジスタに非晶質８１や
、化合物半導体を用いて約５００℃以下の低温プロセス
で作成する【σ膜トランジスタを有する半導体基板に特
に有効である。その理由は、走号ライン３と走査ライン
４と全絶縁する絶縁層に低温では絶縁耐圧の高い良質な
層を形成する事が困難だからである。
、化合物半導体を用いて約５００℃以下の低温プロセス
で作成する【σ膜トランジスタを有する半導体基板に特
に有効である。その理由は、走号ライン３と走査ライン
４と全絶縁する絶縁層に低温では絶縁耐圧の高い良質な
層を形成する事が困難だからである。
以上の様に、本発明を用いて信号ラインと走査ラインと
の平面的に交差する箇所で生じた両ライン間の短絡箇所
を、その短絡箇所を有する配線部の両端に設けられたヒ
ユーズ全切断し、信号ライン、あるいは、走超ラインか
ら分離する事により両ライン間の短絡に’ｔ ＜ 、シ
、液晶表示）くネルの製作歩留り°を飛曜的に扁める事
ができた。
の平面的に交差する箇所で生じた両ライン間の短絡箇所
を、その短絡箇所を有する配線部の両端に設けられたヒ
ユーズ全切断し、信号ライン、あるいは、走超ラインか
ら分離する事により両ライン間の短絡に’ｔ ＜ 、シ
、液晶表示）くネルの製作歩留り°を飛曜的に扁める事
ができた。
第１図（８）は従来の行列型液晶表示ノくネルの、半導
体基板側の素子配置図、第１図（ｂ）は従来の液晶駆動
素子の回路図１、第１図（０）は液晶駆動素子と従来の
配線パターンの平面図、第１図（ｄ）は従来の走査ライ
ンと信号ラインの平面的な交差部の断面図。 第２図（ａ）、及び第２図（１））は本発明の、行列型
液晶表示パネルの、信号ラインと走査ラインの配線パタ
ーンの平面図である。 ３・・・信号ライン ３１．３２．３３・・・それぞれ並列接続された信号ラ
イン ４・・・走査ライン ・ １ １ ＾ ＋ フ ２−詰 ２Ｊ詰 せ７川悴≦
器−ヤ ４１ イシ輿シーライン ３ａ〜３ｆ 、 ４ａ〜４ｆ・・・ヒユーズ以 上 代理人 最 上 務 −４’ｊ ２ １’ＥＩ （（１） Ｅ 第 ２ １之：１ （ｂ）
体基板側の素子配置図、第１図（ｂ）は従来の液晶駆動
素子の回路図１、第１図（０）は液晶駆動素子と従来の
配線パターンの平面図、第１図（ｄ）は従来の走査ライ
ンと信号ラインの平面的な交差部の断面図。 第２図（ａ）、及び第２図（１））は本発明の、行列型
液晶表示パネルの、信号ラインと走査ラインの配線パタ
ーンの平面図である。 ３・・・信号ライン ３１．３２．３３・・・それぞれ並列接続された信号ラ
イン ４・・・走査ライン ・ １ １ ＾ ＋ フ ２−詰 ２Ｊ詰 せ７川悴≦
器−ヤ ４１ イシ輿シーライン ３ａ〜３ｆ 、 ４ａ〜４ｆ・・・ヒユーズ以 上 代理人 最 上 務 −４’ｊ ２ １’ＥＩ （（１） Ｅ 第 ２ １之：１ （ｂ）
Claims (1)
- 複数個の液晶駆動素子を行列状に配置した半導体基板を
片側の基板に用いた液晶表示パネルにおいて、該液晶駆
動素子に画像信号全供給する信号ラインと該液晶駆動素
子を走査する走査ラインの平面的に交差する箇所で、少
なくともいずれかのラインが２本以上の並列接続された
配線で構成されており、かつ、該配線のそれぞれの両端
に所定の閾値電流以上の電流が流れると切断されるヒユ
ーズが備えられ、該ヒユーズが該信号ラインと該走査ラ
インの該交差部から平面的にｉｌＩれた位置に配置され
ている事を％徴とする行列型液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197407A JPS6088985A (ja) | 1983-10-21 | 1983-10-21 | 行列型液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197407A JPS6088985A (ja) | 1983-10-21 | 1983-10-21 | 行列型液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6088985A true JPS6088985A (ja) | 1985-05-18 |
Family
ID=16373997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197407A Pending JPS6088985A (ja) | 1983-10-21 | 1983-10-21 | 行列型液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088985A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147285A (ja) * | 1984-12-21 | 1986-07-04 | キヤノン株式会社 | 表示素子の修復方法 |
| JPH01166020A (ja) * | 1987-11-20 | 1989-06-29 | Philips Gloeilampenfab:Nv | 多重レベル回路の製造方法および多重レベル回路 |
| JPH02234124A (ja) * | 1989-03-08 | 1990-09-17 | Hitachi Ltd | 液晶表示装置 |
| JP2005215094A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | 表示基板、表示装置および短絡欠陥修正方法 |
-
1983
- 1983-10-21 JP JP58197407A patent/JPS6088985A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147285A (ja) * | 1984-12-21 | 1986-07-04 | キヤノン株式会社 | 表示素子の修復方法 |
| JPH0545034B2 (ja) * | 1984-12-21 | 1993-07-08 | Canon Kk | |
| JPH01166020A (ja) * | 1987-11-20 | 1989-06-29 | Philips Gloeilampenfab:Nv | 多重レベル回路の製造方法および多重レベル回路 |
| JPH02234124A (ja) * | 1989-03-08 | 1990-09-17 | Hitachi Ltd | 液晶表示装置 |
| JP2005215094A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | 表示基板、表示装置および短絡欠陥修正方法 |
| JP4573258B2 (ja) * | 2004-01-27 | 2010-11-04 | シャープ株式会社 | 短絡欠陥修正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271038B1 (ko) | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) | |
| KR100671211B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100596143B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH06332011A (ja) | 半導体集合基板及び半導体装置 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| KR19990028042A (ko) | 박막트랜지스터의 게이트 제조공정 | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| JP2806740B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPS63101831A (ja) | アクテイブ・マトリクス液晶表示装置及びその製造方法 | |
| JPS61235816A (ja) | 薄膜能動素子 | |
| JPS61153619A (ja) | 薄膜トランジスタ− | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| EP0504792A2 (en) | Liquid crystal display device | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPS58192090A (ja) | マトリツクスアレ− | |
| JPH05173164A (ja) | 液晶表示パネル | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| KR100646778B1 (ko) | 액정 표시장치 | |
| JPH01109327A (ja) | 表示装置 | |
| JPH04104226A (ja) | 液晶表示装置 | |
| JPH10333187A (ja) | 液晶表示装置とその製造方法 | |
| JPH06160892A (ja) | 液晶表示装置及びその欠陥修正法 |