JPH01166020A - 多重レベル回路の製造方法および多重レベル回路 - Google Patents
多重レベル回路の製造方法および多重レベル回路Info
- Publication number
- JPH01166020A JPH01166020A JP63290302A JP29030288A JPH01166020A JP H01166020 A JPH01166020 A JP H01166020A JP 63290302 A JP63290302 A JP 63290302A JP 29030288 A JP29030288 A JP 29030288A JP H01166020 A JPH01166020 A JP H01166020A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- intersection
- circuit
- tracks
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は交差領域でその間に絶縁領域を持つ少なくと
も1つの他の導電トラックに交差する少なくとも1つの
導電トラックを基板上に有するような多重レベル回路に
関連している。本発明は特にそのような関連の製造方法
に関連し、そしてまたこの回路を組込んでいる表示デバ
イスにも関連している。
も1つの他の導電トラックに交差する少なくとも1つの
導電トラックを基板上に有するような多重レベル回路に
関連している。本発明は特にそのような関連の製造方法
に関連し、そしてまたこの回路を組込んでいる表示デバ
イスにも関連している。
前述の種類の回路は種々の異なる製品に使用できる。例
えば、そのような回路は画素の列と行のマトリクスアレ
イがその間に例えば液晶材料が存在する各基板上に乗せ
られた対向電極によって限定されているタイプのアクテ
ィブマトリクスアドレス電気光学表示デバイスに使用さ
れている。1つの基板はすべての画素に共通の電極を持
ち、−方、他の基板は薄膜トランジスタ(TPT)のよ
うなスイッチング素子に各々が関連する個別画素電極の
アレイを持っている。スイッチング素子はお互いに交差
する列導体と行導体の組を介して駆動されている。走査
(ゲーティング)信号はシーケンシャルに行導体に印加
され、従って順番に各行のスイッチング素子をターンオ
ンし、同時にデータ(例えば、ビデオ)信号はスイッチ
ング素子を介して適当な画素電極に転送するよう列電極
に印加されている。
えば、そのような回路は画素の列と行のマトリクスアレ
イがその間に例えば液晶材料が存在する各基板上に乗せ
られた対向電極によって限定されているタイプのアクテ
ィブマトリクスアドレス電気光学表示デバイスに使用さ
れている。1つの基板はすべての画素に共通の電極を持
ち、−方、他の基板は薄膜トランジスタ(TPT)のよ
うなスイッチング素子に各々が関連する個別画素電極の
アレイを持っている。スイッチング素子はお互いに交差
する列導体と行導体の組を介して駆動されている。走査
(ゲーティング)信号はシーケンシャルに行導体に印加
され、従って順番に各行のスイッチング素子をターンオ
ンし、同時にデータ(例えば、ビデオ)信号はスイッチ
ング素子を介して適当な画素電極に転送するよう列電極
に印加されている。
行電極と列電極の組を持つ基板は前述の種類の多重レベ
ル回路を形成している。一般にこの回路はお互いに直角
に交差しかつ絶縁材料により少なくとも交差領域で分離
されている基板上に平行導電トラックの2つの組を限定
することにより形成されている。それらの交差領域を別
として、各組の導体は一般にお互いにオーバーレイして
いる各平面内にあり、かつ基板表面と実質的に平行であ
る。
ル回路を形成している。一般にこの回路はお互いに直角
に交差しかつ絶縁材料により少なくとも交差領域で分離
されている基板上に平行導電トラックの2つの組を限定
することにより形成されている。それらの交差領域を別
として、各組の導体は一般にお互いにオーバーレイして
いる各平面内にあり、かつ基板表面と実質的に平行であ
る。
このタイプの表示デバイスはTV表示を与えるために使
用でき、そしてこの目的で、例えば150,000のよ
うな多数の画素が必要とされ、それに対応して列導体と
行導体の間に多数の交差が含まれていることが評価され
よう。
用でき、そしてこの目的で、例えば150,000のよ
うな多数の画素が必要とされ、それに対応して列導体と
行導体の間に多数の交差が含まれていることが評価され
よう。
づ−
マトリクス表示デバイスのこれらの回路の製造で共通的
に経験された問題は、主として絶縁性セパレータの欠陥
により交差において行導体と列導体の間に短絡が起こる
というものである。交差短絡(cross−over
5hort)は重大な問題であり、それが画素の列ある
いは行の一部分もしくは全体が不完全になるから破滅的
(ca tas troph ic)であると実証でき
る。従って、これらの交差短絡は生産量に重大な効果を
持っている。
に経験された問題は、主として絶縁性セパレータの欠陥
により交差において行導体と列導体の間に短絡が起こる
というものである。交差短絡(cross−over
5hort)は重大な問題であり、それが画素の列ある
いは行の一部分もしくは全体が不完全になるから破滅的
(ca tas troph ic)であると実証でき
る。従って、これらの交差短絡は生産量に重大な効果を
持っている。
この問題に打ち勝つ試みにおいて、交差障害(cros
s−over fault)のいずれかの側で導体を切
り放すためにレーザースクライビングのような技術が使
用され、交差を電気的に隔離し、かつ導体の両端を駆動
回路に接続し、従って関連する行あるいは列の残りの部
分がなお機能するようにすることが提案されている。し
かし、これは費用が掛かりかつ時間を浪費するプロセス
であり、そして救済アクションが取られる前にその交差
障害あるいは各交差障害(the、 Or each、
cross−over fault)を同定する必要
がある。
s−over fault)のいずれかの側で導体を切
り放すためにレーザースクライビングのような技術が使
用され、交差を電気的に隔離し、かつ導体の両端を駆動
回路に接続し、従って関連する行あるいは列の残りの部
分がなお機能するようにすることが提案されている。し
かし、これは費用が掛かりかつ時間を浪費するプロセス
であり、そして救済アクションが取られる前にその交差
障害あるいは各交差障害(the、 Or each、
cross−over fault)を同定する必要
がある。
本発明の目的は表示デバイスでの使用に適しており、か
つ交差短絡がもっと便利な態様で除去されるような多重
レヘル回路を提供することである。
つ交差短絡がもっと便利な態様で除去されるような多重
レヘル回路を提供することである。
本発明の他の目的は多重レベル回路の製作方法を与える
ことであり、そこでは短絡が交差で起こる場合に、交差
障害の効果が除去でき、同時に交差の性質を維持し、す
なわち導電トラックにより交差領域を通る電気的連続性
を保持することである。
ことであり、そこでは短絡が交差で起こる場合に、交差
障害の効果が除去でき、同時に交差の性質を維持し、す
なわち導電トラックにより交差領域を通る電気的連続性
を保持することである。
本発明の別の目的は交差障害が自動的なやり方で補正さ
れる多重レベル回路を提供することである。
れる多重レベル回路を提供することである。
本発明の第1の態様によると、少なくとも他の1つの導
電トラックに交差する少なくとも1つの導電トラックを
基板上に有する多重レベル回路を製造する方法であって
、その交差領域でその間に絶縁材料を持つ交差導電トラ
ックを基板上に形成するものにおいて、お互いに平行に
電気的に接続された複数の相互に分離された導電通路を
持つ交差領域で少なくとも1つの導電トラックを形成す
るステップ、および導電通路の回路を開放するように導
電通路と他の導電トラックの間に交差短絡が存在する場
合に導電通路に溶断を生じるのに十分に交差導電トラッ
ク間に所定の電圧を印加するステップを特徴とする多重
レベル回路の製造方法が与えられている。
電トラックに交差する少なくとも1つの導電トラックを
基板上に有する多重レベル回路を製造する方法であって
、その交差領域でその間に絶縁材料を持つ交差導電トラ
ックを基板上に形成するものにおいて、お互いに平行に
電気的に接続された複数の相互に分離された導電通路を
持つ交差領域で少なくとも1つの導電トラックを形成す
るステップ、および導電通路の回路を開放するように導
電通路と他の導電トラックの間に交差短絡が存在する場
合に導電通路に溶断を生じるのに十分に交差導電トラッ
ク間に所定の電圧を印加するステップを特徴とする多重
レベル回路の製造方法が与えられている。
本発明は便利な態様で交差短絡の効果の除去となり、同
時に交差している導体の電気的連続性が維持されること
である。生起する交差障害の確率が一般に低く、かつ導
体の寸法に比べて短絡障害の物理的寸法が一般に小さい
から、そこで導電トラック間のその交差領域あるいは各
交差領域において、複数の導電通路の1つのみと他の導
電トラックの間にそのような障害が存在することはあり
そうである。短絡が起こる場合に、電流は短絡を含む導
電通路を通過し、そして短絡中の電力消費の結果として
、関連する導電通路は発生された熱の影響下の溶融およ
び溶滴の形成により溶断を起こし、このようにして通路
に間隙を生成し、かつ実効的に通路を開放回路にしてい
る。交差における1つあるいはそれ以上の導電通路が短
絡通路から物理的に分離されているから、それらはこの
溶断作用によって影響されず、かつ効果領域にわたる導
電トラックの電気的連続性を維持するために役立ってい
る。
時に交差している導体の電気的連続性が維持されること
である。生起する交差障害の確率が一般に低く、かつ導
体の寸法に比べて短絡障害の物理的寸法が一般に小さい
から、そこで導電トラック間のその交差領域あるいは各
交差領域において、複数の導電通路の1つのみと他の導
電トラックの間にそのような障害が存在することはあり
そうである。短絡が起こる場合に、電流は短絡を含む導
電通路を通過し、そして短絡中の電力消費の結果として
、関連する導電通路は発生された熱の影響下の溶融およ
び溶滴の形成により溶断を起こし、このようにして通路
に間隙を生成し、かつ実効的に通路を開放回路にしてい
る。交差における1つあるいはそれ以上の導電通路が短
絡通路から物理的に分離されているから、それらはこの
溶断作用によって影響されず、かつ効果領域にわたる導
電トラックの電気的連続性を維持するために役立ってい
る。
この方法によって、交差短絡は単に適当な電圧を交差導
電トラックに印加することにより自動的なやり方で分離
でき、かつ第1に交差短絡が存在するかどうか、そして
第2に回路が複数の交差を含む状態でその交差障害ある
いは各交差障害の正確な場所を前もって同定する必要無
しに行える。
電トラックに印加することにより自動的なやり方で分離
でき、かつ第1に交差短絡が存在するかどうか、そして
第2に回路が複数の交差を含む状態でその交差障害ある
いは各交差障害の正確な場所を前もって同定する必要無
しに行える。
この障害補正能力は高い生産量が得られるから多数の交
差を含む回路の生産に著しく有利であり、かつレーザー
スクライビングの既知の技術に比べて、時間浪費が少な
く、費用が掛からず、かつ自動化にさらに適している。
差を含む回路の生産に著しく有利であり、かつレーザー
スクライビングの既知の技術に比べて、時間浪費が少な
く、費用が掛からず、かつ自動化にさらに適している。
その上、各導電トラックの電気的連続性が交差領域にわ
たって維持されているから、既知の技術のように、導電
トラックの両端を関連する駆動回路に接続する回路の使
用の必要性は回避される。
たって維持されているから、既知の技術のように、導電
トラックの両端を関連する駆動回路に接続する回路の使
用の必要性は回避される。
本発明の第2の態様によると、本発明の第1の態様によ
って生成された多重レベル回路が与えられている。
って生成された多重レベル回路が与えられている。
本発明の他の態様によると、例えば液晶表示デバイスの
ようなアクティブマトリクスアドレス電気光学表示デバ
イスが備えられ、これは本発明の第1の態様により製造
された多重レベル回路を組込み、かつお互いに交差する
相互に垂直な導電トラックの第1および第2の組を基板
上に具え、この基板は交差領域に隣接する画素電極と各
画素電極間に接続されたスイッチング素子および各組の
導電トラックのそれぞれの1つをさらに持っている。
ようなアクティブマトリクスアドレス電気光学表示デバ
イスが備えられ、これは本発明の第1の態様により製造
された多重レベル回路を組込み、かつお互いに交差する
相互に垂直な導電トラックの第1および第2の組を基板
上に具え、この基板は交差領域に隣接する画素電極と各
画素電極間に接続されたスイッチング素子および各組の
導電トラックのそれぞれの1つをさらに持っている。
交差短絡によって生じた問題に打ち勝つのにこの表示デ
バイスを使用する特別の利点があるが、本発明の回路は
基板上の導電トラックの交差を必然的に含む他の応用に
も使用できる。−例として、この回路は固態メモリデバ
イスやCCDのようなマトリクスセンサデバイスにも使
用できる。
バイスを使用する特別の利点があるが、本発明の回路は
基板上の導電トラックの交差を必然的に含む他の応用に
も使用できる。−例として、この回路は固態メモリデバ
イスやCCDのようなマトリクスセンサデバイスにも使
用できる。
第2の組を形成する複数の他のトラックに交差−10=
する第1の組を形成する複数の導電トラックを回路が具
え、従って各導電トラックが一連の交差領域を有する場
合、2つの組の交差導電トラック間に所定の電圧を印加
することは、もし交差障害が存在するなら1つの交差領
域以上で1つの導電トラックを流れる電流必然的に伴う
ことができる。
え、従って各導電トラックが一連の交差領域を有する場
合、2つの組の交差導電トラック間に所定の電圧を印加
することは、もし交差障害が存在するなら1つの交差領
域以上で1つの導電トラックを流れる電流必然的に伴う
ことができる。
換言すれば、交差短絡が存在する1つ以外の(しかしそ
れと直列になった)交差領域における導電通路を通って
電流が通過できる。しかし他の交差領域における導電通
路は各領域で溶断を生じないで、溶断に必要な電流より
少ない電流を持つ個別の各導電通路を持つ複数の導電通
路によって電流が分配される。
れと直列になった)交差領域における導電通路を通って
電流が通過できる。しかし他の交差領域における導電通
路は各領域で溶断を生じないで、溶断に必要な電流より
少ない電流を持つ個別の各導電通路を持つ複数の導電通
路によって電流が分配される。
回路の形成要素に使用された材料とそれらが使用されて
いる態様は多様なものであり得る。既知の多くの適当な
材料であり、かつ当業者に明らかであるコンパチブルな
プロセスが存在している。
いる態様は多様なものであり得る。既知の多くの適当な
材料であり、かつ当業者に明らかであるコンパチブルな
プロセスが存在している。
その交差領域あるいは各交差領域以外の各導電トラック
のそれらの部分は実質的に一定の幅であることが好まし
い。その交差領域あるいは各効果領域において、1つの
導電トラックの複数の導電通路はすぐ隣接する部分の幅
より小さい幅(好ましくは一定の幅)を個別的に有する
各通路を持つその導電トラックのすぐ隣接する部分の幅
より幅が大きい領域を占有するように形成されよう。そ
のような形態は、もし例えば通常のフォトリソグラフ限
定技術(photolithographic def
initiontechn 1que)が導電通路の形
成に使用されているなら結果として生じよう。一方これ
は満足に働くので、その交差領域あるいは各交差領域に
備えられた導電通路の数と個別の最小幅が制限されてい
ることが評価されよう。従って、大きな交差領域となる
外に、通路を規定する沈積層の厚さと抵抗率に必要な溶
断電流がまた依存する所を溶断するために高い電流が必
要とされよう。
のそれらの部分は実質的に一定の幅であることが好まし
い。その交差領域あるいは各効果領域において、1つの
導電トラックの複数の導電通路はすぐ隣接する部分の幅
より小さい幅(好ましくは一定の幅)を個別的に有する
各通路を持つその導電トラックのすぐ隣接する部分の幅
より幅が大きい領域を占有するように形成されよう。そ
のような形態は、もし例えば通常のフォトリソグラフ限
定技術(photolithographic def
initiontechn 1que)が導電通路の形
成に使用されているなら結果として生じよう。一方これ
は満足に働くので、その交差領域あるいは各交差領域に
備えられた導電通路の数と個別の最小幅が制限されてい
ることが評価されよう。従って、大きな交差領域となる
外に、通路を規定する沈積層の厚さと抵抗率に必要な溶
断電流がまた依存する所を溶断するために高い電流が必
要とされよう。
従って、好ましい一実施例において、その交差領域ある
いは各交差領域における導電トラックに備えられた複数
の導電通路はその幅が導電トラックの隣接部分の幅と実
質的に対応する全領域を占めている。これは実際には導
電通路を形成する導電材料のストリップを残すように通
常のフォトリソグラフ技術を再び用いてトラックの幅内
で導電トラックを形成するよう沈積された材料の選択的
除去によって達成されよう。
いは各交差領域における導電トラックに備えられた複数
の導電通路はその幅が導電トラックの隣接部分の幅と実
質的に対応する全領域を占めている。これは実際には導
電通路を形成する導電材料のストリップを残すように通
常のフォトリソグラフ技術を再び用いてトラックの幅内
で導電トラックを形成するよう沈積された材料の選択的
除去によって達成されよう。
そのような形態によって、標準整列精度技術(stan
dard aligr+ment accuracy
techniques)を仮定して、交差の密度は増大
できかつ導電トラックの幅は減少できる。
dard aligr+ment accuracy
techniques)を仮定して、交差の密度は増大
できかつ導電トラックの幅は減少できる。
特にアクティブマトリクス表示デバイスに使用する回路
に適用可能であり、かつ比較的狭い導電通路が存在する
シリコン処理技術と両立する他の好ましい実施例におい
てエツジ限定技術(edgedefining tec
hniques)が使用されている。高温処理を用いる
ことにより、英国特許明細書第1477511号と第1
477512号に記載されたような横方向拡散とエツチ
ング技術の使用で狭いp型ドープシリコン通路が生成で
きる。この技術は例えば石英基板上のポリシリコンから
導電トラックを形成するために便利に使用できる。代案
として、応用物理のレター(Applied Phys
ics Letters)、 1985年、第47巻1
頁700に記載されたこの横方向拡散技術の別の形によ
って狭いケイ化物導電通路が低温で生成されよう。この
技術は例えばガラス基板上のポリシリコンの導電トラッ
クの形成に使用されよう。
に適用可能であり、かつ比較的狭い導電通路が存在する
シリコン処理技術と両立する他の好ましい実施例におい
てエツジ限定技術(edgedefining tec
hniques)が使用されている。高温処理を用いる
ことにより、英国特許明細書第1477511号と第1
477512号に記載されたような横方向拡散とエツチ
ング技術の使用で狭いp型ドープシリコン通路が生成で
きる。この技術は例えば石英基板上のポリシリコンから
導電トラックを形成するために便利に使用できる。代案
として、応用物理のレター(Applied Phys
ics Letters)、 1985年、第47巻1
頁700に記載されたこの横方向拡散技術の別の形によ
って狭いケイ化物導電通路が低温で生成されよう。この
技術は例えばガラス基板上のポリシリコンの導電トラッ
クの形成に使用されよう。
前述のエツジ限定技術は交差領域の導電トラックに相対
的に細い導電通路を得、かつ交差領域を減少することの
双方を可能にしている。
的に細い導電通路を得、かつ交差領域を減少することの
双方を可能にしている。
もちろん、狭い導電通路を形成する他の既知の技術がそ
の代わりとして使用できる。従ってアモルファスシリコ
ン技術と両立する別の実例として、金属の導電通路がス
ペーサー技術を用いて形成でき、ここで直立した誘電体
スペーサーが形成されている誘電体表面にわたって沈積
された金属層がスペーサーの側壁で金属層の部分残すた
めに異方的にエッチされ、これらの部分は金属ストリッ
プを形成している。
の代わりとして使用できる。従ってアモルファスシリコ
ン技術と両立する別の実例として、金属の導電通路がス
ペーサー技術を用いて形成でき、ここで直立した誘電体
スペーサーが形成されている誘電体表面にわたって沈積
された金属層がスペーサーの側壁で金属層の部分残すた
めに異方的にエッチされ、これらの部分は金属ストリッ
プを形成している。
多重レベル回路、それらの製造方法、およびそのような
回路を本発明によって組込んでいる表示デバイスの実施
例を添付図面を参照し、実例によって説明する。
回路を本発明によって組込んでいる表示デバイスの実施
例を添付図面を参照し、実例によって説明する。
第1.3.5図に部分的に示された多重レベル回路の3
つの実施例の各々は第1の組にオーバーレイしかつそれ
に交差しかつ交差アレイを形成する第2の組とお互いに
直角に実質的に延在する平行導電トラックの第1および
第2の組を具えている。第1.3.5図を参照すると、
各図は2つの組の導電トラックの個々の1つの間の典型
的な交差を平面図で示し、これらの特定のトラックは1
2および14と記号が付けられている。
つの実施例の各々は第1の組にオーバーレイしかつそれ
に交差しかつ交差アレイを形成する第2の組とお互いに
直角に実質的に延在する平行導電トラックの第1および
第2の組を具えている。第1.3.5図を参照すると、
各図は2つの組の導電トラックの個々の1つの間の典型
的な交差を平面図で示し、これらの特定のトラックは1
2および14と記号が付けられている。
トラックの双方の組は支持基板16の上に乗せられ、か
つ基板に対して異なるレベルでトラックを持つ多重レベ
ル構造を形成してお互いから電気的に絶縁されている。
つ基板に対して異なるレベルでトラックを持つ多重レベ
ル構造を形成してお互いから電気的に絶縁されている。
トラックが配置されている基板16の少なくとも表面部
分は絶縁材料を具えている。この点に関して、基板はガ
ラスのような絶縁材料であってもよいし、あるいはその
表面領域が絶縁材料層として形成されている導電材料あ
るいは半導体材料であってもよい。絶縁材料はまた導電
トラックの2つの組を分離し、それは回路の領域にわた
って完全に延在する連続層あるいは各交差の領域で交差
導電トラックの間に延在する局部的に限定された絶縁領
域のいずれかである。
分は絶縁材料を具えている。この点に関して、基板はガ
ラスのような絶縁材料であってもよいし、あるいはその
表面領域が絶縁材料層として形成されている導電材料あ
るいは半導体材料であってもよい。絶縁材料はまた導電
トラックの2つの組を分離し、それは回路の領域にわた
って完全に延在する連続層あるいは各交差の領域で交差
導電トラックの間に延在する局部的に限定された絶縁領
域のいずれかである。
さて、第1.2図に示された実施例を特に参照すると、
この回路はガラス支持基板16を具え、その表面上には
トラックの第1の組のトラック12が沈積されている。
この回路はガラス支持基板16を具え、その表面上には
トラックの第1の組のトラック12が沈積されている。
導電トラック12はその長さの大部分にわたって実質的
に一定の幅と厚さを有する平坦ストリップ形をしており
、そして例えばアルミニウムのような金属、ポリシリコ
ン、あるいはフォトリソグラフ技術を用いて通常の態様
で限定されたインジウムすず酸化物(ITO)を具えて
いる。
に一定の幅と厚さを有する平坦ストリップ形をしており
、そして例えばアルミニウムのような金属、ポリシリコ
ン、あるいはフォトリソグラフ技術を用いて通常の態様
で限定されたインジウムすず酸化物(ITO)を具えて
いる。
例えば窒化シリコンあるいは二酸化シリコンの連続絶縁
層20がトラック12と基板の周辺表面を完全にカバー
するために基板上に沈積されている。導電トラック14
は絶縁層20の表面上に沈積され、従ってトラック12
に実質的に直角に延在し、かつ−般に21で参照されて
いる交差領域でトラック12に交差するようになってい
る。
層20がトラック12と基板の周辺表面を完全にカバー
するために基板上に沈積されている。導電トラック14
は絶縁層20の表面上に沈積され、従ってトラック12
に実質的に直角に延在し、かつ−般に21で参照されて
いる交差領域でトラック12に交差するようになってい
る。
ポリシリコンあるいはITOあるいはアルミニウムのよ
うな金属を具えるトラック14はトラック12と同じ態
様で沈積され、そして交差領域にわたって延在するその
部分を別としてトラック12に実質的に類似の寸法であ
る。典型的には、トラックは幅が数ミクロンであり、厚
さは1ミクロンより小さい。
うな金属を具えるトラック14はトラック12と同じ態
様で沈積され、そして交差領域にわたって延在するその
部分を別としてトラック12に実質的に類似の寸法であ
る。典型的には、トラックは幅が数ミクロンであり、厚
さは1ミクロンより小さい。
交差領域21において、導電トラック14は全体として
広く、そしてそこに形成された2つの同様な寸法であり
かつ対称的に配置された矩形開口を有し、それはお互い
にトラック12のいずれかの側にわたりかつそれを越え
て平行に延在している同様な長さと幅のストリップ状導
電通路24.25.26を限定している。示されたよう
に、通路24.25.26はトラック14の軸を横断す
る方向に間隔を置いて離され、かつ3つの相互に間隔が
置かれかつ電気的に平行する分枝を与えるために各発散
導入部分(diverging 1ead−4n po
rtion)27と28によって交差領域21のいずれ
かの側のトラック14の隣接部分に接続されている。個
別的に、導電通路はトラック14の隣接部分よりも小さ
い実質的に一定な幅と実質的に一定な厚さを有している
。
広く、そしてそこに形成された2つの同様な寸法であり
かつ対称的に配置された矩形開口を有し、それはお互い
にトラック12のいずれかの側にわたりかつそれを越え
て平行に延在している同様な長さと幅のストリップ状導
電通路24.25.26を限定している。示されたよう
に、通路24.25.26はトラック14の軸を横断す
る方向に間隔を置いて離され、かつ3つの相互に間隔が
置かれかつ電気的に平行する分枝を与えるために各発散
導入部分(diverging 1ead−4n po
rtion)27と28によって交差領域21のいずれ
かの側のトラック14の隣接部分に接続されている。個
別的に、導電通路はトラック14の隣接部分よりも小さ
い実質的に一定な幅と実質的に一定な厚さを有している
。
交差領域21におけるトラック14の外側境界と、個別
の導電通路の長さ、幅および間隔を決定する矩形開口双
方の形状は、トラック14の配置の間に導電トラックの
残りのものの限定と同時に限定され、そして図面に示さ
れた特定の形から変化することができる。
の導電通路の長さ、幅および間隔を決定する矩形開口双
方の形状は、トラック14の配置の間に導電トラックの
残りのものの限定と同時に限定され、そして図面に示さ
れた特定の形から変化することができる。
交差領域においてトラック14に多重導電通路を備える
ことにより、その領域で導電トラック12と14との間
に短絡が起こる場合に破滅的な影響を蒙ることはありそ
うもない。一般に多重レベル回路において、交差する導
電トラック間の短絡は例えば分離絶縁層のピンホール欠
陥のような欠陥の結果として時たま起こり得る。明らか
に、短絡の危険性は含まれた交差の数に比例して増大す
る。そのような欠陥は一般に局所化され、第1図および
第2図に示された交差の形に関して寸法が非常に小さい
から、その効果は1つの多重導電通路のみに多分限定さ
れるであろう。
ことにより、その領域で導電トラック12と14との間
に短絡が起こる場合に破滅的な影響を蒙ることはありそ
うもない。一般に多重レベル回路において、交差する導
電トラック間の短絡は例えば分離絶縁層のピンホール欠
陥のような欠陥の結果として時たま起こり得る。明らか
に、短絡の危険性は含まれた交差の数に比例して増大す
る。そのような欠陥は一般に局所化され、第1図および
第2図に示された交差の形に関して寸法が非常に小さい
から、その効果は1つの多重導電通路のみに多分限定さ
れるであろう。
導電通路24と下にある導電トラック12との間に短絡
が存在すると仮定すると、トラック12と14の間に電
圧を印加することにより簡単にかつ便利に補正が達成で
きる。その結果として、すべての電流はその点でポット
スポットの創成となる短絡を通して流れるであろう。例
えば説明された種類のトラックでは10分の1のオーダ
ーのポルトで印加された電圧レベルを適当に選ぶことに
より、フユーズの性質として導電通路24を飛ばすよう
十分な熱が短絡で発生でき、それによって通路を不連続
にし、従って切断によりトラック12と14の間の短絡
を除去する。通路24がこのように開放回路となるのと
同時に、導電トラック14の電気的連続性は残りの平行
通路25と26を通して維持され、従って回路は意図さ
れたやり方でなお満足に機能することができる。
が存在すると仮定すると、トラック12と14の間に電
圧を印加することにより簡単にかつ便利に補正が達成で
きる。その結果として、すべての電流はその点でポット
スポットの創成となる短絡を通して流れるであろう。例
えば説明された種類のトラックでは10分の1のオーダ
ーのポルトで印加された電圧レベルを適当に選ぶことに
より、フユーズの性質として導電通路24を飛ばすよう
十分な熱が短絡で発生でき、それによって通路を不連続
にし、従って切断によりトラック12と14の間の短絡
を除去する。通路24がこのように開放回路となるのと
同時に、導電トラック14の電気的連続性は残りの平行
通路25と26を通して維持され、従って回路は意図さ
れたやり方でなお満足に機能することができる。
交差における3つの導電通路の物理的分離は通路25と
26が通路24の領域で発生された熱によって影響され
ることを妨げている。
26が通路24の領域で発生された熱によって影響され
ることを妨げている。
回路が交差導電トラックの組を具えていると言う理由で
、交差短絡を有するトラックのそれぞれ1つの間に電圧
を印加することは、短絡の場所に依存して、短絡を有す
るものと直列になった他の交差位置において14のよう
なトラックの多重導電通路を通って電流が流れるように
できる。しかし、他の交差位置の各々におけるこれらの
導電通路は電流によって影響されないであろう。と言う
のは、丁度1つに集中されているよりはむしろ並列にな
った3つの導電通路により電流が運ばれかつそれらの間
に分配されるからである。
、交差短絡を有するトラックのそれぞれ1つの間に電圧
を印加することは、短絡の場所に依存して、短絡を有す
るものと直列になった他の交差位置において14のよう
なトラックの多重導電通路を通って電流が流れるように
できる。しかし、他の交差位置の各々におけるこれらの
導電通路は電流によって影響されないであろう。と言う
のは、丁度1つに集中されているよりはむしろ並列にな
った3つの導電通路により電流が運ばれかつそれらの間
に分配されるからである。
回路の交差のアレイに対して、存在するすべての短絡の
自動切断は適当に選ばれた電圧を第1の組のすべてのト
ラックと第2の組のすべてのトラックとの間に単に印加
することにより達成されている。電流は関連する導電通
路(複数を含む)を飛ばして開放するためにその中に短
絡(複数を含む)を持つトラックに流れるのみであろう
。このように、短絡(複数を含む)の特定の位置を同定
する必要性は不必要になることが評価されよう。
自動切断は適当に選ばれた電圧を第1の組のすべてのト
ラックと第2の組のすべてのトラックとの間に単に印加
することにより達成されている。電流は関連する導電通
路(複数を含む)を飛ばして開放するためにその中に短
絡(複数を含む)を持つトラックに流れるのみであろう
。このように、短絡(複数を含む)の特定の位置を同定
する必要性は不必要になることが評価されよう。
それ故、任意の短絡を補正するステップは大いに簡単化
されかつ迅速化される。さらに、障害のある交差の両側
のトラックの部分を関連電源回路の共通端子に独立に接
続する必要性は除かれる。
されかつ迅速化される。さらに、障害のある交差の両側
のトラックの部分を関連電源回路の共通端子に独立に接
続する必要性は除かれる。
交差領域の導電トラックの上側の組に形成された間隔を
置いた導電トラックの数は変化できよう。
置いた導電トラックの数は変化できよう。
2つの通路のみが備えられるから、少なくとも3つ、そ
して多分他の各交差に例えば6つの個別通路を使用する
ことは好ましいと考えられている。
して多分他の各交差に例えば6つの個別通路を使用する
ことは好ましいと考えられている。
各交差における多数の導電通路により、各通路の幅は従
って減少でき、それによって短絡を切断するために低い
印加電圧の使用を可能にする。しかし、導電通路を限定
する通常のフォトリソグラフプロセスの使用は多分通路
の最小幅に制限を課している。従って、多数の導電通路
を含む交差に対して、交差領域の領域は増大する必要が
あり、これは達成できる交差の密度を順番に制限する。
って減少でき、それによって短絡を切断するために低い
印加電圧の使用を可能にする。しかし、導電通路を限定
する通常のフォトリソグラフプロセスの使用は多分通路
の最小幅に制限を課している。従って、多数の導電通路
を含む交差に対して、交差領域の領域は増大する必要が
あり、これは達成できる交差の密度を順番に制限する。
例えばトラック12のような第1の組の導電トラックは
交差領域において通路24.25.26のように多重導
電通路で同様に、あるいは代案として、形成できよう。
交差領域において通路24.25.26のように多重導
電通路で同様に、あるいは代案として、形成できよう。
第3.4,5.6図に示された2つの別の実施例におい
て、代案の処理技術が交差領域を最小にし、従って密度
の増大を許容するために生成すべき小さい間隔を持つも
っと細い同様な通路を可能にするよう使用されている。
て、代案の処理技術が交差領域を最小にし、従って密度
の増大を許容するために生成すべき小さい間隔を持つも
っと細い同様な通路を可能にするよう使用されている。
第3.4.5.6図の実施例はそれぞれ第1図および第
2図を参照して説明されたものに対して多くの点で類似
しているが、ただし交差の詳細とそれらが形成されてい
る態様を除いてである。この理由で、同じ参照記号が同
様の形成要素を識別するのに使用され、かつ以下の説明
は主としてその差異に関連し、短絡欠陥が分離されてい
る態様は前に説明されたものと同じであろうと理解され
ている。
2図を参照して説明されたものに対して多くの点で類似
しているが、ただし交差の詳細とそれらが形成されてい
る態様を除いてである。この理由で、同じ参照記号が同
様の形成要素を識別するのに使用され、かつ以下の説明
は主としてその差異に関連し、短絡欠陥が分離されてい
る態様は前に説明されたものと同じであろうと理解され
ている。
第3図と第4図を参照すると、導電トラック14の幅は
交差領域21と中間交差領域の双方にわたって実質的に
一定に維持されている。中央に位置した矩形開口は一対
の平行なストリップ状の実質的に一定の幅、実質的に同
一の形状と寸法の導電通路30と31を限定するために
交差領域で形成されている。この形態は高い精度の整列
を与えるフォトリソグラフプロセスを用いて可能である
。トラッり幅内で前述の開口に対称的に配列されている
第2開口をまた備えることができ、これは3つの平行で
ありかつ間隔が置かれた導電通路を与えている。
交差領域21と中間交差領域の双方にわたって実質的に
一定に維持されている。中央に位置した矩形開口は一対
の平行なストリップ状の実質的に一定の幅、実質的に同
一の形状と寸法の導電通路30と31を限定するために
交差領域で形成されている。この形態は高い精度の整列
を与えるフォトリソグラフプロセスを用いて可能である
。トラッり幅内で前述の開口に対称的に配列されている
第2開口をまた備えることができ、これは3つの平行で
ありかつ間隔が置かれた導電通路を与えている。
用いられた材料は第1図と第2図の実施例について説明
されたものと同じである。
されたものと同じである。
第5図と第6図について、この実施例はエツジ限定技術
によって形成された細い導電通路を用いている。示され
た特定の実例では、6つの平行かつ等間隔の導電通路5
0が交差領域21にわたって延在して備えられている。
によって形成された細い導電通路を用いている。示され
た特定の実例では、6つの平行かつ等間隔の導電通路5
0が交差領域21にわたって延在して備えられている。
細い導電通路50は多数の異なる技術により製造でき、
かつ種々の材料を用いている。その選択はある程度は含
まれた処理温度に依存しているが、回路の意図された応
用もまた考慮されている。ここで説明された回路はLC
D−TVのようなアクティダマ1〜リクスアトレス電気
光学表示デバイスでの使用を特に意図し、ここでこの回
路は画素電極と共に行列アドレシング導体とそれに関連
するスイッチング素子を持つデバイスの1つの基板を形
成し、そのスイッチング素子はアモルファスシリコンあ
るいはガラス上のポリシリコンあるいは石英上のポリシ
リコンを用いて形成されたTPT回路を具えている。
かつ種々の材料を用いている。その選択はある程度は含
まれた処理温度に依存しているが、回路の意図された応
用もまた考慮されている。ここで説明された回路はLC
D−TVのようなアクティダマ1〜リクスアトレス電気
光学表示デバイスでの使用を特に意図し、ここでこの回
路は画素電極と共に行列アドレシング導体とそれに関連
するスイッチング素子を持つデバイスの1つの基板を形
成し、そのスイッチング素子はアモルファスシリコンあ
るいはガラス上のポリシリコンあるいは石英上のポリシ
リコンを用いて形成されたTPT回路を具えている。
ガラス上のアモルファスシリコンを用いる比較的低温の
プロセスにおいて、導電通路50を形成する金属フィラ
メントあるいはストリップはスペーサー技術によって形
成できる。
プロセスにおいて、導電通路50を形成する金属フィラ
メントあるいはストリップはスペーサー技術によって形
成できる。
この技術において、誘電体スペーサーストリップはスト
リップと絶縁層の隣接領域をカバーする蒸着金属層を伴
う絶縁層の表面に沈積されている。
リップと絶縁層の隣接領域をカバーする蒸着金属層を伴
う絶縁層の表面に沈積されている。
このように、異方性ドライエッチの使用により、金属層
はストリップの側壁に隣接するその部分(そこでは金属
は厚い)のみが残るまでゆっくりとエッチされる。誘電
体ストリップの除去に続いて、これらの部分は導電通路
を形成する。この技術の変形では、金属層は別の誘電体
層によってカバーされよう。別の誘電体層が厚いスペー
サーストリップの隣接側壁以外の金属層の領域が暴露さ
れるまでこの別の誘電体層はエッチされる。暴露された
金属は除去され、そして誘電体材料は金属ストリップを
残すようにされる。
はストリップの側壁に隣接するその部分(そこでは金属
は厚い)のみが残るまでゆっくりとエッチされる。誘電
体ストリップの除去に続いて、これらの部分は導電通路
を形成する。この技術の変形では、金属層は別の誘電体
層によってカバーされよう。別の誘電体層が厚いスペー
サーストリップの隣接側壁以外の金属層の領域が暴露さ
れるまでこの別の誘電体層はエッチされる。暴露された
金属は除去され、そして誘電体材料は金属ストリップを
残すようにされる。
500°Cより大きい処理温度を含むガラス上のポリシ
リコンを用いる高温処理において、ケイ化物の細い導電
通路は応用物理レター(Applied Physi−
cs Letters) 、1985年、第47巻、頁
700で説明されたものと類似のプロセスを用いて形成
でき、この文献は参考のためにここに記載する。
リコンを用いる高温処理において、ケイ化物の細い導電
通路は応用物理レター(Applied Physi−
cs Letters) 、1985年、第47巻、頁
700で説明されたものと類似のプロセスを用いて形成
でき、この文献は参考のためにここに記載する。
700°Cより大きい処理温度を含む石英上のポリシリ
コンを用いるもっと高い高温プロセスにおいて、p型ド
ープシリコンを具える細い導電通路は英国特許明細書第
1477511号と第1477512号に記載されたよ
うな横方向拡散技術とエツチング技術によって製造でき
、この特許は参考のためにここに記載する。このプロセ
スを用いると、第5図に示された2つの長い開口はトラ
ック14の外側エツジと同時に形成される。3つの別の
短い開口は引き続いて同時に形成される。
コンを用いるもっと高い高温プロセスにおいて、p型ド
ープシリコンを具える細い導電通路は英国特許明細書第
1477511号と第1477512号に記載されたよ
うな横方向拡散技術とエツチング技術によって製造でき
、この特許は参考のためにここに記載する。このプロセ
スを用いると、第5図に示された2つの長い開口はトラ
ック14の外側エツジと同時に形成される。3つの別の
短い開口は引き続いて同時に形成される。
第7図は前述の実施例のいずれか1つによる多重レベル
回路を組込んでいるアクティブマトリクスアドレス液晶
表示デバイスの電気回路形態を線図的に例示している。
回路を組込んでいるアクティブマトリクスアドレス液晶
表示デバイスの電気回路形態を線図的に例示している。
アクティブマトリクスアドレス液晶表示デバイスは一般
に良く知られており、かつ広く文献化されており、それ
はここで詳細に説明されないであろう。しかし、簡単に
説明すると、このデバイスはその間に配置された液晶材
料を持つ2つの間隔を置いた基板を具え、かつ70と参
照されている画素の行列アレイ(その僅かのもののみが
示されている)を規定する電極を持っている。1つの基
板はすべての画素に共通な電極を持ち、一方、他の基板
は個別の各画素を規定する個別の電極のアレイを持って
いる。例えばTV画像の表示を意図している典型的な表
示デバイスでは、約200.000画素が存在しよう。
に良く知られており、かつ広く文献化されており、それ
はここで詳細に説明されないであろう。しかし、簡単に
説明すると、このデバイスはその間に配置された液晶材
料を持つ2つの間隔を置いた基板を具え、かつ70と参
照されている画素の行列アレイ(その僅かのもののみが
示されている)を規定する電極を持っている。1つの基
板はすべての画素に共通な電極を持ち、一方、他の基板
は個別の各画素を規定する個別の電極のアレイを持って
いる。例えばTV画像の表示を意図している典型的な表
示デバイスでは、約200.000画素が存在しよう。
個別の画素電極を持つ基板はTPTの形をしたスイッチ
ング素子71を持ち、その各々は各画素70および個別
画素電極に印加された電圧を制御するTPTにゲーティ
ング信号とデータ信号を供給するアドレシング導体に関
連しかつそれに接続されている。
ング素子71を持ち、その各々は各画素70および個別
画素電極に印加された電圧を制御するTPTにゲーティ
ング信号とデータ信号を供給するアドレシング導体に関
連しかつそれに接続されている。
この基板とそのアドレシング導体は多重レベル回路を具
えている。アドレシング導体は上述の実施例の基板16
に対応して、お互いに交差する行と列で基板上に配列さ
れており、画素の位置は交差によって決定されかつそれ
に隣接して置かれている。列導体は導電トラック12を
具え、かつ共に前述の導電トラックの第1の組を形成し
ている。行導体は導電トラック14を具え、かつ共に導
電トラックの第2の組を形成している。
えている。アドレシング導体は上述の実施例の基板16
に対応して、お互いに交差する行と列で基板上に配列さ
れており、画素の位置は交差によって決定されかつそれ
に隣接して置かれている。列導体は導電トラック12を
具え、かつ共に前述の導電トラックの第1の組を形成し
ている。行導体は導電トラック14を具え、かつ共に導
電トラックの第2の組を形成している。
使用された多重レベル回路の特殊な形は例えばアモルフ
ァスシリコンあるいはポリシリコン技術のようなTPT
の製造に使用された技術に依存している。そのような基
板は例えばガラスあるいは石英であろう。
ァスシリコンあるいはポリシリコン技術のようなTPT
の製造に使用された技術に依存している。そのような基
板は例えばガラスあるいは石英であろう。
他の形のケバイスにおいて、スイッチング素子はこの目
的では単結晶シリコンのスライスからなる基板16上に
形成されたMOSFETを具えてもよい。
的では単結晶シリコンのスライスからなる基板16上に
形成されたMOSFETを具えてもよい。
行列導体の組、スイッチング素子および基板16上の画
素電極は既知の態様でアレイの領域にわたって連続的に
延在する1つあるいはそれ以上の絶縁層によってカバー
されている。
素電極は既知の態様でアレイの領域にわたって連続的に
延在する1つあるいはそれ以上の絶縁層によってカバー
されている。
行中のすべてのスイッチング素子のゲートは行導体14
のそれぞれ1つに接続され、かつ列中のすべてのスイッ
チング素子のソースは列導体12のそれぞれ1つに接続
されている。画素は駆動回路75を用いてシーケンシャ
ルな走査導体14により時間基準で行上でアドレスされ
、データ信号は画像を立ち上げるように行アドレシング
と同時に画素電極に転送するために導体12を介してス
イッチング素子に駆動回路76によって適当に供給され
ている。
のそれぞれ1つに接続され、かつ列中のすべてのスイッ
チング素子のソースは列導体12のそれぞれ1つに接続
されている。画素は駆動回路75を用いてシーケンシャ
ルな走査導体14により時間基準で行上でアドレスされ
、データ信号は画像を立ち上げるように行アドレシング
と同時に画素電極に転送するために導体12を介してス
イッチング素子に駆動回路76によって適当に供給され
ている。
(要 約)
絶縁材料(20)によって交差領域(21)で分割され
た基板(16)上に2つあるいはそれ以上の交差導電ト
ラック(12,14)を有するような多重レベル回路に
おいて、例えば画素電極(7o)に接続された交差領域
に隣接したスイッチング素子(71)をアドレシングす
るために基板上で相互に垂直な導体の組を必要とするア
クティブマトリクス表示デバイスに使用するものが基板
に乗せられ、その交差領域あるいは各交差領域(21)
における少なくとも1つの交差トラック(12,14)
はお互いに平行に電気的に接続された複数の相互に間隔
をおいて置かれた導電通路(24−26)に交差領域で
分割されている。分離絶縁材料の欠陥のために交差トラ
ック間で起こる望ましくない短絡の場合に、短絡領域で
フユーズとして1つの導電通路を飛ばし、それにより短
絡を分離し、かつトラック中に電気的連続性を維持する
ために1つあるいはそれ以上の残留通路を残すようにト
ラック間に適当な電圧を印加することによりこの短絡は
除去される。
た基板(16)上に2つあるいはそれ以上の交差導電ト
ラック(12,14)を有するような多重レベル回路に
おいて、例えば画素電極(7o)に接続された交差領域
に隣接したスイッチング素子(71)をアドレシングす
るために基板上で相互に垂直な導体の組を必要とするア
クティブマトリクス表示デバイスに使用するものが基板
に乗せられ、その交差領域あるいは各交差領域(21)
における少なくとも1つの交差トラック(12,14)
はお互いに平行に電気的に接続された複数の相互に間隔
をおいて置かれた導電通路(24−26)に交差領域で
分割されている。分離絶縁材料の欠陥のために交差トラ
ック間で起こる望ましくない短絡の場合に、短絡領域で
フユーズとして1つの導電通路を飛ばし、それにより短
絡を分離し、かつトラック中に電気的連続性を維持する
ために1つあるいはそれ以上の残留通路を残すようにト
ラック間に適当な電圧を印加することによりこの短絡は
除去される。
第1図はその交差領域を示す本発明による多重レベル回
路の一実施例の一部分の平面図であり、第2図A、B、
Cは第1図の回路のラインA−A、B−B、C−Cそれ
ぞれに沿う断面図であり、第3図はその交差領域を示す
本発明による多重レベル回路の他の実施例の一部分の平
面図であり、第4図A、B、Cは第3図の回路のライン
A−A、B−B、C−Cそれぞれに沿う断面図であり、
第5図はその交差領域を示す本発明による多重レベル回
路の別の実施例の一部分の平面図であり、−29〜 第6図A、B、Cは第5図の回路のラインA−A、B−
B、C−Cそれぞれに沿う断面図であり、第7図は本発
明による多重レベル回路を組込んでいるアクティブマト
リクスアドレス液晶表示デバイスの回路を線図的に示し
ている。 12、14・・・導電トラックあるいは導体16・・・
(支持)基板 20・・・絶縁層あるいは絶縁材料 21・・・交差領域 24、25.26・・・(ストリップ状)導電通路27
、28・・・発散導入部分 30、31・・・導電通路 50・・・細い導電
通路70・・・画素電極 71・・・スイッ
チング素子75、76・・・駆動回路 \ (リ
路の一実施例の一部分の平面図であり、第2図A、B、
Cは第1図の回路のラインA−A、B−B、C−Cそれ
ぞれに沿う断面図であり、第3図はその交差領域を示す
本発明による多重レベル回路の他の実施例の一部分の平
面図であり、第4図A、B、Cは第3図の回路のライン
A−A、B−B、C−Cそれぞれに沿う断面図であり、
第5図はその交差領域を示す本発明による多重レベル回
路の別の実施例の一部分の平面図であり、−29〜 第6図A、B、Cは第5図の回路のラインA−A、B−
B、C−Cそれぞれに沿う断面図であり、第7図は本発
明による多重レベル回路を組込んでいるアクティブマト
リクスアドレス液晶表示デバイスの回路を線図的に示し
ている。 12、14・・・導電トラックあるいは導体16・・・
(支持)基板 20・・・絶縁層あるいは絶縁材料 21・・・交差領域 24、25.26・・・(ストリップ状)導電通路27
、28・・・発散導入部分 30、31・・・導電通路 50・・・細い導電
通路70・・・画素電極 71・・・スイッ
チング素子75、76・・・駆動回路 \ (リ
Claims (1)
- 【特許請求の範囲】 1、少なくとも他の1つの導電トラックに交差する少な
くとも1つの導電トラックを基板上に有する多重レベル
回路を製造する方法であって、その交差領域でその間に
絶縁材料を持つ交差導電トラックを基板上に形成するも
のにおいて、 お互いに平行に電気的に接続された複数の 相互に分離された導電通路を持つ交差領域で少なくとも
1つの導電トラックを形成するステップ、および導電通
路の回路を開放するように導電通路と他の導電トラック
の間に交差短絡が存在する場合に導電通路に溶断を生じ
るのに十分に交差導電トラック間に所定の電圧を印加す
るステップを特徴とする多重レベル回路の製造方法。 2、1つの導電トラックの複数の導電通路が交差領域に
形成され、すぐ隣接する部分の幅より小さい幅を個別的
に有する各通路を持つ交差領域にすぐ隣接するトラック
の部分と実質的に同じ幅の領域を占有するようにするこ
とを特徴とする請求項1記載の多重レベル回路。 3、交差領域における複数の導電通路がフォトリソグラ
フプロセスを用いて沈積材料の選択的除去により形成さ
れることを特徴とする請求項1もしくは2記載の方法。 4、交差領域における複数の導電通路がエッジ限定プロ
セスを用いて形成されることを特徴とする請求項1もし
くは2記載の方法。 5、複数の導電通路が横方向拡散とエッチングプロセス
によりドープされたシリコン材料から形成されることを
特徴とする請求項1もしくは2記載の方法。 6、複数の導電通路が横方向拡散とエッチングプロセス
によりケイ化物材料から形成されることを特徴とする請
求項1もしくは2記載の方法。 7、1つの導電トラックの複数の導電通路が交差領域に
おけるフォトリソグラフ限定により形成され、すぐ隣接
する部分の幅より小さい幅を個別的に有する各通路を持
つ交差領域にすぐ隣接する導電トラックの部分の幅より
大きい領域を占有するようにすることを特徴とする請求
項1記載の方法。 8、請求項1から7のいずれか1つにより製造された多
重レベル回路。 9、請求項1から7のいずれか1つにより製造された多
重レベル回路を組込んでいるアクティブマトリクス電気
光学表示デバイスであって、該回路がお互いに交差する
相互に垂直な導電トラックの第1および第2の組を具え
、該基板が交差領域に隣接する画素電極と、各画素電極
と各組の導電トラックのそれぞれ1つとの間に接続され
たスイッチング素子をさらに持つアクティブマトリクス
電気光学表示デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8727248A GB2212659A (en) | 1987-11-20 | 1987-11-20 | Multi-level circuit cross-overs |
GB8727248 | 1987-11-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01166020A true JPH01166020A (ja) | 1989-06-29 |
JP2608596B2 JP2608596B2 (ja) | 1997-05-07 |
Family
ID=10627309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29030288A Expired - Lifetime JP2608596B2 (ja) | 1987-11-20 | 1988-11-18 | 多重レベル回路の製造方法および多重レベル回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5002367A (ja) |
EP (1) | EP0317011B1 (ja) |
JP (1) | JP2608596B2 (ja) |
DE (1) | DE3855793T2 (ja) |
GB (1) | GB2212659A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
JP2012145927A (ja) * | 2010-12-20 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015195383A (ja) * | 2009-01-16 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10539839B2 (en) | 2015-02-12 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2020043340A (ja) * | 2009-01-22 | 2020-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5022955A (en) * | 1990-02-06 | 1991-06-11 | International Business Machines Corporation | Apparatus and method for self-induced repair of circuit shorts and near-shorts |
JP2507122B2 (ja) * | 1990-03-08 | 1996-06-12 | スタンレー電気株式会社 | 液晶表示装置 |
DE4016443A1 (de) * | 1990-05-22 | 1991-11-28 | Daimler Benz Ag | Fluessigkristallanzeigevorrichtung |
JPH0786622B2 (ja) * | 1990-11-02 | 1995-09-20 | スタンレー電気株式会社 | 液晶表示装置 |
US5285571A (en) * | 1992-10-13 | 1994-02-15 | General Electric Company | Method for extending an electrical conductor over an edge of an HDI substrate |
US5518956A (en) * | 1993-09-02 | 1996-05-21 | General Electric Company | Method of isolating vertical shorts in an electronic array using laser ablation |
JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JP3452678B2 (ja) * | 1995-03-03 | 2003-09-29 | 三菱電機株式会社 | 配線構成体の製造方法 |
JPH09199587A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 半導体装置 |
GB2335048B (en) * | 1998-03-05 | 2002-05-08 | Centalic Tech Dev Ltd | Method and apparatus for micro-short removal |
ES2164592B1 (es) * | 2000-03-17 | 2003-06-01 | Eurocir S A | Placa de circuito impreso. |
US20030074146A1 (en) * | 2001-09-13 | 2003-04-17 | Stoupis James D. | Crossover fault classification for power lines with parallel circuits |
JP4496516B2 (ja) * | 2002-01-31 | 2010-07-07 | ルネサスエレクトロニクス株式会社 | 高周波用配線 |
GB2438697B (en) * | 2003-07-12 | 2008-04-16 | Hewlett Packard Development Co | A cross-over of conductive interconnects and a method of crossing conductive interconnects |
GB0316351D0 (en) * | 2003-07-12 | 2003-08-13 | Hewlett Packard Development Co | A cross-over of conductive interconnects and a method of crossing conductive interconnects |
JP2006030627A (ja) * | 2004-07-16 | 2006-02-02 | Sharp Corp | 表示装置用基板及びそれを用いた液晶表示装置 |
KR101229881B1 (ko) * | 2006-02-17 | 2013-02-05 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 구비한 표시 장치 |
KR100922803B1 (ko) | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
GB2454740B (en) * | 2007-11-19 | 2011-12-21 | Hewlett Packard Development Co | Conductive interconnects |
TWI363896B (en) | 2008-03-28 | 2012-05-11 | Au Optronics Corp | Liquid crystal display panel and method of making the same |
US8049110B2 (en) * | 2008-10-01 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Microelectronic device |
US20130078801A1 (en) * | 2011-09-22 | 2013-03-28 | Shenzhen China Star Optoelectronics Technology Co.,Ltd. | Manufacture methods of double layer gate electrode and relevant thin film transistor |
US10564498B2 (en) * | 2016-07-19 | 2020-02-18 | a.u. Vista Inc. | Display systems and related methods involving bus lines with low capacitance cross-over structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6088985A (ja) * | 1983-10-21 | 1985-05-18 | セイコーインスツルメンツ株式会社 | 行列型液晶表示パネル |
JPS61147285A (ja) * | 1984-12-21 | 1986-07-04 | キヤノン株式会社 | 表示素子の修復方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3615949A (en) * | 1968-11-05 | 1971-10-26 | Robert E Hicks | Crossover for large scale arrays |
US3876912A (en) * | 1972-07-21 | 1975-04-08 | Harris Intertype Corp | Thin film resistor crossovers for integrated circuits |
US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
US4732830A (en) * | 1984-11-13 | 1988-03-22 | Copytele, Inc. | Electrophoretic display panels and associated methods |
EP0223698A3 (en) * | 1985-11-14 | 1987-11-19 | Thomson Components-Mostek Corporation | Hillock immunization mask |
FR2590394B1 (fr) * | 1985-11-15 | 1987-12-18 | Thomson Csf | Ecran de visualisation electro-optique a transistors de commande |
US4917467A (en) * | 1988-06-16 | 1990-04-17 | Industrial Technology Research Institute | Active matrix addressing arrangement for liquid crystal display |
-
1987
- 1987-11-20 GB GB8727248A patent/GB2212659A/en not_active Withdrawn
-
1988
- 1988-11-07 US US07/268,315 patent/US5002367A/en not_active Expired - Fee Related
- 1988-11-15 EP EP88202539A patent/EP0317011B1/en not_active Expired - Lifetime
- 1988-11-15 DE DE3855793T patent/DE3855793T2/de not_active Expired - Fee Related
- 1988-11-18 JP JP29030288A patent/JP2608596B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6088985A (ja) * | 1983-10-21 | 1985-05-18 | セイコーインスツルメンツ株式会社 | 行列型液晶表示パネル |
JPS61147285A (ja) * | 1984-12-21 | 1986-07-04 | キヤノン株式会社 | 表示素子の修復方法 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654053B2 (en) | 2007-04-17 | 2014-02-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal display device, manufacturing method and repair method thereof |
JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
JP2017083881A (ja) * | 2009-01-16 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2015195383A (ja) * | 2009-01-16 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US12027133B2 (en) | 2009-01-16 | 2024-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11735133B2 (en) | 2009-01-16 | 2023-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US10332610B2 (en) | 2009-01-16 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11468857B2 (en) | 2009-01-16 | 2022-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US10741138B2 (en) | 2009-01-16 | 2020-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11151953B2 (en) | 2009-01-16 | 2021-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US10896633B2 (en) | 2009-01-22 | 2021-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device |
US12062310B2 (en) | 2009-01-22 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device |
US11551596B2 (en) | 2009-01-22 | 2023-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device |
JP2020043340A (ja) * | 2009-01-22 | 2020-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10878736B2 (en) | 2009-01-22 | 2020-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device |
US9885932B2 (en) | 2010-12-20 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11181793B2 (en) | 2010-12-20 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10564499B2 (en) | 2010-12-20 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9645463B2 (en) | 2010-12-20 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11754896B2 (en) | 2010-12-20 | 2023-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9568794B2 (en) | 2010-12-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2012145927A (ja) * | 2010-12-20 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US11092856B2 (en) | 2015-02-12 | 2021-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10824028B2 (en) | 2015-02-12 | 2020-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11187944B2 (en) | 2015-02-12 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11493808B2 (en) | 2015-02-12 | 2022-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10539839B2 (en) | 2015-02-12 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11796866B2 (en) | 2015-02-12 | 2023-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
DE3855793T2 (de) | 1997-07-31 |
GB8727248D0 (en) | 1987-12-23 |
GB2212659A (en) | 1989-07-26 |
DE3855793D1 (de) | 1997-03-27 |
EP0317011A2 (en) | 1989-05-24 |
US5002367A (en) | 1991-03-26 |
JP2608596B2 (ja) | 1997-05-07 |
EP0317011B1 (en) | 1997-02-12 |
EP0317011A3 (en) | 1990-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2608596B2 (ja) | 多重レベル回路の製造方法および多重レベル回路 | |
US4728175A (en) | Liquid crystal display having pixels with auxiliary capacitance | |
JP2608647B2 (ja) | 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置 | |
US6297520B1 (en) | Active matrix substrate and correcting method of structural defect thereof | |
KR100346045B1 (ko) | 박막트랜지스터 액정표시장치용 어레이기판 제조방법 | |
JP2596949B2 (ja) | 液晶表示装置の製造方法 | |
KR100414222B1 (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
JPS61235816A (ja) | 薄膜能動素子 | |
JPS61261774A (ja) | 薄膜能動素子基板 | |
US4965646A (en) | Thin film transistor and crossover structure for liquid crystal displays | |
JP3133676B2 (ja) | 液晶表示装置 | |
JP2814814B2 (ja) | 薄膜トランジスタ基板 | |
JP2005134446A (ja) | アレイ基板および平面表示装置 | |
EP0430487B1 (en) | Matrix addressable displays | |
KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
JPS6088985A (ja) | 行列型液晶表示パネル | |
JPH06289428A (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH021826A (ja) | マトリクス型表示装置の製造方法 | |
JPH04369623A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH10333187A (ja) | 液晶表示装置とその製造方法 | |
JPH10246897A (ja) | 液晶表示装置の製造方法 | |
JPH07287203A (ja) | 液晶表示装置の製造方法 | |
JPH0933876A (ja) | 液晶表示装置用基板 | |
JPS61238082A (ja) | 画像表示装置 |