JPS61238082A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、文字９図形等の画像を複数の画素電極の組み
合せにより表示する画像表示装置に関するものである。

［従来の技術］ 最近、ＯＡ機器端末や平面テレビ等薄形の画像表示装置
に対する要求が高まっており、そのひとつとして、行列
状に電極を配置した液晶表示装置において、電極の交差
部分に能動素子を配置し、液晶の駆動を行う、アクティ
ブマトリックス方式が、盛んに研究されている。第１０
図はアクティブマトリックスの代表的な等価回路図であ
る。　　（１８）は液晶層であり、（１８）は液晶層に
印加される電圧を保持するためのコンデンサーである。

但し、コンデンサー（］θ）は省略されることもある。

　（２０）は液晶層を駆動する電圧を制御するためのス
イッチングトランジスタである。ＸＩ、　Ｘ２．　Ｘ３
．・・・は該スイッチングトランジスタ（２０）のゲー
トを制御する選択信号線、Ｙｌ、　Ｙ２．　Ｙ３．・・
・は液晶を駆動するのに必要な電圧を印加するためのデ
ータ線であり、線順次で駆動される。

一方、スイッチングトランジスタとして用いる薄膜トラ
ンジスタめ構造は、半導体層、ゲート電極、ソース電極
、ドレイン電極の位置関係に従って、コプレーナ型構造
、スタガー型構造などに分類される。第１１図はスタガ
ー型の薄膜トランジスタの断面図、第１２図はその平面
図をそれぞれ示している０図中で同一の番号で示した部
分は、同一の薄膜トランジスタ構成要素を示している。

（１）は石英、ガラスなどの絶縁性基板であり、この上
に薄膜トランジスタが形成される。（２）は半導体層で
あり、ポリシリコン、アモルファスシリコン、　ＣｄＳ
ｅ等が用いられる。　（３）、　（４）はそれぞれソー
ス電極、ドレイン電極であり、通常ＡＩ等で配線される
。（７）はゲート絶縁膜であり、５ｉ０２．　Ｓｉ３Ｎ
４等で形成される。（８）はゲート電極であり、　ＡＩ
、Ｃｒ等で配線される。　（２１）は保護膜であり（１
０）はコンタクトホールである。　（１１）は透明導電
膜から成る表示画素電極である。

以上のような構造を有する薄膜トランジスタを、各画素
に対応して配置することにより、従来のドツトマトリッ
クス方一式等による画像表示装置と比べて、より優れた
画質の高密度表示を得ることが出来る。

［発明の解決しようとする問題点］ この様に、薄膜トランジスタを用いる事により、視認性
の良い高密度画像表示が可能となるが、１画素に１個の
割で薄膜トランジスタが必要な為、例えば６００行×２
００列の表示を作る為には１２万個の薄膜トランジスタ
を一枚の基板内に作り込む必要があり、数多くのトラン
ジスタを無欠陥で作る事は非常に困難な事である。

トランジスタネ良の欠陥の種類としては、ゲートやソー
ス断線、ゲート・ソース間短絡、ゲート・ドレイン間短
絡、ソース・ドレイン間短絡、トランジスタ特性不良等
がある。

ゲート及びソース断線は工程中のスクラッチ傷やクロス
オーバ一部のステップカバレッジ性不良の為に発生する
もので、液晶セルにした場合非点灯線欠陥となるが、断
線ラインの両端のリード取出し電極を接続する様な修復
により表示上欠陥のない様にする車は可能で−あも。

一方ゲート・ソース間短絡は絶縁膜中の塵等の原因によ
り発生するが、この短絡がある場合はゲート信号がたえ
ず短絡点を通じてソースラインに逃げる為、そのソース
には常に電圧がかかる事になり点灯線欠陥となる。又ゲ
ート・ドレイン間短絡も同様の原因で発生するが、短絡
点を通じてゲート電圧がソース信号に係わらずドレイン
に印加される為常に点灯する点欠陥となる。

ソース・ドレイン間短絡はソース・ドレイン電極のエツ
チング残り等によって発生するが、ソース信号がたえず
ドレイン電極に印加される為常時点灯点欠陥となる。

トランジスタ特性が不良でゲート電圧が印加されても充
分な電流が流れない場合は、ソース信号電圧が印加され
ず選択時に非点灯欠陥となる。

以上の様な欠陥の数はプロセス管理によって異なるが、
表示としては線欠陥は一本も許されず、点欠陥としても
約０．０１％以下にする必要があるが、現状としては２
００本以上のラインを持つ基板中には０〜数本のライン
欠陥や０．１Ｘ〜３ｚの点欠陥が含まれる事が多く、セ
ルの歩留が低く、アクティブマトリックス方式の画像表
示装置の実用化を妨げる主な問題点となっていた。

本発明はこのような従来の画像表示装置の欠点を解消す
るためになされたものであり、各画素電極毎に設けられ
たスイッチング素子にＬ述のような欠陥が生じても、画
像表示装置の生産歩留りの低下を防止し得る画像表示装
置を提供することを目的とする。

即ち、本発明者が数多くの画像表示装置用薄膜トランジ
スタ基板を作成した結果、種々の欠陥の発生する場所は
ランダムであり、近接した薄膜トランジスタが欠陥とな
る確率は極めて低い事が判明した。

かかる事実にかんがみ本発明者は薄膜トランジスタ基板
の歩留を向上させる方法を提案するものである。

Ｌ問題６点を解決するための手段］ 本発明の画像表示装置は、複数個の画素電極へ各別に設
けられた。非線形素子を介して給電することにより画像
表示を行なう画像表示装置において、各画素電極毎に複
数の非線形素子を設け、該複数の非線形素子の電源側電
極を共通の電源ラインに接続し、該非線形素子の画素電
極側電極は各画素電極毎に１信の非線形素子の電極のみ
該画素電極に接続せしめて成ることを特徴とするもので
ある。

即ち一つの画素に対して複数のトランジスタを設ける事
により第１のトランジスタに欠陥がある場合は欠陥部分
を削除して第２のトランジスタを用いる事が出来る様に
接続し、隣のライン信号を表示する事により線欠陥２点
欠陥をなくしてアクティブマトリックス基板の歩留を向
上する事を可能にするものである。この場合ドツト数が
多い場合隣の画素と同じ表示であっても見分けがつきに
くく表示品質を保つ事は可能である。もちろんンース電
極、ゲート電極を夫々同一のフィンからとればこのよう
な問題も生じない。

以下に本発明の代表的な一例につき第１図の平面図と第
２図の断面図を参照しながら説明する。

まず石英、ガラス等からなる透明な絶縁性基板（１）の
上にポリシリコン、アモルファスシリコ７　、　ＣｄＳ
ｅ、Ｔｅ等の半導体層を製膜後１画素当り２個の割で所
定の形状にパターニングして半導体層（２）とする０次
にソース電極、ドレイン電極用のＡＩ等の金属を製膜し
、所定の形状にバターニングしてソース電極（３）、ド
レイン電極（４）を形成する。

この際ソース電極（３）の左右にドレイン電極（４）を
２組づつ設け、ｎ番目のソース電極（３）の右側にある
第１のトランジスタ（５）と、ｎ＋１番目のソース電極
の左側にある第２のトランジスタ（６）が一つの透明導
電膜等からなる表示画素電極（１１）の為に設けられる
様にする。

次に５ｒＯｚ、５ｒｓＮａ等でゲート絶縁膜（７）を形
成後ゲート用金属膜を二蟲ト後パターニングしてゲート
パスライン（８ａ）とソース電極（３）の左右にＡＩ、
Ｏｒ等から成る２本のゲート電極（８）を設け、引き続
いてドレイン電極（４）上にコンタクトホール（１０）
を開けた後表示画素電極（１１）を第１のトランジスタ
（５）のドレイン電極（４）とのみ接触させる形で形成
する。

以上の説明はコープレーナー型薄膜トランジスタの形成
について説明したが、第１１図に示したようなスタッガ
ー型、インバーテッドスタッガー型の薄膜トランジスタ
にも応用出来、特に薄膜トランジスタの構造に制限され
るものではない。

なお、この例では１画素当り２個のトランジスタを設け
たが３個以上としてもよいし、エレクトロクロミック表
示素子用のようにもともと１画素当り２個のトランジス
タを組み込むものについては表示画素に接続可能なトラ
ンジスタを２個以上設ける。即ちトランジスタの総数で
は３個以北となるようにしてもよい。

この例の場合第１のトランジスタ（５）のドレイン電極
（４）は表示画素電極（１１）と接続され。

第２のトランジスタ（６）のドレイン電極は表示画素電
極（１１）と分離されている。このことは。

第１図の如く表示画素電極（１１）の一部を切り欠き第
２のトランジスタ（６）のドレイン電極と該表示画素電
極（１１）が接続されていないような構造としておくこ
とにより容易に達成しうる。

ソースとゲート間での短絡はソース電極又はゲートパス
ラインのエツジ部に存在する微細な塵によって発生する
事が多く、ソース・ゲート間短絡によるライン点灯欠陥
を非点灯点欠陥に直す為にはゲート電極を根本から切断
する事が有効である。この様な場合の為には第３図に示
すように、ソース電極（３）と重ならない場所を通る接
続ライン（１２）を介してゲート／＜スライン（８ａ）
とゲート電極（８）とを接続する形にしておくと第３図
に符号（１３）で示すように切断加工がし易くなる。

又、ドレイン・ゲート間短絡も同様の原因で発生する事
があり、この場合の常時点灯点欠陥を直す為には、ゲー
ト電極（８）を分離するために、第３図の符号（１３）
で示すようにゲートパスライン（８ａ）を切断したり、
ドレイン電極（４）と表示画素電極（１１）とを分離す
るため第４図に符号（１４）で示すようにドレイン電極
（４）の一部を切断したり、第５図に符号（１５）で示
すように表示画素電極（１１）を切断すれば良い。

更に、ソース・ドレイン間短絡も、ドレイン電極（４）
と表示画素電極（１１）を分離するため、第４図の符号
（１４）や第５図の符号（１５）で示すように、ドレイ
ン電極（４）又は表示画素電極（１１）又は双方の電極
の適当な部分を切断すれば良い。

以上の様にトランジスタの不良個所を切断した場合、そ
の画素には電気信号が全く入らず非点灯点欠陥となり、
表示品質を低下させる事になる。その為不良個所を切断
したトランジスタを持つ画素は第５図に示す様に隣のソ
ースパスラインに接続している第２のトランジスタと該
画工の表示画素電極とを第５図の符号（ＩＢ）の様に接
続する事により、隣の表示信号を受ける事が可能となり
表示品質は改善される。

以上迄の説明は、ソースパスラインの左右に２本のゲー
ト電極を配し、一つの画素に対してｎ番目のソースパス
ラインで形成される第１のトランジスタ（５）とｎ＋１
番目のソースパスラインで形成される第２のトランジス
タ（６）を配する場合を述べたが、第６図に示すように
ゲートパスライン（８ａ）の上下に２本のゲート電極を
配し、一つの画素に対してｎ番目のゲートパスラインと
接続しているゲート電極によって形成される第１のトラ
ンジスタ（５）とｍ＋１番目のゲー）／＜ランスと接続
しているゲート電極によって形成される第２のトランジ
スタ（８）　ヲ配した場合も同様な効果が得られる。第
６図に示すようなトランジスタに於ても、ゲート・ソー
ス間短絡、ゲート・ドレイン間短絡及びソース・ドレイ
ン間短絡は第１図のトランジスタと同様な確率で発生す
るが、欠陥トランジスタの切断方法と修復男女は第７図
、第８図に示すごとく、第３図ないし第５図で説明した
方法と同様である。

以上述べた修復工程に於ける切断方法としてはレーザー
トリマーや、超音波カッターによる切断法等があるが何
ら方法には制限されるものではない、又第２のトランジ
スタのドレイン電極と表示画素電極の接続方法において
も微小な導体をディスペンサー等で付着させる方法、Ｔ
ＰＴ基板上に金やアルミをコートした硝子基板を対向さ
せて配し、希望の寸法に絞り込んだレーザーをメタルコ
ート基板側から常圧又は減圧下で照射し、メタルをＴＰ
Ｔ基板の希望の場所にコートさせるレーザーコート法等
があるが方法には特に制限されるものではない。

［作用］ アクティブデバイス基板作成後の検査に於て第１のトラ
ンジスタのソース・ゲート間短絡が発見された場合、ゲ
ート接続ラインを切断する事により短絡点を通じてソー
スパスラインがらゲートパスラインへの一重位の流れが
塞がれる。

又第１トランジスタのゲート拳ドレイン間短絡が発見さ
れた場合、ゲート接続ラインの切断やドレイン電極又は
表示画素電極又は両方の電極を適当な場所で切断する事
により短絡点を通じてのゲート電極から表示画素電極へ
の電位の流れを防止する事が出来る。

次に該画素に対して設けられた第２のトランジスタのド
レイン電極を該画素の表示画素電極と適当な方法で接続
する事により該画素の隣の画素信号が該画素に供給され
、その結果隣の画素と同様な表示が行われる事になり、
点灯線欠陥９点灯点欠陥、非点灯点欠陥を防ぐ事が可能
となる。

［実施例］ 次に本発明の方法による画像表示装置の製造及び修復の
実施例を示す。

実施例１ 第３図に示すように、５０ｍｍ角のガラス基板の上にコ
ープレーナー構造の薄膜トランジスタを作製した。まず
厚さ２０００人のアモルファスシリコンをコート後１画
素当り２個の半導体層（２）をバターニングし、それら
の上に厚さ３０００人のドレイン電極（４）、ソース電
極（３）をＡＩで配線した０次にゲート絶縁膜として厚
さ２０００人のＳ　ｉＯＮ＠をコート後、５０００Ａの
ゲートパスライン（８ａ）　、ゲート接続ライン（１２
）　、ゲート電極（８）をＡ１で形成し、更にドレイン
電極（４）上にコンタクトホール（１０）をドライエツ
チングで開けた。続いてＩＴＯ透明電導膜を用いて第１
のトランジスタのドレイン電極（４）のみに接続した表
示画素電極（１１）を形成し、　２００Ｘ　２００画素
の薄膜トランジスタ基板を用いた画像表示装置を作成し
た。

その後全数のトランジスタの検査を行ったところ、３個
所のソース・ゲート間短絡と、２個所のゲート・ドレイ
ン間短絡と４個所のトランジスタ特性不良が確認出来た
０次にソース・ゲート間短絡しているトランジスタのゲ
ート接続ライン部分を第３図（１３）の如く、又ゲート
φドレインｔ１Ｍ短絡及び特性不良のトランジスタの矢
示画素電極部分をそれぞれ第５図（１５）の様にレーザ
ートリマーにて熔断した。続いてレーザートリマーの照
準を第２のトランジスタのドレイン電極の一部と該画素
の表示画素電極の一部にかかる形に定めた後、５０００
人の金をコートした硝子基板を薄膜トランジスタ基板上
に金コート面を接する様に置いて真空下でレーザー照射
を行った。その結果第５図の符号（１６）に示される様
にレーザーの照射された部分の金が蒸発し薄膜トランジ
スタ基板に再付着する事により第２のトランジスタのド
レイン電極と該画素の表示画素電極とを接続する事が出
来た。

別の方法としてブイクロディスペンサーにより第４図の
符号（１７）で示す様に銀ペーストを小量塗布する事に
よってもドレイン電極と表示画素電極とを接続する番が
可能であった。

以上の様に基板内の全ての欠陥トランジスタの切断及び
接続処理をした後ポリイミドの配向膜をコートして液晶
画像表示装置を組み立てて一４灯検査を行ったところ１
点灯線欠陥。

非点灯線欠陥９点灯点欠陥、非点灯点欠陥は１個もなく
、良好な表示が得られた。拡大鏡で欠陥のあった個所を
注意深く観察すると隣の画素と同じ表示になっている事
が確認出来たが、通常の使用距離の目から３０ｃ＋ａの
距離から観察した限りほとんど認知出来ず、画像として
は全く問題がない事が判った。

実施例２ 実施例１と同様の膜構成ながらゲート電極をゲートパス
ラインの上下に設けた第６図に示す構造のトランジスタ
を作成した。その後全数のトランジスタの検査を行なっ
たところ、２個所のソース・ゲート間短絡と、２個所の
ゲート・ドレイン間短絡と３個所のソース・ドレイン間
短絡が確認できた。

次にソース・ゲート間短絡及びゲート・ドレイン間短絡
のあるトランジスタのゲート接続ライン部分を第７図の
符号（１３）の如く、又ソース・ドレイン間短絡してい
るトランジスタの表示画素電極を罫８図の符号（１５）
のようにレーザートリマーにて熔断した。続いて実施例
１と同様な方法で第７図、第８図の符号（ｌＧ）に示さ
れる部分に金を付着させ第２のトランジスタのドレイン
電極と表示画素電極を接続した０以上の如く基板内の全
ての欠陥トランジスタの修復をした後、液晶画像表示装
置を組み立てて点灯検査を行なったところ実施例１とほ
ぼ同様な結果が得られ、実用上問題ない表示を得ること
ができた。

［発明の効果］ 本発明になる画像表示装置においては、各画素電極毎に
複数のスイッチング素子を設け、該複数のスイッチング
素子の電源側電極を共通の電源ラインに接続し、該スイ
ッチング素子の画素電極側電極は各画素電極毎に１個の
スイッチング素子の電極のみ該画素電極に接続せしめた
ので、該画素電極に接続せしめたスイッチング素子に形
成不良がある場合には、該スイッチング素子を画素電極
から電気的に切断し、第２のスイッチング素子の画素電
極側電極を該画素電極に接続することにより、容易に前
記スイッチング素子の形成不良による表示不良を回避す
ることができ、生産歩留を向上させ、ひいては製造コス
トを低下させることに大きく役立つものである。

【図面の簡単な説明】

第１図は本発明を、コープレーナー型構造の薄膜トラン
ジスタを用いた画像表示装置に適用した場合の平面図で
ある。第２図は同断面図である。第３図はゲート電極を
切断し易い様に工夫した構造の薄膜トランジスタ構造を
示す平面図である。第４図はドレイン電極を、第５図は
表示画素電極を切断し、第２のトランジスタのドレイン
電極と表示画素電極と接続した例の平面図である。 第６図はゲートパスラインの上下に２つのゲート電極を
設けたトランジスタを用いた画像表示装置の平面図であ
る。 第７図は第６図のトランジスタのゲート接続ラインを第
８図は表示画素電極を切断し、かつ第２のトランジスタ
のドレイン電極と表示画素電極を接続した例を示す平面
図である。第９図は、アクティブマトリックス方式液晶
表示装置の代表的な等価回路図である。第１０１ｉ４は
従来のインバーテツドスタガー型薄膜トランジスタの断
面図であり、第悼図は同平面図である。 １　絶縁性基板 ２　半導体層 ３　ンース電極 ４　ドレイン電極 ５　第１のトランジスタ ６　第２のトランジスタ ７　ゲート絶縁膜 ８　ゲート電極 １０　　コンタクトホール １１　　表示画素電極 １２　　接続ライン １３　　切断されたゲート接続ライン １４　　切断されたドレイン電極 １５　　切断された表示画素電極 １６　　第２のトランジスタのドレイン電極と表示画素
電極を接続する為の接続電極 １７　　導電ペーストによる接続例 １８　　液晶層 １８　　液晶駆動用コンデンサ ２０　　スイッチング素子 ２１　　保護膜 第　１　図 第２ｒＫＪ 早　３　図 第４　１Ｕ 第　５　日 第６図 第７　回 第８図 ＹＩ　　　　　　Ｙ２　　　　　　Ｙ３や　９　図 令　１０　　図

Claims (2)

【特許請求の範囲】
1. （１）複数個の画素電極へ各別に設けられた非線形素子
   を介して給電することにより画像表示を行なう画像表示
   装置において、各画素電極毎に複数の非線形素子を設け
   、該複数の非線形素子の電源側電極を共通の電源ライン
   に接続し、該非線形素子の画素電極側電極は各画素電極
   毎に１個の非線形素子の電極のみ該画素電極に接続せし
   めて成ることを特徴とする画像表示装置。
2. （２）非線形素子は薄膜トランジスタである特許請求の
   範囲第１項記載の画像表示装置。