JPS61235816A - 薄膜能動素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は表示装置のスイッチング素子として用いられる
薄膜能動素子特には、薄膜トランジスターに関するもの
である。

［従来の技術］ 最近、ＯＡ機器端末や平面テレビ等薄形ディスプレイ開
発の要求が強くなっており、そのひとつとして、行列状
に電極を配置した液晶表示装置において、電極の交差部
分に能動素子を配置し、液晶の駆動を行う、アクティブ
マトリックス方式が、盛んに研究されている。第７図は
アクティブマトリックスの代表的な等価回路図である。

（２０）は液晶層であｊ、（２１）は液晶層に印加され
る電圧を保持するためのコンデンサーである。但し、コ
ンデンサー（２１）は省略されることもある。　（２２
）は液晶層を駆動する電圧を制御するためのスイッチン
グトランジスターである。　Ｘｉ、　Ｘ２．　Ｘ３．・
・・はスイッチングトランジスター（２２）ゲートを制
御する選択信号線。

Ｙｌ、　Ｙ２．　Ｙ３．・・・は液晶を駆動するのに必
要な電圧を印加するためのデータ線であり、線順次で駆
動される。

一方、スイッチングトランジスターとして用いる薄膜ト
ランジスターの構造は、半導体層。

ゲート電極、ソース電極、ドレイン電極の位置関係に従
って、コプレーナ型構造、スタガー型構造などに分類さ
れる。第２図はコプレーナ型、第８図はスタガー型の薄
膜トランジスターの断面図、第９図はその平面図をそれ
ぞれ示している。図中で同一の番号で示した部分は、同
一の薄膜トランジスター構成要素を示している。（１）
は石英、ガラスなどの絶縁性基板であり、この上に薄膜
トランジスターが形成される。（２）は半導体層であり
、ポリシリコン、アモルファスシリコン、ＣｄＳｅ等が
用いられる。

（４）、　（５）はそれぞれソース電極、ドレイン電極
であり、通常ＡＩ等で配線される。（８）はゲート絶縁
膜であり、Ｓ　ｉ２２　、　Ｓ　ｉ：＋　Ｎｓ等で形成
される。

（９）はゲート電極であり、ＡＩ、Ｏｒ等で配線される
。　（２３）は保護膜であり（１０）はコンタクトホー
ルである。　（１１）は透明導電膜から成る表示画素−
電極である。

以上のような構造を有する薄膜トランジスター等の薄膜
能動素子を、各画素に対応して配置することにより、従
来のドツトマトリックス方式等によるパネルと比べて、
より優れた画質の高密度表示を得ることが出来る。

［発明の解決しようとする問題点］ この様に、薄膜トランジスター等の薄膜能動素子を用い
る事により、視認性の良い高密度液晶表示が可能となる
が、１画素に１個の割で薄膜能動素子が必要な為、例え
ば８００行２００列の表示を作る為には１２万個の薄膜
能動素子を一枚の基板内に作り込む必要があり、数多く
の薄膜トランジスター等の薄膜能動素子を無欠陥で作る
事は非常に困難な事である。

トランジスター不良の欠陥の種類としては、ゲートやソ
ース断線、ゲートφンース間短絡、ゲート・ドレイン間
短絡、トランジスター特性不良等がある。

ゲート及びソース断線は工程中のスクラッチ傷やクロス
オーバ一部のステップカバレッジ性不良の為に発生する
もので、液晶セルにした場合非点灯線欠陥となるが、断
線ラインの両端のリード取出し電極を接続する様な修復
により表示上欠陥のない様にする事は可能である。

一方ゲート・ソース間短絡は絶縁膜中の塵等の原因によ
り発生するが、この短絡がある場合はゲート信号がたえ
ず短絡点を通じてソースラインに逃げる為、そのソース
には常に電圧がかかる事になり点灯線欠陥となる。又ゲ
ート番ドレイン間短絡も同様の原因で発生するが、短絡
点を通じてゲ′−ト電圧がソース信号に係わらずドレイ
ンに印加される為常に点灯する点欠陥となる。又トラン
ジスター特性が不良でゲート電圧が印加されても充分な
電流が流れない場合は、ソース信号電圧が印加されず選
択時に非点灯欠陥となる。

以上の様な欠陥の数はプロセス管理によって異なるが、
表示としては線欠陥は一本も許されず１点欠陥としても
０．０１％以下にする必要があるが、現状としては２０
０本以上のラインを持つ基板中にはθ〜数本のライン欠
陥や数個の点欠陥が含まれる事が多く、セルの歩留が低
く、アクティブマトリックスの実用化を妨げる主な問題
点となっていた。

［問題点を解決するための手段］ 本発明は、前述の問題点を解決すべくなされたものであ
り、ガラス等の絶縁性基板の上に形成された薄膜能動素
子に於て、薄膜能動素子を構成する電極の一部が他の電
極とインターディジタルな形状を成して隣接しているこ
とを特徴どする薄ｎλ能動素子毫提供するものである。

本発明は薄膜能動素子である、薄膜ダイオード、薄膜ト
ランジスター、ＭＩＭ素子等に適用できるが、薄膜トラ
ンジスターが構造上本発明の効果が大きいので、以下そ
の代表的な例として薄膜トランジスターについて説明す
る。

本発明者が数多くの薄膜トランジスター基板を作成した
結果、種々の欠陥の発生する場所はランダムであり、近
接した薄膜トランジスターが欠陥となる確率は極めて低
い車が判明している。

本発明は薄膜トランジスター基板等の薄膜能動素子基板
の歩留を向上させることができる。

即ち一つの画素に対して複数のトランジスターを設ける
事により第１のトランジスターに欠陥がある場合は欠陥
部分を削除して第２のトランジスターを用いる事が出来
る様に接続し、隣のライン信号を表示する事により線欠
陥、点欠陥をなくしてアクティブマトリックス基板の歩
留を向上する事を可能にするものである。この場合ドツ
ト数が多ければ隣の画素と同じ家示であっても見分けが
つきにくく表示品質を保つ事は可能である。もちろんソ
ース電極、ゲート電極を夫々同一のラインからとればこ
のような問題も生じない。

以下に第１図を参照しながら説明する。

まず透明な絶縁基板（１）（図示せず）の上に半導体層
を製膜後１画素当り２個の割で所定の形状にパターニン
グして半導体層（２）とする。

次にソースバスライン、ソース電極、ドレイン電極用の
金属を製膜し、所定の形状にパターニングしてソースバ
スライン（３）、ソース電極（４）、ドレイン電極（５
）を形成する。

コノ際ソースバスラインの左右にソース電極、ドレイン
電極を２組づつ設け、ｎ番目のソースバスラインの右側
にある第１のトランジスター（６）と、ｎ＋１番目のソ
ースバスラインの左側にある第２のトランジスター（７
）が一つの表示電極の為に設けられる様にする。ここに
おいて、第２のトランジスターのドレイン電極（１７）
と表示電極（１１）は、第１図ｇ示すように、インター
ディジタルな形状で隣接するようにパターニングして−
おく。

次にゲート絶縁膜（８）（図示せず）を形成後ゲートバ
スライン用金属膜をコート後バターニングしてゲートバ
スライン（９）を設け、引き続いてドレイン電極上にコ
ンタクトホール（１０）を開けた後表示電極（１１）を
第１のトランジスター（８）のドレイン電極（５）との
み接触させる形で形成する。

以上の説明はツープレーナー型薄膜トランジスターの形
成について説明したが、スタッガー型、インバーテッド
スタッガー型やＥｕｒｏｄｉｓｐ−１ａｙ’第４　Ｐｒ
ｏｃｅｅｄｉｎｇｓ　ｐ、２５２に示されている様な簡
素化プロセスの薄膜トランジスターにも応用出来、特に
薄膜トランジスターの構造に制限されるものではない。

又近年の研究では半導体としてａ−９ｉを用いる場合が
多いが、ＣｄＳｅ、Ｔｅ等の半導体にも適用可能で半導
体の種類に制限されるものではない。

第゛２図にコーメレーナー構造薄膜トランジスターの断
面図を示すが各番号は第１図の説明と同様である。

なお、この例では１画素当り２個のトランジスターを設
けたが３個以上としてもよいし、エレクトロクロミック
表示素子用のようにもともと１画素当り２個のトランジ
スターを組み込むものについては表示画素に接続可能な
トランジスターを２個以上設ける。即ちトランジスター
の総数では３個以上となるようにしてもよい。

そして、このような場合においては、上述の方法に準じ
て、後の工程において欠陥修復のために接続することが
必要となる可能性のある電極部分について、本発明の方
法に従って、インターディジタルな形状を以って、電極
同士を隣接させておけばよい。

又、この例ではゲートバスラインは共通のラインを使用
しているが、ソースバスラインは隣接のパスラインに接
続されている。これもこの２個のトランジスターが共通
のゲートバスライン、ソースバスラインニｊＭ続するよ
うにしてもよい。

なお、この例のように２個のトランジスターを用いると
きには、各画素のゲートバスラインの長さの半分ずつと
して同じ大きさのトランジスターを２個形成しておけば
、特性上の差も出にくく好ましい。

この例では、一方のトランジスターのドレイン電極は表
示電極と接続され、他方は表示電極と分離されている。

この分離部分は、本発明に従って、ドレイン電極と表示
電極とがインターディジタルな形状で、互いに入り組ん
だ形で形成されている。

ソースとゲート間での短絡はソース電極又はゲートバス
ラインのエツジ部に存在する微細な塵によって発生する
事が多く、ソース拳ゲート間短絡によるライン点灯欠陥
を非点灯点欠陥に直す為にはソース電極を根本から切断
する事が有効である。この根本からの切断という点では
２個のトランジスターのソース電極を隣接する別のソー
スバスラインからとるようにしておけば極めて容易に切
断分離して、第２のトランジスターを生かすことができ
る。この様な場合の為には第３図に示す通り、ゲートバ
スラインと重ならない場所を通る接続ライン（１２）を
介してソースバスライン（３）とソース電極（４）とを
接続する形にしておくと第３図（１３）の様に切断加工
がし易くなる。

又、ドレイン・ゲート間短絡も同様の原因で発生する事
があり、この場合の常時点灯点欠陥を直す為にはドレイ
ン電極と表示電極とを分離する為第４図（１４）の様に
ドレイン電極の一部を切断したり、第５図（１５）の様
に表示電極を切断すれば良い。

以上の様にトランジスターの不良個所を切断した場合、
その画素には電気信号が全く入らず非点灯点欠陥となり
、表示品質を低下させる事になる。そこで、本発明によ
って形成された第２のトランジスターのドレイン電極と
表示電極とが、インターディジタルな形状を成して隣接
している部分を用いて、両電極を接続する。接続する方
法としては、種々の方法が考えうるが、展性を有する導
電物を、電極同士がインターディジタルな形状で隣接す
る部分を横切る形で摩擦することにより移着せしめうる
という方法が簡便かつ有効である。このようにして不良
個所を切断したトランジスターを持つ画素は第４図及び
第５図に示す様に隣のソースバスラインに接続している
第２のトランジスターと該画素の表示電極とを第４図及
び第５図（１Ｂ）の様に接続する事により、隣の表示信
号を受ける事が可能となり表示品質は改善される。

本発明のこのインターディジタルな電極構造は、隣接す
る電極が相互にくしの刃状に組み合わさった構造であり
、少なくとも一方の電極はくしの刃が２本以上ある形状
をしており、他方のくしの刃がそのＵ字状の電極の間に
挿入されたような形状である。もっとも第４図及び第５
図の例に示したように両方の電極ともくしの刃が２本以
上となるようにし、相互に相手型の電極のくしの刃が他
方の電極のくしの刃と組み合わさるように配置されてい
ることが、接続作業が容易でかつ確実となるため好まし
い。

このくしの刃の長さは、摩擦法その他の方法により導電
接続可能な程度以上あればよく、通常ｌＯμｍ〜１００
μｍ程度、電極幅は２〜５０μｍ、絶縁幅は２〜５０μ
ｍ程度とすればよい。

以上述べた修復工程に於ける切断方法としてはレーザー
トリマーや、超音波カッターによる切断法等があるが何
ら方法には制限されるものではない、又第２のトランジ
スターのドレイン電極と表示電極等の隣接するインター
ディジタルな構造の電極間の接続方法においては前述の
摩擦法が最適であるが、従来の微小な導体をディスペン
サー等で付着させる方法、ＴＰＴ基板上に金やアルミを
コートした硝子基板を対向させて配し、希望の寸法に絞
り込んだレーザーをメタルコート基板側から常圧又は減
圧下で照射し、メタルをＴＰＴ基板の希望の場所にコー
トさせるレーザーニート法等も使用できる。

［作用］ アクティブデバイス基板作成後の検査に於て第１のトラ
ンジスターのソース１ゲート間短絡が発見された場合、
ソース接続ラインを切断する事により短絡点を通じてソ
ースバスラインからゲートバスラインへの電位の流れが
塞がれる。又第１トランジスターのゲート・ドレイン間
短絡が発見された場合、ドレイン電極又は表示電極又は
両方の電極を適当な場所で切断する事により短絡点を通
じてのゲートバスラインから表示電極への電位の流れを
防止する事が出来る。

次に該画素に対して設けられた第２のトランジスターの
ドレイン電極を該画素の表示電極と統する事により該画
素の隣のソース信号が該画素に供給され、その結果隣の
画素と同様な表示が行われる事になり１点灯線欠陥１点
灯点欠陥、非点灯点欠陥を防ぐ事が可能となる。その際
に、ドレイン電極と接続電極をあらかじめインターディ
ジタルな形状で隣接させておくことにより、その部分を
、導１烏で摩擦・移着するというきわめて簡便な方法に
よって、低コストで確実に接続することが可能になる。

［実施例］ 次に本発明の方法による薄膜トランジスターの製造及び
修復の実施例を示す。

実施例１ 第３図に示すように、５０ｍｍ角のガラス基板の上にコ
ープレーナー構造の薄膜トランジスターを作製した。ま
ず厚さ２０００人のアモルファスシリコンをコート後１
画素当り２個パターニングし、それらの上に厚さ３００
０人のドレイン電極（５）　、　　ソースバスライン（
３）　、　　ソース接続電極（１２）、ソース電極（４
）をＡＩで配線した０次に厚さ２０００人の５ｉＯＮ膜
をコート後ドレイン電極上にコンタクトホール（１Ｇ）
をドライエツチングで開けた。ｂＡいてＩＴＯ透明透明
膜導膜いて第１のトランジスターのドレイン電極のみに
接続した表示電極（１１）を形成し、２００Ｘ　２００
画素の薄膜トランジスターを作成した。その際、第３図
に示すごとく、第２のトランジスターσクドレイン電極
と表示画素電極とは、互いにインターディジタルな形状
を以って隣接するようにパターニングした。

その後全数のトランジスターの検査を行ったところ、３
個所のソース・ゲート間短絡と、２個所のゲート・ドレ
イン間短絡と４個所のトランジスター特性不良が確認出
来た０次にソース・ケート間短絡しているトランジスタ
ーのソース接続ライン部分を第６図（１３）の如く、又
ゲート・ドレイン間短絡及び特性不良のトランジスター
の表示電極部分をそれぞれ第５図（１５）の様にレーザ
ートリマーにて溶断した。続いて第６図（１６）に示す
ように第２のトランジスターのドレイン電極と表示電極
がインターディジタルに隣接している部分を横切るよう
に、マイクロプローバーの針先で、基板表面を一回摩擦
した。

この際、該ドレイン電極を形成しているＡＩが充分な展
性を有するため、マイクロプローバーの針先の動きに従
ってＡＩが基板表面に移着し、ドレイシミ極と表示電極
を接続することができた。

以上の様に基板内の全ての欠陥トランジスターの切断及
び接続処理をした後ポリイミドの配向膜をコートして液
晶表示パネルを組み立てて、点灯検査を行ったところ、
点灯線欠陥、非点灯線欠陥、点灯点欠陥、非点灯点欠陥
は１個もなく、良好な表示が得られた。拡大鏡で欠陥の
あった個所を注意深く観察すると隣の画素と同じ表示に
なっている車が確認出来たが１通常の使用距離の目から
３０ｃ層の距離から観察した限りほとんど認知出来ず、
画像としては全く問題がない事が判った。

尚、接続の方法として、前述のマイクロプローバーの針
先でＡ１を移着させる方法の他に、細い針先を用いて銀
ペーストを少量付着する方法、銀ペーストが分散されて
いるヒートシールを加圧熱圧着する方法等も試みたが、
いずれも良好な結果を得ることができた。

［発明の効果］ 薄膜トランジスター等の簿膜能動素子を用いて画像表示
素子を作る場合一枚の基板の上に数万個のトランジスタ
ーを作る必要がある。パターンの精度的にはＬＳＩの精
度より粗い事はあるが、大きな面積にわたって欠陥を皆
無に作る事は非常に困難な事であり基板当り最低数個の
欠陥にするのが限界に近かった。

−万両像表示素子としては微少な欠陥も許されず不良品
となる為薄膜能動素子基板としては無欠陥の物が要求さ
れており実際は極めて低い歩留でしか出来ない状態であ
った。

本発明は以上の様な問題点を容易に解決できるものであ
り、検査によって判明した不良トランジスタ一部を電気
的に切断した後、第２のトランジスターのドレイン電極
と表示電極を接続する際に、あらかじめ第２のトランジ
スターのドレイン電極と表示電極をインターディジタル
な形状を以ってパターニングしておき、導電接続を容易
に確実にしうるちのであり、特に導電物をその部分に摩
擦移着する二とにより、きわめて安価に、かつ確実に該
電極を接続することを可能ならしめるものである。

従来では欠陥トランジスターがある場合はライン欠陥や
点欠陥として残る為、不良品となり歩留が極めて低かっ
たが、本発明の工程を導入する事により外見上は無欠陥
の表示にする事が可能となり、素子の製造歩留を著しく
向上させ、ひいては製造コストを低下させる事に大きく
役立つものである。

また、以上の説明は第２のトランジスターのドレイン電
極と表示電極を接続する場合について、本発明の方法を
記述したものであるが、本発明の方法はこの例のみにと
どまらず、様々な応用が可能なものである。すなわち、
いかなる構造を有する薄膜トランジスターにおいても、
検査によって不良なトランジスターを明らかにした後、
適当な電極同士を接続することにより欠陥修復が可能な
場合においては、該電極を本発明の述べるところに従っ
てあらかじめインターディジタルな形状を成してパター
ニングしておき、その部分に導電物を摩擦して移着せし
めることにより安価で確実な接続を可能にするものであ
る。

なお、本発明の電極構造は以上に詳細に記述したように
液晶表示装置に用いられる薄膜トランジスターに極めて
適したものであるが、これに限られるものではなく、薄
膜ダイオード、ＭＩＭ素子その他の薄膜能動素子に用い
てもよく、またその用途としても、液晶表示素子に限ら
ず、エレクトロクロミンク表示装置、エレクトロルミネ
ッセント表示装置等に用いられる薄膜能動素子等１幅広
い応用が可能である。

【図面の簡単な説明】

第１図は本発明をコープレーナー型構造の薄膜トランジ
スターに適用した場合の平面図である。第２図は同断面
図である。第３図はソース電極を切断し易い様に工夫し
た構造の薄膜トランジスター構造を示す平面図である。 第４図はドレイン電極を、第５図は表示電極を切断し。 第２のトランジスターと表示電極と接続した例の平面図
である。 第６図は第１のトランジスターのソース接続ラインを切
断し、第２のトランジスターの表示電極と接続した例の
平面図である。 第７図は、マクティプマトリックスの代表的な等価回路
図である。第８図は従来のインバーテツドスタガー型薄
膜トランジスターの断面図であり、第９図は同平面図で
ある。 図においては ｌ　絶縁性基板 ２　半導体層 ３　ソースバスライン ４　ソース電極 ５　ドレイン電極 ８　第１のトランジスター ７　第２のトランジスター ８　ゲート絶縁膜 ８　ゲートバスライン ｌＯコンタクトホール １１　　表示電極 １２　　ソース接続ライン １３　　切断されたソース接続ライン １４　　切断されたドレイン電極 １５　　切断された表示電極 １Ｂ　　第２トランジスターと表示電極の接続部分１７
　　ドレイン電極 ２０　　液晶層 ２１　　蓄積コンデンサー ２２　　液晶駆動用トランジスター ２３　　保護膜 第　１１ｆｔ ＄２図 第　３　回 季　４　図 第　５　回 扉　６　図 第　７　図

Claims (9)

【特許請求の範囲】
1. （１）ガラス等の絶縁性基板の上に形成された薄膜能動
   素子に於て、薄膜能動素子を構成する電極の一部が他の
   電極とインターディジタルな形状を成して隣接している
   ことを特徴とする薄膜能動素子。
2. （２）薄膜能動素子が薄膜トランジスターである特許請
   求の範囲第１項記載の薄膜能動素子。
3. （３）１画素当り複数個のトランジスターを設け、第１
   のトランジスターのドレイン電極のみを表示電極に接続
   させた特許請求の範囲第２項記載の薄膜能動素子。
4. （４）第１のトランジスターが不良の場合はドレイン電
   極を切断し、第２のトランジスターのドレイン電極と表
   示電極を接続する特許請求の範囲第２項記載の薄膜能動
   素子。
5. （５）第４のトランジスターが不良の場合は表示電極の
   一部を切断し、第２のトランジスターのドレイン電極と
   表示電極を接続する特許請求の範囲第２項記載の薄膜能
   動素子。
6. （６）トランジスターのソース電極はゲートバスライン
   と重ならない場所を通る接続ラインを介してソースバス
   ラインと接続している特許請求の範囲第１項記載の薄膜
   能動素子。
7. （７）第１のトランジスターが不良の場合はソース接続
   ラインを切断し、第２のトランジスターのドレイン電極
   と表示電極を接続する特許請求の範囲第２項記載の薄膜
   能動素子。
8. （８）薄膜トランジスターを構成する電極の一部におい
   て、電極から基板状の絶縁部分を経 て、インターディジタルな形状を成して隣接する他の電
   極に至るように、導電性物質を基板表面に付着させるこ
   とにより、該電極間に電気的接触を生ぜしめる特許請求
   の範囲第２項記載の薄膜能動素子。
9. （９）薄膜トランジスターを構成する電極の一部におい
   て、電極から基板状の絶縁部分を経 て、隣接する他の電極に至るように、展性を有する導電
   物を基板表面に接触させながら摩擦することにより、該
   導電物を基板表面に移着させ、この移着した導電物によ
   って該電極間に電気的接触を生ぜしめる特許請求の範囲
   第２項記載の薄膜能動素子。