JPH0627918B2

JPH0627918B2 - 画像表示装置

Info

Publication number: JPH0627918B2
Application number: JP60078470A
Authority: JP
Inventors: 隆二郎武藤
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1985-04-15
Filing date: 1985-04-15
Publication date: 1994-04-13
Anticipated expiration: 2009-04-13
Also published as: JPS61238082A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、文字，図形等の画像を複数の画素電極の組み
合せにより表示する画像表示装置に関するものである。

［従来の技術］最近、ＯＡ機器末端や平面テレビ等薄形の画像表示装置
に対する要求が高まっており、そのひとつとして、行列
状に電極を配置した液晶表示装置において、電極の交差
部分に能動素子を配置し、液晶の駆動を行う、アクティ
ブマトリクックス方式が、盛んに研究されている。第10
図はアクティブマトリックスの代表的な等価回路図であ
る。（18）は液晶層であり、（19）は液晶層に印加され
る電圧を保持するためのコンデンサーである。但し、コ
ンデンサー（19）は省略されることもある。（20）は液
晶層を駆動する電圧を制御するためのスイッチングトラ
ンジスタである。X₁，X₂，X₃，…は該スイッチングトラ
ンジスタ(20)のゲートを制御する選択信号線、Y₁，Y₂，
Y₃，…は液晶を駆動するのに必要な電圧を印加するため
のデータ線であり、線順次で駆動される。

一方、スイッチングトランジスタとして用いる薄膜トラ
ンジスタの構造は、半導体層，ゲート電極，ソース電
極，ドレイン電極の位置関係に従って、コプレーナ型構
造、スタガー型構造などに分類される。第11図はスタガ
ー型の薄膜トランジスタの断面図、第12図はその平面図
をそれぞれ示している。図中で同一の番号で示した部分
は、同一の薄膜トランジスタ構成要素を示している。
(1) は石英，ガラスなどの絶縁性基板であり、この上に
薄膜トランジスタが形成される。(2) は半導体層であ
り、ポリシリコン，アモルファスシリコン，CdSe等が用
いられる。(3), (4)はそれぞれソース電極，ドレイン電
極であり、通常Al等で配線される。(7) はゲート絶縁膜
であり、SiO₂，Si₃N₄等で形成される。(8) はゲート電
極であり、Al，Cr等で配線される。(21)は保護膜であり
(10)はコンタクトホールである。(11)は透明導電膜から
成る表示画素電極である。

以上のような構造を有する薄膜トランジスタを、各画素
に対応して配置することにより、従来のドットマトリッ
クス方式等による画像表示装置と比べて、より優れた画
質の高密度表示を得ることが出来る。

［発明の解決しようとする問題点］この様に、薄膜トランジスタを用いる事により、視認性
の良い高密度画像表示が可能となるが、１画素に１個の
割で薄膜トランジスタが必要な為、例えば 600×200 列
の表示を作る為には12万個の薄膜トランジスタを一枚の
基板内に作り込む必要があり、数多くのトランジスタを
無欠陥で作る事は非常に困難な事である。

トランジスタ不良の欠陥の種類としては、ゲートやソー
ス断線，ゲート・ソース間短絡，ゲート・ドレイン間短
絡，ソース・ドレイン間短絡，トランジスタ特性不良等
がある。

ゲート及びソース断線は工程中のスクラッチ傷やクロス
オーバー部のステップカバレッジ性不良の為に発生する
もので、液晶セルにした場合非点灯線欠陥となるが、断
線ラインの両端のリード取出し電極を接続する様な修復
により表示上欠陥のない様にする事は可能である。

一方ゲート・ソース間短絡は絶縁膜中の塵等の原因によ
り発生するが、この短絡がある場合はゲート信号がたえ
ず短絡点を通じてソースラインに逃げる為、そのソース
には常に電圧がかかる事になり点灯線欠陥となる。又ゲ
ート・ドレイン間短絡も同様の原因で発生するが、短絡
点を通じてゲート電圧がソース信号に係わらずドレイン
に印加される為常に点灯する点欠陥となる。

ソース・ドレイン間短絡はソース・ドレイン電極のエッ
チング残り等によって発生するが、ソース信号がたえず
ドレイン電極に印加される為常時点灯点欠陥となる。

トランジスタ特性が不良でゲート電圧が印加されても充
分な電流が流れない場合は、ソース信号電圧が印加され
ず選択時に非点灯欠陥となる。

以上の様な欠陥の数はプロセス管理によって異なるが、
表示としては線欠陥は一本も許されず、点欠陥としても
約0.01％以下にする必要があるが、現状としては 200本
以上のラインを持つ基板中には０〜数本のライン欠陥や
0.1%〜3%の点欠陥が含まれる事が多く、セルの歩留が低
く、アクティブマトリックス方式の画像表示装置の実用
化を妨げる主な問題点となっていた。

本発明はこのような従来の画像表示装置の欠点を解消す
るためになされたものであり、各画素電極毎に設けられ
たスイッチング素子に上述のような欠陥が生じても、画
像表示装置の生産歩留りの低下を防止し得る画像表示装
置を提供することを目的とする。

即ち、本発明者が数多くの画像表示装置用薄膜トランジ
スタ基板を作成した結果、種々の欠陥の発生する場所は
ランダムであり、近接した薄膜トランジスタが欠陥とな
る確率は極めて低い事が判明した。

かかる事実にかんがみ本発明者は薄膜トランジスタ基板
の歩留を向上させる方法を提案するものである。

［問題点を解決するための手段］本発明の画像表示装置は、選択信号線とデータ線とが行
列状に設けられ、この行列の交差部分に能動素子が配置
され、各能動素子のゲート電極は選択信号線により制御
され、電圧がデータ線から印加され各能動素子を介して
画素電極に給電することにより画像表示を行なう画像表
示装置において、各画素電極毎に複数に能動素子が設け
られ、該複数の能動素子の各ゲート電極は選択信号線か
ら分枝して接続され、１つの画素電極に設けられた複数
の能動素子のうち、欠陥ない第１の能動素子の画素電極
側電極は該画素電極と接続され、かつその他の能動素子
の画素側電極は該画素電極と未接続とされ、欠陥のある
第１の能動素子は、そのゲート電極と選択信号線との接
続が分断せしめられ、欠陥のない第２の能動素子の画素
電極側電極と該画素電極とが接続され、前記欠陥のない
第１の能動素子により給電される画素電極と、前記欠陥
のない第２の能動素子により給電される画素電極の両方
が備えられたことを特徴とするものである。

即ち一つの画素に対して複数のトランジスタを設ける事
により第１のトランジスタに欠陥がある場合は欠陥部分
を削除して第２のトランジスタを用いる事が出来る様に
接続し、隣のライン信号を表示する事により線欠陥，点
欠陥をなくしてアクティブマトリックス基板の歩留を向
上する事を可能にするものである。この場合ドット数が
多い場合隣の画素と同じ表示であっても見分けがつきに
くく表示品質を保つ事は可能である。もちろんソース電
極，ゲート電極を夫々同一のラインからとればこのよう
な問題も生じない。

以下に本発明の代表的な一例につき第１図の平面図と第
２図の断面図を参照しながら説明する。

まず石英，ガラス等からなる透明な絶縁性基板 (1)の上
にポリシリコン，アモルファスシリコン，CdSe,Te 等の
半導体層を製膜後１画素当り２個の割で所定の形状にパ
ターニングして半導体層(2) とする。次にソース電極，
ドレイン電極用のAl等の金属を製膜し、所定の形状にパ
ターニングしてソース電極(3) ，ドレイン電極(4) を形
成する。

この際ソース電極(3) の左右にドレイン電極(4) を２組
づつ設け、ｎ番目のソース電極(3) の右側にある第１の
トランジスタ(5) と、ｎ＋１番目のソース電極の左側に
ある第２のトランジスタ(6) が一つの透明導電膜等から
なる表示画素電極(11)の為に設けられる様にする。

次にSiO₂,Si₃N₄等でゲート絶縁膜 (7)を形成後ゲート用
金属膜をコート後パターニングしてゲートバスライン(8
a)とソース電極(3) の左右にAI,Cr 等から成る２本のゲ
ート電極(8) を設け、引き続いてドレイン電極(4) 上に
コンタクトホール(10)を開けた後表示画素電極(11)を第
１のトランジスタ(5) のドレイン電極(4) とのみ接触さ
せる形で形成する。

以上の説明はコープレーナー型薄膜トランジスタの形成
について説明したが、第１１図に示したようなスタッガ
ー型，インバーテッドスタッガー型の薄膜トランジスタ
にも応用出来、特に薄膜トランジスタの構造に制限され
るものではない。

なお、この例では１画素当り２個のトランジスタを設け
たが３個以上としてもよいし、エレクトロクロミック表
示素子用のようにもともと１画素当り２個のトランジス
タを組み込むものについては表示画素に接続可能なトラ
ンジスタを２個以上設ける。即ちトランジスタの総数で
は３個以上となるようにしてもよい。

この例の場合第１のトランジスタ(5) のドレイン電極
(4) は表示画素電極(11)と接続され、第２のトランジス
タ(6) のドレイン電極は表示画素電極(11)と分離されて
いる。このことは、第１図の如く表示画素電極(11)の一
部を切り欠き第２のトランジスタ(6) のドレイン電極と
該表示画素電極(11)が接続されていないような構造とし
ておくことにより容易に達成しうる。

ソースとゲート間での短絡はソース電極又はゲートバス
ラインのエッジ部に存在する微細な塵によって発生する
事が多く、ソース・ゲート間短絡によるライン点灯欠陥
を非点灯点欠陥に直す為にはゲート電極を根本から切断
する事が有効である。この様な場合の為には第３図に示
すように、ソース電極(3) と重ならない場所を通る接続
ライン(12)を介してゲートバスライン(8a)とゲート電極
(8) とを接続する形にしておくと第３図に符号(13)で示
すように切断加工がし易くなる。

又、ドレイン・ゲート間短絡も同様の原因で発生する事
があり、この場合の常時点灯点欠陥を直す為には、ゲー
ト電極(8) を分離するために、第３図の符号(13)で示す
ようにゲートバスライン(8a)を切断したり、ドレイン電
極(4) と表示画素電極(11)とを分離するため第４図に符
号(14)で示すようにドレイン電極(4) の一部を切断した
り、第５図に符号(15)で示すように表示画素電極(11)を
切断すれば良い。

更に、ソース・ドレイン間短絡も、ドレイン電極(4) と
表示画素電極(11)を分離するため、第４図の符号(14)や
第５図の符号(15)で示すように、ドレイン電極(4) 又は
表示画素電極(11)又は双方の電極の適当な部分を切断す
れば良い。

以上の様にトランジスタの不良個所を切断した場合、そ
の画素には電気信号が全く入らず非点灯点欠陥となり、
表示品質を低下させる事になる。その為不良個所を切断
したトランジスタを持つ画素は第５図に示す様に隣のソ
ースバスラインに接続している第２のトランジスタと該
画素の表示画素電極と第５図の符号(16)の様に接続する
事により、隣と表示信号を受ける事が可能となり表示品
質は改善される。

以上迄の説明は、ソースバスラインの左右に２本のゲー
ト電極を配し、一つの画素に対してｎ番目のソースバス
ラインで形成される第１のトランジスタ(5) とｎ＋１番
目のソースバスラインで形成される第２のトランジスタ
(6) を配する場合を述べたが、第６図に示すようにゲー
トバスライン(8a)の上下に２本のゲート電極を配し、一
つの画素に対してｎ番目のゲートバスラインと接続して
いるゲート電極によって形成される第１のトランジスタ
(5) とｍ＋１番目のゲートバランスと接続しているゲー
ト電極によって形成される第２のトランジスタ(6) を配
した場合も同様に効果が得られる。第６図に示すような
トランジスタに於ても、ゲート・ソース間短絡，ゲート
・ドレイン間短絡及びソース・ドレイン間短絡は第１図
のトランジスタと同様な確率で発生するが、欠陥トラン
ジスタの切断方法と修復方法は第７図，第８図に示すご
とく、第３図ないし第５図で説明した方法と同様であ
る。

以上述べた修復工程に於ける切断方法としてはレーザー
トリマーや、超音波カッターによる切断法等があるが何
ら方法には制限されるものではない。又第２のトランジ
スタのドレイン電極と表示画素電極の接続方法において
も微小な導体をディスペンサー等で付着させる方法、Ｔ
ＦＴ基板上に金やアルミをコートした硝子基板を対向さ
せて配し、希望の寸法に絞り込んだレーザーをメタルコ
ート基板側から常圧又は減圧下で照射し、メタルをＴＦ
Ｔ基板の希望の場所にコートさせるレーザーコート法等
があるが方法には特に制限されるものではない。

［作用］アクティブデバイス基板作成後の検査に於て第１のトラ
ンジスタのソース・ゲート間短絡が発見された場合、ゲ
ート接続ラインを切断する事により短絡点を通じてソー
スバスラインからゲートバスラインへの電位の流れが塞
がれる。又第１トランジスタのゲート・ドレイン間短絡
が発見された場合、ゲート接続ラインの切断やドレイン
電極又は表示画素電極又は両方の電極を適当な場所で切
断する事により短絡点を通じてのゲート電極から表示画
素電極への電位の流れを防止する事が出来る。

次に該画素に対して設けられた第２のトランジスタのド
レイン電極を該画素に表示画素電極と適当な方法で接続
する事により該画素の隣の画素信号が該画素に供給さ
れ、その結果隣の画素と同様な表示が行われる事にな
り、点灯線欠陥，点灯点欠陥，非点灯点欠陥を防ぐ事が
可能となる。

［実施例］次に本発明の方法による画像表示装置の製造及び修復の
実施例を示す。

実施例１第３図に示すように、50mm角のガラス基板の上にコープ
レーナー構造の薄膜トランジスタを作製した。まず厚さ
2000Åのアモルファスシリコンをコート後１画素当り２
個の半導体層(2) をパターニングし、それらの上に厚さ
3000Åのドレイン電極(4) ，ソース電極(3) をAlで配線
した。次にゲート絶縁膜として厚さ2000ÅのSiON膜をコ
ート後、5000Åのゲートバスライン(8a)，ゲート接続ラ
イン(12)，ゲート電極(8) をAlで形成し、更にドレイン
電極(4) 上にコンタクトホール(10)をドライエッチング
で開けた。続いてＩＴＯ透明電導膜を用いて第１のトラ
ンジスタのドレイン電極(4) のみに接続した表示画素電
極(11)を形成し、 200×200 画素の薄膜トランジスタ基
板を用いた画像表示装置を作成した。

その後全数のトランジスタの検査を行ったところ、３個
所のソース・ゲート間短絡と、２個所のゲート・ドレイ
ン間短絡と４個所のトランジスタ特性不良が確認出来
た。次にソース・ゲート間短絡しているトランジスタの
ゲート接続ライン部分を第３図(13)の如く、又ゲート・
ドレイン間短絡及び特性不良のトランジスタの表示画素
電極部分をそれぞれ第５図(15)の様にレーザートリマー
にて熔断した。続いてレーザートリマーの照準を第２の
トランジスタのドレイン電極の一部と該画素の表示画素
電極の一部にかかる形に定めた後、5000Åの金をコート
した硝子基板を薄膜トランジスタ基板上に金コート面を
接する様に置いて真空下でレーザー照射を行った。その
結果第５図の符号(16)に示される様にレーザーの照射さ
れた部分の金が蒸発し薄膜トランジスタ基板に再付着す
る事により第２のトランジスタのドレイン電極と該画素
の表示画素電極とを接続する事が出来た。

別の方法としてマイクロディスペンサーにより第４図の
符号(17)で示す様に銀ペーストを小量塗布する事によっ
てもドレイン電極と表示画素電極とを接続する事が可能
であった。

以上の様に基板内の全ての欠陥トランジスタの切断及び
接続処理をした後ポリイミドの配向膜をコートして液晶
画像表示装置を組み立てて、点灯検査を行ったところ、
点灯線欠陥，非点灯線欠陥，点灯点欠陥，非点灯点欠陥
は１個もなく、良好な表示が得られた。拡大鏡で欠陥の
あった個所を注意深く観察すると隣の画素と同じ表示に
なっている事が確認出来たが、通常の使用距離の目から
30cmの距離から観察した限りほとんど認知出来ず、画像
としては全く問題がない事が判った。

実施例２実施例１と同様の膜構成ながらゲート電極をゲートバス
ラインの上下に設けた第６図に示す構造のトランジスタ
の作成した。その後全数のトランジスタの検査を行なっ
たところ、２個所のソース・ゲート間短絡と、２個所の
ゲート・ドレイン間短絡と３個所のソース・ドレイン間
短絡が確認できた。

次にソース・ゲート間短絡及びゲート・ドレイン間短絡
のあるトランジスタのゲート接続ライン部分を第７図の
符号(13)の如く、又ソース・ドレイン間短絡しているト
ランジスタの表示画素電極を第８図の符号(15)のように
レーザートリマーにて熔断した。続いて実施例１と同様
な方法で第７図，第８図の符号(16)に示される部分に金
を付着させ第２のトランジスタのドレイン電極と表示画
素電極を接続した。以上の如く基板内の全ての欠陥トラ
ンジスタの修復をした後、液晶画像表示装置を組み立て
て点灯検査を行なったところ実施例１とほぼ同様な結果
が得られ、実用上問題ない表示を得ることができた。

［発明の効果］本発明になる画像表示装置においては、各画素電極毎に
複数のスイッチング素子を設け、該複数のスイッチング
素子の電源側電極を共通の電源ラインに接続し、該スイ
ッチング素子の画素電極側電極は各画素電極毎に１個の
スイッチング素子の電極のみ該画素電極に接続せしめた
ので、該画素電極に接続せしめたスイッチング素子に形
成不良がある場合には、該スイッチング素子を画素電極
から電気的に切断し、第２のスイッチング素子の画素電
極側電極を該画素電極に接続することにより、容易に前
記スイッチング素子の形成不良による表示不良を回避す
ることができ、生産歩留を向上させ、ひいては製造コス
トを低下させることに大きく役立つものである。

【図面の簡単な説明】

第１図は本発明を、コープレーナー型構造の薄膜トラン
ジスタを用いた画像表示装置に適用した場合の平面図で
ある。第２図は同断面図である。第３図はゲート電極を
切断し易い様に工夫した構造の薄膜トランジスタ構造を
示す平面図である。第４図はドレイン電極を、第５図は
表示画素電極を切断し、第２のトランジスタのドレイン
電極と表示画素電極と接続した例の平面図である。第６図はゲートバスラインの上下に２つのゲート電極を
設けたトランジスタを用いた画像表示装置の平面図であ
る。第７図は第６図のトランジスタのゲート接続ラインを第
８図は表示画素電極を切断し、かつ第２のトランジスタ
のドレイン電極と表示画素電極を接続した例を示す平面
図である。第９図は、アクティブマトリックス方式液晶
表示装置の代表的な等価回路図である。第10図は従来の
インバーテッドスタガー型薄膜トランジスタの断面図で
あり、第11図は同平面図である。１……絶縁性基板２……半導体層３……ソース電極４……ドレイン電極５……第１のトランジスタ６……第２のトランジスタ７……ゲート絶縁膜８……ゲート電極 10……コンタクトホール 11……表示画素電極 12……接続ライン 13……切断されたゲート接続ライン 14……切断されたドレイン電極 15……切断された表示画素電極 16……第２のトランジスタのドレイン電極と表示画素電
極を接続する為の接続電極 17……導電ペーストによる接続例 18……液晶層 19……液晶駆動用コンデンサ 20……スイッチング素子 21……保護膜

Claims

【特許請求の範囲】

【請求項１】選択信号線とデータ線とが行列状に設けら
れ、この行列の交差部分に能動素子が配置され、各能動素子のゲート電極は選択信号線により制御され、
電圧がデータ線から印加され各能動素子を介して画素電
極に給電することにより画像表示を行なう画像表示装置
において、各画素電極毎に複数の能動素子が設けられ、該複数の能
動素子の各ゲート電極は選択信号線から分枝して接続さ
れ、１つの画素電極に設けられた複数の能動素子のうち、欠陥のない第１の能動素子の画素電極側電極は該画素電
極と接続され、かつその他の能動素子の画素側電極は該
画素電極と未接続とされ、欠陥のある第１の能動素子は、そのゲート電極と選択信
号線との接続が分断せしめられ、欠陥のない第２の能動
素子の画素電極側電極と該画素電極とが接続され、前記欠陥のない第１の能動素子により給電される画素電
極と、前記欠陥のない第２の能動素子により給電される画素電
極の両方が備えられたことを特徴とする画像表示装置。
【請求項２】能動素子は薄膜トランジスタである特許請
求の範囲第１項記載の画像表示装置。