JP2500666B2 - 薄膜能動素子基板 - Google Patents
薄膜能動素子基板Info
- Publication number
- JP2500666B2 JP2500666B2 JP4262094A JP4262094A JP2500666B2 JP 2500666 B2 JP2500666 B2 JP 2500666B2 JP 4262094 A JP4262094 A JP 4262094A JP 4262094 A JP4262094 A JP 4262094A JP 2500666 B2 JP2500666 B2 JP 2500666B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- electrodes
- auxiliary
- film active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多数の薄膜能動素子を行
列電極の交差点近傍に配置した薄膜能動素子基板に関す
るものである。
列電極の交差点近傍に配置した薄膜能動素子基板に関す
るものである。
【０００２】
【従来の技術】最近ＯＡ機器端末やポータブルテレビ等
への要求から薄形ディスプレイ開発が盛んに行われてい
る。その中でも大容量グラフィック表示に対応するため
に行列状に電極を配置した情報表示装置において、前記
電極交差点部に能動素子を配して駆動を行うアクティブ
マトリクス方式が研究されている。
への要求から薄形ディスプレイ開発が盛んに行われてい
る。その中でも大容量グラフィック表示に対応するため
に行列状に電極を配置した情報表示装置において、前記
電極交差点部に能動素子を配して駆動を行うアクティブ
マトリクス方式が研究されている。
【０００３】図２に薄膜能動素子として薄膜トランジス
タ（以下、ＴＦＴと略す）を用いた液晶パネル形ディス
プレイの概念図を示す。(21)が液晶層であり、(22)が前
記液晶層を駆動するためのスイッチングトランジスタで
ある。(23)は液晶を駆動するために必要な電圧を印加す
るためのデータ線であり、(24)はトランジスタ(22)のゲ
ートを制御する選択信号線である。(25)及び(26)は、透
明電極である。
タ（以下、ＴＦＴと略す）を用いた液晶パネル形ディス
プレイの概念図を示す。(21)が液晶層であり、(22)が前
記液晶層を駆動するためのスイッチングトランジスタで
ある。(23)は液晶を駆動するために必要な電圧を印加す
るためのデータ線であり、(24)はトランジスタ(22)のゲ
ートを制御する選択信号線である。(25)及び(26)は、透
明電極である。
【０００４】図３はスタッガー構造を有するＴＦＴの１
種を示す。図中(1) は石英、ガラス等の透明絶縁性基板
であり、この上にＴＦＴが形成される。(2) は不純物拡
散を防止するパッシベーション膜である。(3) はITO, S
nO2 等の透明導電膜からなる表示（ドレイン）電極を、
(4) は、同様の材質からなるソース電極を示す。
種を示す。図中(1) は石英、ガラス等の透明絶縁性基板
であり、この上にＴＦＴが形成される。(2) は不純物拡
散を防止するパッシベーション膜である。(3) はITO, S
nO2 等の透明導電膜からなる表示（ドレイン）電極を、
(4) は、同様の材質からなるソース電極を示す。
【０００５】(5) は、アモルファスシリコン(a-Si)、ポ
リシリコン(p-Si)、マイクロクリスタリンシリコン (μ
c-Si) 等からなる半導体層である。また、電極と半導体
層の接触する部分では、電極(3), (4)と半導体層(5) 間
に電気的な接触を良くするために、リンをドープしたn+
a-Si層(10)を入れる。(6) は、ゲート絶縁膜であり、Ｃ
ＶＤ法等の堆積法により、アモルファス窒化シリコン等
で形成される。(7) はゲート電極であり、Al等の金属か
ら形成される。
リシリコン(p-Si)、マイクロクリスタリンシリコン (μ
c-Si) 等からなる半導体層である。また、電極と半導体
層の接触する部分では、電極(3), (4)と半導体層(5) 間
に電気的な接触を良くするために、リンをドープしたn+
a-Si層(10)を入れる。(6) は、ゲート絶縁膜であり、Ｃ
ＶＤ法等の堆積法により、アモルファス窒化シリコン等
で形成される。(7) はゲート電極であり、Al等の金属か
ら形成される。
【０００６】
【発明が解決しようとする課題】図３に示すようなＴＦ
Ｔにおいては、行列状に配した電極の重なり部分(9) に
おいて、電極間相互の短絡が発生した場合には、該表示
電極を含んだ行もしくは列に対して電圧が印加されてし
まうために、線状に欠陥が発生し、著しく表示品位を落
とすばかりではなく、製造歩留りを低下させる原因とな
っていた。
Ｔにおいては、行列状に配した電極の重なり部分(9) に
おいて、電極間相互の短絡が発生した場合には、該表示
電極を含んだ行もしくは列に対して電圧が印加されてし
まうために、線状に欠陥が発生し、著しく表示品位を落
とすばかりではなく、製造歩留りを低下させる原因とな
っていた。
【０００７】さらに図３に示すような形状のＴＦＴにお
いては、発生した短絡を修復することが工程的に複雑
で、修復に要するコストを考えると不可能に近いことが
知られている。
いては、発生した短絡を修復することが工程的に複雑
で、修復に要するコストを考えると不可能に近いことが
知られている。
【０００８】
【課題を解決するための手段】本発明は、前述の問題点
を解決すべくなされたものであり、絶縁性基板上に行列
状に電極を配し、該行列状の電極交差点部近傍に薄膜能
動素子を設けてなる薄膜能動素子基板において、電極交
差点近傍に補助電極が設けられ、薄膜能動素子の表示電
極と補助電極との間、列電極を交差する補助電極と行電
極との間、行電極を交差する補助電極と列電極との間の
うちのいずれかにインターデジタルな形状部分が設けら
れ、同一平面上で両電極が導電接続され、相互に接続さ
れた箇所があることを特徴とする薄膜能動素子基板を提
供する。
を解決すべくなされたものであり、絶縁性基板上に行列
状に電極を配し、該行列状の電極交差点部近傍に薄膜能
動素子を設けてなる薄膜能動素子基板において、電極交
差点近傍に補助電極が設けられ、薄膜能動素子の表示電
極と補助電極との間、列電極を交差する補助電極と行電
極との間、行電極を交差する補助電極と列電極との間の
うちのいずれかにインターデジタルな形状部分が設けら
れ、同一平面上で両電極が導電接続され、相互に接続さ
れた箇所があることを特徴とする薄膜能動素子基板を提
供する。
【０００９】
【００１０】本発明では、補助電極のうちの一種は行電
極と列電極の交差点近傍に形成され、行電極又は列電極
を横切って配置される。この横切られる電極とは絶縁膜
を介して交差するようにされる。この補助電極は他の電
極と絶縁されて形成されればよい。そして、他の電極が
断線、短絡又は薄膜能動素子が不良を生じた場合、この
補助電極をバイパスラインとして用いて容易に修復する
ことができる。
極と列電極の交差点近傍に形成され、行電極又は列電極
を横切って配置される。この横切られる電極とは絶縁膜
を介して交差するようにされる。この補助電極は他の電
極と絶縁されて形成されればよい。そして、他の電極が
断線、短絡又は薄膜能動素子が不良を生じた場合、この
補助電極をバイパスラインとして用いて容易に修復する
ことができる。
【００１１】この補助電極は、ITO, SnO2 のような透明
電極であっても、Al,Cr のような金属電極であってもよ
い。この補助電極はどのような方法で形成されてもよい
が、行電極又は列電極の形成と同時に形成するようにす
ることにより工程が複雑化しなく好ましい。
電極であっても、Al,Cr のような金属電極であってもよ
い。この補助電極はどのような方法で形成されてもよい
が、行電極又は列電極の形成と同時に形成するようにす
ることにより工程が複雑化しなく好ましい。
【００１２】また、この補助電極は行電極又は列電極の
一方を横切っており、かつ他方に併行するように行電極
と列電極との交差点近傍に形成することにより、表示画
素電極の面積の減少を少なくすることもできる。
一方を横切っており、かつ他方に併行するように行電極
と列電極との交差点近傍に形成することにより、表示画
素電極の面積の減少を少なくすることもできる。
【００１３】この補助電極は、行電極と列電極との交差
点における短絡時にこの行電極又は列電極の一方を交差
点部分の両側で切断し、この補助電極に接続してバイパ
スすることにより短絡による線欠陥を修復することがで
きる。この場合は、補助電極はその両端で行電極または
列電極と接続される。
点における短絡時にこの行電極又は列電極の一方を交差
点部分の両側で切断し、この補助電極に接続してバイパ
スすることにより短絡による線欠陥を修復することがで
きる。この場合は、補助電極はその両端で行電極または
列電極と接続される。
【００１４】また、薄膜能動素子の不良時には隣接画素
の表示電極と不良薄膜能動素子の表示画素とを接続する
ことにより、隣接画素と同じ表示とすることができ点欠
陥を目立たなくすることができる。この場合は、補助電
極はその両端で表示電極と接続される。このようにする
ことにより、正確な表示ではないが、常時点灯又は常時
消灯というような現象を生じなく、隣接画素と同じ表示
となるため欠陥が目立たなくなるものである。
の表示電極と不良薄膜能動素子の表示画素とを接続する
ことにより、隣接画素と同じ表示とすることができ点欠
陥を目立たなくすることができる。この場合は、補助電
極はその両端で表示電極と接続される。このようにする
ことにより、正確な表示ではないが、常時点灯又は常時
消灯というような現象を生じなく、隣接画素と同じ表示
となるため欠陥が目立たなくなるものである。
【００１５】さらにこの場合、補助電極を列電極、行電
極と組み合せて薄膜能動素子の電極として使用できるよ
うに形成しておくことにより、薄膜能動素子を形成して
表示するようにでき、点欠陥をなくすこともできる。
極と組み合せて薄膜能動素子の電極として使用できるよ
うに形成しておくことにより、薄膜能動素子を形成して
表示するようにでき、点欠陥をなくすこともできる。
【００１６】本発明の薄膜能動素子は、薄膜トランジス
タ、薄膜ダイオード、金属絶縁材金属(MIM）素子等が使
用でき、１画素に２以上の素子を組み合せて形成されて
いてもよいし、コンデンサ、他の抵抗等が併せて形成さ
れていてもよい。
タ、薄膜ダイオード、金属絶縁材金属(MIM）素子等が使
用でき、１画素に２以上の素子を組み合せて形成されて
いてもよいし、コンデンサ、他の抵抗等が併せて形成さ
れていてもよい。
【００１７】本発明は薄膜トランジスタに最適であり、
以下の説明は薄膜トランジスタを例にとって説明する。
以下の説明は薄膜トランジスタを例にとって説明する。
【００１８】以下図面を参照しつつ説明する。
【００１９】図１は、本発明のＴＦＴの代表的構造を示
す斜視図である。(1) は、ガラス、石英等の絶縁性基
板、(2) は酸化シリコン、窒化シリコン等のパッシベー
ション膜である。(3) は、ITO,SnO2等の透明導電膜から
なる表示（ドレイン）電極、(4) は同様の材質からなる
ソース電極を示す。
す斜視図である。(1) は、ガラス、石英等の絶縁性基
板、(2) は酸化シリコン、窒化シリコン等のパッシベー
ション膜である。(3) は、ITO,SnO2等の透明導電膜から
なる表示（ドレイン）電極、(4) は同様の材質からなる
ソース電極を示す。
【００２０】(5) は、非晶質シリコン、多結晶シリコ
ン、微結晶シリコン等からなる半導体層、(6) は、パッ
シベーション膜と同様に、窒化シリコン、酸化シリコン
からなるゲート絶縁膜、(7) は、Al等の金属からなるゲ
ート電極である。(10)は、ソース電極、ドレイン電極と
半導体層の抵抗性接触を良くするためのn+a-Si層であ
る。(8) が、表示電極(3) 、ソース電極(4) と同様に、
ITO, SnO2 等からなる補助電極である。
ン、微結晶シリコン等からなる半導体層、(6) は、パッ
シベーション膜と同様に、窒化シリコン、酸化シリコン
からなるゲート絶縁膜、(7) は、Al等の金属からなるゲ
ート電極である。(10)は、ソース電極、ドレイン電極と
半導体層の抵抗性接触を良くするためのn+a-Si層であ
る。(8) が、表示電極(3) 、ソース電極(4) と同様に、
ITO, SnO2 等からなる補助電極である。
【００２１】本発明では図１では明示されていないが、
後述する図４のように、この補助電極(8) の両端には、
周辺の電極と接続しうるようなインターデジタルな形状
が形成されている。
後述する図４のように、この補助電極(8) の両端には、
周辺の電極と接続しうるようなインターデジタルな形状
が形成されている。
【００２２】この例においては、補助電極は、ソース電
極の形成と同時に形成されており、ソース電極に併行
し、かつゲート電極を横切るように形成されている。
極の形成と同時に形成されており、ソース電極に併行
し、かつゲート電極を横切るように形成されている。
【００２３】このためソース電極(4) とゲート電極(7)
がその交差点で短絡を生じた場合、ソース電極を交差点
の前後でレーザートリマーまたは超音波カッター等によ
って切断し、切断されたソース電極を両側で補助電極と
導電持続してやることにより、ソース電極を短絡なしで
接続することができ、線欠陥を防止できる。
がその交差点で短絡を生じた場合、ソース電極を交差点
の前後でレーザートリマーまたは超音波カッター等によ
って切断し、切断されたソース電極を両側で補助電極と
導電持続してやることにより、ソース電極を短絡なしで
接続することができ、線欠陥を防止できる。
【００２４】この離れた電極同士を接続する方法として
は、マイクロプローバーで電極をこすり電極材料を移着
させる又は導電材料製の針状物でこすり針状物の導電材
料を移着させる摩擦法をはじめ、銀ペーストを針状物で
付着させる方法、銀ペーストが分散されているヒートシ
ールを加熱圧着させる方法、金属コートをした透明基板
を対向させレーザー照射をし、金属を移着するレーザー
コート法等が使用できる。
は、マイクロプローバーで電極をこすり電極材料を移着
させる又は導電材料製の針状物でこすり針状物の導電材
料を移着させる摩擦法をはじめ、銀ペーストを針状物で
付着させる方法、銀ペーストが分散されているヒートシ
ールを加熱圧着させる方法、金属コートをした透明基板
を対向させレーザー照射をし、金属を移着するレーザー
コート法等が使用できる。
【００２５】特に後述するように導電接続予定部分の電
極をインターデジタルな構造とすることにより、摩擦法
により容易にかつ確実に導電接続しうるため好ましい。
極をインターデジタルな構造とすることにより、摩擦法
により容易にかつ確実に導電接続しうるため好ましい。
【００２６】また、この例においては、補助電極は、ゲ
ート電極(7) を横切る部分の近傍で巾を広げ、補助電極
とソース電極(4) との間隙をその右方にある薄膜トラン
ジスタのソース電極とドレイン電極(3) との間隙とほぼ
同程度としておき、この補助電極をドレイン電極として
も使用しうるようにすることもできる。
ート電極(7) を横切る部分の近傍で巾を広げ、補助電極
とソース電極(4) との間隙をその右方にある薄膜トラン
ジスタのソース電極とドレイン電極(3) との間隙とほぼ
同程度としておき、この補助電極をドレイン電極として
も使用しうるようにすることもできる。
【００２７】これにより、左下の表示画素の薄膜トラン
ジスタが不良であっても、この左下の表示電極(3) を補
助電極と接続することにより表示を行うことができる。
また補助電極をゲート電極と充分離しておくことにより
左上の表示電極と左下の表示電極とを補助電極を介して
接続するようにしてもよい。
ジスタが不良であっても、この左下の表示電極(3) を補
助電極と接続することにより表示を行うことができる。
また補助電極をゲート電極と充分離しておくことにより
左上の表示電極と左下の表示電極とを補助電極を介して
接続するようにしてもよい。
【００２８】図４は、補助電極及び周辺の隣接する電極
部分をインターデジタルな形状にしたことを説明する平
面図である。
部分をインターデジタルな形状にしたことを説明する平
面図である。
【００２９】この図において、補助電極(8) はその４隅
部分(11A), (11B), (11C), (11D)がインターデジタルな
構造とされている。もっとも、隣接画素との接続をする
必要がなければ(11C) の部分はこのような構造としてお
かなくてもよい。また、単にソース電極とゲート電極の
短絡修復の目的のみであれば(11A) と(11B）のみこのよ
うな構造にしてもよい。
部分(11A), (11B), (11C), (11D)がインターデジタルな
構造とされている。もっとも、隣接画素との接続をする
必要がなければ(11C) の部分はこのような構造としてお
かなくてもよい。また、単にソース電極とゲート電極の
短絡修復の目的のみであれば(11A) と(11B）のみこのよ
うな構造にしてもよい。
【００３０】ここでいう、インターデジタルな電極構造
は、隣接する電極が相互にくしの歯状に組み合わさった
構造であり、図４に示すように少なくとも一方の電極は
くしの歯が２本以上ある形状をしており、他方のくしの
歯がそのＵ字状の電極の間に挿入されたような形状であ
る。もっとも両方の電極ともくしの歯が２本以上となる
ようにし、相互に相手型の電極のくしの歯が他方の電極
のくしの歯と組み合わさるように配置されていてもよ
い。
は、隣接する電極が相互にくしの歯状に組み合わさった
構造であり、図４に示すように少なくとも一方の電極は
くしの歯が２本以上ある形状をしており、他方のくしの
歯がそのＵ字状の電極の間に挿入されたような形状であ
る。もっとも両方の電極ともくしの歯が２本以上となる
ようにし、相互に相手型の電極のくしの歯が他方の電極
のくしの歯と組み合わさるように配置されていてもよ
い。
【００３１】このくしの歯の長さは、摩擦法その他の方
法により導電接続可能な程度以上あればよく、通常10μ
ｍ〜 100μｍ程度、電極幅は 2〜50μｍ、絶縁幅は 2〜
50μｍ程度とすればよい。
法により導電接続可能な程度以上あればよく、通常10μ
ｍ〜 100μｍ程度、電極幅は 2〜50μｍ、絶縁幅は 2〜
50μｍ程度とすればよい。
【００３２】図５は、補助電極(12)をソース電極(4) を
横切るようにゲート電極(7) にほぼ併行するように形成
した例であり、必要に応じてゲート電極とソース電極と
の交差点の両側でゲート電極を切断し、補助電極と接続
する又は表示電極同志を補助電極を介して接続する又は
補助電極とゲート電極とを接続し、補助トランジスタの
ドレイン電極(13)と右上の表示電極とを接続し、右上の
表示電極(3) の本来の駆動用トランジスタ（図の上側に
あって図示されていない）のドレイン電極と表示電極を
切断して分離する等して使用される。
横切るようにゲート電極(7) にほぼ併行するように形成
した例であり、必要に応じてゲート電極とソース電極と
の交差点の両側でゲート電極を切断し、補助電極と接続
する又は表示電極同志を補助電極を介して接続する又は
補助電極とゲート電極とを接続し、補助トランジスタの
ドレイン電極(13)と右上の表示電極とを接続し、右上の
表示電極(3) の本来の駆動用トランジスタ（図の上側に
あって図示されていない）のドレイン電極と表示電極を
切断して分離する等して使用される。
【００３３】この例では、Ｈ型に配置されたソース電極
と２本のドレイン電極と２本のゲート電極により、実質
的に４個のトランジスタが形成されている。下側のドレ
イン電極は右下の表示電極(3) に接続されており、実質
的にそのドレイン電極の両側に配置されたソース電極
と、それらに交差するゲート電極(7) とで２個のトラン
ジスタが並列に接続されていることになる。
と２本のドレイン電極と２本のゲート電極により、実質
的に４個のトランジスタが形成されている。下側のドレ
イン電極は右下の表示電極(3) に接続されており、実質
的にそのドレイン電極の両側に配置されたソース電極
と、それらに交差するゲート電極(7) とで２個のトラン
ジスタが並列に接続されていることになる。
【００３４】また、上側のドレイン電極(13)は右上の表
示電極(3) とは絶縁されているが、接続しうるようにさ
れている。実質的にそのドレイン電極の両側に配置され
たソース電極と、それらに交差するゲート電極になりう
る補助電極(12)とで２個のトランジスタが並列に接続さ
れている構造を形成できるようにされている。しかし、
補助電極(12)とドレイン電極(13)は、この図の状態で
は、周辺の電極と絶縁されている。このため、この状態
ではこのトランジスタはトランジスタとして機能してい
ないことになる。
示電極(3) とは絶縁されているが、接続しうるようにさ
れている。実質的にそのドレイン電極の両側に配置され
たソース電極と、それらに交差するゲート電極になりう
る補助電極(12)とで２個のトランジスタが並列に接続さ
れている構造を形成できるようにされている。しかし、
補助電極(12)とドレイン電極(13)は、この図の状態で
は、周辺の電極と絶縁されている。このため、この状態
ではこのトランジスタはトランジスタとして機能してい
ないことになる。
【００３５】もっとも図４の例の方が、画素の表示面積
の減少が少なく好ましい。以上の説明は順スタッガー型
薄膜トランジスタの形成について行った。また、Ｅｕｒ
ｏｄｉｓｐｌａｙ ’８４ Ｐｒｏｃｅｅｄｉｎｇｓ
ｐ２５２（ユーロディスプレー １９８４年 プロシー
ディングズ ２５２頁）に示されているような簡素化プ
ロセスの薄膜トランジスタにも応用できる。また、他の
薄膜トランジスタ構造（コープレーナー型、逆スタッガ
ー型）にも応用できる。
の減少が少なく好ましい。以上の説明は順スタッガー型
薄膜トランジスタの形成について行った。また、Ｅｕｒ
ｏｄｉｓｐｌａｙ ’８４ Ｐｒｏｃｅｅｄｉｎｇｓ
ｐ２５２（ユーロディスプレー １９８４年 プロシー
ディングズ ２５２頁）に示されているような簡素化プ
ロセスの薄膜トランジスタにも応用できる。また、他の
薄膜トランジスタ構造（コープレーナー型、逆スタッガ
ー型）にも応用できる。
【００３６】また近年の研究では半導体としてa-Siを用
いる場合が多いが、CdSe, Te等の半導体にも適用可能で
半導体の種類に制限されるものではない。さらに、この
外、遮光膜、液晶配向膜、カラーフィルター、偏光膜等
を形成したり、トランジスタを１画素当り２個以上形成
したり、トランジスタ以外のダイオード、非線型抵抗素
子を形成したりしてもよく、種々の応用が可能なもので
ある。
いる場合が多いが、CdSe, Te等の半導体にも適用可能で
半導体の種類に制限されるものではない。さらに、この
外、遮光膜、液晶配向膜、カラーフィルター、偏光膜等
を形成したり、トランジスタを１画素当り２個以上形成
したり、トランジスタ以外のダイオード、非線型抵抗素
子を形成したりしてもよく、種々の応用が可能なもので
ある。
【００３７】
【作用】本発明のＴＦＴによれば、図３のような例と比
較して、プロセス的には、全く変えることなく、電極間
相互の短絡による欠陥を容易に修復し、無欠陥表示を行
うことが可能になる。この方法によれば製造歩留りを容
易に 100％に近づけられるので、ＴＦＴマトリクスパネ
ルを情報表示装置として用いる際に、従来から用いられ
ているドットマトリクス等と比べた時の製造コストが高
いといった欠点を充分補うことができる。
較して、プロセス的には、全く変えることなく、電極間
相互の短絡による欠陥を容易に修復し、無欠陥表示を行
うことが可能になる。この方法によれば製造歩留りを容
易に 100％に近づけられるので、ＴＦＴマトリクスパネ
ルを情報表示装置として用いる際に、従来から用いられ
ているドットマトリクス等と比べた時の製造コストが高
いといった欠点を充分補うことができる。
【００３８】
【実施例】以下に本発明による補助電極を用いたＴＦＴ
の実施例を示す。ＴＦＴの構造は、前出の図１に示した
ものと同一である。ガラス基板(1) 上に、プラズマＣＶ
Ｄにより2000Åの非晶質酸化シリコンをシランガスと笑
気ガスの混合ガスにより形成した。その後、表示電極
(3) 、ソース電極(4) 及び補助電極(8) に用いる1000Å
のITO 膜をＥＢ蒸着により、また、n+a-Si層(10)1000Å
を水素希釈した PH3＋SiH4ガスによりプラズマＣＶＤ法
により形成した。
の実施例を示す。ＴＦＴの構造は、前出の図１に示した
ものと同一である。ガラス基板(1) 上に、プラズマＣＶ
Ｄにより2000Åの非晶質酸化シリコンをシランガスと笑
気ガスの混合ガスにより形成した。その後、表示電極
(3) 、ソース電極(4) 及び補助電極(8) に用いる1000Å
のITO 膜をＥＢ蒸着により、また、n+a-Si層(10)1000Å
を水素希釈した PH3＋SiH4ガスによりプラズマＣＶＤ法
により形成した。
【００３９】この後、上記n+a-Si層、ITO 膜を選択的に
エッチングし、表示電極(3) 、ソース電極(4) 及び補助
電極(8) を形成する。この補助電極(8) の両端には図４
に示すように４箇所のインターデジタルな形状の部分を
設けた。
エッチングし、表示電極(3) 、ソース電極(4) 及び補助
電極(8) を形成する。この補助電極(8) の両端には図４
に示すように４箇所のインターデジタルな形状の部分を
設けた。
【００４０】その上に非晶質シリコン層(5) 及びゲート
絶縁膜(6) をプラズマＣＶＤ法により連続的に蒸着し
た。非晶質シリコン層(5) は、 100％シランガスによ
り、またゲート絶縁膜は、アンモニアガスとシランガス
の混合ガスにより製膜した。その後ゲート電極(7) とし
て3000ÅのAlをＥＢ蒸着した。
絶縁膜(6) をプラズマＣＶＤ法により連続的に蒸着し
た。非晶質シリコン層(5) は、 100％シランガスによ
り、またゲート絶縁膜は、アンモニアガスとシランガス
の混合ガスにより製膜した。その後ゲート電極(7) とし
て3000ÅのAlをＥＢ蒸着した。
【００４１】ゲート電極(7）、ゲート絶縁膜(6) 、非晶
質シリコン層及びn+a-Si層(10)を、一回のパターニング
で連続的にエッチングしてＴＦＴを形成した。上記のよ
うな手法を用いて、 800μｍピッチ50本×50本のマトリ
クスパネルを８枚製作し、補助電極を持たないＴＦＴと
比較した。
質シリコン層及びn+a-Si層(10)を、一回のパターニング
で連続的にエッチングしてＴＦＴを形成した。上記のよ
うな手法を用いて、 800μｍピッチ50本×50本のマトリ
クスパネルを８枚製作し、補助電極を持たないＴＦＴと
比較した。
【００４２】本発明の補助電極を形成したことによる開
口率の減少は、１〜２％程度であり、表示品位の点で全
く問題は無かった。また、従来のＴＦＴと比較しても、
補助電極の形成に伴う欠陥の増加、トランジスタ特性の
劣化等は、全く見られなかった。
口率の減少は、１〜２％程度であり、表示品位の点で全
く問題は無かった。また、従来のＴＦＴと比較しても、
補助電極の形成に伴う欠陥の増加、トランジスタ特性の
劣化等は、全く見られなかった。
【００４３】この基板について短絡検査を行った結果
は、従来と同レベルの０〜２個／枚であった。この短絡
点について、本来のソースラインをレーザートリミング
法により切断し、補助電極と接続させることによって修
復した。これにより欠陥が無くなった基板をセル化して
表示品位を確認したが、修復部分での表示は他の部分と
比べて、何ら遜色のないものであり、通電による信頼性
試験でも特性の劣化も修復しなかった部位と差はなかっ
た。
は、従来と同レベルの０〜２個／枚であった。この短絡
点について、本来のソースラインをレーザートリミング
法により切断し、補助電極と接続させることによって修
復した。これにより欠陥が無くなった基板をセル化して
表示品位を確認したが、修復部分での表示は他の部分と
比べて、何ら遜色のないものであり、通電による信頼性
試験でも特性の劣化も修復しなかった部位と差はなかっ
た。
【００４４】
【発明の効果】以上のように本発明は補助電極を設ける
ことのみで、ＴＦＴ等薄膜能動素子を用いた表示欠陥を
完全に、かつ容易に修復できるようになる。特に、その
接続部分をインターデジタルな形状にしておくことによ
り、同一平面上で導電接続が容易にでき、接続作業が容
易かつ接続の信頼性も良い接続が可能になる。
ことのみで、ＴＦＴ等薄膜能動素子を用いた表示欠陥を
完全に、かつ容易に修復できるようになる。特に、その
接続部分をインターデジタルな形状にしておくことによ
り、同一平面上で導電接続が容易にでき、接続作業が容
易かつ接続の信頼性も良い接続が可能になる。
【００４５】これにより製品の不良品率を著しく低減す
ることができ、従来から用いられているドットマトリク
スタイプとして比べ、アクティブマトリクスタイプの問
題点であった製造歩留りを上げ、製造コストを低く抑え
ることができる。本発明はアクティブマトリクスパネル
の実用化に大きく貢献できるものである。
ることができ、従来から用いられているドットマトリク
スタイプとして比べ、アクティブマトリクスタイプの問
題点であった製造歩留りを上げ、製造コストを低く抑え
ることができる。本発明はアクティブマトリクスパネル
の実用化に大きく貢献できるものである。
【図１】本発明のＴＦＴの代表例を示す斜視図。
【図２】アクティブマトリクスパネルの代表例の概念
図。
図。
【図３】従来のＴＦＴの例を示す斜視図。
【図４】本発明のＴＦＴの補助電極の形状の例のインタ
ーデジタルな形状を示す平面図。
ーデジタルな形状を示す平面図。
【図５】本発明のＴＦＴの補助電極の形状に関する応用
例を示した平面図。
例を示した平面図。
3：表示（ドレイン）電極 4：ソース電極 7：ゲート電極 8 ,12：補助電極
Claims (6)
- 【請求項１】絶縁性基板上に行列状に電極を配し、該行
列状の電極交差点部近傍に薄膜能動素子を設けてなる薄
膜能動素子基板において、 電極交差点近傍に補助電極が設けられ、薄膜能動素子の
表示電極と補助電極との間、列電極を交差する補助電極
と行電極との間、行電極を交差する補助電極と列電極と
の間のうちのいずれかにインターデジタルな形状部分が
設けられ、同一平面上で両電極が導電接続され、相互に
接続された箇所があることを特徴とする薄膜能動素子基
板。 - 【請求項２】補助電極は、行列状の電極のいずれか一方
を横切り、かつ他の電極に併行に配置される請求項１記
載の薄膜能動素子基板。 - 【請求項３】薄膜能動素子が薄膜トランジスタであり、
行列電極がゲート電極及びソース電極である請求項１ま
たは２のいずれか１項記載の薄膜能動素子基板。 - 【請求項４】行電極と列電極と補助電極とで補助トラン
ジスタを形成しうる構造にされている請求項３記載の薄
膜能動素子基板。 - 【請求項５】ソース電極とほぼ平行してゲート電極を横
切るように補助電極を形成し、ソース電極と補助電極と
の間隙を薄膜トランジスタの対向するソース電極とドレ
イン電極と同程度にすることにより、補助電極をドレイ
ン電極として使用しうるようにした請求項４記載の薄膜
能動素子基板。 - 【請求項６】補助電極が、ドレイン電極であり、表示電
極に接続しうる構造にされている請求項１記載の薄膜能
動素子基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262094A JP2500666B2 (ja) | 1994-03-14 | 1994-03-14 | 薄膜能動素子基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262094A JP2500666B2 (ja) | 1994-03-14 | 1994-03-14 | 薄膜能動素子基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102649A Division JPH06103372B2 (ja) | 1985-05-16 | 1985-05-16 | 薄膜能動素子基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06317813A JPH06317813A (ja) | 1994-11-15 |
| JP2500666B2 true JP2500666B2 (ja) | 1996-05-29 |
Family
ID=12641072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4262094A Expired - Lifetime JP2500666B2 (ja) | 1994-03-14 | 1994-03-14 | 薄膜能動素子基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500666B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430800B1 (ko) * | 1996-12-31 | 2004-09-04 | 삼성전자주식회사 | 평면구동방식의액정표시장치 |
| JP2000250436A (ja) * | 1999-02-26 | 2000-09-14 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
| KR100641002B1 (ko) | 2004-04-30 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| CN107369388B (zh) * | 2017-06-05 | 2020-01-21 | 莱特泰克（昆山）光电科技有限公司 | 一种多层led透明视频玻璃制造方法 |
| DE112020004388T5 (de) * | 2019-09-18 | 2022-06-02 | Alps Alpine Co., Ltd. | Elektrostatischer Kapazitätssensor und Eingabevorrichtung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
-
1994
- 1994-03-14 JP JP4262094A patent/JP2500666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06317813A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475837B2 (en) | Electro-optical device | |
| US6104449A (en) | Liquid crystal display device having DTFTs connected to a short ring | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| KR100507271B1 (ko) | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| KR100628680B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JPH0740101B2 (ja) | 薄膜トランジスタ | |
| US7663146B2 (en) | Active matrix addressing liquid-crystal display device | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| EP0717303A1 (en) | An active matrix display device and a method of manufacturing the same | |
| US20010045995A1 (en) | Liquid crystal display and manufacturing method therfor | |
| JPH06103372B2 (ja) | 薄膜能動素子基板 | |
| JPS6222455A (ja) | 薄膜能動素子基板 | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| JPS61235816A (ja) | 薄膜能動素子 | |
| JP2500666B2 (ja) | 薄膜能動素子基板 | |
| JPH0435050B2 (ja) | ||
| JPS61153619A (ja) | 薄膜トランジスタ− | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JPH08271930A (ja) | 薄膜トランジスタの製造方法 | |
| KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH10133234A (ja) | 液晶表示装置 | |
| JPH0627918B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960123 |