JPH10133234A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10133234A JPH10133234A JP9216389A JP21638997A JPH10133234A JP H10133234 A JPH10133234 A JP H10133234A JP 9216389 A JP9216389 A JP 9216389A JP 21638997 A JP21638997 A JP 21638997A JP H10133234 A JPH10133234 A JP H10133234A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- wiring
- liquid crystal
- gate
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
い、良好な表示を可能としたアクティブマトリクス型の
液晶表示装置を提供する。 【解決手段】 ガラス基板11上にゲート線12および
補助容量配線13を形成する。ゲート絶縁膜14および
画素電極16を成膜する。ゲート絶縁膜14に束ね配線
19が形成される面に向って大径となるテーパ状に貫通
孔を開けてコンタクトホール21を形成する。このコン
タクトホール21は、各補助容量配線13の一端側と対
応する部分にそれぞれ3個ずつ開ける。コンタクトホー
ル21の上部を通り、補助容量配線13と直交する方向
で信号線15および束ね配線19を形成する。
Description
晶表示装置に関する。
力であるため、各種の表示装置に広く利用されている。
特に、近年は大画面で高精細なものが要求され、技術開
発も盛んである。
表示スクリーン上にマトリクス状に配列された画素を有
している。各画素の等価回路は、第5図に示されてい
る。信号線15とゲ−ト線12は直交方向に配置され、
それぞれ薄膜トランジスタ(TFT)18のドレイン電
極とゲート電極に接続されている。各TFTは、信号線
15とゲート線12の交叉点近傍に形成されている。T
FT18のソース電極と基準電源Vcom は、それぞれ液
晶層の画素電極16と対向電極34に接続されている。
液晶層は、光変調器および電気容量CLCとして作用す
る。
極との間で避けることのできない寄生容量を有している
から、画素電極16に供給される電位は、ゲート電極に
供給されるパルスの立ち上がりに応じて変動する。更
に、TFT18のオフ期間の光漏れによる画素電位の保
持期間に電位変動を起こすことが知られている。
得るために、各画素に補助容量Csを設けている。
ネル100は、アレイ基板10と対向電極30を有し、
それらの間にそれぞれ配向フィルム23、24を介して
ツイステッド・ネマチック型液晶層40が保持されてい
る。パネル100は、その端部においてシール剤(図示
せず)で密閉されている。
外側に配置されている。アレイ基板10には、例えば、
320×3本の信号線15と、240本のゲート走査線
12が互いに直交するように設けられている。各画素電
極16は、透明導電性フィルムとしてITO(インジュ
ウム・酸化錫)から構成されている。各信号線15とゲ
ート線12の交叉点近傍に逆スタガ型TFT18が設け
られている。
電極12aになっている。逆スタガ型TFT18は、ゲ
ート電極上に窒化珪素(SiNx)からなるゲート絶縁
層14と、ゲート絶縁層14上にアモルファスシリコン
(a−Si:H)活性層33と、活性層33上にチャン
ネル保護(パッシベーション)層22を含んでいる。信
号線15から延びているドレイン電極15aは、n+型
a−Si:Hオーミックコンタクト層27を通してa−
Si:Hの活性層33に接続されている。ソース電極1
7もn+型a−Si:Hオーミックコンタクト層27を
通してa−Si:Hの活性層33に接続されている。T
FT18は、スイッチング素子として機能する。
スタガ型TFTを使用することもできる。またa−S
i:H活性層33の代わりにポリシリコン(p−Si)
活性層あるいはマイクロクリスタルフィルムを使用する
こともできる。
に設け、かつ、画素電極16と重なっている。補助容量
Csは、画素電極16と補助容量配線13によって形成
される。
のカラーフィルタ層36およびカラーフィルタ層の間に
配設された遮光層35を有している。遮光層35は、入
射光がTFT18、アレイ基板11上における、信号線
15と画素電極16との間のギャップおよびゲート線1
2と画素電極16と間のギャップに到達しないようにす
るために設けられている。ITOの対向電極34もまた
カラーフィルタ層36上に配置されている。
しては、図8に示すように、たとえばHコモン反転駆動
方法を用いており、aは画素電位、bは信号線15のコ
モン電位(Vcom )、cは信号電位(Vsig )、dはゲ
ート電位の各波形をそれぞれ示している。
動波形はコモン電位bの波形と同じであり、1書き込み
時間毎に反転を繰り返すパルス波形である。また、画素
電極16は信号線15と補助容量配線13とで容量を形
成しているため、画素電位aも保持期間にはこれら信号
線15と補助容量配線13との電位につられ、信号線1
5のコモン電位bとある電位差を保ちながら、同じく電
位を反転させている。ところで、このような機能を果た
す補助容量配線13は、通常はゲート線12の材料と同
じ材料で形成される。図6で示したように、補助容量配
線13はゲート線12と平行な方向に配置され、画素電
極16の中央部を横断する状態で形成されている。この
ような構成において、補助容量配線13はゲート線12
と同数設けられるが、通常は複数本の補助容量配線13
に対して1本毎には電位を供給せず、複数本一括して同
一の電位を与えている。このため、複数の補助容量配線
13を、表示領域外において一括して束ね配線する必要
がある。
ては、同じ方向にゲート線12が配置され、しかも各補
助容量配線13に対して1本おきに通っているため、こ
れら各ゲー卜線12と絶縁した状態で束ね配線する必要
がある。
示装置としての表示領域から外れた部分で、各ゲート線
12や補助容量配線13と絶縁されたゲート絶縁膜14
の表面側に信号線15と同じ方向に同じ材料で束ね配線
19を形成している。そして、各補助容量配線13との
間はゲート絶縁膜14の各補助容量配線13の一端側に
対応する位置にそれぞれ設けられた表裏を貫通するコン
タクトホール20を介してそれぞれ接続している。この
結果、各補助容量配線13の一端側は、束ね配線19に
より一括して束ね接続される。
19とをコンタクトホール20を介して電気的に接続す
る場合、図9のX−X断面図である図10で示すよう
に、束ね配線19を形成し信号線15と同じ材料の導電
膜が、コンタクトホール20の上部角部との間で、図示
のようにこの間の厚さが極めて薄くなる、いわゆる段切
れが起き易くなる。
なり、束ね配線19から供給される補助容量配線13の
電極電位パルスが鈍ってしまう。このようにパルスが鈍
ると画素電位がその影響を受け、横クロストーク不良が
発生する。
配線13と束ね配線19とをコンタクトホール20を通
して接続すると、コンタクトホール20の上部角部によ
り束ね配線19に段切れが生じ、束ね配線19から供給
される補助容量配線13の電極電位パルスが鈍り、画素
電位がその影響を受け、横クロストーク不良が発生する
という問題を有している。
で、段切れに起因する横クロストーク不良のない、良好
な表示を可能としたアクティブマトリクス型の液晶表示
装置を提供することを目的とする。
ト線と、これらゲート線に対して交差する複数本の信号
線と、前記ゲート線および信号線間に介在されるゲート
絶縁膜と、これらゲート線および信号線の交点に形成さ
れる薄膜トランジスタ、この薄膜トランジスタにより制
御され前記ゲート絶縁膜の一面側にマトリクス状に配設
された画素電極と、前記ゲート絶縁膜の他面側に形成さ
れ前記各画素電極のほぼ中央部を横断する位置関係でそ
れぞれ設けられた複数の補助容量配線、前記補助容量配
線の各一端側と対向する部分にそれぞれ設けられた複数
個のコンタクトホール、および、前記ゲート絶縁膜のコ
ンタクトホールを設けた部分に前記各補助容量配線と交
差する方向に形成されそれぞれ複数個のコンタクトホー
ルを通して前記各補助容量配線の一端側と接続する束ね
配線を備えたアレイ基板と、対向電極を有しこのアレイ
基板に対向した対向基板と、前記アレイ基板および対向
基板間に挟持された液晶とを具備したもので、コンタク
トホールを複数にしたことにより、段差を乗り越える領
域が増え、段切れせずに接触している段差部の箇所が増
えることから、補助容量配線の抵抗の上昇を抑えること
ができる。この結果、補助容量電極に供給される電位パ
ルスの鈍りを抑えられるので、横クロストーク不良のな
い良好な画質を得ることができる。
の長さ方向に沿って配置されているもので、束ね配線の
コンタクトホールにおける段差部位外の領域が増え、束
ね配線自体の抵抗の上昇を抑え、補助容量電極に供給さ
れる電位パルスの鈍りを抑えることができ、良好な画質
になる。
形成される面に向って大径となるテーパ状に形成されて
いるもので、コンタクトホールによる束ね配線の段切れ
を確実に防止し、段切れに起因する横クロストーク不良
がなく良好な表示になる。
実施の形態を図1および図2を参照して説明する。
素部の構成は、図5ないし図7で示したものと同じであ
り、液晶表示装置全体としては、ガラス基板11上にゲ
ート電極12aを有するたとえばモリブデン(Mo)の
ゲート線12が形成されるともに、このゲート線12と
ほぼ平行に同様にたとえばモリブデン(Mo)の補助容
量配線13が形成され、これらゲート線12および補助
容量配線13を覆うようにガラス基板11上には窒化珪
素のゲート絶縁膜14が形成されている。また、このゲ
ート絶縁膜14の表面には、ゲート線12と直交する方
向にアルミニウム(A1)の信号線15が形成され、こ
の信号線15にはドレイン電極15aが突出形成されて
いる。
dium Tin Oxide)画素電極16が形成され、この画素電
極16およびゲート電極12a上にはソース電極17が
形成され、ゲート電極12a上にゲート絶縁膜14を介
して形成された半導体層であるa−Si:H活性層33
がソース電極17及びドレイン電極15aの各々とオー
ミックコンタクト層27を介して接続されこれらにて逆
スタガ型の薄膜トランジスタ18が形成され、この薄膜
トランジスタ18はゲート線12および信号線15の交
点に位置している。なお、補助容量配線13は、画素電
極16のほぼ中央部を横断する位置に位置している。そ
して、これらにてアレイ基板を形成している。
液晶表示装置としての表示領域外におけるアルミニウム
の束ね配線19の部分を示し、この束ね配線は複数個毎
の補助容量配線を一括して接続して引出す。これら束ね
配線19は各補助容量配線13の一端側とゲート絶縁膜
14を介して対向する部分にこれら各補助容量配線13
と直交する方向で形成されている。また、ゲート絶縁膜
14の各補助容量配線13の一端側と束ね配線19との
交差部に対応する部分にはこのゲート絶縁膜14の表裏
を貫通するコンタクトホール21を複数個設けている。
このため、束ね配線19は各補助容量配線13の一端側
と束ね配線19が形成される面に向って大径となるテー
パ状の複数個のコンタクトホール21を通して電気的に
接続している。また、これらの表面に窒化珪素のパッシ
ベーシヨン膜22およびポリイミドの配向膜23が順次
積層形成されている。
る対向基板を対向させ、アレイ基板および対向基板間に
液晶を挟持して液晶表示装置を構成している。
本発明の一実施例である液晶表示装置の製造方法を説明
する。
り3,000A(オングストローム)の厚さのモリブデ
ン(Mo)膜を成膜し、フォトエッチング法によって所
定形状のゲート電極12a、ゲート線12および補助容
量配線13を形成する。次いで、CVD(Chemical Vap
or Deposition )法により、ガラス基板11全面に4,
000Aの厚さの窒化珪素(SiNx)のゲート絶縁膜
14と、薄膜トランジスタ18のチャンネル領域33と
なる1,000Aの厚さのi型a−Si膜の半導体層
と、チャンネル保護膜22となる2,000Aの厚さの
窒化珪素を順次積層成膜する。SiNx保護膜は、フォ
トエッチング法によりチャンネルのエッチング保護膜2
2となるようにパターニングする。更に、CVD法によ
り、オーミックコンタクト層27となる1,000Aの
厚さのn+型a−Si:H膜を成膜し、n+型a−S
i、i型a−Si膜とを所定形状にパターニングする。
次に、スパッタ法により、ITO(Indium Tin Oxide)
からなる透明導電膜を成膜し、パターニングして画素電
極16を形成する。
ト絶縁膜14に後に形成される束ね配線と補助容量線と
を接続するためのコンタクトホールを形成すべくエッチ
レジストをパターニングし、NH4F(30%)とHF
(6%)を含む混合液のエッチング液でゲート絶縁膜1
4をエッチングし、貫通孔を開けてコンタクトホール2
1をゲート絶縁膜14に形成する。これは基本的には等
方ウエットエッチングであるため、コンタクトホールは
テーパ状の内壁でゲート絶縁膜14に形成される。各コ
ンタクトホール21の束ね配線19側の開口は、補助容
量配線13側の開口より大きい。コンタクトホールの個
数は、例えば3個で、束ね配線19と各補助容量配線1
3の交叉点に設けられる。そして、スパッタ法によりア
ルミニウム膜を成膜し、フォトエッチングによって信号
線15、ソース電極15a、ドレイン電極17および束
ね配線19を形成する。
の厚さのSiNxのパッシベーション膜28を成膜し画
素電極16に対応する部分が除去されるようパターニン
グ形成する(第2図参照)。その上にポリイミド配向膜
23を塗布する。
ため、例えば、SiNxとSiOの2層膜をしばしば用
いる。コンタクトホールは、このようなデバイスにおい
ても容易に作ることが出来る。2,000AのSiNx
と2,000AのSiO膜をCVD法で作り、NH14
F(30%)とHF(6%)を含む混合液のエッチング
液をコンタクトホールを作るために使う。そうすると、
SiNx膜の方がSiO膜よりもエッチングレートが遅
いため、図2に示すようなコンタクトホールがゲート絶
縁膜14に形成される。
量配線13の一端側と束ね配線19とを電気的に接続す
るコンタクトホール21を、各補助容量配線13の一端
側と束ね配線19との各交差部毎にそれぞれ複数個設け
たので、束ね配線19のコンタクトホール21の部分に
て段差を乗り越える導電膜部分が増えることになる。こ
のため、段切れせずに接触している段差部の数が増える
ので、補助容量配線13の抵抗上昇を抑制できる。すな
わち、補助容量配線13に供給される電位パルスの鈍り
が抑えられ、この結果、クロストーク不良のない良好な
画質を得ることができる。
助容量配線13の長さ方向に沿って配置したので、束ね
配線19の、コンタクトホール21における段差部以外
の領域が増え、束ね配線19自体の抵抗の上昇を抑える
ことができ、このことからも補助容量電極に供給される
電位パルスの鈍りを抑えることができ、良好な画質を得
ることができる。また、束ね配線19には、図1の縦方
向に電流が流れるため、図示のように3個のコンタクト
ホール21を設ける場合、これらを補助容量配線13の
長さ方向に沿って配置することにより、各コンタクトホ
ール21間を含め、縦向きの電流通路を複数確保できる
ため好ましい。
示すように、束ね配線19が形成される面に向って大径
となるテーパ状に形成したので、コンタクトホール21
による束ね配線19の段切れを確実に防止でき、段切れ
に起因する横クロストーク不良のない、良好な表示が得
られる。
ール21として四角形のものを示したが、この形状に限
定されるものではなく、円形あるいは多角形などのよう
な形状でもよい。
置方向として、補助容量配線13の長さ方向に沿って配
置する場合を示したが、図3に示すようにこの補助容量
配線13の長さ方向を列数m(図示m=3)とし、これ
と直交する方向を段数n(図示n=2)として、図1で
示したコンタクトホール21より小面積のコンタクトホ
ールをm×n個配置してもよい。
は、補助容量配線13の長さ方向のみに限定されるもの
ではなく、図4に示すように、横長に形成した複数個の
コンタクトホール32を、長さ方向が補助容量配線13
の長さ方向に沿う状態で上下方向に複数段に配置しても
よい。このように形成すると、1個のコンタクトホール
を形成した場合とくらべてコンタクトホールの外周の長
さを長くすることができ、束ね配線と補助容量配線との
接続抵抗を低減することができる。
数にしたことにより、段差を乗り越える領域が増え、段
切れせずに接触している段差部の箇所が増えることか
ら、補助容量配線の抵抗の上昇を抑えることができ、補
助容量電極に供給される電位パルスの鈍りを抑えられる
ので、横クロストーク不良のない良好な画質を得ること
ができる。
る段差部位外の領域が増え、束ね配線自体の抵抗の上昇
を抑え、補助容量電極に供給される電位パルスの鈍りを
抑えることができ、良好な画質にできる。
の段切れを確実に防止し、段切れに起因する横クロスト
ーク不良がなく良好に表示できる。
線と補助容量配線との接続部分を示す平面図である。
との接続部分を示す平面図である。
との接続部分を示す平面図である。
図である。
用いられるHコモン反転駆動方式における各波形を示す
波形図である。
示す平面図である。
Claims (3)
- 【請求項1】複数本のゲート線、これらゲート線に対し
て交差する複数本の信号線と、前記ゲート線および信号
線に介在されるゲート絶縁膜、これらゲート線および信
号線の交点に形成される薄膜トランジスタ、この薄膜ト
ランジス夕により制御され前記ゲート絶縁膜の一面側に
マトリクス状に配設された画素電極、前記ゲート絶縁膜
の他面側に形成され前記各画素電極の一部を横断する位
置関係でそれぞれ設けられた複数の補助容量配線、前記
補助容量配線の各一端側と対向する部分にそれぞれ設け
られた複数個のコンタクトホール、および、前記ゲート
絶縁膜のコンタクトホールを設けた部分に前記各補助容
量配線と交差する方向に形成されそれぞれ複数個のコン
タクトホールを通して前記各補助容量配線の一端側と接
続する束ね配線を備えたアレイ基板と、 このアレイ基板に対向した対向基板と、 前記アレイ基板および対向基板間に挟持された液晶とを
具備したことを特徴とする液晶表示装置。 - 【請求項2】コンタクトホールは、補助容量配線の長さ
方向に沿って配置されていることを特徴とする請求項1
記載の液晶表示装置。 - 【請求項3】コンタクトホールは、束ね配線が形成され
る面に向かって大径となるテーバ形状に形成されている
ことを特徴とする請求項1または2記載の液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9216389A JPH10133234A (ja) | 1996-09-04 | 1997-08-11 | 液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23422796 | 1996-09-04 | ||
JP8-234227 | 1996-09-04 | ||
JP9216389A JPH10133234A (ja) | 1996-09-04 | 1997-08-11 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10133234A true JPH10133234A (ja) | 1998-05-22 |
Family
ID=26521412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9216389A Pending JPH10133234A (ja) | 1996-09-04 | 1997-08-11 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10133234A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316491B1 (ko) * | 1998-07-16 | 2001-12-12 | 가타오카 마사타카 | 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판 |
KR100389490B1 (ko) * | 1999-09-28 | 2003-06-27 | 세이코 엡슨 가부시키가이샤 | 액정 장치 및 전자기기 |
CN1293409C (zh) * | 2003-02-20 | 2007-01-03 | 友达光电股份有限公司 | 反射式液晶显示器 |
JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2009122244A (ja) * | 2007-11-13 | 2009-06-04 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法、及び表示装置 |
US9291863B2 (en) | 2006-07-27 | 2016-03-22 | Japan Display Inc. | Liquid crystal display device |
-
1997
- 1997-08-11 JP JP9216389A patent/JPH10133234A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316491B1 (ko) * | 1998-07-16 | 2001-12-12 | 가타오카 마사타카 | 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판 |
KR100389490B1 (ko) * | 1999-09-28 | 2003-06-27 | 세이코 엡슨 가부시키가이샤 | 액정 장치 및 전자기기 |
CN1293409C (zh) * | 2003-02-20 | 2007-01-03 | 友达光电股份有限公司 | 反射式液晶显示器 |
US10606133B2 (en) | 2006-07-27 | 2020-03-31 | Japan Display Inc. | Liquid crystal display device |
US9291863B2 (en) | 2006-07-27 | 2016-03-22 | Japan Display Inc. | Liquid crystal display device |
US9946125B2 (en) | 2006-07-27 | 2018-04-17 | Japan Display Inc. | Liquid crystal display device |
US10126609B2 (en) | 2006-07-27 | 2018-11-13 | Japan Display Inc. | Liquid crystal display device |
US10126608B2 (en) | 2006-07-27 | 2018-11-13 | Japan Display Inc. | Liquid crystal display device |
US10802353B2 (en) | 2006-07-27 | 2020-10-13 | Japan Display Inc. | Liquid crystal display device |
US11143923B2 (en) | 2006-07-27 | 2021-10-12 | Japan Display Inc. | Display device |
US11543708B2 (en) | 2006-07-27 | 2023-01-03 | Japan Display Inc. | Display device including common line display device including common line |
US11698555B2 (en) | 2006-07-27 | 2023-07-11 | Japan Display Inc. | Display device |
US12019339B2 (en) | 2006-07-27 | 2024-06-25 | Japan Display Inc. | Display device |
JP2009122244A (ja) * | 2007-11-13 | 2009-06-04 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法、及び表示装置 |
JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US20010013910A1 (en) | Array substrate for use in LCD device | |
KR100287666B1 (ko) | 액티브매트릭스기판 | |
JPH0814669B2 (ja) | マトリクス型表示装置 | |
US20060187370A1 (en) | Substrate for display device and display device equipped therewith | |
JP2003107523A (ja) | 液晶表示装置 | |
JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
JPH09160509A (ja) | アクティブマトリクス基板及びその製造方法 | |
KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
JPH10133234A (ja) | 液晶表示装置 | |
KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
KR100559219B1 (ko) | 박막 트랜지스터 액정표시장치 | |
JP2690404B2 (ja) | アクティブマトリクス基板 | |
KR100535349B1 (ko) | 박막 트랜지스터 액정 표시 소자의 제조방법 | |
KR100679513B1 (ko) | 액정표시장치의 어레이 기판 | |
KR20020056698A (ko) | 에프에프에스 모드 액정표시소자의 픽셀구조 | |
KR100264188B1 (ko) | 액정표시장치 | |
JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
KR100885839B1 (ko) | 액정 표시 소자 | |
KR20020016311A (ko) | 박막 트랜지스터의 액정표시소자 | |
JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR100679515B1 (ko) | 박막 트랜지스터 어레이 기판 | |
KR100654776B1 (ko) | 액정 표시장치 | |
KR100705615B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |