KR100535349B1 - 박막 트랜지스터 액정 표시 소자의 제조방법 - Google Patents

박막 트랜지스터 액정 표시 소자의 제조방법 Download PDF

Info

Publication number
KR100535349B1
KR100535349B1 KR1019980024336A KR19980024336A KR100535349B1 KR 100535349 B1 KR100535349 B1 KR 100535349B1 KR 1019980024336 A KR1019980024336 A KR 1019980024336A KR 19980024336 A KR19980024336 A KR 19980024336A KR 100535349 B1 KR100535349 B1 KR 100535349B1
Authority
KR
South Korea
Prior art keywords
gate
gate insulating
glass substrate
gate lines
film
Prior art date
Application number
KR1019980024336A
Other languages
English (en)
Other versions
KR20000003170A (ko
Inventor
강신규
전형일
최도현
조재은
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019980024336A priority Critical patent/KR100535349B1/ko
Publication of KR20000003170A publication Critical patent/KR20000003170A/ko
Application granted granted Critical
Publication of KR100535349B1 publication Critical patent/KR100535349B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트라인과 데이터라인간 기생 캐패시턴스에 기인하는 신호지연현상을 감소시킬 수 있는 박막트랜지스터 액정표시소자의 제조방법을 개시한다. 개시된 본 발명에 따른 박막트랜지스터 액정표시소자의 제조방법은, 유리기판 상에 수 개의 게이트라인을 형성하는 단계; 상기 게이트라인들을 덮도록 유리기판의 전면 상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막 상에 상기 게이트라인들과 수직 교차하도록 수 개의 데이터라인을 형성하는 단계;를 포함하는 박막트랜지스터 액정표시소자의 제조방법에 있어서, 상기 게이트절연막은 1.5 내지 2의 저유전상수 값을 갖는 실리카 에어로겔로 형성하며, 상기 실리카 에어로겔의 형성은, 상기 게이트라인들이 형성된 유리기판의 전면 상에 일정 점도를 나타내는 실리 카 졸을 스핀 코팅 방식으로 도포하는 단계; 및 상기 실리카 졸을 오토클레이브 내에서 초임계 건조하는 단계;로 구성되는 것을 특징으로 한다.

Description

박막트랜지스터 액정표시소자의 제조방법{Method for fabricating TFT LCD}
본 발명은 박막트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 게이트라인과 데이터라인간 기생 캐패시턴스에 기인하는 신호지연 현상을 감소시킬 수 있는 박막트랜지스터 액정표시소자의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display; 이하, LCD)는 CRT(Cathode-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소에 스위칭 소자로서 박막트랜지스터(Thin Film Transistor; 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 높은 화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
도 1은 종래 TFT LCD를 개략적으로 도시한 평면도로서, 도시된 바와 같이, 수 개의 게이트라인들(2)과 수 개의 데이트 라인들(4)이 수직 교차하도록 배열되어 있고, 상기 게이트라인(2)과 데이터라인(4)의 교차부에는 각 화소의 구동을 독립적으로 제어하는 TFT(6)가 배치되어 있으며, 각 화소에는 ITO로된 화소전극(8)이 배치되어 있다. 이때, 도시되지는 않았지만, 게이트라인(2)과 데이터라인(4) 사이에는 그들간을 절연시키기 위해 게이트절연막이 개재되어 있다.
도 2는 도 1의 Ⅱ-Ⅱ′선을 따라 절단하여 나타낸 단면도로서, 이를 참조하여 종래 TFT LCD의 제조방법을 설명하면 다음과 같다.
우선, 유리기판(1)과 같은 투명성 절연기판 상에 3,000Å 정도의 두께로 게이트용 금속막, 예를들어, MoW막을 증착한 후, 이를 패터닝하여 게이트전극(12)을 포함하는 게이트라인(도시안됨)을 형성한다. 그런다음, 상기 게이트전극(12)이 형성되어 있는 유리기판(1)의 전면 상에 상기 게이트전극(12)이 덮혀지도록 게이트절연막(14)을 형성한다. 이때, 상기 게이트절연막(14)은 SiO2막(14a), SiON막(14b) 및 SiNX막(14c)의 적층막으로 구성하며, 상기 막들(14a, 14b, 14c)은 400℃ 이상의 온도에서 PECVD방식으로 형성하되, 그 두께는 각각 1750Å, 1750Å 및 500Å 정도로 한다.
이어서, 상기 게이트절연막(14) 상에 도핑되지 않은 제1비정질실리콘막 및 SiNX막을 순차적으로 형성한 후, 상기 SiNX막을 패터닝하여 에치스톱퍼(18)을 형성하고, 전체 상부에 불순물이 도핑된 제2비정질실리콘막을 형성한다. 그런다음, 상기 제2비정질실리콘막과 그 하부의 제1비정질실리콘막을 동시에 패터닝하여 채널층의 역할을 하는 반도체층(16)과, 상기 반도체층(16)과 이후에 형성될 소오스/드레인 전극간의 접촉성을 향상시키기 위한 오믹층(20)을 형성한다.
다음으로, 화소영역에 해당하는 게이트절연막 부분 상에 ITO로된 화소전극(8)을 형성하고, 이어서, 전체 상부에 소오스/드레인전극용 금속막, 예를들어, Mo/Al/Mo막을 증착한 후, 이를 패터닝하여 데이터라인(4)과 소오스전극(22a) 및 드레인전극(22b)을 형성하며, 이를 통해, TFT를 형성한다. 이때, 상기 소오스전극 (22a) 및 드레인전극(22b)을 형성하기 위한 패터닝시에 에치스톱퍼(18)를 덮고 있는 오믹층 부분이 함께 제거되는 것으로 인해 상기 에치스톱퍼(18)의 상단 부분은 노출되며, 아울러, 소오스전극(22a)은 화소전극(8)과 콘택된다.
이후, 상기 단계까지의 기판 결과물 상에 2,000Å 두께로 SiNX막을 증착하고, 이 SiNX막을 패터닝하여 TFT 상부에 보호막(24)을 형성한다.
그러나, 상기와 같은 종래 TFT LCD는 소정의 화면을 구현하기 위해서 게이트라인에 신호를 인가할 경우에 하기의 식 1에 나타낸 바와 같이 게이트라인 자체의 저항, 및 게이트라인과 데이터라인 사이에서 발생되는 기생 캐패시턴스로 인하여 신호지연 현상이 발생되는 문제점이 있다. 특히, 이러한 신호지연 현상은 소형의 TFT LCD에서는 커다란 문제가 되지는 않겠지만, 대형의 TFT LCD에서는 커다란 문제로 대두되기 때문에 종래 TFT LCD의 제조방법은 액정 패널의 대형화 추세에 적용시킬 수 없는 문제점이 있었다.
한편, 종래에는 게이트라인에서의 신호지연 현상을 감소시키기 위한 방법으로서 낮은 저항의 게이트전극용 금속을 사용하고 있으나, 이 방법은 어느 정도의 신호지연은 감소시킬 수는 있으나, 그 한계가 있기 때문에 여전히 액정 패널의 대형화 추세에서는 신호지연 현상이 매우 심각한 문제로 대두되고 있다.
또한, 종래 TFT LCD의 제조방법에서는 게이트절연막을 SiO2막 또는 SiNx막 등의 단일막 또는 적층막으로 형성함은 물론 상기 막들을 400℃ 이상의 온도에서PECVD 방식으로 형성하기 때문에 고가의 장비를 필요로 함과 아울러 높은 공정 온도가 요구됨으로써 생산 비용이 비싼 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 게이트라인과 데이터라인간 기생 캐패시턴스에 기인하는 게이트라인에서의 신호지연 현상을 감소시킬 수 있는 TFT LCD의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT LCD의 제조방법은, 유리기판 상에 수 개의 게이트라인을 형성하는 단계; 상기 게이트라인들을 덮도록 유리기판의 전면 상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막 상에 상기 게이트라인들과 수직 교차하도록 수 개의 데이터라인을 형성하는 단계;를 포함하는 TFT LCD의 제조방법에 있어서, 상기 게이트절연막은 1.5 내지 2의 저유전상수 값을 갖는 실리카 에어로겔로 형성하며, 상기 실리카 에어로겔의 형성은, 상기 게이트라인들이 형성된 유리기판의 전면 상에 일정 점도를 나타내는 실리카 졸을 스핀 코팅 방식으로 도포하는 단계; 및 상기 실리카 졸을 오토클레이브 내에서 초임계 건조하는 단계;로 구성되는 것을 특징으로 한다.
본 발명에 따르면, 게이트절연막을 저유전상수 값을 갖는 실리카 에어로겔로 형성함으로써, 게이트라인과 데이터라인간 기생 캐패시턴스를 감소시킬 수 있으며, 이에 따라, 게이트라인에서의 신호지연을 감소시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 TFT LCD의 제조방법을 설명하기 위한 도면이다. 도시된 바와 같이, 유리기판(30) 상에 불투명 금속으로된 게이트전극(32)을 포함한 게이트라인을 형성한 상태에서, 상기 유리기판(30)의 전면 상에 실리카 에 어로겔(Silica Aerogel)로 이루어진 게이트절연막(34)을 형성한다.
여기서, 상기 실리카 에어로겔은 1.5 내지 2.1의 저유전상수 값을 갖는 물질로서, 무정질의 미립자 실리카가 안정된 상태로 균일하게 분산되어 있으면서 일정 점도를 나타내는 실리카 졸을 스핀 코팅 방식으로 유리기판(30) 상에 도포한 후, 상기 실리카 졸을 오토클레이브(Autoclave)내에서 초임계 건조하여 형성한다. 이때, 실리카 졸의 스핀 코팅은 200 내지 300℃ 정도의 온도에서 실시하며, 그 두께는 3,000 내지 3,500Å 정도로 한다.
이어서, 상기 실리카 에어로겔로 이루어진 게이트절연막(34) 상에 도핑되지 않은 제1비정질실리콘막과 SiNx막을 적층한 후, 상기 SiNx막을 패터닝하여 에치스톱퍼(38)를 형성한다. 그런다음, 상기 에치스톱퍼(38)를 포함한 제1비정질실리콘막상에 도핑된 제2비정질실리콘막을 형성하고, 이 제2비정질실리콘막과 그 하부의 제1비정질실리콘막을 동시에 식각하여 반도체층(36) 및 오믹층(40)을 형성한다.
그다음, 화소영역에 해당하는 게이트절연막(34) 부분에 ITO로된 화소전극(42)을 형성한 후, 이어서, 전체 상부에 데이터라인과 소오스/드레인전극을 형성하기 위한 금속막을 소정 두께로 증착하고, 이 금속막을 패터닝하여 데이터라인(43)과 소오스전극(44a) 및 드레인전극(44b)을 형성함으로써 TFT를 형성한다.
그리고나서, 상기 단계까지의 기판 결과물 상에 SiNx막을 증착한 후, 이를 패터닝하여 TFT 상부에만 보호막(46)을 형성한다.
본 발명의 실시예에서, 게이트절연막으로 이용되는 실리카 에어로겔은 1.5 내지 2 정도의 유전상수 값을 갖는 저유전 물질이다. 따라서, 종래 게이트절연막으로 사용되는 SiO2막, SiON막 및 SiNX막은 그 유전상수 값들이 모두 4 이상이기 때문에, 본 발명의 실시예에서는 게이트라인과 데이터라인 사이에서 발생되는 기생 캐패시턴스를 종래 보다는 상대적으로 감소시킬 수 있게 된다.
따라서, 식 1에서 기생 캐패시턴스가 감소되기 때문에 게이트라인에서의 신호지연은 감소하게 되며, 결과적으로는 본 발명의 실시예에 따른 TFT LCD의 제조방법은 액정 패널이 대형화되는 추세에 유리하게 적용시킬 수 있게 된다.
또한, 본 발명의 실시예에서는 게이트절연막의 형성 공정을 스핀 코팅 방식을 이용함은 물론 200 내지 300℃ 정도의 온도에서 실시하기 때문에 종래와 비교해 고가의 장비가 필요치 않고 공정 온도 또한 낮출 수 있어서 생산 비용을 감소시킬 수 있는 잇점도 아울러 얻게 된다.
이상에서와 같이, 본 발명은 게이트절연막으로서 저유전상수 값을 갖는 실리 카 에어로겔을 적용함에 따라 게이트라인에서의 신호지연을 감소시킬 수 있으며, 이에 따라, 게이트라인의 디자인에 대한 유연성을 확보할 수 있기 때문에 액정 패널의 대형화 추세에 유리하게 적용시킬 수 있다.
또한, 게이트절연막의 형성을 스핀 코팅 방식을 이용함과 더불어 300℃ 이하의 온도에서 실시함으로써, 종래 보다 생산 비용을 감소시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1은 종래 박막트랜지스터 액정표시소자를 개략적으로 도시한 평면도.
도 2는 도 1의 Ⅱ-Ⅱ′선을 따라 절단하여 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 박막트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
30 : 유리기판 32 : 게이트 전극
34 : 게이트절연막 36 : 반도체층
38 : 에치스톱퍼 40 : 오믹층
42 : 화소 전극 44a : 소오스전극
44b : 드레인 전극 46 : 보호막

Claims (3)

  1. 유리기판 상에 수 개의 게이트라인을 형성하는 단계; 상기 게이트라인들을 덮도록 유리기판의 전면 상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연 막 상에 상기 게이트라인들과 수직 교차하도록 수 개의 데이터라인을 형성하는 단계;를 포함하는 박막트랜지스터 액정표시소자의 제조방법에 있어서,
    상기 게이트절연막은 1.5 내지 2의 저유전상수 값을 갖는 실리카 에어로겔로 형성하며,
    상기 실리카 에어로겔의 형성은, 상기 게이트라인들이 형성된 유리기판의 전면 상에 일정 점도를 나타내는 실리카 졸을 스핀 코팅 방식으로 도포하는 단계; 및 상기 실리카 졸을 오토클레이브 내에서 초임계 건조하는 단계;로 구성되는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
  2. 제 1 항에 있어서, 상기 실리카 졸은 200 내지 300℃ 온도에서 도포하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 실리카 졸은 3,000 내지 3,500Å 두께로 도포하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
KR1019980024336A 1998-06-26 1998-06-26 박막 트랜지스터 액정 표시 소자의 제조방법 KR100535349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024336A KR100535349B1 (ko) 1998-06-26 1998-06-26 박막 트랜지스터 액정 표시 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024336A KR100535349B1 (ko) 1998-06-26 1998-06-26 박막 트랜지스터 액정 표시 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20000003170A KR20000003170A (ko) 2000-01-15
KR100535349B1 true KR100535349B1 (ko) 2006-02-28

Family

ID=19540919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024336A KR100535349B1 (ko) 1998-06-26 1998-06-26 박막 트랜지스터 액정 표시 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100535349B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653470B1 (ko) * 2000-06-28 2006-12-04 비오이 하이디스 테크놀로지 주식회사 광시야각 트위스트 네마틱 모드 액정표시소자의 제조방법
KR100765135B1 (ko) * 2001-09-07 2007-10-15 삼성전자주식회사 액정표시장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119054A (ja) * 1987-10-30 1989-05-11 Nec Corp Ｍｏｓ型半導体記憶装置
KR950012111A (ko) * 1993-10-28 1995-05-16 시노자키 아키히코 투명 전도성 기판 및 그 제조 방법
JPH09244009A (ja) * 1996-03-14 1997-09-19 Seiko Epson Corp 液晶表示体及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119054A (ja) * 1987-10-30 1989-05-11 Nec Corp Ｍｏｓ型半導体記憶装置
KR950012111A (ko) * 1993-10-28 1995-05-16 시노자키 아키히코 투명 전도성 기판 및 그 제조 방법
JPH09244009A (ja) * 1996-03-14 1997-09-19 Seiko Epson Corp 液晶表示体及びその製造方法

Also Published As

Publication number Publication date
KR20000003170A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6100954A (en) Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing
US5060036A (en) Thin film transistor of active matrix liquid crystal display
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
KR100621534B1 (ko) 액정 표시장치
KR100535349B1 (ko) 박막 트랜지스터 액정 표시 소자의 제조방법
JPH10133234A (ja) 液晶表示装置
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000039802A (ko) 박막 트랜지스터 액정표시소자의 하부기판 제조방법
KR100628256B1 (ko) 액정표시장치 및 제조방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100559219B1 (ko) 박막 트랜지스터 액정표시장치
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100668251B1 (ko) 기판의 내장홈 형성방법
KR100222961B1 (ko) Tft-lcd 소자 및 그 제조 방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR20010004020A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR0146251B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR100336882B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR100569265B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR0146252B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR20000019130A (ko) 박막 트랜지스터 액정표시소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 13

EXPY Expiration of term