KR20000003758A - 박막 트랜지스터 액정표시소자 - Google Patents

박막 트랜지스터 액정표시소자 Download PDF

Info

Publication number
KR20000003758A
KR20000003758A KR1019980025030A KR19980025030A KR20000003758A KR 20000003758 A KR20000003758 A KR 20000003758A KR 1019980025030 A KR1019980025030 A KR 1019980025030A KR 19980025030 A KR19980025030 A KR 19980025030A KR 20000003758 A KR20000003758 A KR 20000003758A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
line
data line
gate line
Prior art date
Application number
KR1019980025030A
Other languages
English (en)
Inventor
임성실
신원철
유재건
이두희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025030A priority Critical patent/KR20000003758A/ko
Publication of KR20000003758A publication Critical patent/KR20000003758A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, 고개구율 갖는 박막 트랜지스터 액정표시소자에 관한 것이다. 본 발명의 박막 트랜지스터 액정표시소자는, 유리기판; 상기 유리기판 상에 일방향으로 배치됨과 아울러, 서로 번갈아 배치되는 게이트 라인 및 보조용량 라인; 상기 게이트 라인 및 보조용량 라인과 수직·교차하도록 배열되는 데이터 라인; 상기 게이트 라인과 데이터 라인을 절연시키는 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차부 부근에 배치되는 TFT; 상기 TFT가 형성된 유리기판 전면 상에 두껍게 도포되며, 내부에 상기 TFT의 일부분을 노출시키는 콘택홀이 구비된 유기절연막; 및 상기 콘택홀을 통해 TFT의 일부분과 콘택되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 상기 게이트 라인 및 데이터 라인의 일측 부분과 오버랩되게 배치되는 화소 전극을 포함하는 TFT LCD로서, 상기 유기절연막과 화소전극 사이에 버퍼층이 개재되어 있는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시소자
본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, 고개구율 갖는 박막 트랜지스터 액정표시소자에 관한 것이다.
일반적으로, 액정표시소자(Liquid Crystal Display : 이하, LCD)는 텔레비젼 및 그래픽 디스플레이 등의 표시장치에 이용된다.
특히, 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)와 같은 스위칭 소자가 구비되는 액티브 매트릭스형 LCD는 고속 응답 특성을 갖으며, 아울러, 높은 화소수에 적합하기 때문에 CRT(Cathode Ray Tube)에 필적할만한 표시 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
한편, LCD에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소 전극의 면적에 대한 실제 빛 투과 비율이다.
종래에는 LCD의 개구율을 향상시키기 위한 방법으로서, 화소 전극이라 불리우는 투명 금속으로된 ITO(Indium Tin Oxide) 전극을 화소 영역 전체에 걸쳐 배치시키는 구조가 제안되었다.
도 1은 종래 고개구율을 갖는 TFT LCD의 단위셀을 도시한 평면도이다. 도시된 바와 같이, 게이트 라인(2)은 행방향으로 배치되어 있고, 이와 평행하게 소정 간격 이격된 위치에 스토리지 전극 라인(4)이 배치되어 있으며, 데이터 라인(8)은 게이트 라인(2) 및 스토리지 전극 라인(4)을 수직으로 지나도록 배치되어 있다.
그리고, 게이트 라인(2)과 데이터 라인(8)의 교차점에 인접된 상기 게이트 라인(2) 상에는 패턴의 형태로 반도체층(6)이 형성되어 있고, 데이터 라인(8)으로부터 인출되어진 드레인 전극(9a)과 상기 데이터 라인(8)의 형성시에 함께 형성된 소오스 전극(9b)이 반도체층(6) 상에 서로 대향하여 소정 부분 오버랩되도록 배치되어 있다.
또한, 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소 영역에는 ITO로된 화소 전극(12)이 배치되어 있으며, 이때, 화소 전극(12)은 소오스 전극(9b)과 콘택됨은 물론 데이터 라인(8) 및 게이트 라인(2)의 일부분과 오버랩되게 화소 영역 전체에 걸쳐 배치되어 있다.
도 2는 도 1 의 Ⅱ-Ⅱ′선을 따라 절단하여 나타낸 단면도이다. 도시된 바와 같이, 하부기판(20) 상에 게이트 전극(2a) 및 이와 소정 간격 이격된 위치에 스토리지 전극(4a)이 형성되고, 이러한 하부기판(20)의 전면에는 게이트 절연막(3)이 형성된다. 그리고, 게이트 전극(2a) 상부에 위치된 게이트 절연막(5) 상에는 공지된 공정을 통해 패턴의 형태로 반도체층(6)이 형성되며, 이 반도체층(6) 상에는 데이터 라인(8)의 형성시에 함께 형성된 드레인 전극(9a) 및 소오스 전극(9b)이 이격되어 형성된다.
한편, 도시되지는 않았지만, 소오스/드레인 전극을 형성하기 이전에 반도체층 상에 에치 스톱퍼를 형성할 수도 있으며, 이 경우에는 에치 스톱퍼의 형성후에 상기 에치 스톱퍼 및 반도체층 상에 오믹층을 형성한 상태에서, 소오스/드레인 전극을 형성한다.
계속해서, 상기한 구조물이 형성된 하부기판(20)의 전면 상에는 저유전상수를 갖는 유기절연막(10), 예를 들어, 폴리이미드(Polyimide), 레진(Resin), 또는 비씨비(BCB : Benzo Cyclo Butyne) 중에서 선택되는 하나의 유기절연막(10)이 도포되며, 이러한 유기절연막(10)에는 소오스 전극을 노출시키는 콘택홀이 구비되고, 상기 유기절연막(10) 상에는 화소 영역에 해당하는 부분에 콘택홀을 통해 소오스 전극(9b)과 콘택됨과 동시에 게이트 전극(2a) 및 데이터 라인(8)의 일부분과 오버랩되게 화소 전극(12)이 형성된다.
여기서, 유기절연막(10)은 화소 전극(12)과 데이터 라인(8)간을 절연시키기 위함이며, 아울러, 하부층의 평탄화를 얻기 위함이다.
그러나, 상기와 같은 종래 고개구율 LCD의 제조방법에서, 화소전극은 유기절연막 상에 무기물인 ITO 금속을 고온 또는 저온에서 증착한 후에 이를 패터닝하여 형성하게 되는데, 이때, 유기절연막과 ITO 금속막간의 계면 부조화로 인하여 그들간의 접착성 불량이 발생하게 되며, 이는 ITO 금속막의 식각 불균일성을 초래하게 됨으로써 상기 ITO 금속막에 대한 미세 패턴의 형성이 곤란한 문제점이 있었다.
자세하게, 유기절연막 상에 ITO 금속막을 형성하기 위하여 고온 공정을 실시할 경우에는 유기절연막의 사이드 체인인 C, H 성분의 분해가 발생되기 때문에 ITO 금속의 성막 분위기의 오염을 유발시켜 ITO 금속막의 막 특성이 불량해진다.
또한, 유기절연막과 ITO 금속막간의 접착성 불량으로 인하여 그들 사이에는 인터-레이어(Inter-layer)가 형성되기 때문에 상기 ITO 금속막의 식각시에 인터-레이어로 식각 에천트가 침투되어 언더-컷(Under-cut)과 같은 식각 불균일이 발생됨으로써, 미세 패턴을 형성할 수 없게 된다.
반면에, 저온 공정일 경우에는 유기절연막과의 계면 특성은 향상되지만, 비정질 상태의 ITO 금속막이 형성되기 때문에 식각 균일성 및 ITO막에 대한 적절한 저항값을 얻기가 어렵다.
이에 따라, 종래에는 유기절연막 상에 ITO 금속을 저온에서 증착한 후에 고온 어닐링 공정을 실시하여 ITO 금속막을 형성하고 있으나, 이 경우에는 어닐링 공정이 추가로 실시되어야 하기 때문에 공정이 복잡한 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 유기절연막과 화소전극간의 접착 특성을 향상시키기 위하여 그들 사이에 버퍼층을 개재시킨 TFT LCD를 제공하는데, 그 목적이 있다.
도 1은 종래 기술에 따른 고개구율을 갖는 박막 트랜지스터 액정표시소자의 단위셀을 도시한 평면도.
도 2는 도 1 의 Ⅱ-Ⅱ′선을 따라 절단하여 도시한 단면도.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자를 도시한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
30 : 하부기판 32 : 게이트 전극
34 : 스토리지 전극 36 : 게이트 절연막
38 : 반도체층 40 : 데이터 라인
40a : 소오스 전극 40b : 드레인 전극
42 : 레진막 44 : 버퍼층
46 : 화소 전극
상기와 같은 목적을 달성하기 위한 본 발명의 TFT LCD는, 유리기판; 상기 유리기판 상에 일방향으로 배치됨과 아울러, 서로 번갈아 배치되는 게이트 라인 및 보조용량 라인; 상기 게이트 라인 및 보조용량 라인과 수직·교차하도록 배열되는 데이터 라인; 상기 게이트 라인과 데이터 라인을 절연시키는 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차부 부근에 배치되는 TFT; 상기 TFT가 형성된 유리기판 전면 상에 두껍게 도포되며, 내부에 상기 TFT의 일부분을 노출시키는 콘택홀이 구비된 유기절연막; 및 상기 콘택홀을 통해 TFT의 일부분과 콘택되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 상기 게이트 라인 및 데이터 라인의 일측 부분과 오버랩되게 배치되는 화소 전극을 포함하는 TFT LCD로서, 상기 유기절연막과 화소전극 사이에 버퍼층이 개재되어 있는 것을 특징으로 한다.
본 발명에 따르면, 유기절연막과 ITO막 사이에 버퍼층을 개재시킴으로써, ITO막의 막 특성 및 식각 특성을 향상시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 TFT LCD를 도시한 단면도로서, 도시된 바와 같이, 하부기판(30) 상에는 게이트 전극(32) 및 이와 소정 간격 이격된 위치에 스토리지 전극(34)를 형성되고, 이러한 하부기판(30)의 전면 상에는 게이트 절연막(36)이 도포된다.
그리고, 게이트 전극(32) 상부의 게이트 절연막(34) 부분 상에는 패턴의 형태로 반도체층(38)이 형성된다.
또한, 게이트 절연막(34) 상에는 데이터 라인용 금속막의 전면 증착 및 패터닝 공정을 통해 데이터 라인(40)과 소오스 전극(40a) 및 드레인 전극(40b)을 형성된다. 이때, 소오스 전극(40a) 및 드레인 전극(40b)은 반도체층(38) 상에 소정 간격 이격되게 형성되며, 이에 따라, TFT가 구성된다.
TFT가 형성된 유리기판(20)의 전면 상에는 하부층의 평탄화가 이루어지도록 유기절연막, 예를 들어, 레진막(42)이 도포되고, 이 상부에 SiNX막, SiO2막 또는 SiON막 중에서 선택되는 하나의 막으로된 버퍼층(44)이 형성된다. 여기서, 버퍼층은 400 내지 600Å 정도의 두께를 갖도록 형성된다.
그리고, 버퍼층(44) 및 레진막(42)에는 공지된 사진 식각 공정을 통해 소오스 전극(40a)을 노출시키는 콘택홀이 구비되며, 상기 버퍼층(44) 상에는 ITO로된 화소 전극(46)이 형성된다. 이때, 화소 전극(46)은 개구율이 향상되도록 하기 위하여 소오스 전극(9b)과 콘택됨과 동시에 게이트 전극(32) 및 데이터 라인(40)의 일부분과 오버랩되게 형성된다.
한편, 상기에서 소오스 전극(40a)을 노출시키는 콘택홀을 형성할 경우에는, 식각 공정을 통해 콘택홀을 형성한 후에, 레진막(42)에 대한 하드 베이크(Hard Bake) 공정을 실시하여 콘택홀의 테이퍼 각(Taper Angle)이 완만하게 되도록 함으로서, 이후에 형성될 ITO 금속막의 단락을 방지한다.
상기에서, 유기절연막인 레진막과 무기물인 ITO막은 그들간의 계면 접착성이 불량하기 때문에 ITO막의 증착 균일도가 불량하며, 이에 따라, 레진막과 ITO 금속막간의 계면 접착성이 불량하여 상기 ITO 금속막의 식각 특성이 불량하게 되어 균일한 패턴을 형성하지 못하게 된다.
그러나, 본 발명의 실시예에서처럼 레진막과 ITO막 사이에 SiNX막 같은 버퍼층을 개재시킬 경우에는 상기 SiNX막이 레진막 및 ITO막 모두와 계면 접착성이 우수하기 때문에 ITO막의 증착 균일도를 향상시킬 수 있게 되고, 이에 따라, ITO막의 식각시에 식각 특성을 향상시켜 균일한 선폭의 화소 전극을 얻을 수 있게 된다.
이상에서 설명된 바와 같이, 본 발명은 레진막과 ITO막 사이에 SiNX막 같은 버퍼층을 개재시킴으로써, 레진막과 ITO막간의 계면 접착성을 향상시킬 수 있으며, 이에 따라, ITO막의 식각 특성을 향상시킬 수 있게 되어 미세 선폭의 화소 전극을 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 유리기판;
    상기 유리기판 상에 일방향으로 배치됨과 아울러, 서로 번갈아 배치되는 게이트 라인 및 보조용량 라인;
    상기 게이트 라인 및 보조용량 라인과 수직·교차하도록 배열되는 데이터 라인;
    상기 게이트 라인과 데이터 라인을 절연시키는 게이트 절연막;
    상기 게이트 라인과 데이터 라인의 교차부 부근에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터가 형성된 유리기판 전면 상에 두껍게 도포되며, 내부에 상기 박막 트랜지스터의 일부분을 노출시키는 콘택홀이 구비된 유기절연막; 및
    상기 콘택홀을 통해 박막 트랜지스터의 일부분과 콘택되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 상기 게이트 라인 및 데이터 라인의 일측 부분과 오버랩되게 배치되는 화소 전극을 포함하는 박막 트랜지스터 액정표시소자로서,
    상기 유기절연막과 화소전극 사이에 버퍼층이 개재되어 있는 것을 특징으로 하는 고개구율 액정표시소자.
  2. 제 1 항에 있어서, 상기 버퍼층은 SiNX막, SiO2막 또는 SiON막 중에서 선택되는 하나의 막인 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 버퍼층은 400 내지 600Å 두께로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
KR1019980025030A 1998-06-29 1998-06-29 박막 트랜지스터 액정표시소자 KR20000003758A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025030A KR20000003758A (ko) 1998-06-29 1998-06-29 박막 트랜지스터 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025030A KR20000003758A (ko) 1998-06-29 1998-06-29 박막 트랜지스터 액정표시소자

Publications (1)

Publication Number Publication Date
KR20000003758A true KR20000003758A (ko) 2000-01-25

Family

ID=19541542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025030A KR20000003758A (ko) 1998-06-29 1998-06-29 박막 트랜지스터 액정표시소자

Country Status (1)

Country Link
KR (1) KR20000003758A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019631A1 (en) * 2001-08-24 2003-03-06 Gracel Co., Ltd. Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
KR100769162B1 (ko) * 2001-03-07 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468970A (en) * 1987-08-24 1989-03-15 Asea Brown Boveri Mos transistor
JPH08240817A (ja) * 1995-12-21 1996-09-17 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置の作製方法
JPH1048667A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置
JPH1068971A (ja) * 1996-05-23 1998-03-10 Lg Electron Inc アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468970A (en) * 1987-08-24 1989-03-15 Asea Brown Boveri Mos transistor
JPH08240817A (ja) * 1995-12-21 1996-09-17 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置の作製方法
JPH1068971A (ja) * 1996-05-23 1998-03-10 Lg Electron Inc アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法
JPH1048667A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769162B1 (ko) * 2001-03-07 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
WO2003019631A1 (en) * 2001-08-24 2003-03-06 Gracel Co., Ltd. Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
US7071123B2 (en) 2001-08-24 2006-07-04 Gracel Display Inc. Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer

Similar Documents

Publication Publication Date Title
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US6307611B1 (en) Method for manufacturing pixel electrodes of liquid crystal display
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100569262B1 (ko) 액정표시소자의 제조방법
KR100535349B1 (ko) 박막 트랜지스터 액정 표시 소자의 제조방법
KR100641731B1 (ko) 액정표시소자 및 그 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100590917B1 (ko) 액정표시소자의 제조방법
KR100336897B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20000004412A (ko) 액정 표시 장치의 제조방법
KR100336882B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR20010058150A (ko) 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법
KR20030032242A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application