KR100641731B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100641731B1
KR100641731B1 KR1019990048733A KR19990048733A KR100641731B1 KR 100641731 B1 KR100641731 B1 KR 100641731B1 KR 1019990048733 A KR1019990048733 A KR 1019990048733A KR 19990048733 A KR19990048733 A KR 19990048733A KR 100641731 B1 KR100641731 B1 KR 100641731B1
Authority
KR
South Korea
Prior art keywords
insulating layer
gate insulating
liquid crystal
organic material
organic
Prior art date
Application number
KR1019990048733A
Other languages
English (en)
Other versions
KR20010045440A (ko
Inventor
박용인
김정현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990048733A priority Critical patent/KR100641731B1/ko
Publication of KR20010045440A publication Critical patent/KR20010045440A/ko
Application granted granted Critical
Publication of KR100641731B1 publication Critical patent/KR100641731B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Abstract

본 발명은 반도체층과 유기 게이트 절연층 간의 접합 특성이 향상되도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명에서는 게이트 전극이 형성된 기판 상에 유기 물질을 이용하여 게이트 절연층을 평탄하게 형성한 다음 게이트 절연층의 표면을 가스를 이용하여 계면 처리한 후 반도체 물질로 박막 트랜지스터의 반도체층을 형성시킨다.
본 발명에 의하면, 반도체층과 계면 처리된 유기막 간의 접합 특성이 향상되어 반도체층이 유기 절연층 상에서 들뜨는 현상이 방지되고, 박막 트랜지스터의 채널 특성도 향상된다.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device and Method of Fabricating the Same}
도 1은 종래의 액정표시소자를 구성하는 액정셀의 수직 단면 구조를 도시한 단면도.
도 2는 본 발명의 실시 예에 따른 액정표시소자를 구성하는 액정셀의 수직 단면 구조를 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1,50 : 하부기판 8,64 : 소오스 전극
10,52 : 게이트 전극 12,66 : 드레인 전극
14,72 : 화소전극 16,70 : 드레인 콘택홀
30,54 : 게이트 절연층 32,58 : 반도체층
34,60 : 오믹 접촉층 36,62 : 액티브층
38,68 : 보호막
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 반도체층과 유기 게이트 절연층 간의 접합 특성이 향상되도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display Device : LCD)에서는 액정패널 상에 매트릭스 형태로 배열된 액정셀들의 광투과율을 그들 각각에 공급되는 비디오 데이터 신호로 조절함으로써 데이터 신호에 해당하는 화상을 패널 상에 표시하게 된다. 이를 위하여, 액정표시소자는 화소 단위를 이루는 액정셀들이 액티브 매트릭스 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 드라이버 집적회로(Integrated Circuit : 이하 "IC"라 함)를 구비한다. 액정패널 내에는 데이터 드라이버 IC로부터 공급되는 데이터 신호를 액정셀들에 전송하기 위한 다수의 데이터 라인들과 게이트 드라이버 IC로부터 공급되는 주사 신호를 액정셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하는 방향으로 하부기판 상에 형성된다. 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정셀들이 형성된다. 각각의 액정셀들에는 액정층에 전계를 인가하기 위한 화소전극과 공통전극이 마련되게 된다. 화소전극은 하부기판 상에 액정셀 별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 또한 각각의 액정셀에는 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성된다. 게이트 라인을 통하여 TFT의 게이트 전극에 주사 신호가 공급된 액정셀들에서는 TFT의 소오스 및 드레인 전극 사이에 도전 채널이 형성되고, 이 때 데이터 라인을 경유하여 TFT의 소오스 전극에 공급된 데이터 전압이 TFT의 드레인 전극을 경유하여 화소전극에 공급됨으로써 액정층의 광투과율이 조절되게 된다.
도 1은 종래의 액정표시소자를 구성하는 액정셀의 수직 단면 구조를 도시한 단면도이다. 도 1을 참조하면, 먼저 하부기판(1) 상에 금속 물질(Mo, Al, Cr 등의 금속)이 스퍼터링 증착된 후, 사진 식각(Photo-etching)에 의해 패터닝(Patterning)되어 TFT의 게이트 전극(10)이 형성된다. 게이트 전극(10)이 형성된 하부기판(1) 상에는 절연 물질이 전면 증착되어 게이트 절연층(30)을 형성한다. 이 때, 절연 물질로는 SiOx, SiNx 등의 무기 물질이 주로 사용되고 있다. 게이트 절연층(30) 상에는 비정질 실리콘(Amorphous-Si)으로 이루어진 반도체층(32)과 인(P)이 도핑된 n+ 비정질 실리콘으로 이루어진 오믹 접촉층(Ohmic Contact Layer)(34)이 연속 증착된다. 반도체층(32)과 오믹 접촉층(34)은 액티브층(36)을 형성한다. 오믹 접촉층(34)과 게이트 절연층(30) 상에는 Cr, Mo 등의 금속 물질이 증착된 다음 패터닝된다. 패터닝된 금속 물질층은 TFT의 소오스 전극(8) 및 드레인 전극(12)이 된다. 소오스 전극(8) 및 드레인 전극(12) 사이에 노출된 오믹 접촉층(34)은 에칭 작업에 의해 제거된다. 그 다음 노출된 반도체층(32)을 포함하여 소오스 및 드레인 전극(8,12) 등이 형성된 게이트 절연층(30) 상에는 절연 물질 보호막(Passivation layer)(38)이 전면 형성된다. 종래에는 보호막의 재료로서 SiNx 등의 무기 물질을 사용하여 CVD(Chemical Vapor Deposition) 방법을 통해 증착시켜 왔으나, 최근에는 액정셀의 개구율을 높이기 위 한 방안으로 무기 물질보다 유전율이 낮은 유기 물질을 보호막의 재료로 주로 사용하고 있다. TFT의 드레인 전극(12) 상의 보호막(38) 부분은 에칭 작업에 의해 제거되어 드레인 콘택홀(16)이 형성된다. 이어서, 보호막(38) 상에는 ITO(Indium Tin Oxide) 물질이 스퍼터링에 의해 전면 증착된 다음 패터닝 됨으로써 화소전극(14)이 형성된다. 화소전극(14)은 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되게 된다.
전술한 바와 같이 하부기판(1) 상에 게이트 전극(10)을 형성한 다음에는 절연 물질을 이용하여 게이트 절연층(30)을 하부기판(1) 상에 전면 형성한다. 종래에는 게이트 절연층(30)의 재료로서 SiNx 등의 무기 절연 물질을 주로 사용하여 왔다. 그런데, 게이트 절연층(30)을 무기막으로 형성시키는 경우에는 절연층(30)의 두께가 균일한 두께로 형성되기 때문에 도 1에 도시된 것처럼 게이트 절연층(30)의 상부 표면이 평탄하지 못하고 그 하부에 형성된 전극 패턴을 따라 단차부가 형성된다. 이에 따라, 게이트 절연층(30) 상에 형성되는 액티브층(36)이나 소오스 및 드레인 전극(8,12)에도 단차부가 형성되게 되는데, 특히 소오스 전극(8) 및 드레인 전극(12)의 형성시에 이러한 단차부에서 단선 불량이 발생하거나, 단선된 액티브층(36) 및 게이트 절연층(30)을 통해 게이트 전극(10)과 단락되는 등의 불량 문제가 발생하고 있다. 이러한 문제점을 해결하기 위해 최근에는 게이트 절연층(30)의 재료로서 유기 물질을 사용하는 방법이 대두되고 있다. 게이트 절연층(30)에 사용되는 유기 물질로는 BCB(Benzocyclobutene), SOG(Spin on Glass), Acryl 등이 대표적인데, 이러한 유기 물질은 스핀 코팅(Spin Coating)법 등에 의해 기판 상에 형성되고 있다. 스핀 코팅법 등을 이용하여 게이트 절연층(30)을 유기막으로 형성하게 되면 전극 패턴 등의 단차부가 기판 상에 존재하더라도 그 위에 형성된 게이트 절연층(30)의 상부 표면이 평탄하게 된다는 장점을 가지고 있다. 뿐만 아니라, 게이트 절연층(30)을 무기막으로 형성시키는 경우, 일반적으로 화학적 기상 증착(Chemical Vapor Deposition : 이하 "CVD"라 함) 장비를 이용하여 진공 상태에서 증착하여야 하므로 공정이 까다롭고 제조 비용이 증가하는 단점이 있지만, 게이트 절연층(30)을 스핀 코팅 방법 등을 통해 유기막으로 형성시키게 되면 공정 시간이 단축되고, 비교적 간단한 제조 공정과 저비용으로 제조가 가능하다는 장점이 있다. 하지만, 게이트 절연층(30)으로서 유기막을 사용하는 경우에는 그 위에 형성되는 반도체층(32)과의 접합 특성이 무기막을 사용할 때에 비해 떨어지게 되는 다른 문제점이 발생한다. TFT의 도전채널을 형성하기 위해 게이트 절연층(30) 위에 형성되는 반도체층(32)은 비정질 실리콘의 무기 물질로 이루어져 있다. 일반적으로 무기막과 무기막 간의 접합 특성은 뛰어나지만, 무기막과 유기막 간의 접합 특성은 낮다. 이로 인해 게이트 절연층(30)의 재료로서 유기막을 사용하는 액정표시소자에서는 유기 게이트 절연층과 무기 반도체층 간의 접합 불량이 발생하여 게이트 절연층 상에 반도체층이 들뜨는 등 계면 특성이 저하되는 단점이 있다.
따라서, 본 발명의 목적은 반도체층과 유기 게이트 절연층 간의 접합 특성이 향상되도록 한 액정표시소자 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 액정표시소자는 게이트 절연층이 유기 물질로 평탄하게 형성됨과 아울러 반도체층과의 접합 특성이 향상되게끔 그 표면이 가스를 이용하여 계면 처리된 것을 특징으로 한다.
상기 게이트 절연층에 사용되는 유기 물질은 유전 상수가 2 이상이며, 광투과율이 90% 이상이고, 내열 온도가 100℃ 이상이다.
상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 이하로 작은 경우에는 상기 게이트 절연층이 유전 상수가 큰 유기 물질로 형성된 다른 유기 절연층과 함께 복수층으로 구성될 수 있다.
상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 이하로 작은 경우에는 상기 게이트 절연층의 두께가 1㎛ 이상으로 형성된다.
상기 유기 물질에 무기 물질인 Si가 소정 비율로 포함된다.
본 발명에 따른 액정표시소자의 제조방법은 게이트 전극이 형성된 기판 상에 유기 물질을 이용하여 게이트 절연층을 형성하는 단계와, 게이트 절연층의 표면을 가스를 이용하여 계면 처리하는 단계와, 계면 처리된 게이트 절연층 상에 액정셀의 박막 트랜지스터를 구성하는 반도체층을 형성하는 단계를 포함한다.
상기 게이트 절연층은 스핀 코팅, 롤링 및 디핑 중 어느 한 방법에 의해 평탄하게 형성된다.
상기 게이트 절연층에 사용되는 유기 물질은 유전 상수가 2 이상이며, 광투과율이 90% 이상이고, 내열 온도가 100℃ 이상이다.
상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 이하로 작은 경우에는 상기 게이트 절연층을 유전 상수가 큰 유기 물질로 형성되는 다른 유기 절연층과 함께 복수층으로 형성한다.
상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 이하로 작은 경우에는 상기 게이트 절연층의 두께를 1㎛ 이상으로 형성한다.
상기 유기 물질에 무기 물질인 Si가 소정 비율로 포함된다.
상기 게이트 절연층의 표면을 계면 처리하는 방법은 NH3, O2, N2, He 및 H2의 가스들 중 적어도 하나 이상을 이용하여 플라즈마 화학적 기상 증착법을 통해 계면 처리한다.
상기 게이트 절연층의 표면을 계면 처리하는 방법은 O2 및 Ar의 혼합 가스를 이용하여 스퍼터링 방법을 통해 계면 처리한다.
상기 게이트 절연층의 표면을 계면 처리하는 방법은 O2, N2 의 가스들 중 적어도 하나 이상을 이용하여 상압 화학적 기상 증착법을 통해 계면 처리한다.
상기 반도체층은 스퍼터링 방법과 플라즈마 화학적 기상 증착법 중 어느 한 방법에 의해 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
이하, 도 2를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 액정표시소자의 액정셀 단면 구조를 도시한 단면도이다. 도 2를 참고하면, 본 발명의 실시 예에 따른 액정표시소자는 게이트 전극(52)이 형성된 하부기판(50) 상에 유기막으로 평탄하게 형성됨과 아울러 그 상부 표면이 가스로 계면 처리된 게이트 절연층(54)과, 계면 처리된 게이트 절연층(54) 상에 순차적으로 형성된 반도체층(58) 및 오믹 접촉층(60)으로 이루어진 TFT의 액티브층(62)과, 액티브층(62) 상에 형성된 TFT의 소오스 전극(64) 및 드 레인 전극(66)과, TFT가 형성된 게이트 절연층(54) 상에 유기막으로 평탄하게 형성된 보호막(68)과, 보호막(68) 상에 형성되어 콘택홀(70)을 통해 TFT의 드레인 전극(66)에 접속되는 화소전극(72)을 구비한다. 본 발명에 따른 액정표시소자에서는 게이트 절연층(54)으로써 유기막을 사용함으로써 게이트 절연층(54)의 상부 표면을 도 2에 도시된 바와 같이 평탄하게 형성시킬 수 있다. 그리고, 평탄하게 형성된 게이트 절연층(54)의 표면을 가스로 계면 처리함으로써 유기 물질로 된 게이트 절연층(54)과 무기 물질로 된 반도체층(58) 간의 접합 특성 및 계면 특성을 향상시킨다. 반도체층(58)과의 접합 특성을 더욱 향상시키기 위해 게이트 절연층(54)은 Si 등의 무기 물질을 소정 비율 포함할 수도 있다. 무기 물질이 포함되면 게이트 절연층(54)이 무기 물질 특성을 어느 정도 갖게 되므로 같은 무기 물질인 반도체층(58)과의 접합 특성이 좀 더 향상될 수 있다. 한편, TFT 및 게이트 절연층(54) 상에 형성되는 보호막(68)의 재료로는 액정셀의 개구율 향상을 위해 유전 상수가 비교적 작은 유기 물질을 사용한다.
이와 같은 단면 구조를 갖는 액정표시소자의 단계적인 제조방법은 다음과 같다. 먼저, 하부기판(50) 상에 금속 물질(Mo, Al, Cr, Cu, AlNd 등의 금속)을 스퍼터링 방법에 의해 전면 증착한 후, 사진 식각(Photo-etching)법을 이용한 패터닝(Patterning) 작업을 통해 TFT의 게이트 전극(52)을 형성시킨다. 기판(50)의 재료로는 유리나 폴리머, 플라스틱 등을 사용한다. 게이트 전극(52)을 형성한 다음에는 유기 물질을 하부기판(50) 상에 전면 형성하여 게이트 절연층(54)을 형성한다. 이 때, 유기 물질로는 유전 상수 값이 2 이상이고, 광투과율이 90% 이상이며, 100℃ 이상의 내열 온도 특성을 갖는 BCB, SOG, Acryl 등 사용한다. 유기 게이트 절연층(54)의 형성 방법은 CVD 장비와 같은 진공 장비를 사용하지 않고 스핀 코팅, 롤링(Rolling), 디핑(Dipping) 등의 방법을 이용한다. 여기서 스핀 코팅은 회전하는 기판 상에 액상 절연 물질을 떨어뜨려 원심력에 의해 평탄한 절연막이 형성되도록 하는 방법이며, 롤링은 절연 물질을 롤러(Roller)에 바른 뒤 기판 상에 롤러를 밀어 절연막을 형성시키는 방법이다. 그리고, 디핑은 액상 상태의 절연 물질액에 기판을 담근 후 다시 빼내어 기판 상에 절연막을 형성하는 방법이다. 종래에 무기 물질로 게이트 절연층을 형성할 때와는 달리 유기막을 스핀 코팅 방법 등으로 형성시킴으로써 그 상부 표면을 평탄화시킬 수 있게 된다. 아울러, CVD 장비와 같은 진공 증착 장비의 사용이 불필요하므로 공정이 간단해지고, 제조 시간의 단축 및 제조 비용의 절감을 이룰 수 있다. 게이트 절연층(54)으로 사용되는 유기 재료의 유전 상수 값이 2 이하로 작을 경우에는 게이트 절연층(54)의 두께를 1㎛ 이상으로 하거나 또는 유전 상수가 큰 유기 절연층을 함께 사용하여 복수층으로 구성할 수도 있다. 이와 같이 평탄하게 형성된 유기 게이트 절연층(54) 상에는 TFT의 반도체층(58) 및 오믹 접촉층(60)을 형성하게 되는데, 본 발명에서는 반도체층(58)을 형성하기에 앞서 유기 게이트 절연층(54)과 반도체층(58) 간의 접합 특성 및 계면 특성을 향상시키기 위해 게이트 절연층(54)의 표면을 가스를 이용하여 계면 처리한다. 게이트 절연층(54)의 표면을 가스 처리한 후에 비정질 실리콘으로 이루어진 TFT의 반도체층(58)과 n+ 비정질 실리콘으로 이루어진 오믹접촉층(60)을 스퍼터링 또는 플라즈마 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition : PECVD)법을 통해 연속 증착시킨다. 게이트 절연층(54)의 표면을 계면 처리하는 방법에는 NH3, O2, N2, He 및 H2 등의 가스를 이용하여 PECVD 법을 통해 계면 처리하는 방법과, O2 및 Ar의 혼합 가스를 이용하여 스퍼터링 방법을 통해 계면 처리하는 방법 및 O2, N2 등의 가스를 이용하여 상압 화학적 기상 증착(Atmosphere Pressure Chemical Vapor Deposition : APCVD)법을 통해 계면 처리하는 방법 등이 있다. 이러한 방법에 의해 유기 게이트 절연층(54)의 표면을 계면 처리하는 과정에서는 유기 절연층(54)의 표면에 가스 화학 반응이 발생하여 그 표면은 물리적, 화학적 특성 변화를 일으킨다. 이로 인해 특성이 변화된 게이트 절연층(54)의 표면은 그 위에 형성되는 무기 반도체층(58)과의 접합 특성 및 계면 특성이 향상된다. 상호 접촉되어 인터페이스를 형성하는 게이트 절연층(54)과 반도체층(58) 사이의 계면 특성이 향상됨에 따라 게이트 전극(52)에 주사 신호가 인가되어 TFT에 도전채널이 형성될 때 캐리어들의 이동 특성도 향상되게 된다. 유기 게이트 절연층(54)과 무기 반도체층(58) 사이의 접합 특성을 더욱 향상시키기 위해 게이트 절연층(54)의 재료로 사용되는 유기 물질에 Si 등의 무기 물질을 소정 비율 혼합하여 사용할 수도 있다. 이러한 경우에는 게이트 절연층(54)이 어느 정도 무기 물질 특성을 갖게 되어 반도체층(58)과의 접합 특성이 좀 더 향상되게 된다. 한편, 게이트 절연층(54) 위에 형성되는 반도체층(58)과 오믹 접촉층(60)은 TFT의 액티브층(62)을 형성한다. 액티브층(62)은 게이트 절연층(54)의 표면이 평탄하기 때문에 단차부 없이 평탄하게 형성될 수 있다. 이에 따라, 액티브층(62)이 단선되거나 그 위에 형성되는 소오스 전극(64) 및 드레인 전극(66)과 게이트 전극(52)이 단락되는 등의 불량 문제가 방지되게 된다. 액티브층(62) 상에는 Cr, Mo 등의 금속 물질을 전면 증착한 다음 패터닝하여 TFT의 소오스 전극(64) 및 드레인 전극(66)을 형성한다. 소오스 전극(64) 및 드레인 전극(66) 사이에 노출된 오믹 접촉층(60)은 에칭 작업에 의해 제거되고 반도체층(58)이 노출되게 된다. 그 다음 노출된 반도체층(58)을 포함하여 소오스 및 드레인 전극(64,66) 등이 형성된 게이트 절연층(54) 상에는 보호막(Passivation layer)(68)을 전면 형성한다. 이 때 보호막(68)의 재료로는 개구율 향상을 위해 유전 상수가 3 이하인 BCB, SOG, Acryl 등을 사용한다. 유기 물질을 이용한 보호막(68)의 형성 방법으로는 스핀 코팅 방법 등을 사용한다. 그 다음 TFT의 드레인 전극(66) 상의 보호막(68) 부분을 에칭 작업에 의해 제거하여 드레인 콘택홀(70)을 형성한다. 그리고 나서 드레인 콘택홀(70)이 형성된 보호막(68) 상에 ITO(Indium Tin Oxide) 물질을 스퍼터링에 의해 전면 증착한 후 패터닝하여 화소전극(72)을 형성한다. 화소전극(72)은 드레인 콘택홀(70)을 통해 드레인 전극(66)에 접속된다. 이러한 방법에 의해 본 발명에 따른 액정표시소자의 하판이 완성되게 된다.
본 발명에 따른 액정표시소자의 제조방법에서는 게이트 절연층(54)의 형성시 CVD 장비와 같은 진공 증착 장비를 사용하지 않고 유기 물질을 이용하여 스핀 코팅 방법 등을 통해 형성시킴으로써 공정이 간단해지고, 제조 시간의 단축 및 제조 비용의 절감을 이룰 수 있다. 또한 저온 공정이 가능해지고, 수율이 향상되며, 기판 스트레스가 제거되어 대면적의 패널에도 적용시킬 수 있다는 장점이 있다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법에서는 게이트 절연층을 유기 물질로 평탄하게 형성하며, 그 표면을 가스를 이용하여 계면 처리한 다음에 무기 물질로 된 TFT의 반도체층을 형성한다. 게이트 절연층 표면의 계면 처리 시에 그 표면이 물리적, 화학적 특성 변화를 일으키게 되어 반도체층과의 접합 특성 및 계면 특성이 향상되게 된다. 이에 따라, 반도체층이 절연층 상에서 들뜨는 현상이 방지되고, TFT의 채널 특성도 향상되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (15)

  1. 액정셀의 박막 트랜지스터를 구성하는 게이트 전극과 반도체층 사이에 게이트 절연층을 구비하는 액정표시소자에 있어서,
    상기 게이트 절연층은 BCB(Benzocyclobutene), SOG(Spin on Glass), Acryl 등을 포함하는 유기 물질로 형성됨과 아울러 상기 반도체층과의 접합력이 강화되게끔 그 표면이 NH3, O2, N2, He, H2, O2+Ar 가스들 중 적어도 하나 이상의 가스를 이용하여 계면 처리되고,
    상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 미만으로 작은 경우에는 상기 게이트 절연층이 유전 상수가 2 이상인 유기 물질로 형성된 다른 유기 절연층과 함께 복수층으로 구성되는 것을 특징으로 하는 액정표시소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 유기 물질은 무기 물질인 Si를 포함하는 것을 특징으로 하는 액정표시소자.
  6. 게이트 전극이 형성된 기판 상에 BCB(Benzocyclobutene), SOG(Spin on Glass), Acryl 등을 포함하는 유기 물질을 이용하여 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층의 표면을 NH3, O2, N2, He, H2, O2+Ar 가스들 중 적어도 하나 이상의 가스를 이용하여 계면 처리하는 단계와,
    상기 계면 처리된 게이트 절연층 상에 액정셀의 박막 트랜지스터를 구성하는 반도체층을 형성하는 단계를 포함하고,
    상기 게이트 절연층에 사용되는 유기 물질의 유전 상수가 2 미만으로 작은 경우에는 상기 게이트 절연층을 유전 상수가 2 이상인 유기 물질로 형성되는 다른 유기 절연층과 함께 복수층으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트 절연층은 스핀 코팅, 롤링 및 디핑 중 어느 한 방법으로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 6 항에 있어서,
    상기 유기 물질은 무기 물질인 Si를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 제 6 항에 있어서,
    상기 게이트 절연층의 표면을 계면 처리하는 방법은 NH3, O2, N2, He 및 H2 가스들 중 적어도 하나 이상의 가스를 이용하여 플라즈마 화학적 기상 증착법을 통해 계면 처리하는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 6 항에 있어서,
    상기 게이트 절연층의 표면을 계면 처리하는 방법은 O2+Ar 가스를 이용하여 스퍼터링 방법을 통해 계면 처리하는 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 6 항에 있어서,
    상기 게이트 절연층의 표면을 계면 처리하는 방법은 O2, N2 가스들 중 적어도 하나 이상을 이용하여 상압 화학적 기상 증착법을 통해 계면 처리하는 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 제 6 항에 있어서,
    상기 반도체층은 스퍼터링 방법과 플라즈마 화학적 기상 증착법 중 어느 한 방법에 의해 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1019990048733A 1999-11-05 1999-11-05 액정표시소자 및 그 제조방법 KR100641731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048733A KR100641731B1 (ko) 1999-11-05 1999-11-05 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048733A KR100641731B1 (ko) 1999-11-05 1999-11-05 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010045440A KR20010045440A (ko) 2001-06-05
KR100641731B1 true KR100641731B1 (ko) 2006-11-02

Family

ID=19618629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048733A KR100641731B1 (ko) 1999-11-05 1999-11-05 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100641731B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741099B1 (ko) * 2005-12-20 2007-07-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100777739B1 (ko) * 2006-05-26 2007-11-19 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010548A (ko) * 1996-07-09 1998-04-30 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR19990010078A (ko) * 1997-07-14 1999-02-05 구자홍 액정표시장치 및 그 제조방법
KR19990033576A (ko) * 1997-10-24 1999-05-15 구자홍 액정표시장치의 배선구조 및 그 제조방법
JPH11274504A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010548A (ko) * 1996-07-09 1998-04-30 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR19990010078A (ko) * 1997-07-14 1999-02-05 구자홍 액정표시장치 및 그 제조방법
KR19990033576A (ko) * 1997-10-24 1999-05-15 구자홍 액정표시장치의 배선구조 및 그 제조방법
JPH11274504A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法

Also Published As

Publication number Publication date
KR20010045440A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US6281957B1 (en) In-plane switching mode liquid crystal display device
CN101814455B (zh) 制造阵列基板的方法
KR100241828B1 (ko) 반도체 장치 및 그 제조 방법
EP2743984B1 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
US6180438B1 (en) Thin film transistors and electronic devices comprising such
CN101097869A (zh) 薄膜晶体管、其制造方法以及显示装置
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
KR20010081859A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100641731B1 (ko) 액정표시소자 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
US6552361B1 (en) Thin film transistor device
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100620846B1 (ko) 액정표시소자 및 그 제조방법
KR100668136B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
JP2001339065A (ja) 電気光学装置の製造方法及び電気光学装置
KR100255590B1 (ko) 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
KR100485625B1 (ko) 액정표시소자 및 그 제조방법
CN103151253B (zh) 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
CA2150679C (en) Improved structure for cdse tft
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR100621858B1 (ko) 액정표시소자의 제조방법
KR20000003110A (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee