CN103151253B - 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 - Google Patents
信号线的制作方法、薄膜晶体管、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN103151253B CN103151253B CN201310056045.6A CN201310056045A CN103151253B CN 103151253 B CN103151253 B CN 103151253B CN 201310056045 A CN201310056045 A CN 201310056045A CN 103151253 B CN103151253 B CN 103151253B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- making
- film transistor
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 103
- 239000000463 material Substances 0.000 claims abstract description 62
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 description 14
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 241001074085 Scophthalmus aquosus Species 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PEQFPKIXNHTCSJ-UHFFFAOYSA-N alumane;niobium Chemical compound [AlH3].[Nb] PEQFPKIXNHTCSJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
本发明公开了一种信号线的制作方法、薄膜晶体管、阵列基板及显示装置，用以解决现有技术中因栅极和源极、漏极存在一定重合而产生耦合电容的问题。所述方法包括在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；通过干法刻蚀构图工艺，制得所述第一阻挡层和所述第二阻挡层；同一干法刻蚀条件下，用于制作第一阻挡层的材料的横向刻蚀速度大于用于制作第二阻挡层的材料的横向刻蚀速度；通过湿法刻蚀构图工艺制得信号线，形成具有多层绝缘层结构的薄膜晶体管，细化了栅极的宽度，缩小了栅极和源极、漏极的重合区域，增大了栅极的电容，提高了薄膜晶体管的传输速度，改善了薄膜晶体管的沟道特性。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种信号线的制作方法、薄膜晶体管、阵列基板及显示装置。
背景技术
薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，缩写为TFT-LCD）占据着当前市场的主导地位，其画面的显示，是通过控制施加在每个亚像素的像素电极上的灰阶电压来实现，即当某一行的栅极扫描线上施加开启电压的时候，薄膜晶体管（Thin Film Transistor，TFT）打开，数据线上的给定的灰阶电压就可以传输到亚像素的像素电极上，亚像素的像素电极和公共电极之间的电压差决定了液晶分子的偏转状况，从而达到调节液晶显示器的亮度和显示效果的目的。
图1为现有技术中薄膜晶体管的结构示意图，从图1中可以看出，所述TFT从下至上依次包括：玻璃基板11、栅极12、栅绝缘层13、有源层14、源极15、漏极16、钝化层17和像素电极18；其中，栅极12和源极15、漏极16存在重合，而这种重合使得栅极12与源极15、漏极16产生了耦合电容，从而影响了有源层14的传输速度。
发明内容
本发明实施例提供了一种信号线的制作方法、薄膜晶体管、阵列基板及显示装置，用以解决现有技术中因栅极和源极、漏极存在一定重合而产生耦合电容的问题。
本发明实施例提供了一种信号线的制作方法，所述方法包括：
本发明实施例提供一种信号线的制作方法，所述方法包括：
在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；
通过构图工艺制得所述第一阻挡层和所述第二阻挡层；
通过构图工艺制得信号线。
较佳的，通过干法刻蚀构图工艺，对用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层进行刻蚀，制得所述第一阻挡层和所述第二阻挡层，且在同一干法刻蚀条件下，用于制作所述第一阻挡层的材料的横向刻蚀速度大于用于制作所述第二阻挡层的材料的横向刻蚀速度。
较佳的，通过湿法刻蚀构图工艺，对用于制作所述信号线的材料层进行刻蚀，制得信号线。
本发明实施例提供的一种薄膜晶体管，所述薄膜晶体管包括基板、栅极和栅极绝缘层，其中，所述栅极为所述的信号线，所述薄膜晶体管还包括第一阻挡层和第二阻挡层；
所述栅极位于所述玻璃基板的上方；
所述第一阻挡层位于所述栅极上方；
所述第二阻挡层位于所述第一阻挡层的上方、栅极绝缘层的下方。
较佳的，所述第一阻挡层的材料为氧化硅；所述第二阻挡层的材料为氮化硅。
较佳的，所述栅极的宽度为2~2.5μm，且在此宽度范围内，能够保证栅极不断线。
本发明实施例提供的一种阵列基板，所述阵列基板包括所述的薄膜晶体管。
本发明实施例提供的一种显示装置，所述显示装置包括所述的阵列基板。
本发明实施例提供了一种信号线的制作方法、薄膜晶体管、阵列基板及显示装置，其中，所述方法包括在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；通过构图工艺制得第一阻挡层和第二阻挡层；通过构图工艺制得信号线；所述薄膜晶体管中，利用所述方法制作栅极，即所述信号线，不仅细化了栅极，缩小了栅极和源极、漏极的重合区域，同时，由于第一阻挡层和第二阻挡层的制作材料均为绝缘材料，形成的薄膜晶体管具有多层绝缘层结构，通过进一步设计各绝缘层的膜厚，能够增大栅极电容，提高薄膜晶体管的传输速度，改善薄膜晶体管的沟道特性。
附图说明
图1为现有技术中TFT的结构示意图；
图2为本发明实施例中在基板上制作栅极的流程示意图；
图3为本发明实施例中在栅极上完成栅极绝缘层制作的结构示意图；
图4为本发明实施例中在栅极绝缘层上完成源极、漏极和有源层的制作的结构示意图；
图5为本发明实施例中在源极和漏极上完成钝化层制作的结构示意图；
图6为本发明实施例提供的TFT的结构示意图。
具体实施方式
本发明实施例提供了一种信号线的制作方法、薄膜晶体管、阵列基板及显示装置，用以解决现有技术中因栅极和源极、漏极存在一定重合而产生耦合电容的问题。
本发明实施例提供了一种信号线的制作方法，所述方法包括：
在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；
通过干法刻蚀构图工艺，对用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层进行刻蚀，制得所述第一阻挡层和所述第二阻挡层，且在同一干法刻蚀条件下，用于制作第一阻挡层的材料的横向刻蚀速度大于用于制作第二阻挡层的材料的横向刻蚀速度；
通过湿法刻蚀构图工艺，对用于制作信号线的材料层进行刻蚀，制得信号线。
下面，以薄膜晶体管的制作过程为例，详细介绍本发明所述信号线的制作方法，薄膜晶体管中的栅极即所述信号线，制作过程中使用的基板为玻璃基板，薄膜晶体管的制作步骤，具体包括：
第一步，在玻璃基板21上制作栅极22，栅极22的详细制作过程如图2所示，具体步骤包括：
1）先在玻璃基板21上沉积钼（Mo）或铬（Cr）金属层a，然后依次沉积氧化硅（SiOx）层b和氮化硅（SiNx）层c，其中，优选地，SiOx层b和SiNx层c之间存在相反地应力，SiOx层b对玻璃基板会产生拉应力，而SiNx层c会对玻璃基板产生压应力，SiOx层b和SiNx层c的设计，可使产生的拉应力和压应力相互抵消，从而减小了沉积时造成的玻璃基板变形概率。
2）在不增加成本费用的前提下，使用原有的栅极掩模板，进行曝光、显影，完成图案转移；然后进行干法刻蚀工艺，形成第一阻挡层23和第二阻挡层24；同样干法刻蚀条件下，由于所述用于制作第一阻挡层的SiOx的横向刻蚀速率大于所述用于制作第二阻挡层的SiNx的横向刻蚀速率，因此采用SiOx的第一阻挡层会凹进去，形成干法刻蚀的钻刻效应，使得更多的栅极Mo或Cr表面暴露出来，从而在工艺上更容易做到将栅极细小化；同时，由于干法刻蚀法具有较高的精准度，因此使用干法刻蚀法能够更好的控制所述栅极的线宽。
需指出的是，同一干法刻蚀条件下，用于制作第一阻挡层的材料的横向刻蚀速率必须大于用于制作第二阻挡层的材料的横向刻蚀速率，因为只有这样的膜层结构，才可以形成钻刻效应，进一步暴露更多的栅极金属Mo或Cr表面a。同时，由于栅极上面沉积的SiOx材料，具有很好的粘附性，即使后续工序发生过刻，也能够有效保护栅极不出现断线。
若是相互更换第一阻挡层和第二阻挡层的材料，则不能形成所述的钻刻效应，不会在第一阻挡层处形成凹进去的结构，从而不能暴露出更多栅极Mo或Cr表面，做不到细线化。
若第一阻挡层和第二阻挡层采用同样的制作材料，同样不能形成钻孔效应，不能暴露出更多的栅极Mo或Cr表面，不能将栅极细线化。
3）进行湿刻工艺，刻蚀掉暴露出来Mo或Cr表面，得到细化后的栅极22，该细化后的栅极22可增强背光的透过率，提升了画质亮度，同时，由于细化后的栅极22和源极27、漏极28不存在重合，因此消除了栅极与源极、漏极的耦合电容。
第二步，在第二阻挡层24上制作栅极绝缘层25，如图3所示。在制作栅极绝缘层25的过程中，采用旋涂工艺，在第二阻挡层上方涂覆树脂，形成平坦化的栅极绝缘层；同时，栅极绝缘层也可以采用氮化硅或者氧化硅，但是，与树脂材料相比，使用氮化硅和氧化硅不容易形成平坦化的栅极绝缘层。根据栅极电容越大，越容易驱动薄膜晶体开关，形成低电压和高的开态电流的原则，可根据涂覆树脂的厚度及其它层的结构，来设计调节栅极电容的大小。
具体的，SiOx相对介电常数为3~4，SiNx相对介电常数为3~5，而用于制作栅极绝缘层的树脂材料的相对介电常数则为10以上，由于电容大小和相对介电常数成正比，因此使用树脂材料能够有效的增大栅极电容，克服单纯依靠减薄栅极绝缘层增大电容的方式的缺陷，避免因栅极绝缘层过薄而造成的绝缘层被击穿等问题的产生。
第三步，在栅绝缘层25上沉积半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用半掩膜技术，在栅极绝缘层25上形成有源层26、源极27和漏极28，如图4所示；
第四步，在有源层26、源极27和漏极28上方形成钝化层29，并在该钝化层29上形成过孔；具体包括：采用等离子体增强化学气相沉积技术（PlasmaEnhanced Chemical Vapor Deposition，PECVD）在有源层26、源极27和漏极28上沉积氮化硅薄膜，经涂覆光刻胶、曝光显影后，进行干法刻蚀，剥离而得到过孔，如图5所示；
第五步，在钝化层29上方制作像素电极210，具体包括：
使用磁控溅射法在钝化层29上沉积一层氧化铟锡（ITO）透明导电薄膜，经涂覆光刻胶并曝光显影后，再进行湿刻、剥离，形成像素电极210，且所述像素电极210通过位于钝化层的过孔直接与漏极28连接。
通过以上步骤，即完成了本发明所述的其结构如图6所示的薄膜晶体管的制作，利用该方法制得的薄膜晶体管，具有响应时间短、生产成本低等优点。
本发明实施例提供了一种薄膜晶体管，所述所述薄膜晶体管包括基板、栅极和栅极绝缘层，其中，所述栅极为所述的信号线，所述薄膜晶体管还包括第一阻挡层和第二阻挡层；
所述栅极位于所述基板的上方；
所述第一阻挡层位于所述栅极上方；
所述第二阻挡层位于所述第一阻挡层的上方、栅极绝缘层的下方。
进一步的，所述薄膜晶体管还包括有源层、源极、漏极、钝化层和像素电极；其中，
所述栅极绝缘层位于第二阻挡层上方，用于使栅极与其它层绝缘；
所述有源层位于栅极绝缘层上方，并与第二阻挡层的位置上下相对应；
所述源极设置在有源层上方，位于有源层的一侧；
所述漏极与源极同层设置，位于有源层的另一侧；
所述钝化层位于源极和漏极的上方；
所述像素电极位于钝化层的上方。
较佳的，所述第一阻挡层的制作材料为SiOx；所述第二阻挡层的制作材料为SiNx；所述第一阻挡层和所述第二阻挡层之间存在相反的应力。
同一干法刻蚀条件下，所述用于制作第一阻挡层的SiOx的横向刻蚀速度大于用于制作第二阻挡层的SiNx的横向刻蚀速度。
较佳的，所述栅极的宽度为2~2.5μm，且在此宽度范围内，能够保证栅极不断线。
本发明实施例提供的一种利用所述方法制得的薄膜晶体管，具体的，所述薄膜晶体管的结构如图6所示，该薄膜晶体管从下至上包括基板21、栅极22、第一阻挡层23、第二阻挡层24、栅极绝缘层25、有源层26、源极27、漏极28、钝化层29和像素电极210。
具体的，所述栅极22位于基板21的上方，其宽度为2~2.5μm；所述栅极的制作材料为金属钼Mo或铬Cr。
所述第一阻挡层23位于栅极22上方，其制作材料为氧化硅SiOx。
所述第二阻挡层24位于第一阻挡层23上方、栅极绝缘层25的下方，其制作材料为氮化硅SiNx。
并且，同样干法刻蚀条件下，所述用于制作第一阻挡层23的SiOx的横向刻蚀速度，大于所述用于制作第二阻挡层24的SiNx的横向刻蚀速度；由于所述SiOx的横向刻蚀速度较大，因此该层与其相邻的两层能够共同形成凹形结构，即产生了钻刻效应，进一步暴露了更多的栅极22表面；同时，由于SiOx具有很好的粘附性，即使后续工序发生过刻，也能够有效保护栅极不出现断线。
所述栅极绝缘层25位于第二阻挡层24上方，用于使栅极22与其它层电极绝缘。
所述有源层26位于栅极绝缘层25上方，并与第二阻挡层24的位置相对应。
所述源极27设置在有源层26上方，且位于有源层26的一侧。
所述漏极28与源极27同层设置，且位于有源层26上方的另一侧；所述源极27和漏极28的制作材料为导电金属，例如，单一的Mo、Gr,或者双层的铝铌合金钼（AlNd/Mo）等。
所述钝化层29位于源极27和漏极28上方，其制作材料为氮化硅SiNx，同时，所述钝化层上形成过孔，漏极28通过该过孔直接与像素电极210连接。
所述像素电极210位于钝化层29的上方，其制作材料为ITO透明导电材料。
本发明实施例提供的一种阵列基板，该阵列基板包括所述的薄膜晶体管。
本发明实施例提供的一种显示装置，该显示装置包括所述的阵列基板。
综上所述，本发明实施例提供了一种信号线的制作方法、阵列基板及显示装置，其中，所述方法包括在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；通过干法刻蚀构图工艺，对用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层进行刻蚀，制得所述第一阻挡层和所述第二阻挡层；同一干法刻蚀条件下，用于制作第一阻挡层的材料的横向刻蚀速度大于用于制作第二阻挡层的材料的横向刻蚀速度；通过湿法刻蚀构图工艺，对用于制作信号线的材料层进行刻蚀，制得信号线。使用所述方法制得薄膜晶体管的栅极，即所述信号线，形成具有多层绝缘层结构的薄膜晶体管，不仅细化了栅极，缩小了栅极和源极、漏极的重合区域，同时，由于第一阻挡层和第二阻挡层的制作材料均为绝缘材料，所以形成的薄膜晶体管具有多层绝缘层结构，通过进一步设计各层绝缘层的膜厚，能够增大栅极的电容，提高薄膜晶体管传输速度，改善薄膜晶体管沟道特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种信号线的制作方法，其特征在于，所述方法包括：
在基板上依次沉积用于制作信号线的材料层、用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层；
通过构图工艺制得所述第一阻挡层和所述第二阻挡层，包括：通过干法刻蚀构图工艺，对用于制作第一阻挡层的材料层和用于制作第二阻挡层的材料层进行刻蚀，制得所述第一阻挡层和所述第二阻挡层，且在同一干法刻蚀条件下，用于制作所述第一阻挡层的材料的横向刻蚀速度大于用于制作所述第二阻挡层的材料的横向刻蚀速度，以使得所述第一阻挡层凹进去，增加所述信号线的暴露面积；
通过构图工艺制得所述信号线。
2.如权利要求1所述方法，其特征在于，通过湿法刻蚀构图工艺，对用于制作所述信号线的材料层进行刻蚀，制得信号线。
3.一种薄膜晶体管，所述薄膜晶体管包括基板、栅极和栅极绝缘层，其特征在于，所述栅极为权利要求1或2所述的信号线，所述薄膜晶体管还包括第一阻挡层和第二阻挡层；
所述栅极位于所述基板的上方；
所述第一阻挡层位于所述栅极上方；
所述第二阻挡层位于所述第一阻挡层的上方、栅极绝缘层的下方。
4.如权利要求3所述薄膜晶体管，其特征在于，所述第一阻挡层的材料为氧化硅。
5.如权利要求3所述薄膜晶体管，其特征在于，所述第二阻挡层的材料为氮化硅。
6.如权利要求3至5任一所述薄膜晶体管，其特征在于，所述栅极的宽度为2～2.5μm。
7.一种阵列基板，其特征在于，所述阵列基板包括权利要求3～6任一权项所述的薄膜晶体管。
8.一种显示装置，其特征在于，所述显示装置包括权利要求7所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310056045.6A CN103151253B (zh) | 2013-02-22 | 2013-02-22 | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 |
| PCT/CN2013/075909 WO2014127589A1 (zh) | 2013-02-22 | 2013-05-20 | 信号线的制作方法、阵列基板的制作方法、阵列基板以及显示装置 |
| US14/387,519 US9484253B2 (en) | 2013-02-22 | 2013-05-20 | Signal line fabrication method, array substrate fabrication method, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310056045.6A CN103151253B (zh) | 2013-02-22 | 2013-02-22 | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103151253A CN103151253A (zh) | 2013-06-12 |
| CN103151253B true CN103151253B (zh) | 2015-07-22 |
Family
ID=48549244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310056045.6A Active CN103151253B (zh) | 2013-02-22 | 2013-02-22 | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9484253B2 (zh) |
| CN (1) | CN103151253B (zh) |
| WO (1) | WO2014127589A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9461072B2 (en) * | 2013-12-25 | 2016-10-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display array substrates and a method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101379539A (zh) * | 2006-02-09 | 2009-03-04 | 出光兴产株式会社 | 反射型tft基板及反射型tft基板的制造方法 |
| CN101826457A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极及mos晶体管的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3956572B2 (ja) * | 2000-03-13 | 2007-08-08 | セイコーエプソン株式会社 | 液晶装置用基板の製造方法 |
| JP2002090774A (ja) * | 2000-09-14 | 2002-03-27 | Hitachi Ltd | 液晶表示装置とその製造方法および装置 |
| US7521366B2 (en) * | 2001-12-12 | 2009-04-21 | Lg Display Co., Ltd. | Manufacturing method of electro line for liquid crystal display device |
| KR100505328B1 (ko) * | 2002-12-12 | 2005-07-29 | 엘지.필립스 엘시디 주식회사 | 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법 |
| JP5276964B2 (ja) * | 2008-12-08 | 2013-08-28 | 日立オートモティブシステムズ株式会社 | 熱式流体流量センサおよびその製造方法 |
-
2013
- 2013-02-22 CN CN201310056045.6A patent/CN103151253B/zh active Active
- 2013-05-20 WO PCT/CN2013/075909 patent/WO2014127589A1/zh active Application Filing
- 2013-05-20 US US14/387,519 patent/US9484253B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101379539A (zh) * | 2006-02-09 | 2009-03-04 | 出光兴产株式会社 | 反射型tft基板及反射型tft基板的制造方法 |
| CN101826457A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极及mos晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9484253B2 (en) | 2016-11-01 |
| WO2014127589A1 (zh) | 2014-08-28 |
| CN103151253A (zh) | 2013-06-12 |
| US20150104937A1 (en) | 2015-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN102856389B (zh) | 薄膜晶体管及其制造方法 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN101807585B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN104681627A (zh) | 阵列基板、薄膜晶体管及制作方法、显示装置 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| CN103278979B (zh) | 平面式液晶显示器的阵列基板及其制造方法 | |
| CN102054833B (zh) | 薄膜晶体管基板及其制造方法 | |
| US20140132905A1 (en) | Array substrate and manufacture method of the same, liquid crystal display panel, and display device | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device | |
| WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
| CN102956551B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN109755260A (zh) | 一种显示面板、显示面板的制造方法和显示装置 | |
| CN103151253B (zh) | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 | |
| CN106940507B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN104298020A (zh) | 应用于ads显示装置中的阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |