CN101379539A - 反射型tft基板及反射型tft基板的制造方法 - Google Patents

反射型tft基板及反射型tft基板的制造方法 Download PDF

Info

Publication number
CN101379539A
CN101379539A CNA2007800050494A CN200780005049A CN101379539A CN 101379539 A CN101379539 A CN 101379539A CN A2007800050494 A CNA2007800050494 A CN A2007800050494A CN 200780005049 A CN200780005049 A CN 200780005049A CN 101379539 A CN101379539 A CN 101379539A
Authority
CN
China
Prior art keywords
tft substrate
reflection
type tft
metal level
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800050494A
Other languages
English (en)
Inventor
井上一吉
矢野公规
田中信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN101379539A publication Critical patent/CN101379539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种反射型TFT基板。反射型TFT基板(1)具备：基板(10)；栅电极(23)及栅配线(24)；栅绝缘膜(30)；n型氧化物半导体层(40)；由通道部(41)分隔形成的金属层(60)；像素电极(67)；以使漏配线焊盘(68)及栅配线焊盘(25)露出的状态将玻璃基板(10)的上方覆盖的保护用绝缘膜(80)。所述金属层(60)作为漏配线(66)、源电极(63)、漏电极(64)及像素电极(67)发挥作用。

Description

反射型TFT基板及反射型TFT基板的制造方法
技术领域
本发明涉及反射型TFT基板及反射型TFT基板的制造方法。特别是，本发明的反射型TFT基板具备氧化物半导体层、金属层、保护用绝缘膜。氧化物半导体层是TFT(薄膜晶体管)的活性层。金属层在氧化物半导体层上由通道部分隔地形成，并且作为源配线、漏配线、源电极、漏电极及像素电极发挥作用。这样，反射型TFT基板就会长时间稳定地动作。另外，根据本发明，可以削减制造工序而实现制造成本的降低，此外，还可以消除对栅配线之间相互干扰(串扰：crosstalk)的担心。
背景技术
LCD(液晶显示装置)或有机EL显示装置由于显示性能、节能等原因而被广泛地利用。特别是作为携带电话或PDA(个人用携带信息终端)、个人电脑或笔记本型个人电脑、电视等显示装置来说，它们基本上成为主流。这些显示装置中，一般来说使用TFT基板(也包括反射型TFT基板)。
例如，液晶显示装置在TFT基板与对置基板之间填充有液晶等显示材料。另外，该显示材料在每个像素中被选择性地施加电压。这里，TFT基板是配置有由半导体薄膜(也称作半导体膜)等制成的TFT(薄膜晶体管)的基板。一般来说，TFT基板由于以阵列状配置TFT，因此也称作「TFT阵列基板」。
而且，在液晶显示装置等中所用的TFT基板中，在玻璃基板上纵横地配设有TFT与液晶显示装置的画面的一个像素的组(它被称作一个单元)。TFT基板中，在玻璃基板上，例如沿纵向等间隔地配置栅配线，沿横向等间隔地配置源配线或漏配线的一方。另外，在构成各像素的上述单元中，分别设有源配线或漏配线的另一方、栅电极、源电极及漏电极。
<TFT基板的以往的制造方法>
作为该TFT基板的制造方法，通常来说，已知有使用5片掩模的5片掩模工艺、利用网目(halffone)曝光技术而使用4片掩模的4片掩模工艺等。
但是，此种TFT基板的制造方法中，因使用5片或4片掩模，而使得其制造工艺需要很多的工序。例如，4片掩模工艺需要超过35个步骤(工序)的工序，5片掩模工艺需要超过40个步骤(工序)的工序。当像这样工序数增多时，制造材料利用率就有可能降低。另外，当工序数多时，工序就会变得复杂，制造成本也有可能增大。
(使用了5片掩模的制造方法)
图11是用于说明以往例中的TFT基板的制造方法的概略图，(a)表示形成了栅电极的剖面图。(b)表示形成了阻蚀层的剖面图。(c)表示形成了源电极及漏电极的剖面图。(d)表示形成了层间绝缘膜的剖面图。(e)表示形成了像素电极的剖面图。
图11(a)中，在玻璃基板210上，使用第一掩模(未图示)，形成栅电极212。即，首先，在玻璃基板210上，利用溅射堆积金属(例如Al(铝)等)。然后，使用第一掩模利用光刻法形成抗蚀剂。然后，通过以规定的形状蚀刻而形成栅电极212，将抗蚀剂磨光。
然后，如图11(b)所示，在玻璃基板210及栅电极212上，依次层叠由SiN膜(氮化硅膜)构成的栅绝缘膜213及α—Si：H(i)膜214。然后，堆积作为通道保护层的SiN膜(氮化硅膜)。然后，使用第二掩模(未图示)利用光刻法形成抗蚀剂。然后，使用CHF气体将SiN膜干式蚀刻为规定的形状，形成阻蚀层215，将抗蚀剂磨光。
然后，如图11(c)所示，在α—Si：H(i)膜214及阻蚀层215上，堆积α—Si：H(n)膜216。然后，在其上使用真空蒸镀或者溅射法堆积Cr(铬)/Al双层膜。然后，使用第三掩模(未图示)利用光刻法形成抗蚀剂。然后，蚀刻Cr/Al双层膜，形成规定的形状的源电极217a及漏电极217b。此时，对Al进行使用了H3PO4—CH3COOH—HNO3的热蚀刻，另外，对Cr进行使用了硝酸铈铵水溶液的热蚀刻。然后，对α—Si：H膜(216及214)，进行使用了CHF气体的干式蚀刻、使用了肼水溶液(NH2NH2·H2O)的湿式蚀刻，形成规定的形状的α—Si：H(n)膜216及α—Si：H(i)膜214，将抗蚀剂磨光。
然后，如图11(d)所示，在形成透明电极219之前，在栅绝缘膜213、阻蚀层215、源电极217a及漏电极217b上，堆积层间绝缘膜218。然后，使用第四掩模(未图示)利用光刻法形成抗蚀剂。然后，蚀刻层间绝缘膜218，形成用于将透明电极219与源电极217a电连接的通孔218a，将抗蚀剂磨光。
然后，如图11(e)所示，在形成了源电极217a及漏电极217b的图案的区域的层间绝缘膜218上，利用溅射法堆积以氧化铟和氧化锌为主成分的非晶态透明导电膜。然后，使用第五掩模(未图示)利用光刻法形成抗蚀剂。然后，对非晶态透明导电膜，将草酸约4重量％的水溶液作为蚀刻剂使用而进行热蚀刻。然后，将非晶态透明导电膜制成能够与源电极217a电连接的形状，将抗蚀剂磨光。这样就形成透明电极219。
像这样，根据本以往例的TFT基板的制造方法，需要5片掩模。
(使用了3片掩模的制造方法)
作为改良上述以往技术的技术，提出过各种利用减少了掩模的数目(例如从5片减少为3片)而进一步削减了制造工序的方法来制造TFT基板的技术。例如，下述专利文献1～7中，记载有使用了3片掩模的TFT基板的制造方法。
专利文献1：日本国特开2004—317685号公报
专利文献2：日本国特开2004—319655号公报
专利文献3：日本国特开2005—017669号公报
专利文献4：日本国特开2005—019664号公报
专利文献5：日本国特开2005—049667号公报
专利文献6：日本国特开2005—106881号公报
专利文献7：日本国特开2005—108912号公报
但是，上述专利文献1～7中所记载的使用了3片掩模的TFT基板的制造方法需要栅绝缘膜的阳极氧化工序等，是非常烦杂的制造工艺。由此，上述TFT基板的制造方法的问题是，是难以实际应用的技术。
另外，在实际的生产线中，质量(例如长时间的动作稳定性或避免栅配线之间相互干扰(串扰)的不佳状况)十分重要。即，希望有不仅能够提高质量并且还能够提高生产性的实用的技术。
另外，对于反射型的TFT基板，也要求提高质量或生产性。
发明内容
本发明是鉴于该问题而完成的，其目的在于，提供如下的反射型TFT基板及反射型TFT基板的制造方法，即，可以利用通道保护材料(channelguard)使之长时间稳定地动作，并且可以防止串扰，另外，通过削减制造工序的工序数，可以大幅度地降低制造成本。
为了达成上述目的，本发明的反射型TFT基板是如下的反射型TFT基板，其具备：基板；形成于该基板的上方的栅电极及栅配线；形成于所述基板、所述栅电极及所述栅配线的上方的栅绝缘膜；形成于所述栅电极的上方的、所述栅绝缘膜的上方的氧化物层；在所述氧化物层的上方由通道部分隔而形成的金属层；与源·漏电极电连接的像素电极，所述金属层至少作为所述像素电极及与该像素电极连接的所述源·漏电极发挥作用。
如果如此设置，则可以削减制造之时所用的掩模数，削减制造工序。所以，可以提高生产效率，实现生产成本的降低。另外，通常来说，利用金属层来形成源配线、漏配线、源电极、漏电极及像素电极。如果如此设置，则可以有效地制造源配线、漏配线、源电极、漏电极及像素电极。另外，由于可以降低各配线或电极的电阻，因此可以提高可靠性，并且可以抑制能量效率的降低。
另外，最好在所述氧化物层与金属层之间，形成氧化物导体层。
如果如此设置，则可以将TFT的开关速度高速化，并且提高TFT的耐久性。
另外，最好所述金属层的反射率在80％以上。
如果如此设置，则可以提供亮度优良的反射型TFT基板。
另外，最好所述金属层由以铝、银或金制成的薄膜或含有铝、银或金的合金层构成。
如果如此设置，则可以反射更多的光，可以提高亮度。
另外，最好所述反射型TFT基板具备金属层及/或金属薄膜，具有保护所述金属层及/或金属薄膜的金属层保护用氧化物透明导体层。
如果如此设置，则可以防止金属层及/或金属薄膜的腐蚀，并且可以提高耐久性。例如，在作为栅配线使用了金属薄膜的情况下，在形成栅配线焊盘(pad)用的开口部之时，可以防止金属表面露出，可以提高连接可靠性。另外，在金属层为反射金属层的情况下，可以防止反射金属层的变色等，可以防止反射金属层的反射率降低之类的不佳状况。另外，由于设为透明的，因此光的透过量不会减少，所以就可以提供亮度优良的显示装置。
另外，最好所述反射型TFT基板的上方被保护用绝缘膜覆盖，并且所述保护用绝缘膜在与各像素电极、源·漏配线焊盘及栅配线焊盘对应的位置具有开口部。
如果如此设置，则由于通道部的氧化物层的上部被保护用绝缘膜保护，因此可以长时间稳定地动作。另外，反射型TFT基板具备保护用绝缘膜。所以，可以提供能够容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的反射型TFT基板。
而且，所谓源·漏配线焊盘是指源配线焊盘或漏配线焊盘。
另外，最好所述氧化物层为n型氧化物半导体层。
通过像这样作为TFT的活性层使用氧化物半导体层，即使流过电流也很稳定，对于利用电流控制来使之动作的有机电场发光装置来说是有用的。
另外，最好所述氧化物层形成于与所述通道部、源配线、漏配线、源电极、漏电极及像素电极对应的规定的位置。
如果如此设置，则由于通常来说氧化物层仅形成于规定的位置，因此可以消除对栅配线之间相互干扰(串扰)之类的担心。
另外，最好所述氧化物层的能隙在3.0eV以上。
通过像这样将能隙设为大约3.0eV以上，就可以防止由光造成的误动作。而且，虽然通常来说能隙在大约3.0eV以上即可，然而优选设为大约3.2eV以上，更优选设为大约3.4eV以上。通过像这样增大能隙，就可以更为可靠地防止由光造成的误动作。另外，在具备氧化物导体层的情况下，最好将该氧化物导体层的能隙也设为大约3.0eV以上，可以获得相同的效果。
另外，为了达成上述目的，本发明的反射型TFT基板的制造方法是具有如下工序的方法，即，在基板的上方，使用第一掩模形成栅电极及栅配线的工序；在所述基板、栅电极及栅配线的上方，层叠栅绝缘膜、氧化物层、金属层及第二抗蚀剂，利用网目曝光，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂，蚀刻所述金属层及氧化物层，形成源配线、漏配线及像素电极的工序；在再次形成了所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述金属层，形成源电极及漏电极的工序；在露出了的所述栅绝缘膜及氧化物层的上方，以及在所述源配线、漏配线、源电极、漏电极及像素电极的上方，层叠保护用绝缘膜及第三抗蚀剂，使用第三掩模，将第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂，蚀刻所述像素电极及源·漏配线焊盘的上方的所述保护用绝缘膜以及所述栅配线焊盘的上方的所述保护用绝缘膜及栅绝缘膜，使所述像素电极、源·漏配线焊盘及栅配线焊盘露出的工序。
如此所述，本发明作为反射型TFT基板的制造方法也很有效，可以使用3片掩模来制造具有保护用绝缘膜的反射型TFT基板。另外，通过削减掩模数、削减制造工序，而可以提高生产效率，实现制造成本的降低。另外，由于通道部的氧化物层的上部被保护用绝缘膜保护，因此可以使之长时间稳定地动作。另外，由于通常来说，氧化物层仅形成于规定的位置(与通道部、源配线、漏配线、源电极、漏电极及像素电极对应的规定的位置)，因此可以消除对栅配线之间相互干扰(串扰)之类的担心。
另外，最好在所述氧化物层与金属层之间，层叠氧化物导体层。
如果如此设置，则可以将TFT的开关速度高速化，并且可以提高TFT的耐久性。
另外，最好在所述金属层的上方，层叠金属层保护用氧化物透明导体层。
如果如此设置，则可以防止金属层的腐蚀，并且可以提高耐久性。例如在金属层为反射金属层的情况下，可以防止反射金属层的变色等，可以防止反射金属层的反射率降低之类的不佳状况。
另外，最好在所述栅电极及栅配线的上方，层叠金属层保护用氧化物透明导体层。
如果如此设置，则例如在作为栅配线使用了金属层的情况下，在形成栅配线焊盘用的开口部之时，可以防止金属表面露出，从而可以提高连接可靠性。
附图说明
图1表示用于说明本发明的一个实施方式的反射型TFT基板的制造方法的概略流程图。
图2是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第一掩模的处理的概略图，(a)表示处理前的玻璃基板的剖面图，(b)表示进行了金属成膜/金属层保护用氧化物透明导体层成膜的剖面图，(c)表示涂布了第一抗蚀剂的剖面图，(d)表示进行了曝光/显影/第一蚀刻/第一抗蚀剂剥离、形成了栅电极及栅配线的剖面图。
图3是本发明的一个实施方式的反射型TFT基板的制造方法，表示形成了栅电极及栅配线的玻璃基板的要部的概略平面图。
图4是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了栅绝缘膜成膜/n型氧化物半导体层成膜/氧化物导体层成膜/金属层成膜/金属层保护用氧化物透明导体层成膜/第二抗蚀剂涂布的剖面图，(b)表示进行了网目曝光/显影的剖面图。
图5是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了第二蚀刻的剖面图，(b)表示再次形成了第二抗蚀剂的剖面图。
图6是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了第三蚀刻的剖面图，(b)表示进行了第二抗蚀剂剥离的剖面图。
图7是本发明的一个实施方式的反射型TFT基板的制造方法，表示源电极、漏电极、源配线、漏配线及像素电极上的金属层保护用氧化物透明导体层露出了的玻璃基板的要部的概略平面图。
图8是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第三掩模的处理的概略图，(a)表示进行了保护用绝缘膜成膜/第三抗蚀剂涂布的剖面图，(b)表示进行了曝光/显影的剖面图。
图9是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第三掩模的处理的概略图，(a)表示进行了第四蚀刻的剖面图，(b)表示进行了第三抗蚀剂剥离的剖面图。
图10是本发明的一个实施方式的反射型TFT基板的制造方法，表示露出了保护用绝缘膜的反射型TFT基板的要部的概略平面图。
图11是用于说明以往例的TFT基板的制造方法的概略图，(a)表示形成了栅电极的剖面图，(b)表示形成了阻蚀层的剖面图，(c)表示形成了源电极及漏电极的剖面图，(d)表示形成了层间绝缘膜的剖面图，(e)表示形成了透明电极的剖面图。
具体实施方式
[反射型TFT基板的制造方法的一个实施方式]
图1表示用于说明本发明的一个实施方式的反射型TFT基板的制造方法的概略流程图。
同图中，首先，在基板10上，使用第一掩模22，形成栅电极21及栅配线22(步骤S1)。
下面，对于使用了第一掩模22的处理，将参照附图进行说明。
(使用了第一掩模的处理)
图2是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第一掩模的处理的概略图，(a)表示处理前的玻璃基板的剖面图。(b)表示进行了金属成膜/金属层保护用氧化物透明导体层成膜的剖面图。(c)表示涂布了第一抗蚀剂的剖面图。(d)表示进行了曝光/显影/第一蚀刻/第一抗蚀剂剥离、形成了栅电极及栅配线的剖面图。
图2(a)中，首先，准备透光性的玻璃基板10。
而且，成为反射型TFT基板1的基材的板状构件并不限定于上述玻璃基板10。例如，也可以是树脂制的板状构件或片状构件等。另外，并不限定于透光性的玻璃基板10。例如，也可以是遮光性或半透明的玻璃基板。
然后，如图2(b)所示，在玻璃基板10上进行金属成膜，形成栅电极·配线用薄膜(栅电极及栅配线用薄膜)20。
本实施方式中，在玻璃基板10上，将Al和Mo依次使用高频溅射法，分别形成膜厚约为250nm及50nm的金属薄膜。接下来，使用由氧化铟—氧化锌(一般来说被称作IZO。In2O3：ZnO＝约90：10wt％)制成的溅射靶，形成膜厚约为100nm的金属层保护用氧化物透明导体层(适当地简称为氧化物保护膜。)26，形成由Al层/Mo层/IZO层构成的栅电极·配线用薄膜20。
而且，Al层之上的Mo层是出于降低与氧化物保护膜的接触电阻的目的使用的。所以，在接触电阻低到不用很在意的程度的情况下，也可以不形成Mo层。另外，可以取代Mo，而使用Ti(钛)、Ni(镍)、Cr(铬)等。另外，作为栅配线也可以使用Ag(银)、Cu(铜)等金属薄膜或合金薄膜。
另外，将IZO等透明导电膜作为金属层保护用氧化物透明导体层26配置于栅配线24的表面。如果如此设置，则在栅绝缘膜30上形成开口部251，形成栅配线焊盘25之时，栅配线24中所用的金属表面就不会露出。这样就能够实现可靠性高的连接。
另外，作为栅绝缘膜30使用SiNx、SiONx、SiO2等绝缘物，利用使用了CHF(CF4、CHF3等)的活性离子蚀刻法，在栅绝缘膜30上形成开口部251。此种情况下，IZO等透明导电膜也成为金属薄膜(Al层/Mo层)的保护膜。
作为取代IZO的材料，可以使用在ITO中含有镧系元素的材料或添加了Mo、W等的高熔点金属氧化物的材料。添加量可以是，相对于全部金属元素在约30原子％以下，优选约1～20原子％。其理由是因为，如果超过大约30原子％，则会有利用草酸水溶液或由磷酸、乙酸及硝酸构成的混酸(适当地称作混酸)的蚀刻速度降低的情况。另外，膜厚可以设为约20nm～500nm，优选约30nm～300nm。其理由是因为，如果小于约20nm，则会出现针孔，会有不能满足作为保护膜的用途的情况。另外，如果超过约500nm，则在成膜或蚀刻中需要花费时间，经济上的损失增大。
然后，如图2(c)所示，在栅电极·配线用薄膜20上，涂布第一抗蚀剂21。
然后，如同图(d)所示，使用第一掩模22，利用光刻法，以规定的形状形成抗蚀剂(未图示)。接下来，使用草酸水溶液，蚀刻金属层保护用氧化物透明导体层26。继而，使用混酸(一般被称作PAN。)，蚀刻金属薄膜，形成所需的形状的栅电极23及栅配线24(参照图3)。图2(d)中所示的栅电极23及栅配线24表示了图3中的A—A剖面及B—B剖面。这里，IZO即使使用PAN也可以蚀刻。所以，也可以使用上述PAN将金属层保护用氧化物透明导体层26和金属薄膜一起蚀刻。
然后，如图1所示，在玻璃基板10、栅电极23及栅配线24上，依次层叠栅绝缘膜30、作为氧化物层的n型氧化物半导体层40、氧化物导体层50、金属层60、金属层保护用氧化物透明导体层70及第二抗蚀剂71(步骤S2)。接下来，利用第二网目掩模72及网目曝光，将第二抗蚀剂71制成规定的形状(步骤S3)。
下面，对于使用了第二网目掩模72的处理，将参照附图进行说明。
(使用了第二网目掩模的处理)
图4是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了栅绝缘膜成膜/n型氧化物半导体层成膜/氧化物导体层成膜/金属层成膜/金属层保护用氧化物透明导体层成膜/第二抗蚀剂涂布的剖面图，(b)表示进行了网目曝光/显影的剖面图。
图4(a)中，首先，利用电晕放电CVD(化学蒸镀法)法，在玻璃基板10、栅电极23及栅配线24上，以约300nm的膜厚堆积作为氮化硅(SiNx)膜的栅绝缘膜30。而且，本实施方式中，作为放电气体，使用SiH4—NH3—N2系的混合气体。
然后，在栅绝缘膜30上，使用氧化铟—氧化锌—氧化镓(In2O3:Ga2O3：ZnO＝约70：27：3wt％)靶，利用高频溅射法，形成膜厚约为100nm的n型氧化物半导体层(活性层)40。此时的条件为，氧：氩比约为10：90Vol.％，并且基板温度约为200℃以下。该条件是不使n型氧化物半导体层40结晶化的条件。通过像这样作为TFT的活性层使用n型氧化物半导体层40，即使流过电流也很稳定。所以，对于利用电流控制来使之动作的有机电场发光装置来说是有用的。
另外，该n型氧化物半导体层40的能隙约为3.6eV。通过像这样增大能隙，就可以更为可靠地防止由光造成的误动作。
另外，在n型氧化物半导体层40的形成中所用的氧化铟—氧化锌—氧化镓(In2O3：Ga2O3：ZnO＝约70：27：3wt％)靶中，氧化锌的添加量优选为约1～6wt％，更优选为约2～5wt％。其理由是因为，如果小于约1wt％，则会有载流子浓度不会降低的情况。另外，当超过约6wt％时，则载流子浓度不会降低，或不发生结晶化而丧失对混酸的耐受性。
接下来，在n型氧化物半导体层40上，使用氧化铟—氧化锌—氧化锡(In2O3：ZnO：SnO2＝约60：20：20wt％)靶，利用高频溅射法，形成膜厚约为150nm的氧化物导体层50。此时的条件为，氧：氩比约为1：99Vol.％，并且基板温度是不会使氧化物导体层50结晶化的温度。如果如此设置，则可以将TFT的开关速度高速化，并且可以提高TFT的耐久性。
另外，该氧化物导体层50的能隙约为3.2eV。通过像这样增大能隙，就可以更为可靠地防止由光造成的误动作。
而且，本实施方式中，在n型氧化物半导体层40与金属层60之间，形成有氧化物导体层50。但是，例如在n型氧化物半导体层40与金属层60的接触电阻小等情况下，也可以不形成氧化物导体层50。
另外，本实施方式的作为氧化物导体层50使用的氧化铟—氧化锡—氧化锌(In2O3：SnO2：ZnO＝约60：20：20wt％)薄膜，即使加热到约350℃也不会结晶化。最好不使该氧化物导体层50结晶化，这样就可以实现利用草酸水溶液的蚀刻。另外，如果是上述氧化物导体层50的组成，则即使不被结晶化，也不会被混酸蚀刻。即，氧化物导体层50对于蚀刻金属层60的液体(混酸)具有耐受性，另一方面，可以用不会对结晶化了的n型氧化物半导体层40造成影响的蚀刻液(草酸水溶液)来蚀刻，也就是具有选择蚀刻特性。另外，氧化物导体层50具有如下的选择蚀刻特性是很重要的，即，可以被规定的蚀刻液(草酸水溶液)与未被结晶化的n型氧化物半导体层40一起蚀刻，并且可以被结晶化了的n型氧化物半导体层40所具有耐受性的蚀刻液(草酸水溶液)蚀刻。
而且，进行了上述的n型氧化物半导体层40的AC空穴测定(使用了东阳Technica公司制的RESITEST(商品名)的测定)，其结果为，载流子浓度：10+14/cm3、迁移率：30cm2/V·sec。另外，进行了氧化物导体层50的AC空穴测定，其结果为，载流子浓度：10+20/cm3、迁移率：38cm2/V·sec。而且，本实施方式中所用的n型氧化物半导体层40与氧化物导体层50并不限定于上述材料。
然后，在氧化物导体层50上，使用高频溅射法，依次层叠Mo、Al和Mo，形成由Mo层(膜厚约为50nm)/Al层(膜厚约为200nm)/Mo层(膜厚约为50nm)构成的金属层60。而且，金属层60作为反射型TFT基板1的反射金属层发挥作用。这里，最好将金属层60的反射率设为80％以上，如果如此设置，则可以提供亮度优良的反射型TFT基板1。另外，也可以取代由Mo层/Al层/Mo层构成的金属层60，使用Ag或Au等的金属薄膜，如果如此设置，则可以反射更多的光，提高亮度。
而且，各Mo层是出于降低氧化物导体层50或金属层保护用氧化物透明导体层70的接触电阻的目的而使用的，在接触电阻低到不用很在意的程度的情况下，也可以不形成Mo层。
然后，在金属层60上，使用氧化铟—氧化锌(In2O3：ZnO＝约90：10wt％)靶，利用高频溅射法，形成厚约150nm的金属层保护用氧化物透明导体层70。此时的条件为，氧：氩比为约1：99Vol.％。如果如此设置，则可以防止金属层60的腐蚀，并且可以提高耐久性。所以，就可以防止作为反射金属层的金属层60的变色等，防止金属层60的反射率降低这样的不佳状况。另外，金属层保护用氧化物透明导体层70是透明的。所以，由于光的透过量不会减少，因此可以提供亮度优良的显示装置。而且，在金属层60是不需要金属层保护用氧化物透明导体层70的稳定的金属的情况下，也可以不形成金属层保护用氧化物透明导体层70。
接下来，在金属层保护用氧化物透明导体层70上，层叠第二抗蚀剂71(步骤S2)。
然后，如同图(b)所示，利用第二网目掩模72及网目曝光，将第二抗蚀剂71制成规定的形状(图1的步骤S3)。第二抗蚀剂71被制成将栅电极23、源电极63、漏电极64、源配线65、漏配线66及像素电极67的上方覆盖的形状。另外，第二抗蚀剂71被利用网目掩模部721制成覆盖通道部41的上方的部分比其他的部分更薄的形状。
图5是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了第二蚀刻的剖面图，(b)表示再次形成了第二抗蚀剂的剖面图。
同图(a)中，作为第二蚀刻，使用第二抗蚀剂71和PAN，对金属层保护用氧化物透明导体层70和金属层(Mo/Al/Mo)60一起进行蚀刻，继而，使用第二抗蚀剂71和草酸水溶液，对氧化物导体层50和n型氧化物半导体层40一起进行蚀刻，形成所需的源配线65、漏配线66及像素电极67(图1的步骤S4)。
而且，不会因上述第二蚀刻，形成将源电极63及漏电极64分隔的空隙。但是，会形成源电极63与漏电极64的外廓的一部分。
然后，如同图(b)所示，再次形成上述第二抗蚀剂71(图1的步骤S5)。即，首先，如同图(b)所示，将第二抗蚀剂71中的利用网目曝光薄薄地形成的通道部41上的抗蚀剂磨光，再次形成第二抗蚀剂71(图1的步骤S5)。
下面，对于形成源电极63及漏电极64的处理，参照附图进行说明。
图6是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第二网目掩模的处理的概略图，(a)表示进行了第三蚀刻的剖面图，(b)表示进行了第二抗蚀剂剥离的剖面图。
同图(a)中，首先，使用再次形成的第二抗蚀剂71和PAN，蚀刻栅电极23的上方的金属层保护用氧化物透明导体层70和金属层60。这里，上述氧化物导体层50由于即使在未被结晶化的状态下对于PAN也具有耐受性，因此不被蚀刻。
然后，将n型氧化物半导体层40加热而使之结晶化。此时，将加热温度设为在约200℃以上并且不超过300℃的温度。这样，n型氧化物半导体层40由于发生结晶化，因此对于草酸水溶液具有耐受性，而氧化物导体层50由于未被结晶化，因此被草酸水溶液蚀刻。
接下来，使用再次形成的第二抗蚀剂71和草酸水溶液，将栅电极23的上方的氧化物导体层50选择性地蚀刻，形成源电极63及漏电极64(图1的步骤S6)。此时，结晶化了的n型氧化物半导体层40由于对草酸水溶液具有耐受性，因此不会受到损害，另外，因结晶化而使半导体特性稳定化。
而且，利用上述蚀刻，在栅电极23的上方的n型氧化物半导体层40上形成通道部41。由此，反射型TFT基板1就被称作通道蚀刻型。
接下来，如同图(b)所示，当将再次形成的第二抗蚀剂71全部磨光时，则形成于源电极63上、漏电极64上、源配线65上、漏配线66上及像素电极67上的金属层保护用氧化物透明导体层70就会露出(参照图7)。图6(b)所示的漏电极64、通道部41、源电极63、源配线65及像素电极67表示了图7中的C—C剖面。另外，漏配线66表示了D—D剖面。
然后，如图1所示，在露出了的栅绝缘膜30及n型氧化物半导体层40上，以及在形成于源配线65、漏配线66、源电极63、漏电极64及像素电极67上的金属层保护用氧化物透明导体层70上，依次层叠保护用绝缘膜80及第三抗蚀剂81(步骤S7)，使用第三掩模82，将第三抗蚀剂81制成规定的形状(步骤S8)。
下面，对于使用第三掩模82的处理进行说明。
(使用了第三掩模的处理)
图8是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第三掩模的处理的概略图，(a)表示进行了保护用绝缘膜成膜/第三抗蚀剂涂布的剖面图，(b)表示进行了曝光/显影的剖面图。
同图(a)中，首先，在形成了通道部41的反射型TFT基板1上，利用电晕放电CVD法，堆积膜厚约为200nm的作为氮化硅(SiNx)膜的保护用绝缘膜80。作为放电气体，使用SiH4—NH3—N2系的混合气体。接下来，在保护用绝缘膜80上，层叠第三抗蚀剂81(步骤S7)。
然后，如同图(b)所示，利用第三掩模82，将第三抗蚀剂81制成规定的形状(步骤S8)。第三抗蚀剂81被制成将除去像素电极67、漏配线焊盘68及栅配线焊盘25的上方以外的全部的保护用绝缘膜70覆盖的形状。
图9是用于说明本发明的一个实施方式的反射型TFT基板的制造方法的使用了第三掩模的处理的概略图，(a)表示进行了第四蚀刻的剖面图，(b)表示进行了第三抗蚀剂剥离的剖面图。
同图(a)中，作为第四蚀刻，使用第三抗蚀剂81及CHF(CF4、CHF3气体等)，对像素电极67及漏配线焊盘68上的保护用绝缘膜80以及栅配线焊盘25上的保护用绝缘膜80及栅绝缘膜30进行干式蚀刻，使像素电极67、漏配线焊盘68及栅配线焊盘25露出(图1的步骤S9)。即，穿过利用干式蚀刻形成的开口部671、681及251，像素电极67、漏配线焊盘68及栅配线焊盘25露出。
然后，当将第三抗蚀剂81磨光时，即如图10所示，在基板10上，除去像素电极67、漏配线焊盘68及栅配线焊盘25上以外，保护用绝缘膜80露出。图9(b)所示的漏电极64、通道部41、栅电极23、源电极63、源配线65及像素电极67表示了图10中的E—E剖面。另外，漏配线焊盘68表示了F—F剖面。另外，栅配线焊盘25表示了G—G剖面。
像这样，根据本实施方式的反射型TFT基板1的制造方法，通过削减制造工序的工序数，就可以大幅度降低制造成本。另外，由于通道部41的n型氧化物半导体层40的上部被保护用绝缘膜80保护，因此可以使之长时间稳定地动作。另外，通常来说，n型氧化物半导体层40仅形成于规定的位置(与通道部41、源配线65、漏配线66、源电极63、漏电极64及像素电极67对应的规定的位置)。所以，就可以消除对栅配线24之间相互干扰(串扰)之类的担心。另外，由于形成有保护用绝缘膜80，因此通过在反射型TFT基板1上，设置有机EL材料、电极及保护膜，就可以容易地获得有机电场发光装置。
而且，本实施方式中，在玻璃基板10上，层叠栅电极·配线用薄膜20(包括金属层保护用氧化物透明导体层26。)及第一抗蚀剂21，继而，层叠栅绝缘膜30、n型氧化物半导体层40、氧化物导体层50、金属层60、金属层保护用氧化物透明导体层70及第二抗蚀剂71，继而，层叠保护用绝缘膜80及第三抗蚀剂81。但是，并不限定于此。例如，也可以在各层之间夹隔其他的层而层叠。而且，其他的层例如为不会损害本实施方式的功能或效果的层；或者是辅助其他的功能或效果等的层。
[反射型TFT基板的一个实施方式]
另外，本发明作为反射型TFT基板1的发明来说也是有效的。
本实施方式的反射型TFT基板如图9(b)及图10所示，具备玻璃基板10、栅电极23及栅配线24、栅绝缘膜30、n型氧化物半导体层40、金属层60。
栅电极23及栅配线24形成于玻璃基板10的上方。另外，栅绝缘膜30形成于玻璃基板10、栅电极23及栅配线24的上方。另外，n型氧化物半导体层40至少形成于栅电极23的上方，并且还形成于栅绝缘膜30的上方。另外，金属层60在n型氧化物半导体层40上由通道部41分隔地形成。
即，作为氧化物层，设置n型氧化物半导体层40，通过作为TFT的活性层使用n型氧化物半导体层40，则即使流过电流也很稳定，对于利用电流控制来使之动作的有机电场发光装置来说是有用的。
另外，反射型TFT基板1的金属层60作为源配线65、漏配线66、源电极63、漏电极64及像素电极67发挥作用。即，利用上述的实施方式的制造方法用3片掩模(第一掩模22、第二网目掩模72、第三掩模82)来制造。所以，可以削减制造工序而提高生产效率，可以实现制造成本的降低。另外，可以降低各配线65、66或电极63、64的电阻，可以提高可靠性，并且可以抑制能量效率的降低。
另外，反射型TFT基板1将反射型TFT基板1的上方利用保护用绝缘膜80覆盖，并且保护用绝缘膜80在与各像素电极67、漏配线焊盘68及栅配线焊盘25对应的位置，具有用于使像素电极67、漏配线焊盘68及栅配线焊盘25露出的开口部671、681及251。即，除去露出了的像素电极67、漏配线焊盘68及栅配线焊盘25的上方以外的反射型TFT基板1的上方通常来说全都被保护用绝缘膜80覆盖。如果如此设置，则由于通道部41的n型氧化物半导体层40的上部被保护用绝缘膜80保护，因此可以长时间地使之稳定地动作。另外，反射型TFT基板1具备保护用绝缘膜80。所以，就可以提供能够容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的反射型TFT基板1。
另外，反射型TFT基板1采用了在n型氧化物半导体层40与金属层60之间形成了氧化物导体层50的构成。如果如此设置，则可以将TFT的开关速度高速化，并且可以提高TFT的耐久性。
另外，反射型TFT基板1将金属层60的反射率设为80％以上，从而可以提供亮度优良的反射型TFT基板。这里，最好金属层60由以铝、银或金制成的薄膜或者含有铝、银或金的合金层构成。如果如此设置，则可以反射更多的光，可以提高亮度。
另外，反射型TFT基板1在由金属薄膜制成的栅电极23及栅配线24之上，具有金属层保护用氧化物透明导体层26。如果如此设置，则在形成了栅配线焊盘25用的开口部251之时，可以防止金属表面露出，可以提高连接可靠性。
另外，反射型TFT基板1在作为反射层的金属层60之上，具有金属层保护用氧化物透明导体层70。如果如此设置，则可以防止金属层60的腐蚀，并且可以提高耐久性。另外，可以防止作为反射层的金属层60的变色等，可以防止反射层的反射率降低之类的不佳状况。另外，由于设为透明的，因此光的透过量不会减少，所以可以提供亮度优良的显示装置。
另外，反射型TFT基板1将n型氧化物半导体层40形成于与通道部41、源配线65、漏配线66、源电极63、漏电极64及像素电极67对应的规定的位置。
如果如此设置，则由于通常来说，n型氧化物半导体层40仅会形成于规定的位置，因此可以消除对栅配线之间相互干扰(串扰)之类的担心。
另外，反射型TFT基板1的n型氧化物半导体层40的能隙在约3.0eV以上。通过像这样将能隙设为约3.0eV以上，就可以防止由光造成的误动作。而且，虽然通常来说能隙在约3.0eV以上即可，然而优选设为约3.2eV以上，更优选设为约3.4eV以上。另外，在具备氧化物导体层50的情况下，可以也将该氧化物导体层50的能隙设为约3.0eV以上，可以获得相同的效果。
像这样，本实施方式的反射型TFT基板1通过削减制造工序的工序数，就可以大幅度地降低制造成本。另外，反射型TFT基板1由于通道部41的n型氧化物半导体层40的上部被保护用绝缘膜80保护，因此可以长时间稳定地动作。另外，由于形成有保护用绝缘膜80，因此可以通过在反射型TFT基板1上设置有机EL材料、电极及保护膜，而容易地获得有机电场发光装置。另外，由于n型氧化物半导体层40仅形成于规定的位置，因此可以消除对栅配线24之间相互干扰(串扰)之类的担心。
以上虽然对于本发明的反射型TFT基板及反射型TFT基板的制造方法，给出优选的实施方式而进行了说明，然而本发明的TFT基板及TFT基板的制造方法并不仅限于上述的实施方式，当然可以在本发明的范围中实施各种变更。
例如，上述实施方式中所用的n型氧化物半导体层40或氧化物导体层50并不限定于上述材料。
即，作为n型氧化物半导体层40的材料，可以举出氧化铟、氧化锌、氧化锡、氧化铟—氧化锌、氧化锌—氧化锡、氧化铟—氧化锌—氧化锡、氧化铟—氧化锌—氧化镓等或者在它们中添加了绝缘性透明氧化物的材料等。而且，作为绝缘性透明氧化物，可以举出氧化钇、氧化钛、氧化锆、氧化铪、氧化铌、氧化钽、氧化硼、氧化铝、氧化硅、氧化锗、镧系元素的氧化物等。
另外，在作为n型氧化物半导体层40使用上述的氧化物的情况下，使其载流子密度在约10+17/cm3以下是很重要的。该情况下，可以在大量的氧存在下成膜，或在氧的存在下进行热处理。如果如此操作，则可以利用氧缺陷来减少载流子。另外，出于降低载流子密度的目的，可以进行向氧化铟中添加氧化锌，或向氧化锡中添加氧化铟等操作。如果如此操作，则可以利用价电子(日文：荷電子)控制来减少载流子。另外，将它们组合使用也可以有效地减少载流子。
另外，作为氧化物导体层50的材料，可以举出氧化铟、氧化锌、氧化锡、氧化铟—氧化锌、氧化锌—氧化锡、氧化铟—氧化锌—氧化锡等。在作为氧化物导体层50使用上述的氧化物的情况下，使其载流子密度在10+20/cm3以上是很重要的。
工业上的利用可能性
本发明的反射型TFT基板及反射型TFT基板的制造方法并不限定于LCD(液晶显示装置)或有机EL显示装置中所用的反射型TFT基板及反射型TFT基板的制造方法。例如，也可以作为LCD(液晶显示装置)或有机EL显示装置以外的显示装置或用于其他的用途的反射型TFT基板及反射型TFT基板的制造方法来应用本发明。

Claims (13)

1.一种反射型TFT基板，其特征在于，
具有：基板；形成于所述基板的上方的栅电极及栅配线；形成于所述基板、所述栅电极及所述栅配线的上方的栅绝缘膜；形成于所述栅电极的上方的、所述栅绝缘膜的上方的氧化物层；在所述氧化物层的上方由通道部隔而形成的金属层；与源·漏电极电连接的像素电极，
所述金属层至少作为所述像素电极及与所述像素电极连接的所述源·漏电极发挥作用。
2.根据权利要求1所述的反射型TFT基板，其特征在于，在所述氧化物层与金属层之间，形成了氧化物导体层。
3.根据权利要求1或2所述的反射型TFT基板，其特征在于，所述金属层的反射率在80％以上。
4.根据权利要求1～3中任一项所述的反射型TFT基板，其特征在于，所述金属层由以铝、银或金制成的薄膜或含有铝、银或金的合金层构成。
5.根据权利要求1～4中任一项所述的反射型TFT基板，其特征在于，所述反射型TFT基板具备金属层及/或金属薄膜，具有保护所述金属层及/或金属薄膜的金属层保护用氧化物透明导体层。
6.根据权利要求1～5中任一项所述的反射型TFT基板，其特征在于，所述反射型TFT基板的上方被保护用绝缘膜覆盖，并且所述保护用绝缘膜在与各像素电极、源·漏配线焊盘及栅配线焊盘相对应的位置具有开口部。
7.根据权利要求1～6中任一项所述的反射型TFT基板，其特征在于，所述氧化物层为n型氧化物半导体层。
8.根据权利要求1～7中任一项所述的反射型TFT基板，其特征在于，所述氧化物层形成于与所述通道部、源配线、漏配线、源电极、漏电极及像素电极相对应的规定的位置。
9.根据权利要求1～8中任一项所述的反射型TFT基板，其特征在于，所述氧化物层的能隙在3.0eV以上。
10.一种反射型TFT基板的制造方法，其特征在于，具有：
在基板的上方，使用第一掩模形成栅电极及栅配线的工序；
在所述基板、栅电极及栅配线的上方，层叠栅绝缘膜、氧化物层、金属层及第二抗蚀剂，利用网目曝光，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂，蚀刻所述金属层及氧化物层，形成源配线、漏配线及像素电极的工序；
在再次形成了所述第二抗蚀剂后，使用所述第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述金属层，形成源电极及漏电极的工序；
在露出了的所述栅绝缘膜及氧化物层的上方，以及在所述源配线、漏配线、源电极、漏电极及像素电极的上方，层叠保护用绝缘膜及第三抗蚀剂，使用第三掩模，将第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂，蚀刻所述像素电极及源·漏配线焊盘的上方的所述保护用绝缘膜以及所述栅配线焊盘的上方的所述保护用绝缘膜及栅绝缘膜，使所述像素电极、源·漏配线焊盘及栅配线焊盘露出的工序。
11.根据权利要求10所述的反射型TFT基板的制造方法，其特征在于，在所述氧化物层与金属层之间，层叠氧化物导体层。
12.根据权利要求10或11所述的反射型TFT基板的制造方法，其特征在于，在所述金属层的上方，层叠金属层保护用氧化物透明导体层。
13.根据权利要求10～12中任一项所述的反射型TFT基板的制造方法，其特征在于，在所述栅电极及栅配线的上方，层叠金属层保护用氧化物透明导体层。
CNA2007800050494A 2006-02-09 2007-01-16 反射型tft基板及反射型tft基板的制造方法 Pending CN101379539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006031833A JP2007212699A (ja) 2006-02-09 2006-02-09 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP031833/2006 2006-02-09

Publications (1)

Publication Number Publication Date
CN101379539A true CN101379539A (zh) 2009-03-04

Family

ID=38345012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800050494A Pending CN101379539A (zh) 2006-02-09 2007-01-16 反射型tft基板及反射型tft基板的制造方法

Country Status (7)

Country Link
US (1) US20100163876A1 (zh)
EP (1) EP1983499A4 (zh)
JP (1) JP2007212699A (zh)
KR (1) KR20080106900A (zh)
CN (1) CN101379539A (zh)
TW (1) TW200739919A (zh)
WO (1) WO2007091405A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807552A (zh) * 2010-03-16 2010-08-18 信利半导体有限公司 一种半透射式tft阵列基板制造方法
CN103151253A (zh) * 2013-02-22 2013-06-12 北京京东方光电科技有限公司 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
CN103518263A (zh) * 2011-05-10 2014-01-15 出光兴产株式会社 薄膜晶体管

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5368014B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101803720B1 (ko) 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8703559B2 (en) * 2012-04-28 2014-04-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method thereof
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
TWI471948B (zh) * 2012-10-18 2015-02-01 Chunghwa Picture Tubes Ltd 氧化物薄膜電晶體製程方法
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US9853070B2 (en) * 2014-12-09 2017-12-26 Sharp Kabushiki Kaisha Method of manufacturing display panel substrate
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6139043B1 (ja) * 2015-10-09 2017-05-31 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215419A (ja) * 2004-01-30 2005-08-11 Sony Corp 反射型液晶表示装置及び透過型液晶表示装置
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807552A (zh) * 2010-03-16 2010-08-18 信利半导体有限公司 一种半透射式tft阵列基板制造方法
CN101807552B (zh) * 2010-03-16 2013-09-25 信利半导体有限公司 一种半透射式tft阵列基板制造方法
CN103518263A (zh) * 2011-05-10 2014-01-15 出光兴产株式会社 薄膜晶体管
CN103518263B (zh) * 2011-05-10 2017-06-23 出光兴产株式会社 薄膜晶体管
CN103151253A (zh) * 2013-02-22 2013-06-12 北京京东方光电科技有限公司 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
WO2014127589A1 (zh) * 2013-02-22 2014-08-28 京东方科技集团股份有限公司 信号线的制作方法、阵列基板的制作方法、阵列基板以及显示装置
CN103151253B (zh) * 2013-02-22 2015-07-22 北京京东方光电科技有限公司 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
US9484253B2 (en) 2013-02-22 2016-11-01 Boe Technology Group Co., Ltd. Signal line fabrication method, array substrate fabrication method, array substrate and display device

Also Published As

Publication number Publication date
EP1983499A4 (en) 2010-08-18
KR20080106900A (ko) 2008-12-09
JP2007212699A (ja) 2007-08-23
US20100163876A1 (en) 2010-07-01
WO2007091405A1 (ja) 2007-08-16
TW200739919A (en) 2007-10-16
EP1983499A1 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
CN101379539A (zh) 反射型tft基板及反射型tft基板的制造方法
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
CN101283388B (zh) Tft基板及tft基板的制造方法
US8778722B2 (en) TFT substrate and method for producing TFT substrate
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
KR100857482B1 (ko) 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20110183463A1 (en) Thin film transitor substrate and method of manufacturing the same
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
US20140167034A1 (en) Display device, array substrate and manufacturing method thereof
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN1964067A (zh) 用于显示器的薄膜晶体管基板
JP2007173489A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN112420739A (zh) 一种显示面板及其制备方法
CN212010934U (zh) 阵列基板及显示面板
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
US20150115273A1 (en) Array substrate, method for manufacturing the same and display device
JPH11264995A (ja) 液晶表示装置の製造方法
CN104934442B (zh) 阵列基板及其制作方法、显示面板及显示装置
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP4207303A1 (en) Oxide thin-film transistor and preparation method therefor, and display device
CN213026128U (zh) 金属氧化物阵列基板及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090304