CN1964067A - 用于显示器的薄膜晶体管基板 - Google Patents

用于显示器的薄膜晶体管基板 Download PDF

Info

Publication number
CN1964067A
CN1964067A CN 200610138550 CN200610138550A CN1964067A CN 1964067 A CN1964067 A CN 1964067A CN 200610138550 CN200610138550 CN 200610138550 CN 200610138550 A CN200610138550 A CN 200610138550A CN 1964067 A CN1964067 A CN 1964067A
Authority
CN
China
Prior art keywords
copper
barrier layer
layer
formed
conductive structure
Prior art date
Application number
CN 200610138550
Other languages
English (en)
Inventor
李制勋
金时烈
金度贤
金炳范
郑敞午
李埈泳
裵良浩
康盛旭
Original Assignee
三星电子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020050106274A priority Critical patent/KR20070049278A/ko
Application filed by 三星电子株式会社 filed Critical 三星电子株式会社
Publication of CN1964067A publication Critical patent/CN1964067A/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F2001/13629Multi-layer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F2001/136295Materials; Compositions; Methods of manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component

Abstract

本发明公开了一种含有能够被蚀刻的铜以具有可靠轮廓的导电结构,其中,铜层不被腐蚀或氧化,该导电结构包括形成于绝缘或半导体基板上的屏障层以及随后的铜层、阻挡层和覆盖层。铜层包含铜或铜合金。屏障层包含钼(Mo)、氮化钼(MoN)、或钼合金(包括MoW、MoTi、MoNb或MoZr中的至少一种)。阻挡层包含氮化铜、氧化铜或氮氧化铜。覆盖层包含钼、氮化钼(MoN)或钼合金(包括MoW、MoTi、MoNb和MoZr中的至少一种)。

Description

用于显示器的薄膜晶体管基板

技术领域

本发明涉及一种用于诸如可能在制造液晶和有机发光显示器时有用的薄膜晶体管中的导电结构,具体地说,涉及一种包括铜或铜合金的导电结构。

背景技术

薄膜晶体管(TFT)基板可以用于液晶显示器(LCD)中或用于有机发光器件(OLED)显示器中。LCD包括具有电极的两个基板和设置在两基板之间的液晶层。当两基板之间产生电场时,液晶分子的排列会改变,从而改变了其光透射比。OLED通过使用有机场致发光材料来显示图像。OLED的每一像素均包括向有机场致发光材料提供电流的驱动TFT以及控制驱动TFT的开关TFT。

随着LCD装置或OLED尺寸的增大,栅极线和数据线变得较长且它们的电阻增大,从而延迟了信号的传递。人们期望出现由诸如铜(Cu)的低电阻材料制成的导电材料。铜具有约1.67μΩcm的电阻系数(在薄膜状态中约2.0μΩcm至约2.3μΩcm)。相反,铝(Al)具有约2.65μΩcm的电阻系数(在薄膜状态中约3.1μΩcm)。简言之,铜(Cu)的电阻系数比铝(Al)的电阻系数低得多。因此,当采用铜作为栅极线和数据线时,信号延迟问题可以得到解决。

但是,铜对于绝缘基板(诸如对于玻璃基板或半导体层)具有较小的粘附。而且,当操作TFT时铜离子迅速扩散到非晶硅(a-Si)或硅层内,并且在对导电结构进行蚀刻时使用的蚀刻剂(蚀刻溶液)所产生的或在剥离光刻胶图案的过程中所产生的铜离子,可能渗入非晶硅层,从而产生影响TFT性能的泄漏电流。此外硅离子也可以扩散到铜导电结构内,使铜导电结构的电阻系数增大并降低了其化学耐腐蚀性。

因此,铜不单独使用,而是使用多层结构,该多层结构包括屏障层(barrier layer)、形成于屏障层上的铜层、以及形成于铜层上的覆盖层。但是,铜层可能被蚀刻/图案化多层结构的过程中或玻璃光刻胶图案的过程中出现的电化效应所腐蚀,造成不期望的覆盖层突悬和有缺陷的侧部轮廓。

发明内容

本发明提供了一种具有可被可靠地图案化的侧部轮廓的多层导电结构,并且其中免腐蚀和氧化铜层紧密地附着到基板上。示例性导电结构包括屏障层、铜层、阻挡层(blocking layer)、以及覆盖层。附加的阻挡层可以包括在屏障层与铜层之间。屏障层和覆盖层均可以包含钼(Mo)、氮化钼(MoN)、或钼合金(诸如MoW、MoTi、MoNb、或MoZr中的一种或多种)。阻挡层可以包含氮化铜、氧化铜、或氮氧化铜。

在制造导电结构的示例性方法中,在基板上形成屏障层。在屏障层上形成包括铜或铜合金的铜层。在铜层上形成阻挡层。然后,在阻挡层上形成覆盖层。可以通过在充有氮或氮气或氧气和氮气混和物的箱室中用铜作为靶极的溅射方法或通过真空截止(vacuumbreak)形成阻挡层。

示例性TFT基板包括栅极导电结构、数据导电结构和像素电极。栅极导电结构包括:栅极线,其形成于绝缘基板上并沿第一方向延伸;以及栅电极,其电连接至栅极线。数据导电结构包括:数据线,其形成于绝缘基板上,从而数据线与栅极线电绝缘;源电极,电连接至数据线;以及漏电极,其与源电极间隔设置。数据线沿不同于且有利地正交于第一方向的第二方向延伸。像素电极电连接至漏电极。像素电极形成在由栅极线和数据线限定的像素区中。栅极导电结构和数据导电结构都或其中任意一个包括屏障层、铜层、阻挡层、以及覆盖层。

附图说明

通过结合附图阅读下面的描述,本发明的上述和其它特征和优点将变得更明显,附图中:图1是示出了根据本发明示例实施例的TFT导电结构的示意性横截面视图;图2是示出了传统的多层导电结构的轮廓缺陷的示意性横截面视图;图3A至图3D是示出了制造根据本发明示例实施例的TFT导电结构的方法的横截面视图;图4是示出了根据本发明另一示例实施例的TFT导电结构的横截面视图;图5A是示出了根据本发明示例实施例的TFT基板的布局图;图5B和图5C是沿图5A中线B-B′截取的横截面视图;图6A、7A、8A和图9A是示出了制造根据本发明示例实施例的TFT基板的方法的平面视图;

图6B和图6C是沿图6A中线B-B′截取的横截面视图;图7B和图7C是沿图7A中线B-B′截取的横截面视图;图8B和图8C是沿图8A中线B-B′截取的横截面视图;图9B和图9C是沿图9A中线B-B′截取的横截面视图;图10A是示出了根据本发明另一示例实施例的TFT基板的布局图;图10B和图10C是沿图10A中线B-B′截取的横截面视图;图11示出了导电结构中氮或氧密度的曲线图。

具体实施方式

可以理解,当指出一个元件或层在另一元件或层“上”、“连接至”或“耦合至”另一元件或层时,它可以直接在另一元件或层上、直接连接至或直接耦合至另一元件或层,或者可能存在中间元件或层。相反,当指出一个元件“直接”在另一元件或层上、“直接连接至”或“直接耦合至”另一元件或层时,则不存在中间元件或层。全文中,相同的标号表示相同的元件。如这里所使用的,除非文中以其它方式清楚地指明,否则单数形式(“a”“an”和“the”)也可以包括复数形式。附图中所示出的区域应该理解为在本质上是示意性的,所以可以预料视图形状上存在例如由于制造技术和/或公差而产生的偏差。因此,图示为矩形的注入区通常在其边缘具有圆形或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元变化。同样,由注入形成的掩埋区可能会在掩埋区与其中发生注入的表面之间的区域中产生一些注入。

图1是示出了根据本发明示例实施例的TFT导电结构2的结构的示意性横截面视图。屏障层2a形成在基板1上,并且由铜或铜合金制成的铜层2b形成在屏障层上。覆盖层2d形成在铜层2b上,并且阻挡层2c被布置在铜层2b与覆盖层2d之间。基板1可以包括单层或包含多个元件、器件、层的复杂结构,诸如绝缘玻璃或硅基板或包含非晶硅的半导体层、绝缘层等。

屏障层2a加强了基板1与铜层2b之间的粘附,并防止铜离子扩散到基板1内,且优选地呈现出与铜层2b的蚀刻选择性类似的蚀刻选择性,从而它们可以同时被蚀刻。用于屏障层2a的示例性材料包括钼(Mo)、氮化钼(MoN)和钼合金(诸如MoTi、MoNb、MoZr等)。

为了防止铜层2b被图案化时使用的蚀刻溶液腐蚀,覆盖层2d覆盖并保护铜层。覆盖层2d由具有化学耐受性相对较高的材料组成,以防止铜层2b被用于图案化的蚀刻溶液腐蚀。优选地,覆盖层2d由具有类似于铜层2b的蚀刻选择性的材料组成,从而覆盖层2d和铜层2b可以同时被蚀刻。覆盖层2d包含例如钼(Mo)、氮化钼(MoN)和钼合金(诸如MoW、MoTi、MoNb、MoZr等)。

图2是示出了传统的多层导电结构的轮廓缺陷的示意性横截面视图。参照图2,当屏障层2a形成在铜层2b下方且覆盖层2d形成在铜层2b上时,在屏障层2a与铜层2b的边界以及在覆盖层2d与铜层2b的边界发生电化腐蚀。电化腐蚀起因于在蚀刻导电结构的过程以及在去除光刻胶图案的过程期间的电子交换。因此,铜层2b被不正确地蚀刻,形成了有缺陷轮廓,其中在处理期间覆盖层2d的突悬部可能导致断裂。

根据本发明,为了防止电化腐蚀,阻挡层2c被布置在铜层2b与覆盖层2d之间,如图1所示。阻挡层2c可以包含例如介电材料。可替换地,阻挡层2c可以包含半导体材料。即使当阻挡层2c包括半导体材料时,阻挡层2c也能防止电子交换,以减少由电化腐蚀引起的覆盖层2d的突悬。

可替换地,阻挡层2c可以包含金属化合物,诸如铜化合物,以简化制造工艺。例如,阻挡层2c可以包含氮化铜、氧化铜、氮氧化铜等。氮化铜的实例包括Cu3N等。氧化铜的实例包括Cu2O、CuO等。氮氧化铜的实例包括氧化铜和氮化铜的混和物,诸如Cu3N+CuO、Cu3N+Cu2O等等。阻挡层的氮化铜或氧化铜中的氮或氧的原子百分比在0.001至50原子百分比(atomic%)的范围内(以下,称为at%)。

阻挡层2c的厚度由所需要的绝缘程度来确定。当氮或氧的原子百分比增加时,绝缘程度增大,从而阻挡层2c可以被做得更薄。相反,当氮或氧的原子百分比减少时,绝缘程度降低,需要更厚的阻挡层。此外,当阻挡层2c呈现出某些小导电率时,需要更厚的阻挡层。例如,阻挡层2c的厚度可以在约50埃至约1000埃的范围内。

参照图3A,基板1可以由诸如玻璃或半导体的绝缘材料制成。例如通过对包含钼(Mo)、氮化钼(MoN)、钼合金(诸如MoW、MoTi、MoNb、MoZr等)的材料进行溅射而形成具有约100埃至约300埃厚度的屏障层2a。然后,例如通过对铜或铜合金进行溅射而在屏障层2a上形成铜层2b。例如,具有约1500埃至约2500埃厚度的铜层2b可以通过氩离子与铜或铜合金的碰撞而形成。然后减少氩气量,并使氮气流入溅射箱室内。不像惰性的氩气,当氮气被离子化并与铜或铜合金碰撞时,离子化的氮与铜或铜合金发生化学反应,以形成氮化铜。

形成于铜层2b上的氮化铜层对应于阻挡层2c。但是,所有的铜原子都不与氮发生化学反应。因此,与氩气碰撞的铜原子、或不与氮气发生化学反应的铜原子可以与氮化铜一起包含在阻挡层2c中。

箱室中的氩气与氮气的比例,例如在约90∶10至约40∶60的范围内。当箱室中的氩气与氮气的比例例如在约90∶10至约40∶60的范围内时,阻挡层2c可以包含约0.001at%至约50at%的氮,并且阻挡层2c具有约50埃至约1000埃的厚度。

包含氧化铜(诸如Cu2O、CuO等)的阻挡层2c可以通过向箱室内提供氧气(O2)以及氩气(Ar)而形成。包含氮氧化铜(诸如Cu(O,N)x等)的阻挡层2c可以通过向箱室提供例如氧气(O2)和氮气(N2)的混和气、氧气(O2)和氨气(NH3)的混和气、一氧化二氮气(N2O)、一氧化氮气(NO)、二氧化氮气(NO2)等等以及氩气(Ar)而形成。通过调节混和比例,可以调节氮原子或氧原子相对于铜原子的比例。

此外,形成阻挡层2c的过程可以在含有氮气或氧气的箱室中进行。具体地,形成阻挡层2c的过程可以在与进行前述过程的箱室不同的箱室中进行。

当通过溅射形成多层时,层之间的氮和氧的比例可以通过真空截止操作进行调节。具体地,在基板1上形成屏障层2a并且在屏障层2a上形成铜层2b之后,结束真空,或将空气注入到箱室内。然后,由于空气中的氧,在铜层2b上形成氧化铜层。氧化铜层可以用作阻挡层2c的一部分。

如图3c所示,使用氩气通过溅射方法在阻挡层2c上形成覆盖层2d。可以同时与铜层2b一起被湿蚀刻或可以具有与铜层2b类似的蚀刻选择性的材料,可以用作溅射靶,其对应于包含在覆盖层2d中的材料。例如钼(Mo)、氮化钼(MoN)、或钼合金(诸如MoW、MoTi、MoNb、MoZr等)的钼基团(group),可以用作上述材料。这样,形成了具有屏障层2a、铜层2b、阻挡层2c和覆盖层2d四层的多层2′。

在多层2′上形成光刻胶层,并对光刻胶层进行曝光和显影,以形成限定导电结构的光刻胶图案3。通过使用光刻胶图案3作为蚀刻掩膜,对覆盖层2d、阻挡层2c、铜层2b和屏障层2a同时进行蚀刻,以暴露基板1。过氧化氢或基于硝酸的蚀刻溶液可以用作蚀刻溶液。以上蚀刻溶液还可以包含磷酸、醋酸等。当屏障层2a通过对覆盖层2d、阻挡层2c和铜层2b进行湿蚀刻而暴露时,可以通过使用光刻胶图案3对屏障层2a进行图案化来形成导电结构2,以暴露基板1。

使用诸如HCl、Cl2、H2、O2、或其混和气通过干蚀刻对屏障层2a进行图案化。当屏障层2a不由蚀刻溶液来蚀刻时,由于屏障层2a覆盖了基板1,所以可以防止基板1由于包含铜离子的蚀刻溶液而被损坏。然后,去除光刻胶图案3。因此,完成了图1中的导电结构2。此前,例如使用光刻胶图案3作为蚀刻掩膜对屏障层2a进行干蚀刻。可替换地,当覆盖层2d、阻挡层2c和铜层2b被蚀刻以限定重叠层(over layer)时,可以去除光刻胶图案,并且通过使用重叠层作为蚀刻掩膜,屏障层2a可以被干蚀刻,以形成导电结构2。

由于布置在铜层与覆盖层之间的阻挡层阻挡了电子,通过上述过程形成的导电结构2将不被电化腐蚀损坏。防止了突悬,并且导电结构2的轮廓具有令人满意的锥角。

将描述导电结构的另一实例和制造导电结构的方法。图4是示出了根据本发明另一示例实施例的TFT导电结构的横截面视图。除了布置在屏障层2a与铜层2b之间的附加阻挡层2e之外,导电结构大致与图1中的相同。以下,阻挡层2c被称为“第一阻挡层”,而附加阻挡层2e被称为“第二阻挡层”。

参照图4,布置在屏障层2a与铜层2b之间的第二阻挡层2e可以防止屏障层2a与铜层2b之间的电子交换。第二阻挡层2e可以包括介电材料。可替换地,第二阻挡层2e可以包括半导体材料。即使当第二阻挡层2e包括半导体层时,第二阻挡层2e也可以防止大多数的电子交换,以减少铜层2b的对应于电化腐蚀的腐蚀。类似于第二阻挡层2e,第一阻挡层2c可以包括介电材料或半导体材料。优选地,为了简化制造工艺,第一和第二阻挡层2c和2e可以包括可与铜层2b同时被蚀刻的金属合金。第二阻挡层2e可以包含氮化铜、氧化铜、氮氧化铜等。氮化铜的实例包括Cu3N等。氧化铜的实例包括Cu2O、CuO等。氮氧化铜的实例包括氧化铜和氮化铜的混和物,诸如Cu3N+CuO、Cu3N+Cu2O等等。

为了防止电化腐蚀,阻挡层的氮化铜、氧化铜、氮氧化铜中的氮或氧的原子百分比在约0.001至50原子百分比(atomic%)的范围内(以下,称为at%)。当第二阻挡层2e与第一阻挡层2c一起形成时,可以获得更令人满意的导电结构轮廓。

以下,将详细描述制造第二阻挡层2e的过程。准备诸如绝缘玻璃基板、半导体层、绝缘层等的基板1。然后,例如通过对包含钼(Mo)、氮化钼(MoN)、钼合金(诸如MoTi、MoNb、MoZr等)的材料进行溅射而形成屏障层2a。屏障层2a形成为使得屏障层2a具有约100埃至约300埃的厚度。

使用铜或铜合金靶,允许诸如氩气的惰性气体和诸如氮气的反应气体进入溅射室(未示出)。然后,形成第二阻挡层2e。不像惰性气体的氩气,当氮气被离子化以形成氮离子,并且氮离子与铜或铜合金靶碰撞时,氮离子反抗(react against)铜或铜合金靶。因此,当靶包括铜或铜合金时,氮离子与铜或铜合金发生反应,以形成氮化铜。结果,在屏障层2a上形成包括氮化铜的第二阻挡层2e。

然而,并不是所有的铜原子都发生化学反应而形成氮化铜。因此,与氩气碰撞的铜原子或者未与氮气发生化学反应的铜原子可以与氮化铜一起被包括在第二阻挡层2e中。箱室中的氩气与氮气的比例例如在约90∶10至约40∶60的范围内。当箱室中的氩气与氮气的比例例如在约90∶10至约40∶60的范围内时,第二阻挡层2e可以包含约0.001at%至约50at%的氮,并且第二阻挡层2e具有约50埃至约1000埃的厚度。

包含氧化铜(诸如Cu2O、CuO等)的阻挡层2c可以通过向箱室中提供氧气(O2)以及氩气(Ar)而形成。包含氮氧化铜(诸如Cu(O,N)x等)的阻挡层2c可以通过向箱室提供例如氧气(O2)和氮气(N2)的混和气、氧气(O2)和氨气(NH3)的混和气、一氧化二氮气(N2O)、一氧化氮气(NO)、二氧化氮气(NO2)等等以及氩气(Ar)而形成。通过调节混和比例,可以调节氮原子或氧原子相对于铜原子的比例。然后,停止向箱室提供氮气或氧气,并通过在氩气条件下对铜靶或铜合金靶进行溅射,在第二阻挡层2e上形成铜层2b。

然后,提供氮气或氧气,并进行反应溅射,以形成包含氮化铜、氧化铜或氮氧化铜的第一阻挡层2c。第一阻挡层2c可以通过图3B所描述的真空截止法而形成。第二阻挡层2e和屏障层2a可以在相同的室中通过原位复合(in-situ)工艺形成,但第一阻挡层2c可以在充有氮气和氧气的不同室中通过反应溅射形成。如以上实施例所描述,在第一阻挡层2c上形成覆盖层2d,并且例如通过光刻工艺形成导电结构图案2。

可以通过以下方法检查本导电结构的第一和第二阻挡层2c和2e的存在。参照图11,当屏障层2a和覆盖层2d包括钼(Mo),并且铜层2b包括铜(Cu)时,可以通过使用诸如次级离子质谱法(SIMS)、x射线光电子光谱法(XPS)等的工具检测氧或氮的密度,来检查第一和第二阻挡层2c和2e的存在。

当IOMo表示包含在屏障层或含有钼的覆盖层中的氧、氮、或氧和氮的密度,而且IOCu表示包含在铜层中的氧、氮、或氧和氮的密度时,则Δl表示[(包含在阻挡层中的氧、氮、或氧和氮的密度)-(IOMo、IOCu、或IOMo和IOCu的平均值)],阻挡层优选地满足了下面的方程式:5<[Δl/IOMo×100,Δl/IOCu×100,或2×Δl/(IOMo+IOCu)]<10000根据本发明的导电结构和制造导电结构的方法可以适用于由液晶显示(LCD)装置、有机发光器件(OLED)等采用的薄膜晶体管(TFT)基板、半导体器件、使用半导体的装置等。此外,根据本发明的导电结构和制造导电结构的方法可以适用于需要微型图案的其它领域。

图5A是示出了根据本发明示例实施例的TFT基板的布局图,而图5B和图5C是沿图5A中线B-B′截取的横截面视图。图6A、7A、8A和图9A是示出了制造根据本发明示例实施例的TFT基板的方法的平面视图。图6B和图6C是沿图6A中线B-B′截取的横截面视图。图7B和图7C是沿图7A中线B-B′截取的横截面视图。图8B和图8C是沿图8A中线B-B′截取的横截面视图。图9B和图9C是沿图9A中线B-B′截取的横截面视图。

如图6A和图6B所示,传递栅极信号的栅极导电结构形成在绝缘基板10上。栅极导电结构包括栅极线22、栅极线端部24、栅电极26、存储电极27和存储电极线28。栅极线22沿第一方向延伸。栅极线端部24电连接至栅极线22的端部,以将外部装置的栅极信号传递至栅极线22。栅电极26电连接至栅极线22。

每一像素的存储电极27电连接至沿第一方向延伸穿过像素的存储电极线28。存储电极27与电连接至像素电极82的漏电极延伸部67交叠,以便于提高电容的存储电容器保持电荷容量。

存储电极27和存储电极线28可以具有各种位置和形状。例如,存储电极27和存储电极线28可以由不同于栅极导电结构的导电结构形成。此外,当存储电容足够时,可以不形成存储电极27和存储电极线28。

如图5B所示,栅极导电结构包括:屏障层221、241、261和271;包含铜或铜合金的铜层222、242、262和272;包含氮化铜、氧化铜或氮氧化铜的阻挡层223、243、263和273;以及覆盖层224、244、264和274。因此,栅极导电结构具有四层结构。现在示于图5B中,存储电极线28具有与栅极导电结构22、24、26和27相同的结构。将被解释的栅极导电结构22、24、26和27的特征也适用于存储电极线28。

本实施例的栅极导电结构22、24、26和27具有与上述实例大致相同的结构。也就是说,屏障层221、241、261和271有助于铜层222、242、262和272,使得铜层222、242、262和272固定到绝缘基板10上。此外,屏障层221、241、261和271防止绝缘基板10与铜层222、242、262和272之间的材料的扩散。

此外,布置在铜层222、242、262、272与覆盖层224、244、264、274之间的阻挡层223、243、263、273防止由于铜层222、242、262、272与覆盖层224、244、264、274之间的电子交换所引起的电化腐蚀。因此,避免了诸如覆盖层224、244、264、274突悬的轮廓缺陷。

当栅极导电结构22、24、26、27和28同时被蚀刻时,即使铜离子扩散到布置在栅极导电结构22、24、26、27和28下方的绝缘基板10内,也不会引起问题。因此,就像覆盖层224、244、264、274一样,屏障层221、241、261、271可以包含可与铜层222、242、262和272同时被蚀刻的材料。

如图1中的导电结构,栅极导电结构22、24、26、27、28具有屏障层221、241、261、271,铜层222、242、262、272,阻挡层223、243、263、273,以及覆盖层224、244、264、274的四层结构。

可替换地,如图5C中的导电结构,栅极导电结构22、24、26、27、28可以具有屏障层221、241、261、271,第二阻挡层225、245、265、275,铜层222、242、262、272,第一阻挡层223、243、263、273,以及覆盖层224、244、264、274的五层结构。具有五层结构的栅极导电结构22、24、26、27、28大致与图4中的导电结构相同,并且制造栅极导电结构22、24、26、27、28的方法大致与上述方法相同。

栅极绝缘层30形成在其上形成有栅极导电结构22、24、26、27、28的基板10上。栅极绝缘层30包含氮化硅(SiNx)等。

半导体层40形成在其上形成有栅极导电结构22、24、26、27和28的栅极基板10上所布置的栅极绝缘层30上。半导体层40包含例如非晶硅。形成于半导体层40上的欧姆接触层55和56包含具有硅化物或n型杂质的n+非晶硅。

数据导电结构形成在欧姆接触层55和56以及栅极绝缘层30上。数据导电结构包括数据线62、源电极65、漏电极66、漏电极延伸部67、和数据线端部68。数据线62沿不同于第一方向的第二方向延伸,从而数据线和栅极线限定了像素。源电极65从栅极线62延伸,以布置在欧姆接触层55上方。数据线端部68电连接至数据线62的端部,以将由外部装置提供的图像信号传递至数据线62。漏电极66与源电极65间隔设置。漏电极66和源电极65布置在相对于TFT的通道层相对的侧部。漏电极延伸部67从漏电极66延伸,以与存储电极27交叠。

参照图5B,与栅极导电结构22、24、26和27一样,数据导电结构62、65、66、67和68具有屏障层621、651、661、671和681,铜层622、652、662、672和682,阻挡层623、653、663、673和683,以及覆盖层624、654、664、674和684的四层结构。图1中的导电结构可以适用于数据导电结构62、65、66、67和68。

屏障层621、651、661、671和681有助于铜层622、652、662、672和682,使得铜层622、652、662、672和682固定到诸如欧姆接触层55和56的基板上。此外,屏障层621、651、661、671和681防止铜层622、652、662、672和682与欧姆接触层55和56之间或铜层622、652、662、672和682与栅极绝缘层30之间的材料的扩散。

此外,屏障层621、651、661、671和681防止蚀刻溶液中的铜离子在用于形成数据导电结构62、65、66、67和68的湿蚀刻过程期间渗入到欧姆接触层55和56内或渗入到半导体层40内。因此,避免了TFT的损坏。此外,阻挡层623、653、663、673和683布置在铜层622、652、662、672和682与覆盖层624、654、664、674和684之间,以防止由电子交换引起的电化腐蚀。

参照图5C,数据导电结构62、65、66、67和68可以具有五层,包括:屏障层621、651、661、671和681,第二阻挡层625、655、665、675和685,铜层622、652、662、672和682,第一阻挡层623、653、663、673和683,以及覆盖层624、654、664、674和684。图4中的导电结构可以适用于数据导电结构62、65、66、67和68。

源电极65的至少一部分与半导体层40交叠。漏电极66布置成相对于栅电极26与源电极65相对。漏电极66的至少一部分与半导体层40交叠。欧姆接触层55和56布置在半导体层40与源电极65和漏电极66之间,以降低接触电阻。

漏电极延伸部67通过漏电极延伸部67与存储电极27之间所布置的栅极绝缘层30而与存储电极27交叠,以限定存储电容器。当不需要存储电极27时,就不形成漏电极延伸部67。

栅电极26、形成于栅电极26上的半导体层40、布置在半导体层40上的欧姆接触层55和56、源电极65和漏电极66限定了TFT。半导体层40对应于TFT的通道。

保护层70形成在未被数据导电结构62、65、66、67和68覆盖的数据导电结构62、65、66、67和68以及半导体层40上。例如,保护层70可以包含具有良好平面化特性且感光的材料。保护层70可以包含诸如a-Si:C:O、a-Si:O:F等的材料,这些材料可以具有低介电常数并且可以通过等离子体增强化学气相沉积(PECVD)形成。可替换地,保护层70可以包含诸如氮化硅(SiNx)等的无机材料。当保护层70包含有机材料时,包含氮化硅(SiNx)、二氧化硅(SiO2)等的绝缘层(未示出)可以附加地形成在具有有机材料的保护层70下方,以便防止暴露于源电极65与漏电极66之间的保护层70与半导体层40之间的接触。

保护层70包括分别暴露漏电极延伸部67和数据线端部68的接触孔77和78。保护层70和栅极绝缘层30还包括暴露栅极线端部24的接触孔74。像素电极82形成在保护层70上。像素电极82通过接触孔77电连接至漏电极66。像素电极82布置在像素区中。当在像素电极82与上基板的共用电极之间产生电场时,液晶分子的排列会改变。

子栅极线端部84和子数据线端部88形成在保护层70上。子栅极线端部84和子数据线端部88分别通孔接触孔74和78电连接至栅极线端部24和数据线端部68。像素电极82和子栅极线端部84以及子数据线端部88包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)等的导电且透光的材料。根据该示例实施例的TFT基板可以适用于液晶显示(LCD)装置。

以下,将参照图6A至图9C解释制造TFT基板的方法。如图6A和图6B所示,在绝缘基板10上形成栅极多层。栅极多层包括屏障层221、241、261和271,包含铜或铜合金的铜层222、242、262和272,包含氮化铜、氧化铜或氮氧化铜的阻挡层223、243、263和273,以及覆盖层224、244、264和274。可以通过溅射方法形成栅极多层。然后,在栅极多层上形成限定栅极导电结构22、24、26、27和28的光刻胶图案。依次对覆盖层224、244、264和274,阻挡层223、243、263和273,铜层222、242、262和272,以及屏障层221、241、261和271进行湿蚀刻。

可替换地,当依次对覆盖层224、244、264和274,阻挡层223、243、263和273,以及铜层222、242、262和272进行湿蚀刻时,可以通过使用光刻胶图案作为掩膜对屏障层221、241、261和271进行干蚀刻。然后,去除光刻胶图案。可替换地,当依次对覆盖层224、244、264和274,阻挡层223、243、263和273,以及铜层222、242、262和272进行湿蚀刻时,去除光刻胶图案,并且可以通过使用被湿蚀刻的覆盖层224、244、264和274,阻挡层223、243、263和273,以及铜层222、242、262和272作为掩膜对屏障层221、241、261和271进行干蚀刻。结果,完成了包括栅极线22、栅电极26、栅极线端部24、存储电极27和存储电极线28的栅极导电结构。

制造参照图3A至图3D所描述的导电结构的方法可以适用于栅极导电结构22、24、26、27和28的方法。也就是说,阻挡层223、243、263和273可以通过使用铜作为靶极并且在充有氮气或氧气的箱室中进行的反应溅射方法而形成。阻挡层223、243、263和273的一部分可以通过真空截止形成自然氧层而形成。

参照图6C,栅极导电结构22、24、26、27和28具有包括屏障层221、241、261和271,第二阻挡层225、245、265和275,铜层222、242、262和272,第一阻挡层223、243、263和273,以及覆盖层224、244、264和274的五层结构。栅极导电结构22、24、26、27和28具有与图4中结构的大致相同的结构,并且制造栅极导电结构22、24、26、27和28的方法也与上述相同。

当形成屏障层221、241、261和271时,在充有氩气以及氧气或氮气的箱室中使用铜作为靶极进行反应溅射,以形成第二阻挡层225、245、265和275。然后,停止提供氮气或氧气,并在充有氩气的室中进行溅射,以形成铜层222、242、262和272。然后,再次将氧气或氮气提供给箱室,以便形成第一阻挡层223、243、263和273。当形成第二阻挡层225、245、265和275以及铜层222、242、262和272时,第一阻挡层223、243、263和273的一部分可以通过真空截止在铜层222、242、262和272上形成自然氧层而形成。

栅极导电结构22、24、26、27和28包括:第一阻挡层223、243、263和273,布置在铜层222、242、262和272与覆盖层224、244、264和274之间,通过防止铜层222、242、262和272与覆盖层224、244、264和274之间的电子交换而减少电化腐蚀;以及第二阻挡层225、245、265和275,布置在屏障层221、241、261和271与铜层222、242、262和272之间,通过防止屏障层221、241、261和271与铜层222、242、262和272之间的电子交换而减少电化腐蚀。因此,导电结构可以形成为具有无突悬和令人满意的锥角的完整轮廓。

然后,如在图7A至图7C中所描述的,形成包含例如氮化硅的栅极绝缘层30,使得栅极绝缘层30具有约1,500埃至约5000埃的厚度。在栅极绝缘层30上形成本征非晶硅层,使得非晶硅层具有约500埃至约2000埃的厚度,以便形成半导体层40,并且在本征非晶硅层上形成掺杂的非晶硅层,使得掺杂的非晶硅层具有约300埃至约600埃的厚度,以便形成欧姆接触层55。通过光刻方法分别对本征非晶硅层和掺杂的非晶硅层进行图案化,以形成半导体层40和欧姆接触层55。

然后,参照图8A和图8B,形成包括屏障层621、651、661、671和681,铜层622、652、662、672和682,阻挡层623、653、663、673和683,以及覆盖层624、654、664、674和684的数据导电结构的多层。屏障层621、651、661、671和681,铜层622、652、662、672和682,阻挡层623、653、663、673和683,以及覆盖层624、654、664、674和684中的每层均可以通过溅射方法依次形成。在栅极绝缘层30和欧姆接触层55上形成屏障层621、651、661、671和681。铜层622、652、662、672和682包括铜或铜合金。阻挡层623、653、663、673和683包括氮化铜、氧化铜或氮氧化铜。

然后,在数据导电结构的多层上形成限定数据导电结构62、65、66、67和68的光刻胶图案,并且通过使用光刻胶图案作为蚀刻掩膜同时对覆盖层624、654、664、674和684,阻挡层623、653、663、673和683,铜层622、652、662、672和682,以及屏障层621、651、661、671和681进行蚀刻。可替换地,可以同时对覆盖层624、654、664、674和684,阻挡层623、653、663、673和683,以及铜层622、652、662、672和682进行湿蚀刻,以暴露屏障层621、651、661、671和681,然后可以通过使用光刻胶图案作为蚀刻掩膜对屏障层621、651、661、671和681进行干蚀刻。可替换地,当可以同时对覆盖层624、654、664、674和684,阻挡层623、653、663、673和683,以及铜层622、652、662、672和682进行湿蚀刻以暴露屏障层621、651、661、671和681时,可以去除光刻胶图案,进而可以通过使用已图案化的覆盖层624、654、664、674和684,阻挡层623、653、663、673和683,以及铜层622、652、662、672和682作为蚀刻掩膜,对屏障层621、651、661、671和681进行干蚀刻。此外,可以同时对屏障层621、651、661、671和681,欧姆接触层55和56,以及半导体层40进行蚀刻。

结果,完成了数据导电结构,其具有:数据线62,沿基本上垂直于栅极线22方向的方向延伸;源电极65,电连接至数据线62,并延伸以布置于栅电极26上方;数据线端部68,电连接至数据线62;漏电极66,布置成相对于栅电极26与源电极65相对;以及漏电极延伸部67,从漏电极66延伸,以与存储电极27交叠。

可以通过制造上述导电结构的方法形成数据导电结构62、65、66、67和68。换句话说,布置在铜层622、652、662、672和682与覆盖层624、654、664、674和684之间的阻挡层623、653、663、673和683防止了铜层622、652、662、672和682与覆盖层624、654、664、674和684之间的电子交换,以防止电化腐蚀。因此,数据导电结构62、65、66、67和68具有另人满意的侧部轮廓,并且避免了突悬。

参照图8C,与栅极导电结构22、24、26和27一样,数据导电结构62、65、66、67和68可以具有五层结构。也就是说,第二阻挡层625、655、665、675和685可以另外地形成在铜层622、652、662、672和682与屏障层621、651、661、671和681之间。当第二阻挡层625、655、665、675和685形成在铜层622、652、662、672和682与屏障层621、651、661、671和681之间时,数据导电结构62、65、66、67和68具有增强的轮廓。制造数据导电结构62、65、66、67和68的方法大致与图4中的方法相同。

然后,对屏障层621、651、661、671和681进行干蚀刻,并且对欧姆接触层55的未被数据导电结构65、66、67和68覆盖的一部分进行干蚀刻,以露出半导体层40。欧姆接触层55的被蚀刻部分布置在栅电极26上方。用来蚀刻屏障层621、651、661、671和681的气体可以用来蚀刻欧姆接触层55。可替换地,用来蚀刻欧姆接触层55的气体可以改变,并且所改变的气体可以用来蚀刻欧姆接触层56。结果,完成了栅电极26、形成于栅电极26上的半导体层40、欧姆接触层55和56、源电极65以及漏电极66,以限定底部栅极型薄膜晶体管,其具有布置在通道层下方的栅电极。

参照图9A至图9C,保护层70形成在未被数据导电结构62、65、66、67和68覆盖的数据导电结构62、65、66、67和68以及半导体层40上。例如,保护层70可以包含具有良好平面化特性且感光的材料。保护层70可以包含诸如a-Si:C:O、a-Si:O:F等的材料,这些材料具有低介电常数且可以通过等离子体增强化学气相沉积(PECVD)形成。可替换地,保护层70可以包含诸如氮化硅(SiNx)等的无机材料。保护层70可以具有单层结构或包括各种材料的多层结构。

然后,对保护层70和栅极绝缘层30进行图案化,以通过光刻工艺形成露出栅极线端部24、漏电极延伸部67和数据线端部68的接触孔74、77和78。当保护层70和栅极绝缘层30包含感光有机材料时,接触孔74、77和78可以仅通过光刻工艺形成。优选地,保护层70和栅极绝缘层30可以具有相同的蚀刻选择性。

然后,如图5A至图5C所示,在保护层70上形成ITO层,并对ITO层进行图案化,以形成通过接触孔77电连接至漏电极66的像素电极82、通过接触孔74电连接至栅极线端部24的子栅极线端部84、以及通过接触孔78电连接至数据线端部68的子数据线端部88。

之前,解释了包括具有岛状和不同于数据导电结构的图案的半导体层的TFT基板以及制造TFT基板的方法。但是,本发明可以适用于包括具有与数据导电结构的图案大致相同的图案的半导体层的TFT基板以及制造TFT基板的方法。以下,将参照图10A至图10C解释包括具有与数据导电结构的图案大致相同的图案的半导体层的TFT基板以及制造TFT基板的方法。

图10A是示出了根据本发明另一示例实施例的TFT基板的布局图,而图10B和图10C是沿图10A中线B-B′截取的横截面视图。如图10A至图10C所示,除了半导体层42、44和48以及欧姆接触层52、55、56和58具有与数据导电结构62、65、66、67和68大致相同的结构这一事实外,本发明的示例实施例大致与图6A至图6C中的相同。欧姆接触层52、55、56和58具有与数据导电结构62、65、66、67和68大致相同的结构,而欧姆接触层52、55、56和58在通道区域没有被分隔。不像前述的实例(其中,根据该实施例的制造TFT基板的方法,半导体层和数据导电结构通过不同的掩膜形成),数据导电结构和欧姆接触层通过具有狭缝的掩膜或半色调掩膜进行图案化。

其它过程大致与前述的实施例的相同,并且本领域技术人员可以实施该过程。因此,将省略任何其它解释。根据导电结构以及制造本发明导电结构的方法,铜层可以紧密地附着于基板,并可以防止铜层的氧化或腐蚀。此外,可以防止由腐蚀引起的突悬,从而导电结构具有令人满意的轮廓。因此,提高了具有相对较低电阻的铜层的可靠性。

根据TFT基板和制造TFT基板的方法,提高了栅极导电结构和数据导电结构的可靠性,从而提高了信号特征和显示质量。

已经描述了本发明的示例实施例及其优点,对于本领域技术人员来说,在不背离本发明精神和范围的前提下,可以很容易发现各种改变、替换和变更并进行实施。

Claims (44)

1.一种导电结构,包括:屏障层,其形成于基板上;铜层,其形成于所述屏障层上,所述铜层包含铜或铜合金;阻挡层,其形成于所述铜层上;以及覆盖层,其形成于所述阻挡层上。
2.根据权利要求1所述的导电结构,其中,所述屏障层包含钼(Mo)、氮化钼(MoN)、或钼合金。
3.根据权利要求2所述的导电结构,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
4.根据权利要求1所述的导电结构,其中,所述阻挡层包含氮化铜。
5.根据权利要求1所述的导电结构,其中,所述阻挡层包含氧化铜。
6.根据权利要求1所述的导电结构,其中,所述阻挡层包含氮氧化铜。
7.根据权利要求1所述的导电结构,其中,所述覆盖层包含钼、氮化钼(MoN)、或钼合金。
8.根据权利要求7所述的导电结构,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
9.根据权利要求1所述的导电结构,其中,所述基板对应于绝缘基板、半导体层、或绝缘层。
10.一种导电结构,包括:屏障层,其形成于基板上;第一阻挡层,其形成于所述屏障层上;铜层,其形成于所述第一阻挡层上,所述铜层包含铜或铜合金;第二阻挡层,其形成于所述铜层上;以及覆盖层,其形成于所述第二阻挡层上。
11.根据权利要求10所述的导电结构,其中,所述屏障层包含钼(Mo)、氮化钼(MoN)、或钼合金。
12.根据权利要求11所述的导电结构,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
13.根据权利要求10所述的导电结构,其中,所述第一和第二阻挡层中的至少一层包含氮化铜。
14.根据权利要求10所述的导电结构,其中,所述第一和第二阻挡层中的至少一层包含氧化铜。
15.根据权利要求10所述的导电结构,其中,所述第一和第二阻挡层中的至少一层包含氮氧化铜。
16.根据权利要求10所述的导电结构,其中,所述覆盖层包含钼(Mo)、氮化钼(MoN)、或钼合金。
17.根据权利要求16所述的导电结构,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
18.根据权利要求10所述的导电结构,其中,所述基板对应于绝缘基板、半导体层、或绝缘层。
19.一种制造导电结构的方法,包括:在基板上形成屏障层;在其上形成有所述屏障层的所述基板上形成包含铜或铜合金的铜层;在所述铜层上形成阻挡层;以及在所述阻挡层上形成覆盖层。
20.根据权利要求19所述的方法,其中,通过在充有氮气的箱室中使用铜作为靶极的溅射方法形成所述阻挡层。
21.根据权利要求19所述的方法,其中,通过在充有氧气的箱室中使用铜作为靶极的溅射方法形成所述阻挡层。
22.根据权利要求19所述的方法,其中,通过在充有氧气和氮气的箱室中使用铜作为靶极的溅射方法形成所述阻挡层。
23.根据权利要求19所述的方法,其中,所述阻挡层通过真空截止而形成。
24.一种制造导电结构的方法,包括:在基板上形成屏障层;在所述屏障层上形成第一阻挡层;在所述第一阻挡层上形成包含铜或铜合金的铜层;在所述铜层上形成第二阻挡层;以及在所述第二阻挡层上形成覆盖层。
25.根据权利要求24所述的方法,其中,通过在充有氮气的箱室中使用铜作为靶极的溅射方法形成所述第一阻挡层和第二阻挡层中的至少一层。
26.根据权利要求24所述的方法,其中,通过在充有氧气的箱室中使用铜作为靶极的溅射方法形成所述第一阻挡层和第二阻挡层中的至少一层。
27.根据权利要求24所述的方法,其中,通过在充有氧气和氮气的箱室中使用铜作为靶极的溅射方法而形成所述第一阻挡层和第二阻挡层中的至少一层。
28.根据权利要求24所述的方法,其中,所述第二阻挡层通过真空截止而形成。
29.一种薄膜晶体管(TFT)基板,包括:栅极导电结构,包括:栅极线,形成于绝缘基板上并沿第一方向延伸;以及栅电极,其电连接至所述栅极线;数据导电结构,包括:数据线,形成于所述绝缘基板上,使得所述数据线与所述栅极线电绝缘;源电极,其电连接至所述数据线;以及漏电极,与所述源电极间隔设置,所述数据线沿不同于所述第一方向的第二方向延伸;以及像素电极,其电连接至所述漏电极,所述像素电极形成于由所述栅极线和所述数据线限定的像素中;其中,所述栅极导电结构和所述数据导电结构中的至少一个包括:屏障层,其形成于基板上;铜层,其形成于所述屏障层上,所述铜层包含铜或铜合金;阻挡层,其形成于所述铜层上;以及覆盖层,其形成于所述阻挡层上。
30.根据权利要求29所述的TFT基板,其中,所述屏障层包含钼(Mo)、氮化钼(MoN)、或钼合金。
31.根据权利要求30所述的TFT基板,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
32.根据权利要求29所述的TFT基板,其中,所述阻挡层包含氮化铜。
33.根据权利要求29所述的TFT基板,其中,所述阻挡层包含氧化铜。
34.根据权利要求29所述的TFT基板,其中,所述阻挡层包含氮氧化铜。
35.根据权利要求29所述的TFT基板,其中,所述覆盖层包含钼、氮化钼(MoN)、或钼合金。
36.根据权利要求35所述的TFT基板,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
37.一种薄膜晶体管(TFT)基板,包括:栅极导电结构,包括:栅极线,形成于绝缘基板上并沿第一方向延伸;以及栅电极,其电连接至所述栅极线;数据导电结构,包括:数据线,形成于所述绝缘基板上,使得所述数据线与所述栅极线电绝缘;源电极,其电连接至所述数据线;以及漏电极,与所述源电极间隔设置,所述数据线沿不同于所述第一方向的第二方向延伸;以及像素电极,其电连接至所述漏电极,所述像素电极形成于由所述栅极线和所述数据线限定的像素中;其中,所述栅极导电结构和所述数据导电结构中的至少一个包括:屏障层,其形成于基板上;第一阻挡层,其形成于所述屏障层上;铜层,其形成于所述第一阻挡层上,所述铜层包含铜或铜合金;第二阻挡层,其形成于所述铜层上;以及覆盖层,其形成于所述第二阻挡层上。
38.根据权利要求37所述的TFT基板,其中,所述屏障层包含钼(Mo)、氮化钼(MoN)、或钼合金。
39.根据权利要求38所述的TFT基板,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
40.根据权利要求37所述的TFT基板,其中,所述第一和第二阻挡层中的至少一层包含氮化铜。
41.根据权利要求37所述的TFT基板,其中,所述第一和第二阻挡层中的至少一层包含氧化铜。
42.根据权利要求37所述的TFT基板,其中,所述第一和第二阻挡层中的至少一层包含氮氧化铜。
43.根据权利要求37所述的TFT基板,其中,所述覆盖层包含钼、氮化钼(MoN)、或钼合金。
44.根据权利要求43所述的TFT基板,其中,所述钼合金包括选自由MoW、MoTi、MoNb、MoZr、以及其混和物组成的组中的任一种。
CN 200610138550 2005-11-08 2006-11-07 用于显示器的薄膜晶体管基板 CN1964067A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106274A KR20070049278A (ko) 2005-11-08 2005-11-08 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법

Publications (1)

Publication Number Publication Date
CN1964067A true CN1964067A (zh) 2007-05-16

Family

ID=38083037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610138550 CN1964067A (zh) 2005-11-08 2006-11-07 用于显示器的薄膜晶体管基板

Country Status (5)

Country Link
US (1) US20070122649A1 (zh)
JP (1) JP2007134691A (zh)
KR (1) KR20070049278A (zh)
CN (1) CN1964067A (zh)
TW (1) TW200727491A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217151B (zh) 2008-01-03 2011-12-07 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
US8212256B2 (en) 2007-12-17 2012-07-03 Au Optronics Corporation Pixel structure, display panel, eletro-optical apparatus, and method thererof
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN102983101A (zh) * 2011-08-04 2013-03-20 东友 Fine-Chem 股份有限公司 液晶显示装置用阵列基板的制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7837929B2 (en) 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
JP5510769B2 (ja) * 2007-08-24 2014-06-04 日立金属株式会社 Cu系配線膜の成膜方法
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
KR101296654B1 (ko) 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법
EP2079099B1 (en) * 2008-01-11 2015-09-16 Imec Method and apparatus for preventing galvanic corrosion in semiconductor processing
JP5303155B2 (ja) * 2008-02-20 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置とその製造方法
KR101542221B1 (ko) * 2008-09-26 2015-08-06 삼성디스플레이 주식회사 표시기판, 이의 제조 방법, 및 이를 갖는 표시장치
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
KR101691560B1 (ko) * 2009-11-24 2017-01-10 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
US8449818B2 (en) * 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
WO2012154817A1 (en) 2011-05-10 2012-11-15 H.C. Starck, Inc. Composite target
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5927523B2 (ja) * 2011-11-29 2016-06-01 株式会社Joled 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR20130126479A (ko) * 2012-05-10 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR20150077758A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR20150087617A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
RU2585112C2 (ru) * 2014-01-22 2016-05-27 Алексей Владиславович Сагалович Композиционное покрытие для алюминия или его сплавов
CN104332476B (zh) * 2014-09-18 2017-05-31 京东方科技集团股份有限公司 单元像素、阵列基板、显示装置及其制造方法
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044080A1 (en) * 1998-02-24 1999-09-02 Asahi Glass Company Ltd. Light absorption antireflective body and method of producing the same
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100775159B1 (ko) * 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212256B2 (en) 2007-12-17 2012-07-03 Au Optronics Corporation Pixel structure, display panel, eletro-optical apparatus, and method thererof
CN101217151B (zh) 2008-01-03 2011-12-07 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102983101A (zh) * 2011-08-04 2013-03-20 东友 Fine-Chem 股份有限公司 液晶显示装置用阵列基板的制造方法
CN102983101B (zh) * 2011-08-04 2015-06-17 东友精细化工有限公司 液晶显示装置用阵列基板的制造方法
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
WO2013149463A1 (zh) * 2012-04-01 2013-10-10 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
US9553158B2 (en) 2012-04-01 2017-01-24 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer

Also Published As

Publication number Publication date
JP2007134691A (ja) 2007-05-31
TW200727491A (en) 2007-07-16
US20070122649A1 (en) 2007-05-31
KR20070049278A (ko) 2007-05-11

Similar Documents

Publication Publication Date Title
US7981734B2 (en) Manufacturing method of thin film transistor including low resistance conductive thin films
US7071037B2 (en) Semiconductor device and manufacturing method thereof
JP4309362B2 (ja) 薄膜トランジスタの製造方法
US7718478B2 (en) Manufacturing method for field-effect transistor
JP3587537B2 (ja) 半導体装置
US6617203B2 (en) Flat panel display device and method of manufacturing the same
US8778722B2 (en) TFT substrate and method for producing TFT substrate
US20100285632A1 (en) Tft substrate and method for manufacturing tft substrate
US8173492B2 (en) Method of manufacturing thin film transistor substrate
JP5015470B2 (ja) 薄膜トランジスタ及びその製法
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7608490B2 (en) Semiconductor device and manufacturing method thereof
US9111802B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US9129992B2 (en) Method for manufacturing transistor
US8507303B2 (en) Thin film transistor array panel and method for manufacturing the same
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2007220818A (ja) 薄膜トランジスタ及びその製法
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
US6887744B2 (en) Method of forming a thin film transistor substrate with a interconnection electrode
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US6204520B1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C12 Rejection of an application for a patent