JP5214125B2 - 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 - Google Patents

Description

本発明は配線構造に係り、さらに詳細には銅または銅合金を含む配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法に関する。

薄膜トランジスタ基板はマトリックス配列の画素を具備する液晶表示装置または有機ＥＬ表示装置等の基板で使われる。

液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は電極が形成されている２枚の基板とその間に挿入されている液晶層で構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過される光量を調節する装置で、電極に伝達される画像信号を制御するためのスイッチング素子として薄膜トランジスタを用いる。

有機ＥＬ（ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置は蛍光性有機物質を電気的に励起発光させて画像を表示する表示装置で、それぞれの画素に発光のための電流を供給する駆動薄膜トランジスタとスイッチング薄膜トランジスタを具備する。

一方、液晶表示装置または有機ＥＬ表示装置等の表示面積がますます大型化されることによって、前記薄膜トランジスタと接続されるゲート線及びデータ線が長くなり配線の抵抗が増加するようになる。このような抵抗増加は信号遅延等の問題を誘発するので、これを克服するためには前記ゲート線及びデータ線をできるだけ低い抵抗率を有する材料で形成する必要がある。

配線材料のうち低い抵抗率を有しながらも価格が低廉な物質として銅（Ｃｕ）を挙げることができる。銅は抵抗率が約１．６７μΩｃｍであって、約２．６５μΩｃｍであるアルミニウム（Ａｌ）に比べて抵抗率がはるかに低い。したがって、実際の工程において銅で構成されたゲート線及びデータ線を用いるようになれば、アルミニウムを用いた場合に比べて信号遅延等の問題が改善することができる。

しかし、銅はガラス等の絶縁基板または半導体層等の下部構造物に対する接着性（ａｄｈｅｓｉｏｎ）が不良であり、むけたり、浮き上がりやすくて、化学物質に対する耐性が脆弱であって後続する工程で化学物質に露出する場合には容易に酸化されたり腐蝕される。したがって銅単独で配線を形成することは難しく、下部にバリヤ膜と上部にキャッピング膜が具備された多重膜の形態で用いることが一般的である。しかしこのような多重膜を積層することは工程が複雑になるだけでなく、配線の全体抵抗率を増加させることができる。また各層別にエッチング速度が相異なってエッチング工程時良好な側面プロファイルにパターニングされにくくて配線の信頼性が低下する。
特開第２０００−２０８７７３号

本発明が解決しようとする技術的課題は接着力を改善した、良好な側面プロファイルを有する銅配線構造を提供することにある。

本発明が解決しようとする他の技術的課題は前記構造を有する配線形成方法を提供することにある。

本発明が解決しようとするまた他の技術的課題は前記配線構造を含む薄膜トランジスタ基板を提供することにある。

本発明が解決しようとするまた他の技術的課題は前記したような薄膜トランジスタ基板の製造方法を提供することにある。

本発明の技術的課題は以上で言及した技術的課題で制限されないし、以上で言及されていない他の技術的課題は下記の記載から当業者は明確に理解することができる。

前記技術的課題を達成するための本発明の一実施形態による配線構造は、下部構造物上に形成された銅窒化物を含むバリヤ膜及び前記バリヤ膜上に形成された銅または銅合金を含む。

前記他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、下部構造物上に銅窒化物を含むバリヤ膜を形成し、前記バリヤ膜が形成されている下部構造物上に銅または銅合金を含む銅導電膜を形成し、前記銅導電膜上にモリブデンまたはモリブデン合金を含むキャッピング膜を形成し、配線を定義するフォトレジストパターンをエッチングマスクとして利用して前記キャッピング膜、銅導電膜及びバリヤ膜をパターニングすることを特徴とする。

前記技術的課題また他の技術的課題を達成するための本発明の一実施形態の薄膜トランジスタ基板は、絶縁基板上に形成されて第１方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線と、前記絶縁基板上に前記ゲート配線と絶縁されて形成されて、前記ゲート線と交差するように第２方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて位置するドレイン電極を含むデータ配線と、前記ゲート配線と前記データ配線上に各画素毎に形成されて前記ドレイン電極と接続された画素電極を含み、前記ゲート配線または前記データ配線は下部構造物上に形成された銅窒化物を含むバリヤ膜及び前記バリヤ膜上に形成された銅または銅合金を含む銅導電膜を含むことを特徴とする。

前記技術的課題また他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上に第１方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、前記絶縁基板上に前記ゲート線と交差するように２方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて位置するドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、前記ゲート配線と前記データ配線上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、前記ゲート配線または前記データ配線の形成は下部構造物上に銅窒化物を含むバリヤ膜を形成し、前記バリヤ膜が形成されている下部構造物上に銅または銅合金を含む銅導電膜を形成し、前記銅導電膜上にモリブデンまたはモリブデン合金を含むキャッピング膜を形成し、前記配線を定義するフォトレジストパターンをエッチングマスクとして利用して前記キャッピング膜、銅導電膜及びバリヤ膜をパターニングすることを特徴とする。

その他実施形態の具体的な事項は詳細な説明及び図面に記載したとおりである。

本発明の一実施形態による配線構造及び配線形成方法によれば下部構造物に対して銅導電膜の接着力が改善され、良好な側面プロファイルを有し、信頼性の良い低抵抗銅配線を得ることができる。また、配線形成方法が単純であって工程効率が増大する。

また、本発明の実施形態による薄膜トランジスタ基板及びその製造方法によれば前記したようにゲート配線またはデータ配線の信頼性が確保されて信号特性が良くなり、画質が改善されて工程効率が増大することができる。

本発明の利点及び特徴、そしてそれらを達成する方法は添付した図面と共に詳細に後述する実施形態を参照すれば明確になる。しかし本発明は以下で開示する実施形態に限られるものではなく相異なる多様な形態で具体化することができる。明細書全体にかけて同一参照符号は同一構成要素を指称する。

素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上」と指称される場合において、層の真上だけでなく中間に他の層または他の素子を介在した場合をすべて含む。明細書全体にかけて同一参照符号は同一構成要素を指称する。「及び／または」は言及されたアイテムのそれぞれ及び一つ以上のすべての組み合わせを含む。

以下、添付した図面を参照して本発明の一実施形態による配線構造及び配線形成方法を説明する。図１は本発明の一実施形態による配線構造の断面図である。図２は本発明の一実施形態による配線構造の下部構造物との界面接触を示す模式図である。

図１を参照すると、下部構造物（ｌｏｗｅｒ ｓｔｒｕｃｔｕｒｅ）１上に銅窒化物を含むバリヤ膜（ｂａｒｒｉｅｒ ｌａｙｅｒ）２ａを介在して銅導電膜２ｂが形成されている。銅導電膜２ｂの上部にはキャッピング膜（ｃａｐｐｉｎｇ ｌａｙｅｒ）２ｃが位置する。

下部構造物１は配線２等が形成される面を提供し、配線等を支持する。下部構造物１は上部に形成される配線２とは他の構成を有しており、複数の構成要素、素子、層等が組み合わされている複合物（ｃｏｍｐｌｅｘ）だけでなく、一つの構成要素、素子、層等で構成された単一構造物であってもよい。例えばガラス等で構成された絶縁基板、アモルファスケイ素等で構成された半導体層、絶縁膜であってもよく、これらに制限されない。

下部構造物１上には銅または銅合金を含む銅導電膜２ｂが位置する。ここで銅は薄膜（ｔｈｉｎ ｆｌｉｍ）状態で抵抗率が２．１μΩｃｍに低く、価格が比較的低廉であって低抵抗配線に望ましく使われる。

下部構造物１と銅導電膜２ｂ間には銅窒化物を含むバリヤ膜２ａが位置する。バリヤ膜２ａは銅導電膜２ｂと下部構造物１の接着力を増進させて、銅イオンが下部構造物１に拡散されることを防止する役割をする。銅は下部構造物１との接着力がよくなくて、銅導電膜２ｂを積層してパターニングする過程では浮き上がったり、むけたりする現象が発生することがあるので、バリヤ膜２ａには銅窒化物が存在し、このような銅窒化物が接着力を増進させて前記したような現象を防止する。

ここで銅窒化物は銅と同じ系列の物質であるため銅に対する接着力が他の異種物質に比べて相対的に良好であり、蒸着及びエッチング等の製造工程が単純化されるという利点を有する。また、上部膜を構成する銅とエッチング選択比が小さくてエッチング速度が同様であるため一括エッチングに有利であり、良好なプロファイルを得ることができる。銅窒化物の例としてはＣｕ_３Ｎを挙げることができ、これに制限されない。

図２を参照すると、バリヤ膜２ａに存在する銅窒化物は下部構造物との界面において銅より接着力が良いため銅窒化物がバリヤ膜２ａと下部構造物１の界面に形成されることによって銅導電膜２ｂの接着力を促進することができる。このとき銅窒化物が界面に必ず連続的に位置しなければならないものではなく、非連続的に位置しても銅窒化物と銅間の接着力がある程度認められるため、結果的に銅の離脱を防止することができる。

また、バリヤ膜２ａは銅導電膜２ｂから銅イオンが例えば半導体層と同じ下部構造物１に拡散することを防止して下部構造物１の特性を維持し、同時に下部構造物１の物質が銅導電膜２ｂに拡散することを防止して銅導電膜２ｂの抵抗率が増加されることを防止する。したがってバリヤ膜２ａは望ましくはこのような拡散防止機能を担当するのに十分な量の銅窒化物を含むことがのぞましい。バリヤ膜２ａにおける銅窒化物の含有量を全体の元素に対する窒素の原子百分率（ａｔｏｍｉｃ ｐｅｒｃｅｎｔ）で示せば、０．００１ａｔｏｍ％ないし５０ａｔｏｍ％の範囲であることがのぞましい。

再び図１を参照すると、バリヤ膜２ａの厚さはバリヤ膜２ａ内の銅窒化物の含有量、すなわち窒素の原子百分率によって適切に調節することができる。例えば窒素の原子百分率が高ければバリヤ膜２ａの厚さが薄くても構わないが、窒素の原子百分率が低い場合には十分な厚さを有する必要がある。また、下部構造物１との界面に位置する銅窒化物の量が多いほど薄く形成されることができる。理論的に前記界面に銅窒化物が連続的に位置する場合バリヤ膜２ａの厚さは原子または分子水準の厚さでも接着力を確保することができる。しかし銅窒化物だけで連続的な界面を形成することが実際工程上難しいだけでなく、下部構造物１の特性によって導電性を有しなければならない場合にはむしろ非連続的に形成することが有利である。また、十分な拡散防止機能を担うためにはある程度の厚さが要求される。このようなことを考慮してバリヤ膜２ａの厚さは例えば５ｎｍ以上１００ｎｍ以下の範囲で調節されることができる。

一方バリヤ膜２ａにはその形成工程によって銅または銅合金が含まれてもよいが、バリヤ膜２ａと上部の銅導電膜２ｂが連続的に形成される場合にはその境界が不明なことがある。この場合バリヤ膜２ａと銅導電膜２ｂを分ける基準として銅窒化物の含有量を考慮することができる。すなわち、少量の銅窒化物を含むとしても十分な導電性を示す範囲では銅導電膜２ｂに含ませることができる。反面、同じ高さ（ｌｅｖｅｌ）の他の区間では銅窒化物を多量含んでいるが、特定の狭い区間では銅窒化物がほとんど存在しないとしても、全体でバリヤ膜２ａの機能を有するならばバリヤ膜２ａに含まれるといえる。したがってバリヤ膜２ａの厚さは全体で平均的に示した厚さであり、区間によって微細に変わってもよい。

銅導電膜２ｂの上部には銅導電膜２ｂが化学物質と反応して腐蝕することを防止するためのキャッピング膜２ｃが形成されている。銅導電膜２ｂのパターニング工程に使われるエッチング液は銅を酸化及び腐蝕させて抵抗率を増加させる。したがって銅導電膜２ｂが直接エッチング液等に露出しないように上部にキャッピング膜２ｃを配置する。このときキャッピング膜は銅導電膜２ｂパターニング用エッチング液等に腐蝕されない、または耐化学性が強い物質を用いるが、銅導電膜２ｂと一括エッチングされる物質を用いることが工程単純化の側面で有利である。このような条件を満足させる物質としてはモリブデンまたはモリブデン合金があり、このような例としてＭｏ、ＭｏＷ、ＭｏＴｉ、ＭｏＮｂ、ＭｏＺｒ、ＭｏＴａまたはＭｏＩｎ等を挙げることができる。一方後続工程がなかったり、後続工程で腐蝕等の問題が発生しない場合にはキャッピング膜２ｃは省略することができる。

続けて図１、図３及び図４を参照して前記したような配線構造を有する配線の形成方法の一実施形態に対して説明する。図３及び図４は本発明の一実施形態による配線形成方法の工程段階別断面図である。

図３を参照すると、先にガラス等の絶縁基板、半導体層、絶縁膜等の下部構造物１を準備する。続いて、下部構造物１上に例えば、窒素を含む雰囲気下で銅または銅合金をターゲットにしてスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を行う。このときスパッタリングに利用される気体で窒素以外にもアルゴン（Ａｒ）を含んでもよい。非活性気体であるアルゴン気体がプラズマ状態でターゲットである銅等に衝突すれば、銅等は前記ターゲットから分離されてそのまま下部構造物１上に蒸着される。反面、窒素気体は反応性を有するためこれと衝突した銅等は窒素と反応して銅窒化物を形成する。このような銅窒化物が下部構造物１に蒸着されて接着促進及び拡散防止のバリヤ膜２ａの機能を遂行することができるようになる。このとき、すべてのターゲット元素が窒素気体と反応するのではなく、アルゴン気体と衝突した銅原子、窒素気体と衝突したが反応しない銅原子などが蒸着されて銅窒化物と共にバリヤ膜２ａを構成するようになる。

スパッタリングチャンバー内に存在するアルゴン気体と窒素気体は９０：１０ないし４０：６０の比率を有することができ、望ましくはスパッタリング初期には窒素の含量を高く維持してから、徐々に窒素の量を減らしてアルゴン気体の供給を増加させてもよい。そうすれば銅窒化物が下部構造物１との界面近所に多く蒸着されて、界面から遠くなるほど濃度が減少するようになる。バリヤ膜２ａの窒素の含有量は０．００１ａｔｏｍ％以上５０ａｔｏｍ％以下の範囲を有することがのぞましく、バリヤ膜２ａの厚さは例えば５ｎｍ以上１００ｎｍ以下の範囲で調節されることがのぞましい。

続いて、バリヤ膜２ａ上に銅または銅合金をスパッタリング等で蒸着して銅導電膜２ｂを形成する。この段階はその以前の段階であるバリヤ膜２ａ形成段階から続いてｉｎ−ｓｉｔｕで行われることがのぞましい。具体的に同じチャンバー内で窒素の供給を中断して、アルゴン気体の量を増加させながら行う。またバリヤ膜２ａと銅導電膜２ｂの境界を明確にするために窒素供給を中断した後、若干の換気タイムを置いて窒素気体をすべて取り出した次に銅導電膜２ｂスパッタリング工程を行うことができる。銅導電膜２ｂの厚さは１００ｎｍ以上３００ｎｍ以下、望ましくは１５０ｎｍ以上２５０ｎｍ以下で形成する。

続いて、銅導電膜２ｂの上部にアルゴン気体を利用したスパッタリングでキャッピング膜２ｃを形成する。ここでキャッピング膜２ｃを構成する物質である前記スパッタリングのターゲットとしては下部の銅導電膜２ｂ及びバリヤ膜２ａを構成する銅系物質と一括ウエットエッチングが可能な物質、すなわちエッチング選択比が小さな物質を用いることができ、モリブデンまたはモリブデン合金を用いることができる。モリブデン合金の例としてはＭｏＷ、ＭｏＴｉ、ＭｏＮｂ、ＭｏＺｒ、ＭｏＴａまたはＭｏＩｎ等を挙げることができる。これによってバリヤ膜２ａ、銅導電膜２ｂ及びキャッピング膜２ｃで構成される３層多重膜が形成される。

図４を参照すると、多重膜２上部にフォトレジストを塗布して、露光及び現像して配線を定義するフォトレジストパターン３を形成する。

続いて、図１に示したようにフォトレジストパターン３をエッチングマスクにしてキャッピング膜２ｃ、銅導電膜２ｂ及びバリヤ膜２ａを順次的にエッチングする。ここでのエッチングはウエットエッチングで行なわれることができ、キャッピング膜２ｃ、銅導電膜２ｂ及びバリヤ膜２ａのエッチング選択比が低いため同じエッチング液を用いて一括的にエッチングすることができる。エッチング液としては過酸化水素または硝酸をベースにするエッチング液を用いることができ、燐酸、酢酸などをさらに含むことができる。続いてフォトレジストパターン３を除去する。これによって図１に示したような配線２が形成される。

このように形成された配線２の接着程度、側面プロファイル等を確認するために前記したような製造方法で形成された配線構造の平面及び断面を微細撮影した。図５Ａは本発明の一実施形態による方法で形成された配線構造の平面写真である。図５Ｂは本発明の一実施形態による方法で形成された配線構造の断面写真である。図５Ａ及び図５Ｂにおいてそれぞれ相対的に明るく見える領域が配線領域である。ここで配線構造はＣｕＮで構成されたバリヤ膜、Ｃｕで構成された銅導電膜及びＭｏで構成されたキャッピング膜の三層膜構造を有するようにし、バリヤ膜、銅導電膜及びキャッピング膜の厚さがそれぞれ２０ｎｍ、２００ｎｍ及び５０ｎｍになるようにした。

図５Ａ及び図５Ｂを参照すると、ウエットエッチング及びフォトレジスト膜除去等のパターニング工程後にも腐蝕等が発生しなくてきれいな配線パターンが形成され、銅導電膜を含む配線が下部構造物とよく接着していることが分かる。また、側面プロファイルをよく見れば、オーバーハング等が現われないで、良好なテーパー角を有することが分かる。したがって前記配線は低抵抗配線としての信号特性が良好であり、接着力及び側面プロファイルが良くて配線信頼度が高い。

以上説明した本発明の一実施形態による配線構造及び配線の形成方法は液晶表示装置、有機ＥＬ表示装置等に使われる薄膜トランジスタ基板、半導体素子、半導体装置等に適用されることができ、その他にも精密な配線パターンが要求されるいかなる分野にも適用可能である。以下薄膜トランジスタ基板に適用された例を説明するがこれに制限されるのではないことは明白である。

本明細書で使われる用語である「薄膜トランジスタ基板」は薄膜トランジスタを少なくとも一つ含む基板を言い、薄膜トランジスタと基板間に異なる構造物が介在されていたり、その上に異なる構造物が形成されていてもよい。

まず図６Ａ及び図６Ｂを参照して前記したような配線構造を含む本発明の一実施形態による薄膜トランジスタ基板に対して説明する。本発明の一実施形態による配線構造が同じく適用される部分に対しては本実施形態が当業者に明確に類推または理解することができる範囲内で説明を省略したり簡略化することがある。図６Ａは本発明の一実施形態による薄膜トランジスタ基板の配置図であって、図６Ｂは図６ＡのＢ−Ｂ’線に沿って切断した断面図である。

図６Ａ及び図６Ｂに示したように絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は横方向にのびているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号を印加を受けてゲート線に伝達するゲート終端２４、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている蓄積電極２７及び蓄積電極線２８を含む。蓄積電極線２８は画素領域を横切って横方向にのびており、蓄積電極線２８に比べて幅が広く形成されている蓄積電極２７が接続される。蓄積電極２７は後述する画素電極８２と接続されたドレイン電極拡張部６７と重なって画素の電荷保存能力を向上させる維持キャパシタを形成する。このような蓄積電極２７及び蓄積電極線２８の形態及び配置等は多様な形態に変形されることができ、画素電極８２とゲート線２２の重なりにより発生する蓄積キャパシタが十分な場合は形成しなくてもよい。

図６Ｂに示したようにゲート配線２２、２４、２６、２７は銅窒化物を含むバリヤ膜２２１、２４１、２６１、２７１、銅（Ｃｕ）または銅合金を含む銅導電膜２２２、２４２、２６２、２７２及びキャッピング膜２２３、２４３、２６３、２７３の３層多重膜で形成されている。また図面に直接的には図示されなかったが、蓄積電極線２８も他のゲート配線２２、２４、２６、２７と同じ多重膜の構造を有する。以下で説明する多重膜構造のゲート配線には蓄積電極線２８も含まれ、他のゲート配線２２、２４、２６、２７の多層構造上特徴が同じく適用される。

このような多重膜構造のゲート配線２２、２４、２６、２７、２８には前記したような本発明の一実施形態による配線構造が適用される。ここでバリヤ膜２２１、２４１、２６１、２７１は上部の銅導電膜２２２、２４２、２６２、２７２の絶縁基板１０に対する接着を補助して、絶縁基板１０を構成する物質と銅導電膜２２２、２４２、２６２、２７２を構成する物質が相互拡散しないようにする。

基板１０、ゲート配線２２、２４、２６、２７、２８の上には窒化ケイ素（ＳｉＮｘ）等で構成されたゲート絶縁膜３０が形成されている。

ゲート電極２６のゲート絶縁膜３０上部には水素化アモルファスケイ素等の半導体で構成された半導体層４０が島状に形成されており、半導体層４０の上部にはシリサイドまたはｎ型不純物が高農度でドーピングされたｎ＋水素化アモルファスシリコン等の物質からなったオーミックコンタクト層５５、５６がそれぞれ形成されている。

オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されて外部からの画像信号を印加を受けるデータ終端６８、ソース電極６５と分離されていてゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されて蓄積電極２７と重なる広い面積のドレイン電極拡張部６７を含む。

このようなデータ配線６２、６５、６６、６７、６８はゲート配線２２、２４、２６、２７でのように銅窒化物を含むバリヤ膜６２１、６５１、６６１、６７１、６８１、銅（Ｃｕ）または銅合金を含む銅導電膜６２２、６５２、６６２、６７２、６８２及びキャッピング膜６２３、６５３、６６３、６７３、６８３の３層多重膜構造を有する。このような多重膜構造のデータ配線６２、６５、６６、６７、６８には前記したような本発明の一実施形態による配線構造が適用される。ここでバリヤ膜６２１、６５１、６６１、６７１、６８１は下部構造物、すなわちここではオーミックコンタクト層５５、５６とゲート絶縁膜３０に対する銅導電膜６２２、６５２、６６２、６７２、６８２の接着力を補完して、オーミックコンタクト層５５、５６とゲート絶縁膜３０を形成する物質と銅導電膜６２２、６５２、６６２、６７２、６８２を構成する物質が相互拡散しないようにする。

ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、オーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低める役割をする。

ドレイン電極拡張部６７は蓄積電極２７と重なるように形成されて、蓄積電極２７とゲート絶縁膜３０を間に置いて蓄積キャパシタが形成される。蓄積電極２７を形成しない場合ドレイン電極拡張部（６７）も形成しない。

ここでゲート電極２６、その上に形成された半導体層４０、オーミックコンタクト層５５、５６及びソース電極６５とドレイン電極６６が薄膜トランジスタを構成して、このとき半導体層４０は薄膜トランジスタのチャネル部を形成する。本実施形態ではゲート電極２６がチャネル部を含む半導体層４０の下部に存在するいわゆる「ボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）」方式の薄膜トランジスタが採用されている。

データ配線６２、６５、６６、６７、６８及びこれらが遮らない半導体層４０上部には保護膜７０が形成されている。保護膜７０は例えば平坦化特性が良好であって感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されてもよい。また、保護膜７０を有機物質で形成する場合にはソース電極６５とドレイン電極６６間の半導体層４０が露出された部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ_２）で構成された絶縁膜（図示せず）がさらに形成されてもよい。

保護膜７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０にはゲート線終端２４を露出するコンタクトホール７４が形成されている。保護膜７０上にはコンタクトホール７７を介してドレイン電極６６と電気的に接続されて画素に位置する画素電極８２が形成されている。データ電圧が印加された画素電極８２は上部表示板の共通電極と共に電界を生成することによって画素電極８２と共通電極間の液晶層の液晶分子の配列を決定する。

また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート終端２４及びデータ終端６８と接続されている補助ゲート終端８４及び補助データ終端８８が形成されている。画素電極８２と補助ゲート及びデータ終端８６、８８はＩＴＯで構成されている。

前記したような本発明の一実施形態による薄膜トランジスタ基板は液晶表示装置等に適用されることができる。

続いて、本発明の一実施形態による薄膜トランジスタ基板の製造方法に対して図６Ａ及び図６Ｂと、図７Ａないし図１０Ｂを参照しながら詳細に説明する。本発明の一実施形態による配線形成方法が同じく適用される部分に対しては本実施形態が当業者に明確に類推または理解することができる範囲内で説明を省略したり簡略化することがある。

まず図７Ａ及び図７Ｂに示したように、絶縁基板１０上に銅窒化物を含むバリヤ膜２２１、２４１、２６１、２７１、銅または銅合金を含む銅導電膜２２２、２４２、２６２、２７２及びキャッピング膜２２３、２４３、２６３、２７３を例えばスパッタリング等の方法で順次的に積層したゲート多重膜を形成する。続いて、前記ゲート多重膜の上部にゲート配線２２、２４、２６、２７、２８を定義するフォトレジストパターンを形成して、これをエッチングマスクにしてキャッピング膜２２３、２４３、２６３、２７３、銅導電膜２２２、２４２、２６２、２７２及びバリヤ膜２２１、２４１、２６１、２７１を順次的にまたは一括的にエッチングする。続いて前記フォトレジストパターンを除去する。これによってゲート線２２、ゲート電極２６、ゲート終端２４、蓄積電極２７及び蓄積電極線２８を含むゲート配線２２、２４、２６、２７、２８が完成する。このようなゲート配線２２、２４、２６、２７、２８形成方法では本発明の一実施形態による配線形成方法が同じく適用される。したがって完成したゲート配線２２、２４、２６、２７、２８は図５Ａ及び図５Ｂで説明したようにウエットエッチング及びフォトレジスト膜除去工程後にも銅導電膜２２２、２４２、２６２、２７２を含むゲート配線２２、２４、２６、２７、２８が下部構造物との接着が良好であり、側面プロファイルがオーバーハング等を示さず良好なテーパー角を有する。

続いて、図８Ａ及び図８Ｂに示したように、窒化シリコン等で構成されたゲート絶縁膜３０、真性アモルファスシリコン層及びドーピングされたアモルファスシリコン層を例えば、化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）を利用してそれぞれ１５００Åないし５０００Å、５００Åないし２０００Å、３００Åないし６００Åの厚さに連続蒸着して、真性アモルファスシリコン層とドーピングされたアモルファスシリコン層をフォトエッチングしてゲート電極２４上部のゲート絶縁膜３０上に一部が島状の半導体層４０とドーピングされた半導体層５０を形成する。

続いて、図９Ａ及び図９Ｂを参照すると、ゲート絶縁膜３０及びオーミックコンタクト層５０上にスパッタリング等の方法で銅窒化物を含むバリヤ膜６２１、６５１、６６１、６７１、６８１、銅または銅合金を含む銅導電膜６２２、６５２、６６２、６７２、６８２及びキャッピング膜６２３、６５３、６６３、６７３、６８３を順次的に積層したデータ多重膜を形成する。続いて、前記データ多重膜の上部にデータ配線６２、６５、６６、６７、６８を定義するフォトレジストパターンを形成して、これをエッチングマスクにしてキャッピング膜６２３、６５３、６６３、６７３、６８３、銅導電膜６２２、６５２、６６２、６７２、６８２及びバリヤ膜６２１、６５１、６６１、６７１、６８１を順次的または一括的にエッチングしてチャネル部下部のドーピングされた半導体層５０を露出する。続いて、前記フォトレジストパターンを除去する。これによってゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６及びドレイン電極６６から延長されて蓄積電極２７と重なる広い面積のドレイン電極拡張部６７を含むデータ配線６２、６５、６６、６７、６８が完成する。以上説明したデータ配線６２、６５、６６、６７、６８形成方法では本発明の一実施形態による配線形成方法が同じく適用される。したがって完成したデータ配線６２、６５、６６、６７、６８は図５Ａ及び図５Ｂで説明したようにウエットエッチング及びフォトレジスト膜除去工程後にも銅導電膜６２２、６５２、６６２、６７２、６８２を含むデータ配線６２、６５、６６、６７、６８が下部構造物との接着が良好であるとともに、側面プロファイルがオーバーハング等を示さずに良好なテーパー角を有する。

続いて、データ配線６２、６５、６６、６７、６８に遮らないドーピングされた半導体層５０をドライエッチングしてデータ配線６２、６５、６６、６７、６８をゲート電極２６を中心にして両側にオーミックコンタクト層５５、５６を形成して、その間の半導体層４０を露出させる。このとき、ソース電極及びドレイン電極６５、６６をエッチングマスクにしてエッチングすることができ、前述した工程でデータ配線６２、６５、６６、６７、６８を定義するフォトレジストパターンを除去しないでこれをそのままエッチングマスクとして用いてドーピングされた半導体層４０をドライエッチングした次にフォトレジストパターンを除去することができる。これによってゲート電極２６、その上に形成された半導体層４０、オーミックコンタクト層５５、５６及びソース電極６５とドレイン電極６６で構成されており、ゲート電極２６が半導体層４０のチャネル部の下部に存在するボトムゲート方式の薄膜トランジスタが完成される。

続いて、図１０Ａ及び図１０Ｂに示したように平坦化特性が良好であって感光性を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等を単一層または複数層で形成して保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０を形成する。

続いて、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート終端２４、ドレイン電極拡張部６７及びデータ終端６８を露出するコンタクトホール７４、７７、７８を形成する。このとき感光性を有する有機膜である場合には写真工程だけでコンタクトホールを形成することができ、ゲート絶縁膜３０と保護膜７０に対して実質的に同じエッチング比を有するエッチング条件で実施することが望ましい。

続いて、最後に図５Ａ及び図５Ｂに示したように、ＩＴＯ膜を蒸着してフォトエッチングしてコンタクトホール７７を介してドレイン電極６６と接続される画素電極８２とコンタクトホール７４、７８を介してゲート終端２４及びデータ終端６８とそれぞれ接続する補助ゲート終端８４及び補助データ終端８８を形成する。

本実施形態では半導体層が島状に形成されており、データ配線と相異なるパターンを有する薄膜トランジスタ基板及びその製造方法に対して説明したが、半導体層とデータ配線が実質的に同じパターンを有する薄膜トランジスタ基板及びその製造方法に対しても同じく適用することができる。これに対して図１１Ａ及び図１１Ｂを参照しながら説明する。図１１Ａは本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。図１１Ｂは図１１ＡのＢ−Ｂ’線に沿って切断した断面図である。

図１１Ａ及び図１１Ｂに示したように本変形例では半導体層４２、４４、４８とオーミックコンタクト層５２、５５、５６、５８がデータ配線６２、６５、６６、６７、６８と大体に同じパターンの線形に形成されていることを除いては図６Ａ及び図６Ｂと大体に同一構造を有する。ただし、オーミックコンタクト層５２、５５、５６、５８はデータ配線６２、６５、６６、６７、６８と実質的に同じパターンだが半導体層４４はチャネル部で分離されないで接続している点が異なる。このような薄膜トランジスタ基板の製造方法は相異なるマスクを用いて半導体層とデータ配線を形成した本発明の一実施形態とは違ってスリットまたは半透過膜を含む一つのマスクを用いてデータ配線とオーミックコンタクト層及びデータ配線をパターニングする。その他の工程は本発明の一実施形態による製造方法と実質的に同じであり、当業者の立場で容易に実施することができるためそれに対する具体的な説明は省略する。

次に、図１２Ａないし図１２Ｃを参照して本発明の他の実施形態による薄膜トランジスタ基板に対して説明する。本発明の他の実施形態による薄膜トランジスタ基板は有機ＥＬ表示装置等に使われることであって本発明の一実施形態による配線構造を含む。本実施形態では本発明の一実施形態による配線構造が同じく適用される部分に対しては当業者に明確に類推または理解することができる範囲内で説明を省略したり簡略化する。図１２Ａは本発明の他の実施形態による薄膜トランジスタ基板の配置図であって、図１２Ｂ及び図１２Ｃはそれぞれ図１２ＡのＢ−Ｂ’線及びＣ−Ｃ’線に沿って切断した断面図である。

絶縁基板１０上に酸化シリコンまたは窒化シリコン等で構成された遮断層１１が形成されていて、遮断層１１上に多結晶シリコン等で構成された第１及び第２半導体層４０ａ、４０ｂが形成されている。第２半導体層４０ｂには多結晶シリコン等で構成されたキャパシタ用半導体層４０ｃが接続されている。第１半導体層４０ａは第１薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａを含んでおり、第２半導体層４０ｂは第２薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂを含む。第１薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａのソース領域（４０５ａ、以下「第１ソース領域」と称する）とドレイン領域（４０６ａ、以下「第１ドレイン領域」と称する）はｎ型不純物でドーピングされていて、第２薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂのソース領域（４０５ｂ、以下「第２ソース領域」と称する）とドレイン領域（４０６ｂ、以下「第２ドレイン領域」と称する）はｐ型不純物でドーピングされている。駆動条件によっては第１ソース領域４０５ａ及びドレイン領域４０６ａがｐ型不純物でドーピングされて第２ソース領域４０５ｂ及びドレイン領域４０６ｂがｎ型不純物でドーピングされることができる。

半導体層４０ａ、４０ｂ、４０ｃ上には酸化シリコンまたは窒化シリコン等で構成されたゲート絶縁膜３０が形成されている。

ゲート絶縁膜３０上には横方向にのびているゲート線２２、ゲート線２２に接続されて突起状に形成されて第１薄膜トランジスタのチャネル部４０２ａと重なる第１ゲート電極２６ａ、ゲート線２２とは分離されて形成されて第２薄膜トランジスタのチャネル部４０２ｂと重なる第２ゲート電極２６ｂ及び第２ゲート電極に接続され、下部のキャパシタ用半導体層４０ｃと重なっている蓄積電極２７を含むゲート配線２２、２６ａ、２６ｂ、２７が形成されている。

ゲート配線２２、２６ａ、２６ｂ、２７は銅窒化物を含むバリヤ膜２６１ａ、２６１ｂ、２７１、銅（Ｃｕ）または銅合金を含む銅導電膜２６２ａ、２６２ｂ、２７２及びキャッピング膜２６３ａ、２６３ｂ、２７３の３層多重膜に形成されている。また図面に直接図示されなかったが、ゲート線２２も他のゲート配線２６ａ、２６ｂ、２７と同じ多重膜の構造を有する。以下で説明する多重膜構造のゲート配線にはゲート線２２も含まれ、他のゲート配線２６ａ、２６ｂ、２７の多層構造上、同様の特徴を奏する。

このような多重膜構造のゲート配線２２、２６ａ、２６ｂ、２７には本発明の一実施形態による配線構造が適用される。ここでバリヤ膜２６１ａ、２６１ｂ、２７１は上部の銅導電膜２６２ａ、２６２ｂ、２７２のゲート絶縁膜３０に対する接着を補助して、絶縁基板１０を構成する物質と銅導電膜２６２ａ、２６２ｂ、２７２を構成する物質が相互拡散しないようにする。

ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上には第１層間絶縁膜７１が形成されている。

第１層間絶縁膜７１上にはデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが形成されている。データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝でコンタクトホール７５ａを介して第１ソース領域４０５ａと接続されている第１ソース電極６５ａ、第１ソース電極６５ａと離隔されて位置して第１ドレイン領域４０６ａに接続されている第１ドレイン電極６６ａ、駆動電圧線６３の分枝でありコンタクトホール７５ｂを介して第２ソース領域４０６ａと接続されている第２ソース電極６５ｂ、第２ソース電極６５ｂと離隔されて位置して第２ドレイン領域４０６ｂと接続されている第２ドレイン電極６６ｂを含む。第１ドレイン電極６６ａは第１層間絶縁膜７１とゲート絶縁膜３０を貫通しているコンタクトホール７６ａ、７３を介して第１ドレイン領域４０６ａ及び第２ゲート電極２６ｂと接触してこれらを相互に電気的に接続している。第２ドレイン電極６６ｂは第１層間絶縁膜７１とゲート絶縁膜３０を貫通しているコンタクトホール７６ｂを介して第２ドレイン領域４０６ｂと接続されている。

このようなデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂはゲート配線２２、２６ａ、２６ｂ、２７でのように銅窒化物を含むバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂ、銅（Ｃｕ）または銅合金を含む銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ及びキャッピング膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂの３層多重膜構造を有する。

このような多重膜構造のデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂには前記したような本発明の一実施形態による配線構造が適用される。ここでバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂは下部構造物、すなわちここでは半導体層４０５ａ、４０５ｂ、４０６ａ、４０６ｂと第１層間絶縁膜７１に対する銅導電膜６２１、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂの接着力を補完して、半導体層４０５ａ、４０５ｂ、４０６ａ、４０６ｂと第１層間絶縁膜７１を形成する物質と銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂを構成する物質が相互拡散しないようにする。

ここで半導体層４０ａ、４０ｂ、第１及び第２ゲート電極２６ａ、２６ｂ、第１及び第２ソース電極６５ａ、６５ｂ及び第１及び第２ドレイン電極６６ａ、６６ｂがそれぞれ第１及び第２薄膜トランジスタを構成する。第１薄膜トランジスタはスイッチング薄膜トランジスタであって第２薄膜トランジスタは駆動薄膜トランジスタである。本実施形態ではゲート電極２６ａ、２６ｂがチャネル部４０２ａ、４０２ｂを含む半導体層４０ａ、４０ｂの上部に存在するいわゆる「トップゲート（ｔｏｐ ｇａｔｅ）」方式の薄膜トランジスタが採用されている。

データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ上には窒化シリコン、酸化シリコンまたは有機絶縁物質等で構成された第２層間絶縁膜７２が形成されており、第２層間絶縁膜７２は第２ドレイン電極６６ｂを露出するコンタクトホール７２ｂを具備する。

第２層間絶縁膜７２上部にはコンタクトホール７２ｂを介して第２ドレイン電極６６ｂと接続されている画素電極８２が形成されている。画素電極８２はアルミニウム（またはその合金）または銀（またはその合金）等の反射性が良好な物質で形成することができる。また、必要によっては画素電極８２をＩＴＯまたはＩＺＯ等の透明な導電性物質で形成することができる。前記のような画素電極８２を構成する物質は表示装置が薄膜トランジスタ基板の下方向に画像を表示するボトム放出（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ）方式であるのかまたは上部方向に画像を表示するトップ放出（ｔｏｐ ｅｍｉｓｓｉｏｎ）方式であるのか否かによって適切に選択されることができる。

第２層間絶縁膜７２上部は有機絶縁物質からなっており、有機発光セルを分離させるための隔壁９１が形成されている。隔壁９１は黒色顔料を含む感光剤を露光、現像して形成することによって遮光幕の役割をするようにして、同時に形成工程も単純化することができる。隔壁９１に囲まれた画素電極８２上の領域には有機発光層９２が形成されている。有機発光層９２は赤色、緑色、青色のうちいずれか一つの光を放出する有機物質からなっており、赤色、緑色及び青色有機発光層９２が順序通り反復して配置されている。

有機発光層９２と隔壁９１上にはバッファー層９５が形成されている。バッファー層９５は必要によって省略することができる。

バッファー層９５上には共通電極１００が形成されている。共通電極１００はＩＴＯまたはＩＺＯ等の透明な導電性物質からなっている。もしも画素電極８２がＩＴＯまたはＩＺＯ等の透明な導電性物質からなる場合には共通電極１００はアルミニウム（またはその合金）または銀（またはその合金）等の反射性が良い金属で構成されることができる。

前記したような本発明の他の実施形態による薄膜トランジスタ基板は有機ＥＬ表示装置等に適用されることができる。

続いて、本発明の他の実施形態による薄膜トランジスタ基板の製造方法に対して図１２Ａないし図１２Ｃ及び図１３Ａないし図１８Ｃを参照しながら詳細に説明する。本実施形態で本発明の一実施形態による配線形成方法が同じく適用される部分に対しては明確に類推または理解することができる範囲内で説明を省略したり簡略化することがある。

図１３Ａないし図１３Ｃを参照すると、基板１０の上部に酸化シリコンなどを蒸着して遮断層１１を形成して、遮断層１１上にＬＰＣＶＤ（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＥ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の方法でアモルファスシリコンを蒸着してパターニングする。続いて、例えばレーザーを照射したり熱を加えて多結晶シリコンに結晶化する。これによって多結晶シリコンで構成された半導体層４０ａ、４０ｂ、４０ｃが形成される。

図１４Ａないし図１４Ｃを参照すると、半導体層４０ａ、４０ｂ、４０ｃが形成された遮断層１１上に窒化シリコン等を例えば、ＣＶＤを利用して蒸着してゲート絶縁膜３０を形成する。

続いてゲート絶縁膜３０上に銅窒化物を含むバリヤ膜２６１ａ、２６１ｂ、２７１、銅または銅合金を含む銅導電膜２６２ａ、２６２ｂ、２７２及びキャッピング膜２６３ａ、２６３ｂ、２７３を例えばスパッタリング等の方法で順次的に積層したゲート多重膜を形成する。

続いて、前記ゲート多重膜の上部に続いて、前記ゲート多重膜の上部に第１ゲート電極２６ａ及びゲート線２２を定義する第１フォトレジストパターンを形成する。このとき第２薄膜トランジスタのチャネル部４０２ｂ領域を含んで第２ゲート電極２６ｂ及び蓄積電極２７が形成される領域は前記第１フォトレジスト膜に覆われて保護される。続いて前記第１フォトレジストパターンをエッチングマスクにしてキャッピング膜２６３ａ、銅導電膜２６２ａ及びバリヤ膜２６１ａを順次的にまたは一括的にエッチングする。

続いて第１薄膜トランジスタ部の半導体層４０ａにｎ型不純物イオンを注入して第１ゲート電極２６ａ下部のチャネル部４０２ａを定義して第１ソース領域４０５ａ及び第１ドレイン領域４０６ａを形成する。続いて前記第１フォトレジストパターンを除去する。これによってゲート線２２、第１ゲート電極２６ａ及びチャネル部４０２ａ、第１ソース領域４０５ａと第１ドレイン領域４０６ａを具備する半導体層４０ａが完成する。

続いて、第２ゲート電極２６ｂ及び蓄積電極２７を定義する第２フォトレジストパターンを形成する。このとき第１薄膜トランジスタチャネル部４０２ａ領域を含んで第１ゲート電極２６ａ及びゲート線２２領域が前記第２フォトレジスト膜に覆われて保護される。続いて前記第２フォトレジストパターンをエッチングマスクにしてキャッピング膜２６３ｂ、２７３、銅導電膜２６２ｂ、２７２及びバリヤ膜２６１ｂ、２７１を順次的にまたは一括的にエッチングする。

続いて第２薄膜トランジスタ部の半導体層４０ｂにｐ型不純物を注入して第２ゲート電極２６ｂ下部のチャネル部４０２ｂを定義して第２ソース領域４０５ｂ及び第２ドレイン領域４０６ｂを形成する。続いて前記第２フォトレジストパターンを除去する。これによって第２ゲート電極２６ｂ、蓄積電極２７及びチャネル部４０２ｂ、第２ソース領域４０５ｂと第２ドレイン領域４０６ｂを具備する半導体層４０ｂが完成する。

前記したようなゲート配線２２、２６ａ、２６ｂ、２７形成方法には本発明の一実施形態による配線形成方法が同じく適用されることができる。したがって完成したゲート配線２２、２６ａ、２６ｂ、２７は図５Ａ及び図５Ｂで説明したようにウエットエッチング及びフォトレジスト膜除去工程後にも銅導電膜２６２ａ、２６２ｂ、２７２を含むゲート配線２２、２６ａ、２６ｂ、２７が下部構造物との接着性が良好で、側面プロファイルがオーバーハング等を示さない良好なテーパー角を有する。

図１５Ａないし図１５Ｃを参照すると、ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上に第１層間絶縁膜７１を積層して、ゲート絶縁膜３０と共にフォトエッチングして第１ソース領域４０５ａ、第１ドレイン領域４０６ａ、第２ソース領域４０５ｂ及び第２ドレイン領域４０６ｂをそれぞれ露出させるコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂと第２ゲート電極２６ｂの一部を露出させるコンタクトホール７３を形成する。

図１６Ａないし図１６Ｃを参照すると、続いて、第１層間絶縁膜７１及びコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂにより露出した半導体層４０ａ、４０ｂ上にスパッタリング等の方法で銅窒化物を含むバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂ、銅または銅合金を含む銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ及びキャッピング膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂを順次的に積層したデータ多重膜を形成する。続いて、前記データ多重膜の上部にデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂを定義するフォトレジストパターンを形成して、これをエッチングマスクにしてキャッピング膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂ、銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ及びバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂを順次的にまたは一括的にエッチングする。これによって縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝でコンタクトホール７５ａを介して第１ソース領域４０５ａと接続されている第１ソース電極６５ａ、第１ソース電極６５ａと離隔されて位置してコンタクトホール７６ａを介して第１ドレイン領域４０６ａに接続されている第１ドレイン電極６６ａ、駆動電圧線６３の分枝でありコンタクトホール７５ｂを介して第２ソース領域４０６ａと接続されている第２ソース電極６５ｂ、第２ソース電極６５ｂと離隔されて位置してコンタクトホール７６ｂを介して第２ドレイン領域４０６ｂと接続されている第２ドレイン電極６６ｂを含むデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが完成する。以上説明したデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ形成方法では本発明の一実施形態による配線形成方法が同じく適用される。したがって完成したデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは図５Ａ及び図５Ｂで説明したようにウエットエッチング及びフォトレジスト膜除去工程後にも銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂを含むデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが下部構造物とよく接着し、側面プロファイルがオーバーハング等を示さないで良好なテーパー角を有する。これによって半導体層４０ａ、４０ｂ、その上に形成されたゲート電極２６ａ、２６ｂ及びソース電極６５ａ、６５ｂとドレイン電極６６ａ、６６ｂで構成されており、ゲート電極２６ａ、２６ｂが半導体層４０ａ、４０ｂの上部に存在するトップゲート方式の第１及び第２薄膜トランジスタが完成される。

続いて、図１７Ａないし図１７Ｃに示したように第２層間絶縁膜７２を積層してパターニングして第２ドレイン電極６６ｂを露出するコンタクトホール７２ｂを形成する。

続いて、図１８Ａないし図１８Ｃに示したようにアルミニウム（またはその合金）または銀（またはその合金）のような反射性が良好な金属を積層してパターニングして画素電極８２を形成する。

続いて、図１２Ａないし図１２Ｃに示したように画素電極８２が形成されている第２層間絶縁膜７２上に黒色顔料を含む有機膜を塗布して露光及び現像して有機発光空間を除いた領域に充填されている隔壁９１を形成する。続いて有機発光空間には蒸着またはインクジェットプリンティング等の方法で有機発光層９２を形成する。

続いて、隔壁９１及び有機発光層９２上に伝導性有機物質を塗布してバッファー層９５を形成して、バッファー層９５上にＩＴＯまたはＩＺＯを蒸着して共通電極１００を形成する。ここで画素電極８２はＩＴＯ、ＩＺＯ等の透明なまたは導電物質で形成することができ、この場合共通電極１００はアルミニウム（またはその合金）または銀（またはその合金）のような反射性が良好な金属で形成する。

以上説明した本発明の実施形態による薄膜トランジスタ基板及びその製造方法ではゲート配線とデータ配線が銅窒化物を含むバリヤ膜、銅または銅合金を含む銅導電膜及びキャッピング膜の３層多重膜構造で形成された例を挙げたが、ゲート配線及びデータ配線のうちいずれか一つだけ前記３層多重膜に形成されて、残りは当業者に公知された配線構造または他の特別な配線構造で形成されることができ、これも本発明の範囲に含まれることである。

また、本発明の一実施形態による薄膜トランジスタ基板及びその製造方法はボトムゲート方式を採用して液晶表示装置に使われる例を挙げたが、これに制限されないし、有機ＥＬ発光装置にも適用されることができる。この場合ボトムゲート方式の薄膜トランジスタが画素当たりスイッチ用と駆動用の２個ずつ具備されることができる。また本発明の他の実施形態による薄膜トランジスタ基板及びその製造方法ではトップゲート方式の薄膜トランジスタを採用して、有機ＥＬ発光装置に適用した例を挙げたが、画素当たり一つの薄膜トランジスタを具備する液晶表示装置用薄膜トランジスタ基板にも同じく適用することができる。このようなトップゲート方式の液晶表示装置は望ましくは反射型液晶表示装置に使われることができる。また、本発明による薄膜トランジスタ基板及び製造方法は上述した実施形態以外にもカラーフィルター上に薄膜トランジスタアレイを形成するＡＯＣ（Ａｒｒａｙ Ｏｎ Ｃｏｌｏｒ ｆｉｌｔｅｒ）構造にも容易に適用することができる。その他にも多様な他の薄膜トランジスタ基板に適用されることができるが省略する。

以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限られることでなく相異なる多様な形態で製造されることができ、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できる。それゆえ以上で記述した実施形態はすべての面で例示的であり限定的でない。

本発明は低抵抗銅配線及び銅配線を含む薄膜トランジスタ基板の製造に適用されることができる。

本発明の一実施形態による配線構造の断面図である。 本発明の一実施形態による配線構造の下部構造物との界面接触を示す模式図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による方法で形成された配線構造の平面写真である。 本発明の一実施形態による方法で形成された配線構造の断面写真である。 本発明の一実施形態による薄膜トランジスタ基板の配置図である。 図６ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図７ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図８ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図９ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１０ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。 図１１ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の配置図である。 図１２ＡのＢ−Ｂ’線に沿って切断した断面図である。 図１２ＡのＣ−Ｃ’線に沿って切断した断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１４ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１４ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１５ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１５ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１６ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１６ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１７ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１７ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１８ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１８ＡのＣ−Ｃ’線に沿って切断した工程段階別断面図である。

符号の説明

１０：絶縁基板
２２：ゲート線
２４：ゲート終端
２６：ゲート電極
２７：蓄積電極
２８：蓄積電極線
３０：ゲート絶縁膜
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６７：ドレイン電極拡張部
６８：データ終端
７０：保護膜
８２：画素電極

Claims (5)

1. 絶縁基板上に第１方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、
   前記絶縁基板上に前記ゲート線と交差するように２方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて位置するドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、
   前記ゲート配線と前記データ配線上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、
   前記ゲート配線または前記データ配線の形成は、
   銅窒化物を含むバリヤ膜を形成し、
   前記バリヤ膜の上に銅または銅合金を含む銅導電膜を形成し、
   前記銅導電膜上にモリブデンまたはモリブデン合金を含むキャッピング膜を形成し、
   前記配線を定義するフォトレジストパターンをエッチングマスクとして利用して前記キャッピング膜、前記銅導電膜及び前記バリヤ膜を同一のエッチング液を用いて一括してエッチングすることによりパターニングすることを特徴とする薄膜トランジスタ基板の製造方法。
2. 前記バリヤ膜の形成は窒素を含む雰囲気下で銅または銅合金をターゲットにしたスパッタリングによって行うことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
3. 前記銅導電膜の形成は前記バリヤ膜の形成に続いて窒素供給を中断してｉｎ−ｓｉｔｕで行われる段階であることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
4. 前記バリヤ膜の厚さは５ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
5. 前記バリヤ膜は０．００１ａｔｏｍ％ないし５０ａｔｏｍ％の窒素を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。