JP5303155B2 - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法 Download PDF

Info

Publication number
JP5303155B2
JP5303155B2 JP2008038336A JP2008038336A JP5303155B2 JP 5303155 B2 JP5303155 B2 JP 5303155B2 JP 2008038336 A JP2008038336 A JP 2008038336A JP 2008038336 A JP2008038336 A JP 2008038336A JP 5303155 B2 JP5303155 B2 JP 5303155B2
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
display device
crystal display
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008038336A
Other languages
English (en)
Other versions
JP2009198634A (ja
Inventor
孝明 鈴木
卓也 高橋
Original Assignee
株式会社ジャパンディスプレイ
パナソニック液晶ディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ, パナソニック液晶ディスプレイ株式会社 filed Critical 株式会社ジャパンディスプレイ
Priority to JP2008038336A priority Critical patent/JP5303155B2/ja
Publication of JP2009198634A publication Critical patent/JP2009198634A/ja
Application granted granted Critical
Publication of JP5303155B2 publication Critical patent/JP5303155B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、薄膜トランジスタによって駆動するアクティブマトリクス型の液晶表示装置及びその製造方法に関する。

薄型、軽量、かつ高精細表示を可能とする画像表示装置として、薄膜トランジスタ駆動方式の液晶表示装置(TFT−LCD)の市場が拡大している。近年TFT−LCDの画面サイズの大型化、高精細化、高速駆動化に伴い配線材料の低抵抗化が進んでいる。また、低価格化に対応するために生産コストを抑制することが強く求められている。

低抵抗化に伴い配線材料は、クロムやモリブデンからアルミニウムへと移り変わり、キャップ層やバリア層にモリブデンやモリブデン合金を用いたモリブデン/アルミニウム/モリブデン積層構造が現在では主流となっている。しかし、純アルミニウムの抵抗率は約3μΩcmが下限である。そこで、アルミニウムよりも更に低抵抗な材料として銅が挙げられる。しかしながら、銅を配線として用いた場合の問題点の一つとして、下地との密着性が弱いことが考えられる。この問題点を解決するために銅配線と下地基板との間に金属層を配置する配線構造及びその製造方法が特許文献1、非特許文献1で提案されている。

特許文献1では、銅配線と下地基板との間にタングステン、ネオジム、ニオブを含む合金可能な金属グループの中から選択された一種類を添加したモリブデン合金層を配置し、銅配線の密着性確保及びエッチング後の加工形状の改善を図っている。また、非特許文献1では、銅配線と下地材との間に銅合金を配置し密着性を確保する配線構造を提供されている。
特開2004−163901号公報 SID 06 DIGEST p.1181

特許文献1では、モリブデン合金を、非特許文献1では銅合金を密着性確保のために主配線の銅と下地基板との間にそれぞれ配置しているが、モリブデン合金及び銅合金は銅に比べ非常に高価である。また、これらの金属層は、その上に設けられる主配線材料の材料とは異なるため、それらの層を成膜するための複数のターゲットが必要となる。従って、ターゲット数増加に伴う材料費の上昇、プロセス数の増加を招き、生産性の点で不利である。また、ターゲット数増加に伴いスパッタリング装置の大型化なども懸念され、設備投資の増大も必要となる。

そこで、本発明では、ガラス基板や透明導電膜などを形成した下地基板との密着性と生産性とを両立させる液晶表示装置及びその製造方法を提供するものである。

本発明は、上記問題を解決するために、本発明の液晶表示装置は、一対の基板に挟持された液晶層と、一対の基板の一方の基板上に形成される複数の走査信号線と映像信号線との交点付近に対応する画素領域に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とを有する。上記走査信号線は、ガラス基板や基板上に、または下地膜として形成されたインジウム酸化物(ITO)等の透明導電薄膜上に形成された第一層の金属層と、第一層上に形成された第二層の金属層とを有する。そして、第一層は粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅膜であり、第二層は純銅膜とした構成とする。

銅配線とガラス基板、あるいは透明導電膜等を下地として形成した基板との密着性に優れた低抵抗銅配線の提供と、生産性の向上とコスト低減とを図った液晶表示装置を提供できる。

以下、本発明の実施の形態を詳細に説明する。なお、本発明の説明において、純銅とは、3N(純度:99.5%)以上の銅を示す。従って、通常スパッタリング成膜に用いられるターゲットを作製するために必要な不純物が0.5%含まれていても低抵抗な銅配線を形成することが可能である。

本発明の第一層は粒径100nm以下(100nmを超えない)の結晶粒と微細な空隙から構成されるポーラスな構造を有する銅である。ポーラスな構造を有する最も優れた特徴は、応力を緩和する効果である。

ポーラスな構造を有する銅層、純銅層のそれぞれの単層膜を作製して膜応力の温度曲線を測定しその直線部分(弾性変形領域)の傾きを求め比較した結果、純銅薄膜の傾きに対して、ポーラスな構造を有する銅薄膜の方が緩やかな傾きであった。傾きが緩やか(小さい)であることは、ヤング率が小さいことを示している。ヤング率が小さいことは銅薄膜と下地との界面に掛かるせん断応力を緩和する働きがある。

このようなポーラスな構造は、成膜時のスパッタガスを希ガスと酸素あるいは窒素ガスの混合ガスとすることで形成が可能である。希ガスの他に酸素あるいは窒素ガスを混合することで、スパッタされた銅原子が膜表面に到達した後に起こる表面拡散が阻害されるため、前記の様なポーラスなモフォロジになると考えられる。その結果、前記ポーラスな構造を有する第一層は酸素または窒素を含有する膜である。このようなモフォロジを有することで、下地と膜との界面に作用するせん断応力を緩和できる。すなわちクッション的な働きをする。

従って、本発明の特徴であるポーラスな構造を有する銅を、純銅とガラス基板や透明導電膜等を下地膜として形成した基板との間に配置することで、界面への負担が軽減し、その結果密着性を向上させることが可能となる。また、前記ポーラスな構造を有する銅薄膜のシート抵抗を評価した結果、8μΩcmオーダーの導電性を示すことからCuO等の酸化物としてではなく、酸素或いは窒素を含有する膜である。更に、ポーラスな構造を有する銅層を配置する効果として、裏面の反射率を低く抑える効果がある。ポーラスな構造を有する銅層は、裏面より目視観察すると、通常の純銅に比べて光沢が低く、その反射率を測定すると、ポーラスな構造を有する銅層を配置した試料の方が小さいという結果が得られた。

実施の形態1

図1〜図6により、本発明の実施の形態1を説明する。図1は、本発明に係る液晶表示装置の一実施形態を示す断面図である。図2は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図3は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図4は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図5は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図6は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。

図1において、この液晶表示装置は、所謂、IPS(n−lane−witching)方式であり、第一の基板であるアクティブマトリクス基板1と第二の基板であるカラーフィルタ基板14の間に液晶13を封止して構成される。アクティブマトリクス基板1の主面には走査信号線2、共通信号線3、共通電極4、ゲート絶縁膜5、保護絶縁膜10、画素電極12が形成され、最上層に配向膜15が成膜されている。走査信号線2の上方には、半導体層6、コンタクト層7、ドレイン電極8、ソース電極9を有する薄膜トランジスタが形成されている。画素電極12とソース電極9はスルーホール11で接続されている。

カラーフィルタ基板14の素面には、ブラックマトリクス16で隣接画素と区画されたカラーフィルタ17と、平坦化層18が形成され、最上層に配向膜15が成膜されている。そして、アクティブマトリクス基板1とカラーフィルタ基板14の各外面には、偏光板19が配置されている。アクティブマトリクス基板1とカラーフィルタ基板14は、共にガラスを公的とする透明基板である。

図1に示した液晶表示装置のアクティブマトリクス基板1側の製造方法を説明する図2から図6までの各図において、(a)は薄膜トランジスタ部分、(b)は工程の流れを示す。図2から図6までは各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。ここで、フォトリソグラフィとは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。

図2により、第1フォトリソグラフィ工程を説明する。先ず、無アルカリガラスからなるアクティブマトリクス基板1上にITOからなる透明導電膜2Aを下地層としてスパッタリングにより成膜する。ここで、透明導電膜2Aは、インジウム亜鉛酸化物の他、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。その膜厚は10nm〜150nmの程度であり、約50nmが好適である。

続いて、純銅ターゲットを用いて第一層の酸素を含有する銅膜2Bをスパッタリングにより50nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。次に、同じターゲットで第二層の純銅膜2Cを連続成膜する。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。ただ第二層は、第一層に含有された量より少ない酸素が含有される場合がある。これは、第一層の形成では希ガスと酸素ガスの混合ガスをスパッタガスとし、第二層の形成は希ガスのみをスパッタガスとしている。第一層から第二層は連続で成膜するため、第一層の成膜後、酸素ガスを遮断しても第二層の成膜時に、酸素ガスが残留し僅かに第二層に取り込まれる可能性があるからである。以上の工程を図2(b)にS−1で示す。

なお、第一層2Bに含有する元素は、酸素の他、窒素を選ぶことができる。また、銅に金属元素を添加した合金を用いても良い。例えば金属元素としては、バリウム、ストロンチウム、カルシウム、鉛、ビスマス、アルミニウム、ベリリウム、クロム、ガリウム、ハフニウム、リチウム、マグネシウム、マンガン、ニオブ、チタン、バナジウム、ジルコニウムから選ぶこともできる。

次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。ここで、走査信号線2、共通信号線3を形成する部分には露光せずレジストを厚く形成し、共通(透明)電極4を形成する部分はハーフ露光としてレジストを薄く形成する(S−2)。フォトリソグラフィの後、金属(以下、メタルとも言う)第一層2Bの酸素を含有する銅と第二層2Cの純銅の積層膜をエッチングし(S−3)、続いて透明導電膜をエッチングする(S−4)。ここで、ハーフ露光部のレジストをレジストアッシングにより除去し(S−5)、信号線金属(2B,2C)をエッチングする(S−6)。残留レジストを除去する(S−7)。以上の工程により、図2(a)に示した走査信号線2(ゲート電極、走査信号線端子を含む)、共通信号線3(共通信号線端子を含む)、共通(透明)電極4が形成される。

図3により、第2フォトリソグラフィ工程を説明する。先ず、図2(a)に示したアクティブマトリクス基板1上に、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−8)。バイナリ露光マスクによるフォトリソグラフィの後(S−9)、コンタクト層7、半導体層6を選択的にエッチングし(S−10)、レジストを剥離すると(S−11)、いわゆる島状パタンが形成される。

図4により第3フォトリソグラフィ工程を説明する。図3(a)に示したアクティブマトリクス基板1の上に、まず、映像信号線の金属膜をスパッタリングにより成膜する(S−12)。この膜厚は300nmとした。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−13)、金属膜をエッチング除去し(S−14)、続いて、n+型アモルファスシリコン層をエッチング除去する(S−15)ことで、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−16)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。

次に、図5により第4フォトリソグラフィ工程を説明する。図4(a)に示したアクティブマトリクス基板1の上に、まず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−17)。バイナリ露光マスクによるフォトリソグラフィの後(S−18)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−19)レジストを剥離する(S−20)。

図6により第5フォトリソグラフィ工程を説明する。図5(a)に示したアクティブマトリクス基板1の上に、インジウム錫酸化物(ITO)からなる透明導電膜をスパッタリングにより成膜する(S−21)。まず、バイナリ露光マスクによるフォトリソグラフィの後(S−22)、画素電極12.走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタンをエッチング加工し(S−23)、レジストを剥離する(S−24)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。

実施の形態2

次に、図7〜図11により、本発明の実施の形態2を説明する。この実施の形態2は、縦電界で液晶を駆動する液晶表示装置に本発明を適用したものである。先ず、図7(b)の第1フォトリソグラフィ工程において、無アルカリガラスからなるアクティブマトリクス基板1上に純銅ターゲットを用いて第一層の酸素を含有する銅膜をスパッタリングにより50nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。次に、同じターゲットで第二層の純銅膜を連続成膜する(S−101)。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。

次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する(S−102)。フォトリソグラフィの後、エッチング(S−103)、レジストを除去することで(S−104)、走査信号線2(ゲート電極、走査信号線端子を含む)が形成される。

図8により第2フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−105)。バイナリ露光マスクによるフォトリソグラフィの後(S−106)、コンタクト層7、半導体層6を選択的にエッチングし(S−107)、レジストを剥離すると(S−108)、いわゆる島状パタンが形成される。

図9により第3フォトリソグラフィ工程を説明する。先ず、映像信号線の金属膜をスパッタリングにより成膜する(S−109)。膜厚は300nmとした。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−110)、金属膜をエッチング除去し(S−111)、続いて、n+型アモルファスシリコン層をエッチング除去することで(S−112)、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−113)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。

図10により第4フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−114)。バイナリ露光マスクによるフォトリソグラフィの後(S−115)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−116)、レジストを剥離する(S−117)。

図11により第5フォトリソグラフィ工程を説明する。インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S−118)。先ず、バイナリ露光マスクによるフォトリソグラフィの後(S−119)、画素電極12.走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタンをエッチング加工し(S−120)、レジストを剥離する(S−121)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。

なお、本実施の形態では、画素電極12である透明導電膜が、図11のように保護絶縁膜10上に配置された場合を記載したが、アクティブマトリクス基板1とゲート絶縁膜5との間か、ゲート絶縁膜5と保護絶縁膜10との間に配置された構造のアクティブマトリクス基板にも適用可能である。

実施の形態3

図12から図16を用いて実施の形態3を説明する。実施の形態3にかかるアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板を図16に断面図で示す。図12により第1フォトリソグラフィ工程を説明する。先ず、無アルカリガラスからなる基板1上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。膜厚は10nm〜150nmの程度であり、約50nmが好適である。続いて、純銅ターゲットを用いて第一層の酸素を含有する銅膜をスパッタリングにより30nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。

次に、同じターゲットで第二層の純銅膜を連続成膜する(S−201)。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。次にハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する(S−202)。ここで、走査信号線2、共通信号線3を形成する部分には露光せずレジストを厚く形成し、共通(透明)電極4を形成する部分はハーフ露光としてレジストを薄く形成する。フォトリソグラフィの後、金属をエッチングし(S−203)、続いて透明導電膜をエッチングする(S−204)。ここでハーフ露光部のレジストアッシングにより除去する(S−205)。信号線メタルエッチングし(S−206)、残留レジストを除去する(S−207)。以上の工程により、走査信号線2(ゲート電極、走査信号線端子を含む)、共通信号線3(共通信号線端子を含む)、共通(透明)電極4が形成される。

図13により第2フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−208)。バイナリ露光マスクによるフォトリソグラフィの後(S−209)、コンタクト層7、半導体層6を選択的にエッチングし(S−210)、レジストを剥離すると(S−211)、いわゆる島状パタンが形成される。

図14により第3フォトリソグラフィ工程を説明する。まず、映像信号線の第一層である酸素を含有する銅層21を、次いで第二層である純銅22をスパッタリングにより連続成膜する(S−212)。この時の成膜条件及び膜厚は、前記走査信号線と同様にした。なお、n+型アモルファスシリコンからなるコンタクト層7の表面は、前記金属配線を成膜初期に酸素プラズマに曝されて酸化する。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−213)、第一層である酸素を含有する銅層と第二層である純銅をエッチング除去し(S−214)、続いて、n+型アモルファスシリコン層7をエッチング除去することで(S−215)、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−216)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。

次に、図15により第4フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−217)。バイナリ露光マスクによるフォトリソグラフィの後(S−218)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−219)、レジストを剥離する(S−220)。

図16により第5フォトリソグラフィ工程を説明する。インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S−221)。先ず、バイナリ露光マスクによるフォトリソグラフィの後(S−222)、画素電極12、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパターンをエッチング加工し(S−223)、レジストを剥離する(S−224)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。

以上の実施の形態3で説明したように、第一層である酸素を含有する銅と第二層である純銅からなる積層膜は、ソース電極及びドレイン電極及び前記映像信号線にも適用することができる。

実施の形態4

実施の形態4では、無アルカリガラス基板上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。次に、第一層の酸素を含有する銅を10nm成膜する。この時のスパッタガスはアルゴンガスと酸素ガスの混合ガスで酸素ガス濃度は3.8%とした。第一層の成膜完了後、混合ガスを遮断し真空排気を行った。次に、第一層上に、第二層の純銅をアルゴンガス雰囲気で290nm厚に成膜した。得られた金属膜の基板との密着性をクロスカットテストで評価した。その結果、良好な密着性を示した。また、シート抵抗を評価した結果、銅と同等のシート抵抗であった。

比較例1として、上記製造方法のうち、途中の真空排気の工程を省略し、第一層を成膜後酸素ガスのみ遮断し、続けてアルゴンガスのみで銅を成膜した基板を作製した。

図17は、比較例1の膜厚方向の組成分析結果を説明する図である。図17中、横軸はスパッタ時間(分)、縦軸は元素の含有量(規格化)を示し、太線は銅(Cu)の、細線は酸素(O)の含有量である。膜中の酸素の挙動は、第一層から第二層の下層にかけて緩やかな濃度勾配を持つ。第一層の成膜時の酸素が僅かに残留したためと考えられる。前記比較例1の特性を評価した結果、前記第一層の成膜と第二層の成膜との間に真空排気を行った基板と同様に良好な密着性を示した。また、シート抵抗を評価した結果、同等の値を示した。この結果、第二層に僅かに酸素が混入しても、銅と同程度のシート抵抗が得られる。前記比較例の特徴は、成膜に要する時間が、前記第一層の成膜と第二層の成膜との間に真空排気を行った基板よりも短縮できることがわかった。

実施の形態5

図18は本発明と比較例の密着性評価結果を説明する図である。評価方法はクロスカットテストである。図中に示す値は、分母はクロスカットで作製した桝目の数を、分子は透明導電膜上に残った桝目の数をそれぞれ示す。評価に用いた試料は、無アルカリガラス基板上にインジウムを主成分とする透明導電膜(50nm)を形成し、前記透明導電膜上に酸素を含有した銅膜(50nm)を成膜した。この時の成膜条件は、例えば成膜圧力:1.4mTorr、成膜ガス:酸素ガス+アルゴンガス、混合ガス中の酸素濃度:3.8%である。

次に、同一ターゲットを用いて前記酸素を含有した銅膜上に純銅(200nm)を連続成膜する。この時の成膜条件は、例えば成膜圧力;1.4mTorr、成膜ガス;アルゴンガスである。比較例2として、酸素を含有した銅膜の無い純銅膜(250nm)のみを成膜した試料も作製した。

純銅膜のみを形成した比較例2は、透明導電膜との密着性が悪く、全面剥離した。一方本発明の特徴である酸素を含有した銅膜を配置した基板は、剥がれを生じることなく透明導電膜との密着性が良好であった。

前記本発明の特徴である酸素を含有した銅膜を配置した基板の断面モフォロジを調べた結果、粒径50nm以下の結晶粒と空孔が存在する。この結果、前記のようなモフォロジを有することから、ヤング率の小さな前記酸素を含有する銅を配置することで、下地膜との界面に作用するせん断応力を緩和でき密着性が向上する。

また、無アルカリガラス上に、酸素を含有した銅と前記酸素を含有した銅上に純銅を積層した基板と、比較例として純銅のみを成膜した基板を作製し、前記密着性を評価した。その結果、酸素を含有した銅配置した基板の方が優れた密着性を示した。

また、他の下地基板(n+型アモルファスシリコン、窒化シリコン)上に同様に成膜したそれぞれの基板を作製し、密着性を評価した。酸素を含有した銅を配置した基板の方が良好な密着性を示した。

本発明に係る液晶表示装置の一実施形態を示す断面図である。 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図2に続く製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図3に続く製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図4に続く製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図5に続く製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図7に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図8に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図9に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図10に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図12に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図13に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図14に続く一工程を示す図である。 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図15に続く一工程を示す図である。 本発明の組成分析評価結果を説明する図である。 本発明の密着性試験結果を説明する図である。

符号の説明

1・・・アクティブマトリクス基板、2・・・走査信号線、3・・・共通信号線、4・・・共通電極、5・・・ゲート絶縁膜、6・・・半導体層、7・・・コンタクト層、8・・・ドレイン電極(映像信号線)、9・・・ソース電極、10・・・保護絶縁膜、11・・・スルーホール、12・・・画素電極、13・・・液晶、14・・・カラーフィルタ用ガラス基板、15・・・配向膜、16・・・ブラックマトリクス、17・・・カラーフィルタ、18・・・平坦化膜、19・・・偏光板、21・・・酸素を含有する銅層、22・・・純銅層。

Claims (20)

  1. 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応する各画素領域に形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置であって、
    前記走査信号線は、前記一対の基板の一方の上に形成した第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜から構成され、前記第一層は粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有して、酸素を含有する銅であり、前記第二層は純銅であることを特徴とする液晶表示装置。
  2. 請求項1に記載の液晶表示装置において、
    前記第一層の粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅層の膜厚は、前記第一層及び前記第二層からなる配線の合計膜厚の20%を超えないことを特徴する液晶表示装置。
  3. 請求項2に記載の液晶表示装置において、
    前記第一層の粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅層の膜厚は、50nmを越えないことを特徴とする液晶表示装置。
  4. 請求項1に記載の液晶表示装置において、
    前記走査信号線の前記第一層には、前記第二層の純銅よりヤング率の小さな銅が配置されることを特徴とする液晶表示装置。
  5. 請求項1に記載の液晶表示装置において、
    前記第一層に含有する酸素の含有量は、0.1原子%以上10原子%以下の範囲であることを特徴とする液晶表示装置。
  6. 請求項1に記載の液晶表示装置において、
    前記第二層に含有する酸素の量は、前記第一層に含有される酸素の量より少ないことを特徴とする液晶表示装置。
  7. 請求項1に記載の液晶表示装置において、
    前記第一層に窒素元素が含有されていることを特徴とする液晶表示装置。
  8. 請求項1に記載の液晶表示装置において、
    前記薄膜トランジスタのソース電極及びドレイン電極及び前記映像信号線は、前記一対の基板の一方の基板上に形成された第一層と、前記第一層上に形成された第二層とを有し、前記第一層は、粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅であり、前記第二層は純銅であることを特徴とする液晶表示装置。
  9. 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応する各画素領域に形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって、
    前記一対の基板の一方の上に、前記走査信号線を構成する第一層の酸素を含有する銅層と第二層の純銅を形成する工程では、前記第一層と前記第二層とで同一のスパッタリングターゲットを原料とし、
    前記第一層の形成工程では、希ガスと酸素ガスの混合ガスをスパッタガスとし、
    前記第二層の形成工程では、前記希ガスをスパッタガスとし、
    前記走査信号線を構成する前記第一層の酸素を含有する銅層を、粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造に形成することを特徴とする液晶表示装置の製造方法。
  10. 請求項9に記載の液晶表示装置の製造方法において、
    前記薄膜トランジスタのソース電極とドレイン電極、及び前記映像信号線を構成する前記第一層と前記第二層の形成工程では、前記第一層と第二層とで同一のスパッタリングターゲットを原料とし、
    前記第一層の形成工程では、前記希ガスと酸素ガスの混合ガスをスパッタガスとし、
    前記第二層の形成工程では、希ガスをスパッタガスとすることを特徴とする液晶表示装置の製造方法。
  11. 請求項9に記載の液晶表示装置の製造方法において、
    前記第一層の酸素を含有する銅の膜厚を、前記第一層及び前記第二層からなる配線の合計膜厚の20%を超えない範囲で形成することを特徴する液晶表示装置の製造方法。
  12. 請求項9に記載の液晶表示装置の製造方法において、
    前記第一層の酸素を含有する銅層の膜厚を、50nmを越えない範囲で形成することを特徴とする液晶表示装置の製造方法。
  13. 請求項9に記載の液晶表示装置の製造方法において、
    前記第一層の銅層を、0.1原子%以上10原子%以下の範囲で酸素が含有するように形成することを特徴とする液晶表示装置の製造方法。
  14. 請求項9に記載の液晶表示装置の製造方法において、
    前記第二層に含有する酸素の量が、前記第一層に含有される酸素の量より少なくなるように形成することを特徴とする液晶表示装置の製造方法。
  15. 請求項9に記載の液晶表示装置の製造方法において、
    前記第一層に、窒素元素が含有される銅を用いることを特徴とする液晶表示装置の製造方法。
  16. 請求項9に記載の液晶表示装置の製造方法において、
    前記走査信号線の前記第一層に、前記第二層の純銅よりヤング率の小さな銅を用いることを特徴とする液晶表示装置の製造方法。
  17. 請求項9に記載の液晶表示装置の製造方法において、
    前記走査信号線を構成する酸素を含有する銅中の酸素を、前記一対の基板側付近に高い濃度分布を持つように形成することを特徴とする液晶表示装置の製造方法。
  18. 請求項17に記載の液晶表示装置の製造方法において、
    前記走査信号線を構成する銅中の酸素濃度が、前記一対の基板側で10原子%を超えない範囲で形成することを特徴とする液晶表示装置の製造方法。
  19. 請求項9に記載の液晶表示装置の製造方法において、
    前記薄膜トランジスタのソース電極及びドレイン電極及び前記映像信号線として、前記一対の基板の一方の基板の上に酸素を含有する銅の第一層を形成し、前記第一層上に純銅の第二層を形成することを特徴とする液晶表示装置の製造方法。
  20. 請求項9乃至19のいずれか一項に記載の液晶表示装置の製造方法において、
    前記一対の基板の一方の基板と前記第一層の間に、透明導電膜の層を形成する工程を有することを特徴とする液晶表示装置の製造方法。
JP2008038336A 2008-02-20 2008-02-20 液晶表示装置とその製造方法 Active JP5303155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008038336A JP5303155B2 (ja) 2008-02-20 2008-02-20 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008038336A JP5303155B2 (ja) 2008-02-20 2008-02-20 液晶表示装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2009198634A JP2009198634A (ja) 2009-09-03
JP5303155B2 true JP5303155B2 (ja) 2013-10-02

Family

ID=41142210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008038336A Active JP5303155B2 (ja) 2008-02-20 2008-02-20 液晶表示装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5303155B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324977A (en) * 1991-04-25 1992-11-13 Sanyo Electric Co Ltd Liquid crystal display device
JPH0826889A (ja) * 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP2007224397A (ja) * 2006-02-27 2007-09-06 Tosoh Corp 平面表示パネル及びCuスパッタリングターゲット
JP4855315B2 (ja) * 2007-03-30 2012-01-18 株式会社アルバック 薄膜トランジスタ製造方法、液晶表示装置製造方法

Also Published As

Publication number Publication date
JP2009198634A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
US7109071B2 (en) Semiconductor device and manufacturing method thereof
JP3876994B2 (ja) アクティブマトリクス基板及び電子機器の製造方法
JP4683688B2 (ja) 液晶表示装置の作製方法
JP4118485B2 (ja) 半導体装置の作製方法
US6495857B2 (en) Thin film transister semiconductor devices
KR100652817B1 (ko) 반도체장치
US6252247B1 (en) Thin film transistor, a method for producing the thin film transistor, and a liquid crystal display using a TFT array substrate
US7102165B2 (en) Semiconductor device and manufacturing method thereof
US7071037B2 (en) Semiconductor device and manufacturing method thereof
US7575961B2 (en) Electrooptical device and a method of manufacturing the same
US6531713B1 (en) Electro-optical device and manufacturing method thereof
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
EP1020920B1 (en) Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6825488B2 (en) Semiconductor device and manufacturing method thereof
KR100928407B1 (ko) 반도체 디바이스
US20030129791A1 (en) Semiconductor device and manufacturing method thereof
US20030201436A1 (en) Thin-film transistor display devices
US8445962B2 (en) Semiconductor device and method of manufacturing the same
US20040126608A1 (en) Electronic device, method of manufacture of the same, and sputtering target
US6255706B1 (en) Thin film transistor and method of manufacturing same
US6943367B2 (en) Thin film transistor array panel
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US8890145B2 (en) Thin film transistors and methods for manufacturing the same
US6686228B2 (en) Semiconductor device and manufacturing method thereof
US7411298B2 (en) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250