JPH06317814A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ゲートパルスの遅延がなく、アドレ
ス配線に関して高い絶縁耐圧を有する液晶表示装置を提
供することを目的とする。 【構成】絶縁性基板上にＭｏ−Ｗ合金の単層で形成され
た複数のアドレス配線と、このアドレス配線に絶縁膜を
介して交差部を形成する複数のデータ配線と、この交差
部毎に配置された複数の画素電極を有する表示領域と、
この交差部に隣接して配置され、このアドレス配線に電
気的に接続された制御電極、このデータ配線に電気的に
接続された第１の主電極、並びに画素電極に電気的に接
続された第２の主電極を有する複数のスイッチング素子
とを有することを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
特に、アクティブマトリクス型液晶表示装置に関する。

【０００２】

【従来の技術】近年、非晶質シリコン（以下、ａ−Ｓｉ
と略す）膜を用いて形成された薄膜トランジスタ（以
下、ＴＦＴと略す）をスイッチング素子として構成され
たアクティブマトリクス型液晶表示素子が注目されてい
る。安価なガラス基板上に低温成膜ができるａ−Ｓｉ膜
を用いてＴＦＴアレイを構成することにより、大面積，
高精細，高画質かつ安価なパネルディスプレイすなわち
フラット型テレビジョンが実現できる可能性があるから
である。

【０００３】しかし、このアクティブマトリクス型液晶
表示素子により大面積のディスプレイを構成する場合、
必然的にアドレス配線の総延長が飛躍的に増加するの
で、アドレス配線の有する抵抗分が増加して、スイッチ
ング素子に与えられるゲートパルスのアドレス配線の抵
抗やアドレス配線の容量分に起因する遅延が顕著にな
り、液晶の正常な制御ができなくなるという問題点があ
る。

【０００４】少なくとも配線幅等のパラメータを維持し
たままで、このゲートパルスの遅延を回避するための１
つの解決手段としては、より低い抵抗率を有する配線材
料を用いて形成されたアドレス配線を備える液晶表示装
置の開発が考えられる。現在、このアドレス配線材料と
してよく用いられているＭｏ−Ｔａ合金の抵抗率は４０
μΩ・cm程度であるが、１０インチ以上の大面積ディス
プレイの実現はこの材料の有する抵抗率では難しいとさ
れており、特に、アドレス配線が１，０００本程度の高
精細の直視型ディスプレイでは、２０μΩ・cm程度以下
の抵抗率を有する配線材料が必要とされている。なお、
そのような新しい配線材料に要求される特性は低抵抗率
のみではなく、これに加えて、アドレス配線上に形成す
る層間絶縁膜のステップカバレッジを良好にして、層間
絶縁膜上に形成される配線とこのアドレス配線との絶縁
性を高めることの必要性から、テーパー加工が施せる性
質を有することも要求される。

【０００５】すなわち、そのような配線材料を用いて形
成されたアドレス配線により、ゲートパルスの遅延がな
く、絶縁性を確保した、信頼性のある液晶表示装置の実
現が望まれている。なお、大面積のディスプレイでなく
ても、アドレス配線の抵抗率が低くなると、配線幅を細
くして開口率を上げることができるという利点もあるの
で、この観点からも上記特性を有する新しい配線材料が
望まれる。

【０００６】一方、従来の液晶表示装置において、他の
問題点もある。ここで、図２０に、従来の液晶表示装置
に用いられるＴＦＴの断面図の一例を示す。図２０中１
はガラス基板を示す。ガラス基板１上には、Ｍｏ−Ｔａ
合金をスパッタリングして同時にパターニングされたゲ
ート電極２、アドレス配線、およびＣｓ線９が形成され
ている。この上には、ゲート絶縁膜３を介してａ−Ｓｉ
からなる活性層４が形成されており、活性層４の両端部
分上には、ｎ⁺ ａ−Ｓｉ層５ａ，５ｂが形成されてい
る。さらに、ゲート絶縁膜３上には、ＩＴＯ画素電極８
が形成されている。また、Ａｌからなるソース電極６ａ
がｎ⁺ ａ−Ｓｉ５ａと接合部分を有するように形成され
ており、Ａｌからなるドレイン電極６ｂがｎ⁺ ａ−Ｓｉ
５ｂおよび画素電極８と接合部分を有するように形成さ
れている。また、同時にデータ配線が形成されている。

【０００７】図２０に示す従来の液晶表示装置に用いら
れるＴＦＴにおいては、画素電極とデータ配線が絶縁膜
を介することなく同一層で存在するため短絡が起り、表
示において点欠陥が発生することがある。この点欠陥の
発生を回避するために、ソース電極、ドレイン電極およ
びデータ配線をＡｌにより形成した後に層間絶縁膜を形
成し、その上に画素電極を形成する構造が改善案として
提案されている。しかし、この構造を実現するために
は、第１にデータ配線等が層間絶縁膜のエッチャントで
あるＨＦや画素電極のＩＴＯエッチャントに対する耐性
に優れていなくてはならないこと、第２に層間絶縁膜の
ステップカバレッジを良好にして、データ配線と画素電
極との絶縁性を高めるために、データ配線にテーパー加
工を施すことが可能であること、が要求される。しか
し、これを実現するためのデータ配線用の配線材料は知
られておらず、そのような構造を実現して液晶表示装置
の信頼性を高めることは難しかった。特に、大面積のデ
ィスプレイの開発には、点欠陥の発生率を低減すること
が重要であり、そのような信頼性の高い液晶表示装置の
開発が望まれている。

【０００８】Ａｌ系合金やＴａ系合金をデータ配線用の
配線材料として用いると、表面に酸化膜が形成されて上
層の金属配線とのコンタクト抵抗が高くなるため、表面
酸化膜を除去する工程が必要である。この酸化膜除去工
程は、図２０の従来例の配線引出しコンタクト部におけ
るゲート配線１０ａとデータ配線１０ｂとのコンタクト
についても同様に必要である。さらに、ＩＴＯとＡｌの
反応を防ぐためにＭｏ等のバリヤメタルを形成すること
が必要であり、工程が増すという欠点がある。また、Ａ
ｌ系合金をデータ配線材料として用いると、表面の反射
率が非常に高いため、フォトリソグラフィー工程におけ
る配線幅の減少、ゴミ等による断線が露光光の反射によ
り発生し易く、線欠陥となるという欠点がある。反射率
が高いことに起因する欠点は他にもあり、例えば、対向
基板での反射光等の迷光が配線で再反射されＴＦＴに照
射されることによる光リーク電流の発生という問題もあ
る。これにより、パネル表示を行った際にコントラスト
を低減させることになる。

【０００９】上述したように、アクティブマトリクス型
液晶表示装置の表示領域を大面積化する場合にあって
は、アドレス配線の有する抵抗分が増大し、これに起因
するゲートパルスの遅延が顕著になり、液晶の正常な制
御ができなくなるという問題点がある。

【００１０】

【発明が解決しようとする課題】本発明は、上記事情を
考慮してなされたもので、その目的とするところは、ゲ
ートパルスの遅延がなく、アドレス配線に関して高い絶
縁耐圧を有する液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明は、絶縁基板上に
Ｍｏ−Ｗ合金の単層で形成された複数のアドレス配線
と、前記アドレス配線に絶縁膜を介して交差部を形成す
る複数のデータ配線と、前記交差部毎に配置された複数
の画素電極を有する表示領域と、前記交差部に隣接して
配置され、前記アドレス配線に電気的に接続された制御
電極、前記データ配線に電気的に接続された第１の主電
極、並びに前記画素電極に電気的に接続された第２の主
電極を有する複数のスイッチング素子とを具備すること
を特徴とする液晶表示装置を提供する。ここで、絶縁性
基板としては、ガラス基板、ガラス基板上にＳｉＯ₂ 等
の絶縁材料がコーティングされているもの等を挙げるこ
とができる。

【００１２】

【作用】本発明によれば、Ｍｏ−Ｗ合金のような低抵抗
率を有する配線材料をアドレス配線に用いるので、アド
レス配線はゲートパルスに対して低い抵抗分として作用
する。このため、このアドレス配線を伝わるゲートパル
スはアドレス配線の配線抵抗に起因する遅延作用を受け
にくい。したがって、液晶を駆動するための所定のスイ
ッチング素子には遅延のないゲートパルスが与えられ
る。その際、Ｍｏ−Ｗ合金はテーパー加工が可能である
ため、この材料を用いて形成したアドレス配線上に成膜
する層間絶縁膜のステップカバレッジが良好になり、層
間絶縁膜上に形成される配線とこのアドレス配線との間
には高い絶縁耐圧が与えられる。したがって、表示領域
を大面積化した場合にあっても、信頼性のある液晶表示
装置を実現することが可能となる。

【００１３】また、大面積のディスプレイでなくても、
アドレス配線の抵抗率が低くなると、配線幅を細くでき
るために、開口率を上げることができるという利点があ
る。さらに、表面に形成された酸化膜の抵抗が小さいた
め、表面層を除去するための処理が必要でない。さら
に、ＩＴＯとの間のコンタクト抵抗も小さいため、バリ
アメタルが不要となり、製造コストを低減することがで
きる。

【００１４】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。なお、同一部分には同一符号を付して、簡略
化のために詳細な説明は省略する。 （実施例１） （具体例１）図１は、本発明の第１の実施例に係る液晶
表示装置の一例に用いられるＴＦＴ（スイッチング素
子）および蓄積容量部分の断面図である。このＴＦＴお
よび蓄積容量部分の構成およびプロセスについて説明す
る。ガラス基板１１上には、Ｍｏ−Ｗ合金またはＭｏ−
Ｃｒ合金を厚さ３００nmでスパッタリングしてパターニ
ングすることによりゲート電極（制御電極）１２、アド
レス配線、およびＣｓ線１９を同時に形成する。次い
で、プラズマＣＶＤにより酸化膜１３を厚さ３５０nm
で、ａ−Ｓｉ活性層を厚さ３００nmで、ｎ⁺ ａ−Ｓｉ層
１５ａ，１５ｂを厚さ５０nmで順次形成してパターニン
グして、島状のａ−Ｓｉ活性層１４を形成する。次に、
ＩＴＯを厚さ１２０nmでスパッタリングして画素電極１
８を形成する。次に、コンタクト部２０のＳｉＯｘ膜を
希ＨＦでエッチングしてコンタクトホールを形成する。
次いで、Ａｌ等の所定の配線金属をスパッタリングし、
ウェットエッチングすることにより、ソース電極（第１
の主電極）１６ａ，ドレイン電極（第２の主電極）１６
ｂ、データ配線、およびコンタクト部電極２１を同時に
形成する。このとき、Ａｌ等のスパッタリング前にコン
タクト部分の表面酸化膜を除去する処理を施す。

【００１５】ここで、本発明者らが調べたところによる
と、図２に示すように、Ｍｏ−Ｗ合金のＷ含有率が好ま
しくは１０〜９５原子％の範囲、より好ましくは２０〜
９０原子％の範囲において、Ｍｏ−Ｗ合金の抵抗率が４
０μΩ・cm（ＶＧＡレベル）を大きく下回り、Ｍｏまた
はＷ単体よりも抵抗が下がることが分った。また、Ｍｏ
−Ｗ合金のＷ含有率が３０〜７０原子％の範囲では、Ｍ
ｏ−Ｗ合金の抵抗率が２０μΩ・cmを下回ることが分っ
た。対角１０インチ以上のＸＧＡ（縦７６８本、横１０
２４本）ディスプレイでは、抵抗率が２０μΩ・cm以下
である必要がある。

【００１６】また、Ｍｏ−Ｗ合金を用いて形成したアド
レス配線は、ＣＦ₄ とＯ₂ との混合ガスを用いてＣＤＥ
により良好なテーパー加工を施すことがができること、
さらに、ＭｏおよびＷよりも高くＴｉよりも低い酸化還
元電位の酸化剤を含んだアルカリエッチャント（ｐＨ７
〜１３）を用いたウェットエッチングにより、レジスト
に劣化を与えることなく、テーパ−加工を施すことがで
きることが分った。

【００１７】したがって、本発明によれば、Ｍｏ−Ｗ合
金は低抵抗率を有するので、この材料を用いて形成した
アドレス配線は低い抵抗を示し、それゆえ、この配線抵
抗によるゲートパルスの遅延は生ずることはなく、所定
のスイッチング素子に遅延のないゲートパルスが与えら
れる。また、Ｍｏ−Ｗ合金はテーパー加工できるため、
この材料を用いて形成したアドレス配線上に成膜する層
間絶縁膜のステップカバレッジが良くなり、絶縁耐圧を
高く確保することができる。これにより、表示領域を大
面積化した場合にあっても、信頼性のある液晶表示装置
を実現することが可能となる。なお、大面積のディスプ
レイでなくても、アドレス配線の抵抗率が低くなると配
線幅を細くできるため、開口率を上げることができる利
点もある。

【００１８】さらに、本発明者らの調べによると、図３
に示すように、Ｍｏ−Ｗ合金の耐薬品性は、Ｗ含有率が
２０原子％以上、好ましくは２５原子％以上で非常に優
れており、画素電極材料のＩＴＯエッチャントに対する
エッチングレートは１０nm／分以下であり、層間絶縁膜
のエッチャントであるＢＨＦでは全くエッチングされ
ず、また、Ａｌエッチャントに対するエッチングレート
は３０〜４０nm／分以下であり、特に、Ｗが５０原子％
以上の場合は全くされないことが分った。したがって、
たとえ層間絶縁膜にピンホールが発生したような場合に
あっても、ゲート電極やデータ線等の層間絶縁膜下の配
線は、上記エッチャントにより腐食されることはない。
このため、層間絶縁膜より上の構造設計／プロセス設計
の自由度が大きくとれるという利点がある。また、図４
に示すように、Ｗ組成比によって応力が大きく変わるた
め、Ｗ組成比を調整して応力を小さくすることも可能で
ある。

【００１９】一方、Ｍｏ−Ｗ合金膜において、Ｍｏ−Ｗ
合金に酸素および／または窒素が０．５原子％以上含ま
れると応力が緩和され、１０原子％より多く含まれると
抵抗値が上昇してしまうことが分った。さらに、スパッ
タリング条件を変えて応力を測定すると、図５に示すよ
うに、ＭｏとＷの組成比、スパッタリング条件（放電圧
力、放電パワー）により大きく変化する。これは、膜中
に含まれるＡｒ含有率に起因することが分析により分っ
た。すなわち、ＡｒがＭｏ−Ｗ合金に０．１原子％以上
含まれると応力が緩和されるが、２原子％より多く含ま
れると結晶成長が妨げられ、これにより膜抵抗が上昇し
てしまう。ただし、１０原子％以下であれば実用上問題
はない。Ａｒ以外の不活性ガス（Ｈｅ、Ｎｅ、Ｋｒ、Ｘ
ｅ）についても同様である。

【００２０】ガラス基板上もしくはガラス基板上に透明
絶縁膜を介してデバイスを形成する際、膜の密着性が重
要となる。Ｍｏ−Ｗ合金にＣｒおよび／またはＴｉが
０．５原子％以上含まれる合金からなる膜は、下地との
密着性が向上すると共にＣＦ₄＋Ｏ₂ の混合ガスでエッ
チングが可能である。ただし、Ｃｒおよび／またはＴｉ
が１０原子％より多く含まれるＭｏ−Ｗ合金は加工性が
悪くなり、抵抗値が上昇してしまう。また、下地との密
着性を向上させるには、Ｍｏ−Ｗ合金の窒化物からなる
膜とＭｏ−Ｗ合金からなる膜とを積層することも効果が
ある。ただし、窒素が５０原子％より多く含まれると急
激に抵抗値が上昇するため、５０原子％以下にする必要
がある。Ｔａ−Ｎ合金膜もＭｏ−Ｗ合金膜の密着性を向
上させる。

【００２１】Ｍｏ−Ｗ合金は、特にＷ含有率５０原子％
以下のものについては、空気中で長時間アニールすると
抵抗率が１桁以上上昇してしまうことが分った。これ
は、表面の極端な酸化によるものであるが、Ｍｏ−Ｗ合
金をスパッタリングで成膜した後、窒素が５０原子％以
下のＭｏ−Ｗ合金窒化物をスパッタリングし、ＣＦ₄ ＋
Ｏ₂ の混合ガスで加工することにより、良好なテーパー
を形成することができ、酸化されにくく、かつ、低抵抗
な配線がＭｏ−Ｗ合金と同一のプロセスで形成すること
ができる。また、Ｍｏ−Ｗ合金の下地として、窒素を５
０原子％以下で添加したＭｏ−Ｗ合金を用いることによ
り、基板との密着性が向上する。また、ＴａＮ合金を下
地として用いても同様の効果が得られる。Ｔａ−Ｎ、Ｔ
ａ−Ｎｂ−Ｎ、Ｔａ−Ｗ−Ｎ、Ｔａ−Ｍｏ−Ｎ合金膜に
より表面カバレッジもＭｏ−Ｗ−Ｎ合金膜と同様に酸化
防止に効果がある。

【００２２】なお、本発明者らの調べによると、Ｃｒ−
Ｗ合金の場合にも、以上のＭｏ−Ｗ合金に関して述べた
ことと同じことが言えることが分った。さらに、この材
料を用いてアドレス配線等を形成した場合も、上記と同
様の効果が得られる。

【００２３】ここで、上述した製造工程は１つの例であ
り、各層の厚みや成膜方法等は適宜変更して実施するこ
とが可能である。その場合にあっても、本実施例と同様
の効果が得られる。また、ＴＦＴには他の構造のもの、
例えば、チャネル上に絶縁膜のストッパを設ける構造の
ＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、
およびデータ配線と同一層の配線により形成さる構造の
ＴＦＴを採用してもよい。

【００２４】（具体例２）図６は、本発明の第１の実施
例に係る液晶表示装置の他の例に用いられるＴＦＴおよ
び蓄積容量部分の断面図である。このＴＦＴおよび蓄積
容量部分の構成およびプロセスについて説明する。ガラ
ス基板１１上にＩＴＯを厚さ１２０nmでスパッタリング
し、パターニングすることにより、Ｃｓ線２９ａを形成
する。その後、Ｍｏ−Ｗを厚さ３００nmでスパッタリン
グし、パターニングすることにより、ゲート電極２２、
アドレス配線、およびＣｓ線２９ｂを同時に形成する。
その後、プラズマＣＶＤによりシリコン酸化膜またはシ
リコン窒化膜２３を厚さ３５０nmで、ａ−Ｓｉ活性層を
厚さ３００nmで、ｎ⁺ ａ−Ｓｉ層２５ａ，２５ｂを厚さ
５０nmで順次形成してパターニングして、島状のａ−Ｓ
ｉ活性層２４を形成する。次いで、ＩＴＯを厚さ１２０
nmでスパッタリングして画素電極２８を形成する。

【００２５】次に、コンタクト部のＳｉＯｘをＨＦ系溶
液でエッチングしてコンタクトホールを形成する。次い
で、Ａｌ等の所定の配線金属をスパッタリングし、ウェ
ットエッチングすることにより、ソース電極２６ａ、ド
レイン電極２６ｂおよびデータ配線を同時に形成する。
この構造では、蓄積容量部が透明である２９ａ−２８間
で形成されるため、従来開口部として利用できなかった
Ｃｓ線部分も開口部として利用でき、開口率が向上す
る。ＩＴＯは抵抗率が金属と比べて高いが、２９ｂを積
層することによりＣｓ線として充分な抵抗率まで下げる
ことができる。このとき、ＩＴＯとＭｏ−Ｗ合金は、バ
リアメタルなしでコンタクトをとることができる。

【００２６】（具体例３）図７は、本発明の第１の実施
例に係る液晶表示装置の他の例に用いられるＴＦＴおよ
び蓄積容量部分の断面図である。このＴＦＴおよび蓄積
容量部分の構成およびプロセスについて説明する。ガラ
ス基板１１上にＭｏ−Ｔａ、Ｍｏ−Ｗ、Ｍｏ−Ｃｒ等の
所定の配線金属を厚さ３００nmでスパッタリングし、パ
ターニングすることにより、ゲート電極３２、アドレス
配線、およびＣｓ線３９を同時に形成する。その後、プ
ラズマＣＶＤにより酸化膜または窒化膜３３を厚さ３５
０nmで、ａ−Ｓｉ活性層を厚さ３００nmで、ｎ⁺ ａ−Ｓ
ｉ層３５ａ，３５ｂを厚さ５０nmで順次形成してパター
ニングして、島状のａ−Ｓｉ活性層３４を形成する。次
に、コンタクト部のＳｉＯｘをＨＦ系溶液でエッチング
してコンタクトホールを形成する。次いで、表面酸化膜
を除去した後、Ｍｏ−Ｔｉ合金、Ｗ−Ｔｉ合金またはＭ
ｏ−Ｗ合金をスパッタリングして、ウェットエッチング
することにより、ソース電極３６ａ、ドレイン電極３６
ｂ、およびデータ線を形成する。

【００２７】その後、酸化膜３７を厚さ３００nmで成膜
し、ＨＦ系溶液によるエッチング（例えば、エッチレー
ト約１００nm／分）またはＣＦ₄ 等のガスを用いたドラ
イエッチング（例えば、エッチレート約３０〜１００nm
／分）によりドレイン電極３６ｂ上にコンタクトホール
を形成し、さらに、ＩＴＯを厚さ１２０nmでスパッタリ
ングして、画素電極３８を形成する。

【００２８】ここで、本発明者らの調べによると、図８
に示すように、画素電極３８の形成に用いるＩＴＯエッ
チャントやコンタクトホール形成に用いるＢＨＦに対す
るＭｏ−Ｔｉ合金の耐薬品性は、Ｔｉ含有量２０〜８０
％で非常に優れていることが分った。また、Ｔｉよりも
酸化還元電位の高い酸化剤を含んだ弱アルカリエッチャ
ント（ｐＨ７〜９）を用いることにより、レジストの溶
解なしにエッチングすることが可能であることが分っ
た。

【００２９】一方、酸素含有率の異なるＭｏ−Ｔｉ合金
からなる膜を形成し、エッチングを施してテーパー加工
を行うことができたもの、およびテーパー加工を行うこ
とができなかったものについて、オージェ分析法により
酸素含有率を調べた。その結果を図９（Ａ）および図９
（Ｂ）に示す。ここで、各図におけるＭｏ、Ｔｉおよび
Ｏ（酸素）の含有率を表す縦軸のスケールはそれぞれ異
なるが、両図におけるＭｏ、ＴｉおよびＯ（酸素）の含
有率を表す縦軸のスケールはそれぞれ同一である。図９
（Ａ）はテーパー加工が施せた場合のＭｏ−Ｔｉ合金の
酸素含有率が約３％であったことを示し、図９（Ｂ）は
テーパー加工が施せなかった場合のＭｏ−Ｔｉ合金の酸
素含有率が約１原子％であったことを示す。このような
調査の結果から、好ましくは約２原子％以上の酸素含有
率でテーパー加工が施せることが分った。また、酸素含
有率が約８原子％を超えると抵抗率が増大して、配線材
料としては使用することはできない。このため、テーパ
ー加工性および抵抗率の制約から、Ｍｏ−Ｔｉ合金を配
線材料として用いる場合、その酸素含有率は８原子％以
下、好ましくは、２原子％〜５原子％の範囲が有効であ
ることが分った。

【００３０】したがって、Ｍｏ−Ｔｉ合金において、Ｔ
ｉ含有率が２０〜８０原子％であり、かつＯ（酸素）含
有率が８原子％以下、好ましくは、２原子％〜５原子％
であるという条件を満たすものをスパッタリングし、ウ
ェットエッチングすることによりパターニングし、ソー
ス電極３６ａ、ドレイン電極３６ｂ、およびデータ線を
形成することが好ましい。この場合、データ線は、テー
パー加工を施すことができるので、この材料を用いて形
成したデータ配線上に成膜する層間絶縁膜のステップカ
バレッジが良くなり、絶縁耐圧を高く確保することがで
きる。また、画素電極３８の形成に用いるＩＴＯエッチ
ャントやコンタクトホール形成に用いるＢＨＦに対する
耐薬品性が良好であるため、ドレイン電極３６ｂが耐薬
品性に優れ、ドレイン電極３６ｂ上にＨＦを用いてコン
タクトホールを形成することができ、さらには、画素電
極を塩酸と硝酸の混合液で加工することも可能となる。
このため、図２０に示す従来の構造と異なり、図７に示
すようにデータ線上に層間絶縁膜３７を介して画素電極
３８が形成されている構造を採用することができ、これ
により点欠陥の発生を低減することができる。

【００３１】また、本発明者の調べによると、Ｗ−Ｔｉ
合金の場合にも、上述したことが言えることが分った。
したがって、この材料を用いてデータ線等を形成した場
合も、同様の効果が得られる。

【００３２】次に、Ｍｏ−Ｗ合金については、前述した
ようにＭｏ−Ｗ合金の耐薬品性はＷ含有率が２０原子％
以上、好ましくは２５原子％以上で非常に優れており、
さらに、これを用いて形成したデータ配線は、Ｍｏおよ
びＷよりも高く、Ｔｉよりも低い酸化還元電位の酸化剤
を含んだアルカリエッチャント（ｐＨ７〜１３）を用い
ることにより、レジストが劣化することなく、テーパー
加工を施すことができる。したがって、Ｍｏ−Ｔｉ合金
やＷ−Ｔｉ合金を用いた場合と同様に、このように形成
した画素アレイでは、データ線がテーパー加工されるた
め、その上に形成した層間絶縁膜のステップカバレッジ
がよくなり、絶縁耐圧を高く確保することができる。ま
た、ドレイン電極３６ｂが耐薬品性に優れているため、
ドレイン電極３６ｂ上にＨＦを用いてコンタクトホール
を形成することができ、さらには、画素電極を塩酸と硝
酸の混合液で加工することができる。なお、前述のよう
に、Ｗ組成比によって応力が大きく変わるため、Ｗ組成
比を調節することにより、応力を小さくすることもで
き、低抵抗にすることもできる。

【００３３】さらに、具体例３の合金を用いて配線を形
成すると、Ａｌと異なりヒロックが発生しないというこ
とも分った。また、ＩＴＯとの反応が生じないため、バ
リアメタルが必要ないことも分った。そのうえ、Ａｌに
比べて反射率が４０〜６０％程度と低いので、フォトリ
ソグラフィー工程でパターンの細りおよび下地ゴミ等の
原因による断線発生率が低下し、線欠陥が減少するため
歩留りが向上する。フォトリソグラフィー工程での歩留
り低下を防止するためには、Ａｌ上にＭｏ等からなる低
反射率膜を積層してフォトリソグラフィーを行う手段も
あるが、Ｍｏ−Ｗ合金を用いることにより、積層の必要
もなく歩留りを向上することができる。また、ＴＦＴの
光リーク電流の一因である対向基板における反射光の迷
光の配線での再反射光量が減少するため、Ａｌ配線のパ
ネルに比べて表示した際のコントラストが向上する。

【００３４】ここで、上述した製造工程は１つの例であ
り、各層の厚みや成膜方法等は適宜変更して実施するこ
とができる。その場合にあっても、具体例３と同様の効
果が得られる。また、ＴＦＴには他の構造のもの、例え
ば、チャネル上に絶縁膜のストッパを設ける構造のＴＦ
Ｔや、蓄積容量部分はゲート電極と同一層の配線、およ
びデータ配線と同一層の配線とにより形成さる構造のＴ
ＦＴを採用してもよい。 （具体例４）図１０に、本発明の第１の実施例に係る液
晶表示装置の他の例の断面図を示す。この液晶表示装置
は、上記具体例１のようにＭｏ−Ｗ合金またはＭｏ−Ｃ
ｒ合金を用いて形成したアドレス配線等を有し、かつ、
具体例３のようにＭｏ−Ｔｉ合金、Ｗ−Ｔｉ合金または
Ｍｏ−Ｗ合金を用いて形成したデータ線を有するアクテ
ィブマトリクス型液晶表示装置である。ここで用いられ
ているＴＦＴは、前述の具体例に適用したチャネル部を
エッチングするバックチャネルカットタイプのＴＦＴの
代わりに、チャネル上に絶縁膜のストッパを設ける構造
のＴＦＴを用いたものである。また、蓄積容量部分はゲ
ート電極と同一層の配線、およびデータ配線と同一層の
配線により形成されている。

【００３５】すなわち、上述したように、ガラス基板１
１上に上記配線金属でゲート電極４２、アドレス配線、
およびＣｓ線４９ａを同時形成し、層間絶縁膜４３、ａ
−Ｓｉ活性層４４、チャネル保護膜５０、ｎ⁺ ａ−Ｓｉ
層４５ａ，４５ｂを順次形成し、パターニングする。次
いで、上記配線金属でソース電極４６ａ、ドレイン電極
４６ｂ、データ線、およびＣｓ線４９ｂを同時形成す
る。次に、酸化膜４７を形成し、ドレイン電極４６ｂ上
にコンタクトホールを形成し、さらに、画素電極４８を
形成する。具体例４においては、前述の具体例１におけ
る効果および具体例３における両方の効果を得ることが
できる。

【００３６】ここで、本発明の第１の実施例は、以上説
明してきた各具体例に限定されるものではなく、半導体
材料としては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅ
を用いてもよい。また、データ線上に形成する絶縁膜
は、酸化膜に限らず窒化膜でもよい。

【００３７】さらに、以上の具体例で用いられている合
金は、各具体例のように単層で使用してもよく、組成の
異なる合金による２層以上の積層膜、例えば表面酸化を
防止するために、ＭｏおよびＷを主成分とし窒素を含有
する合金からなる膜をＭｏ−Ｗ合金からなる膜の上に形
成した積層膜を用いてもよい。また、前述のＭｏ−Ｗ合
金の表面、すなわち上層にＴａ、Ｔａ−Ｎ、Ｔａ−Ｍ
ｏ、Ｔａ−Ｎｂ、Ｔａ−Ｗ、Ｔａ−Ｎｂ−Ｎ、Ｔａ−Ｍ
ｏ−Ｎ、Ｔａ−Ｗ−Ｎ合金またはこれらの間の合金等の
金属を積層して、耐酸性を向上させてもよい。さらに、
前述のＭｏ−Ｗ合金の下層にＡｌ、Ｃｕ、Ａｕ等を形成
して抵抗をさらに下げてもよい。また、本発明は上述し
た各実施例に限定されるものではなく、その要旨を逸脱
しない範囲で、種々変形して実施することができる。

【００３８】ここで、本発明における液晶表示装置の構
成の重要性について説明する。配線抵抗は、ＴＦＴを用
いた液晶表示装置において、画面が大型になり、高精細
になるにしたがい、低抵抗であることが必要になる。例
えば、パソコン用のディスプレイ（ＶＧＡ）では、配線
が４８０×（６４０×３）であり、上級パソコン用ディ
スプレイ（ＸＧＡ）では、配線が７６０×（１０２４×
３）である。この場合、配線抵抗は、ゲートパルスの遅
延を防止するために低抵抗である必要がある。パルス遅
延は、配線抵抗Ｒと配線に付加しているＴＦＴや蓄積容
量の容量Ｃとの積ＣＲにより決定される。画面が大型化
すると、配線が長くなるため必然的にＲが増大してＣＲ
が大きくなる。また、画素数が増えると、Ｃ（Ｃ＝Ｃ₀
×ｎ、Ｃ₀ ：単位画素の容量、ｎ：画素数）が増加する
ためＣＲが大きくなる。Ｃは画素により決まるので、パ
ルス遅延を防止するためにはＲを下げる必要がある。

【００３９】通常の製法では、対角１０インチクラス以
上の画面サイズでの通常の設計においては、ＶＧＡは４
０μΩ・cm、ＸＧＡは２０μΩ・cm以下の抵抗率が必要
である。このため、ＶＧＡの配線材料には、抵抗率が４
０μΩ・cm程度のＭｏＴａやＣｒを使用することができ
る。しかし、ＸＧＡでは、ＭｏＴａやＣｒを使用するこ
とができない。このため、ＸＧＡでは、通常図１１に示
すような構造、すなわち低抵抗のＡｌの表面を耐酸性の
良好であるＴａを被覆した構造を採用する。このような
複雑な構造を採るのは、Ａｌは抵抗率が４μΩ・cm程度
と低いが、耐酸性が悪くＡｌエッチャントやＩＴＯエッ
チャントで侵されるからである。

【００４０】また、図１１に示す構造は、複雑であるた
め、コストアップになるだけでなく、内部のＡｌが侵さ
れて線欠陥や点欠陥を発生したりする。これらの欠陥
は、ゴミによるＴａのピンホールがある場合、露出した
ベアＡｌ配線の浸食が避けられないので、回避すること
ができない。Ａｌの代わりにＣｕやＭｏを使用しても同
様の欠陥が発生する。さらに、Ａｌ膜およびＴａ膜を積
層するため、膜厚が厚くなり、これと交差する信号線の
カバレッジが悪くなり、負荷が加わり断線が発生したり
する。その結果、このような不良は回避しにくく、歩留
りが低下する。このように、上記具体例に示したような
構成でＭｏ−Ｗ合金を用いることにより、単層でＸＧＡ
レベルの配線抵抗を実現できる。

【００４１】また、Ｍｏ−Ｗ合金をＡｌ上に積層する
と、Ｍｏ−Ｗ単層の場合よりも膜質が劣化することが分
った。ＭｏＷ／ＳｉＯｘの膜構成と、ＭｏＷ／Ａｌの膜
構成との違いについて説明する。両膜構成のサンプルに
ついて、抵抗値、柱状構造のドメインの大きさ、および
界面の反応物について調べた。その結果、ＭｏＷ／Ａｌ
の膜構成のＭｏＷの抵抗は、ＭｏＷ／ＳｉＯｘの膜構成
のＭｏＷの抵抗の４〜１０％抵抗値が大きかった。ま
た、ＭｏＷの柱状構造のドメインの大きさは、ＦＥ−Ｓ
ＥＭにより観察したところ、ＭｏＷ／ＳｉＯｘの膜構成
の方がドメインが大きかった。これは、Ｍｏ−Ｗ合金か
らなる膜の抵抗値が下地の膜の材料の粒径に大きく影響
されるからであると考えられ、Ａｌ上のＭｏＷの結晶性
が悪いことを意味する。

【００４２】また、ＭｏＷ／Ａｌの膜構成のものでは、
Ｈ₂ Ｏ₂ 浸漬によりＭｏＷ膜を剥離すると、Ａｌ表面に
（ＭＯｘ、Ａｌ₂ （ＭＯ₄ ）₃ 、Ｍ：Ｍｏ，Ｗ）のよう
な成分が確認され、ＭｏＷとＡｌが界面で反応している
ことが分った。ＭｏＷとＡｌは合金化により抵抗が増加
するため、積層するよりもＭｏＷ単層で用いる方が有効
である。このように、ＭｏＷを単層で用いる本発明の構
成の液晶表示装置が優れた効果を有することが分る。 （実施例２）図１２は、本発明の実施例に係る液晶表示
装置に用いられるＴＦＴ（スイッチング素子）および蓄
積容量部分の断面図である。このＴＦＴおよび蓄積容量
部分の構成およびプロセスについて説明する。

【００４３】ガラス基板５１上に、絶縁膜５７として例
えばＳｉＯ₂ 膜をスパッタリングやＣＶＤ等により形成
し、Ｍｏ−Ｗ合金を厚さ３００nmでスパッタリングして
パターニングすることにより、ゲート電極（制御電極）
５２、アドレス配線、およびＣｓ線５９を同時に形成す
る。次いで、プラズマＣＶＤにより酸化膜５３を厚さ３
５０nmで、ａ−Ｓｉ活性層を厚さ３００nmで、ｎ⁺ ａ−
Ｓｉ層５５ａ，５５ｂを厚さ５０nmで順次形成してパタ
ーニングして、島状のａ−Ｓｉ活性層５４を形成する。
次に、ＩＴＯを厚さ１２０nmでスパッタリングしてパタ
ーニングすることにより画素電極５８を形成する。次い
で、コンタクト部のＳｉＯｘを希ＨＦでエッチングして
コンタクトホールを形成する。次いで、Ａｌ等の所定の
配線金属をスパッタリングし、ウェットエッチングする
ことにより、ソース電極（第１の主電極）５６ａ，ドレ
イン電極（第２の主電極）５６ｂおよびデータ配線を同
時に形成する。

【００４４】ここで、Ｍｏ−Ｗ合金を用いて形成したア
ドレス配線は、ＣＦ₄ とＯ₂ との混合ガスを用いてＣＤ
Ｅにより加工するが、ガラス基板５１とアドレス配線と
の間にＳｉＯ₂ 膜を介在させることにより、テーパー加
工を良好に行うことができる。このようにしてテーパー
加工した断面を図１３に示す。図１３から明らかなよう
に、アドレス配線上に形成した層間絶縁膜のステップカ
バレッジが良好となり、絶縁耐圧を高く確保することが
できる。さらに、アドレス配線−データ配線間の短絡を
防止でき、データ配線の断線を防止することができる。
したがって、表示領域を大きくした場合であっても、信
頼性のある液晶表示装置を実現することができる。な
お、大面積のディスプレイでなくてもアドレス配線の抵
抗率が低くなるので、配線幅を細くすることができ、こ
れにより、開口率を上げることができる。

【００４５】下記第１表は、ガラス基板とＭｏ−Ｗ合金
膜との間にＳｉＯ₂ 膜が介在されている場合と、ガラス
基板上に直接Ｍｏ−Ｗ合金膜が形成されている場合のＣ
ＤＥエッチング後の状態をＸＰＳ分析した結果を示す。
第１表から分るように、ガラス基板上に直接Ｍｏ−Ｗ合
金膜を形成したものには、ガラス中のＢａが存在してい
る。この結果から、基板材料として使用しているガラス
中の成分と、ＷまたはＭｏとの反応生成物によりレジス
トのエッチングが阻害され、テーパーエッチングが規制
されると考えられる。このように、ガラス基板とＭｏ−
Ｗ合金膜との間にＳｉＯ₂ 膜を介在させることにより、
この反応を防止して良好なテーパー加工を施すことがで
きる。なお、上述したように、Ｍｏ−Ｗ合金の組成でＷ
の組成比が２０〜９０原子％以内の範囲で良好にテーパ
ー加工をすることができることは確認されている。

【００４６】上記のように、ガラス中の元素がテーパー
加工に悪影響を及ぼすので、ＢａだけでなくＣａやＳｒ
も同様にテーパー加工に悪影響を及ぼす。なお、ガラス
基板とＭｏ−Ｗ合金膜との間に介在させる膜は、Ｂａ、
Ｃａ、Ｓｒ等の元素を含んでいなければよく、ＳｉＯ₂
膜の代りにＳｉＮ、Ｔａ₂ Ｏ₅ 膜、Ａｌ₂ Ｏ₃ 膜を用い
てもよい。

【００４７】

【表１】

【００４８】ここで、上述した製造工程は１つの例であ
り、各層の厚みや成膜方法等は適宜変更して実施するこ
とができる。その場合にあっても、具体例３と同様の効
果が得られる。また、ＴＦＴには他の構造のもの、例え
ば、チャネル上に絶縁膜のストッパを設ける構造のＴＦ
Ｔや、蓄積容量部分はゲート電極と同一層の配線、およ
び、データ配線と同一層の配線とにより形成さる構造の
ＴＦＴを採用してもよい。

【００４９】また、本発明の第２の実施例は、以上説明
してきたものに限定されるものではなく、半導体材料と
しては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅを用い
てもよい。また、その要旨を逸脱しない範囲で、種々変
形して実施することができる。 （実施例３）ＴＦＴを用いた液晶表示装置においては、
電極材料としてＩＴＯが用いられているので、配線材料
とＩＴＯとのコンタクトにおいていくつか問題がある。
まず、配線とＩＴＯが接触すると、配線材料がＩＴＯに
より酸化されて高抵抗のバリアが形成され、これにより
コンタクト不良が起こる。これは、酸化膜が高抵抗であ
るＡｌ系やＴａ系の合金材料で顕著である。このため、
ＩＴＯと配線材料との間の反応を防止するために、両者
の間にバリアメタルを形成することが必要である。ま
た、配線表面に酸化膜が形成されるので、上層の金属配
線とのコンタクト抵抗が高くなる。このため、配線表面
の酸化膜を除去する必要がある。したがって、製造にお
いて工程が増加するという問題がある。

【００５０】また、信号線とａ−Ｓｉ活性層やｐ−Ｓｉ
層とのコンタクトにおいて、反応により配線金属がａ−
Ｓｉ、ｐ−Ｓｉ中に拡散してコンタクト部のｎ−ｉまた
はｐ−ｉの接合特性を劣化し、キャリアに対するブロッ
キング作用を低下させる問題がある。これは、ソース／
ドレイン電極材料としてＡｌを用いた場合に特に顕著で
ある。これを防止するためには、やはりバリアメタルを
形成する必要があり、製造において工程が増加してしま
う。

【００５１】本実施例のＭｏＷを用いることにより、上
記実施例の効果を有し、しかも信号線材料とＩＴＯ、お
よび信号線材料とｎ⁺ ａ−Ｓｉとの間に設けられている
バリアメタルを必要とせず、さらにＩＴＯ等のエッチャ
ントに侵されない信号線を有する液晶表示装置を提供で
きる。

【００５２】（具体例５）図１４は、本発明の第３の実
施例に係る液晶表示装置の一例に用いられるＴＦＴ（ス
イッチング素子）および蓄積容量部分の断面図である。
また、図１４は、駆動回路とのコンタクト部分の断面を
示す。このＴＦＴおよび蓄積容量部分の構成およびプロ
セスについて説明する。ガラス基板６１上に、Ｍｏ−Ｗ
合金を厚さ３００nmでスパッタリングしてＣＤＥするこ
とによりゲート電極（制御電極）６２、アドレス配線、
Ｃｓ線６９、およびコンタクトパッド部８０を同時に形
成する。次いで、プラズマＣＶＤまたは常圧ＣＶＤによ
り酸化膜６３を厚さ３５０nmで、プラズマＣＶＤにより
ＳｉＮｘ膜６３を厚さ５００オングストロームで、ａ−
Ｓｉ活性層を厚さ５０nmで、ストッパＳｉＮｘ膜７０を
厚さ３００nmで順次形成する。次に、ストッパＳｉＮｘ
膜７０を希ＨＦでエッチングした後に、ｎ⁺ ａ−Ｓｉ層
６５ａ，６５ｂを厚さ５０nmで形成し、ＣＤＥにより島
状のａ−Ｓｉ活性層６４を形成する。次いで、コンタク
ト部のＳｉＮｘ膜を希ＨＦでエッチングしてコンタクト
ホールを形成する。

【００５３】次いで、ＩＴＯ６６を厚さ１００nmでスパ
ッタリングし、Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金６７
を厚さ３００nmでスパッタリングする。次いで、ウェッ
トエッチングまたはＣＦ₄ ＋Ｏ₂ 混合ガスを用いたドラ
イエッチングによりＭｏ−Ｗ合金をテーパーエッチング
し、ＩＴＯエッチャントである希王水によりＩＴＯをエ
ッチングして画素電極６８、信号線、ソース電極（第１
の主電極）６６ａ，６７ａ、ドレイン電極（第２の主電
極）６６ｂ，６７ｂ、データ配線、およびコンタクト部
電極８１を形成する。次いで、パッシベーションＳｉＮ
ｘ膜７１をプラズマＣＶＤにより形成した後に、画素部
とパッド部のＳｉＮｘおよびＭｏ−Ｗ合金をＲＩＥまた
はＣＤＥによりエッチングする。このように、信号線と
ＩＴＯ画素６８を同一のパターンで形成することによ
り、フォトエッチングプロセスを１工程減らすことがで
きる。また、本実施例は、Ｍｏ−Ｗ合金の代わりにＭｏ
−Ｃｒ合金を用いても同様に形成することができる。

【００５４】本実施例では、信号線としてＭｏ−Ｗ（Ｍ
ｏ−Ｃｒ）／ＩＴＯ多層配線を用いており、コンタクト
パッド部においてゲート線とＩＴＯが接触する。Ｍｏ−
Ｗ合金またはＭｏ−Ｃｒ合金は、Ｔａ系合金、Ａｌ、Ｃ
ｒ等と異なり、その酸化膜の抵抗が小さいため、コンタ
クト抵抗が増大しない。したがって、ゲート配線上にＭ
ｏ−Ｗ合金またはＭｏ−Ｃｒ合金の酸化膜が形成される
が、この酸化膜を除去しなくてもコンタクト特性は良好
である。具体的には、このような構成において、コンタ
クト抵抗を含んだ配線抵抗の増大は１％以下であり、ま
ったく問題にならなかった。また、ＴＦＴ特性のＩｄ−
Ｖｄ特性は良好な立上がりを示し、良好なオーミック特
性が得られ、Ｍｏ−Ｗ（Ｍｏ−Ｃｒ）配線とｎ⁺ ａ−Ｓ
ｉ層の間に良好なコンタクトが得られていることが分っ
た。

【００５５】本発明者らが調べた抵抗率の結果を図１５
に示す。図１５には、雰囲気ガスがＯ₂ 、Ｎ₂ の不純物
の多いガスであるバッチ式で製造する場合と、背圧の低
いロードロック式のスパッタリング装置を用いて製造す
る場合について示す。バッチ式のスパッタリング装置を
使用すると、チャンバ表面にＨ₂ Ｏ、Ｏ₂ 、Ｎ₂ が付着
し、スパッタリングされたＭｏ−Ｗ膜中へのＯ、Ｎの混
入が避けられない。図１５から分るように、バッチ式の
場合には、Ｍｏ−Ｗ合金のＷ含有率が好ましくは１０〜
９５原子％の範囲、より好ましくは２０〜９０原子％の
範囲において、Ｍｏ−Ｗ合金の抵抗率が４０μΩ・cmを
大きく下回り、ＭｏまたはＷ単体よりも抵抗が下がる。
この範囲では、バッチ式およびロードロック式で同等の
抵抗率を示すので、装置価格が安く、短いタクトタイム
で生産できるバッチ式を採用することができる。

【００５６】具体例５によれば、画素と信号線を同一マ
スクで形成できるため、マスク合わせのためのマージン
が必要なくなり、これにより開口率が増大する。ここ
で、上述した製造工程は１つの例であり、各層の厚みや
成膜方法等は適宜変更して実施することができる。その
場合にあっても、具体例５と同様の効果が得られる。ま
た、ＴＦＴには他の構造のもの、例えば、チャネル上に
絶縁膜のストッパを設けないで信号線をマスクとしてｎ
⁺ ａ−Ｓｉをエッチングして形成するバックチャネル型
のＴＦＴや、蓄積容量部分はゲート電極と同一層の配
線、およびデータ配線と同一層の配線とにより形成され
る構造のＴＦＴを採用してもよい。

【００５７】（具体例６）本実施例においては、ａ−Ｓ
ｉ活性層を信号線上に形成してなる構造を用いても同様
の効果が得られる。すなわち、具体例５と同様にゲート
電極をＭｏ−Ｗ合金で形成した後に、プラズマＣＶＤに
よりＳｉＯｘを厚さ３５０nmで、ＳｉＮｘを厚さ５０nm
で形成し、希ＨＦを用いてエッチングしてコンタクトホ
ールを形成する。次いで、スパッタリングによりＩＴＯ
およびＭｏ−Ｗ合金を順次形成し、その後プラズマＣＶ
Ｄによりｎ⁺ ａ−Ｓｉ層を厚さ５０nmで形成する。次い
で、ｎ⁺ ａ−Ｓｉ層およびＩＴＯをＣＤＥによりエッチ
ングし、さらにＩＴＯを希王水によりエッチングして画
素電極、信号線、ソース電極（第１の主電極）、ドレイ
ン電極（第２の主電極）、およびデータ配線を形成す
る。Ｍｏ−Ｗ合金は熱ＣＶＤにより形成してもよい。ま
た、ｎ⁺ ａ−Ｓｉ層はＳｉＨ₄ ／ＰＨ₃ およびＨ₂ の間
欠プラズマによりＭｏ−Ｗ／ＩＴＯ上に選択的に形成し
てもよい。

【００５８】次いで、パッシベーションＳｉＮｘ膜をプ
ラズマＣＶＤにより形成した後に、画素部のａ−Ｓｉ／
ｎ⁺ ａ−Ｓｉ／Ｍｏ−ＷをＲＩＥでエッチングしてＴＦ
Ｔアレイを作製する。

【００５９】この場合にも、コンタクト部でゲート電極
がＩＴＯと接触し、信号線金属がＩＴＯと接触するがオ
ーミック特性に問題はなかった。 （具体例７）図１６は、本発明の第３の実施例に係る液
晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量
部分の断面図である。このＴＦＴおよび蓄積容量部分の
構成およびプロセスについて説明する。ガラス基板８１
上に、ｐ−Ｓｉ８４を厚さ１００nmで、ゲート酸化膜８
３を厚さ１００nmで順次形成し、その上にＭｏ−Ｔａ合
金からなるゲート電極８２を形成する。次いで、これに
ゲート電極８２をマスクとしてリンを１×１０¹⁶cm^-3で
注入し、ソース／ドレイン部にｎ⁺ ｐ−Ｓｉ層８５ａ，
８５ｂを形成する。次いで、具体例５に示すように、島
状のａ−Ｓｉ活性層を形成し、熱ＣＶＤにより層間絶縁
膜８９を厚さ３００nmで形成する。

【００６０】次いで、ＩＴＯを厚さ１００nmでスパッタ
リングしてパターニングすることにより画素電極８８を
形成する。次いで、コンタクト部およびゲート部の層間
絶縁膜（ＳｉＯｘ）を希ＨＦでエッチングしてコンタク
トホールを形成する。次いで、スパッタリングによりＭ
ｏ−Ｗ合金を厚さ３００nmで形成してパターニングする
ことにより、信号線、ソース電極（第１の主電極）８６
ａ、およびドレイン電極（第２の主電極）８６ｂを形成
する。次いで、パッシベーションＳｉＮｘ膜８７をプラ
ズマＣＶＤにより形成した後に、画素、周辺回路接続部
をＲＩＥでエッチングしてＴＦＴアレイを作製する。

【００６１】従来は信号線金属としてＡｌを用いていた
ため、ＩＴＯやｎ⁺ ｐ−Ｓｉとの間にＭｏ等の高融点金
属のバリアメタルが必要であったが、信号線金属として
Ｍｏ−Ｗ合金を用いることにより、バリアメタルが不要
となり、それにより工程を削減することができた。な
お、Ｍｏ−Ｗ合金の代りにＭｏ−Ｃｒ合金を用いても同
様の効果が得られた。

【００６２】ここで、上述した製造工程は１つの例であ
り、各層の厚みや成膜方法等は適宜変更して実施するこ
とが可能である。その場合にあっても、本実施例と同様
の効果が得られる。また、ＴＦＴには他の構造のもの、
例えば、チャネル上に絶縁膜のストッパを設ける構造の
ＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、
およびデータ配線と同一層の配線により形成さる構造の
ＴＦＴを採用してもよい。 また、半導体材料として、
ａ−Ｓｉの代りにｐ−ＳｉやＣｄＳｅを用いてもよく、
データ配線上に形成する絶縁膜として、酸化膜の代りに
窒化膜を用いてもよい。また、本実施例において使用さ
れている合金からなる層は、単層であってもよく、組成
の異なる少なくとも２層の積層膜であってもよい。さら
に、前記合金層の上層にＴａ、ＴａＮ等からなる層を形
成して耐酸性を向上させてもよく、合金層の下層にＡ
ｌ、Ｃｕ等からなる層を形成してさらに抵抗を下げても
よい。また、その要旨を逸脱しない範囲で、種々変形し
て実施することができる。

【００６３】上述したように、本実施例においては、低
抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて
形成したアドレス配線やゲート配線は、ＩＴＯとの接触
により酸化しても高抵抗のバリアを形成しないため、ま
たｎ⁺ ａ−Ｓｉやｐ−Ｓｉと反応しないためバリアメタ
ルを必要とせず工程が簡略化できる。 （実施例４）液晶表示装置においては、画像表示のため
に対向基板にブラックマトリクスを形成している。この
ブラックマトリクスは、ＴＦＴに入射する外部の光を遮
蔽し、外部の光によるＴＦＴの特性異常を防止する。ブ
ラックマトリクスの材料としては、一般に光を透過しな
いＣｒ等が用いられている。しかしながら、これらの材
料は、光の反射率が高く、画像表示面での外部からの光
を反射する。この外部からの光は、画像表示面の表示品
質を著しく低下させる。そこで、本実施例は、ゲートパ
ルスの遅延がなく、アドレス配線に関して高い絶縁耐圧
を有するとともに、ブラックマトリクスによる画像表示
面での外部の光の反射を低減する高品位の液晶表示装置
を提供する。

【００６４】図１７は、本発明の第４の実施例に係る液
晶表示装置を示す断面図である。図中９０はガラス基板
を示す。ガラス基板９０上には、その上に形成されたア
ドレス配線から延伸してなるゲート電極９１ａが形成さ
れている。ゲート電極９１ａ上には、絶縁膜９７を介し
て半導体層９４、ストッパー層９５が形成されており、
それぞれパターニングされている。さらに、その上に
は、ドレイン電極９３ａおよびソース電極９３ｂが形成
されている。このようにしてＴＦＴが構成されており、
このＴＦＴのソース電極９３ｂには、画素電極９６が接
続されている。このようにして液晶駆動回路基板が構成
されている。画素電極９６の材料としては、ＩＴＯやＳ
ｎＯ₂ 等からなる透明導電膜を用いることができる。

【００６５】対向基板は、ガラス基板９８上にカラーフ
ィルター９９およびＭｏ−Ｗ合金からなるブラックマト
リクス１００を形成し、その上に対向電極１０１を形成
することにより作製されている。この液晶駆動回路基板
および対向基板を図１７に示すように対向させ、両者の
間に液晶材料１０２を挟持させることにより液晶表示装
置が構成される。

【００６６】図１８は、Ｍｏ−Ｗ合金とＣｒの反射率の
測定結果を示すグラフである。図１８から分るように、
Ｍｏ−Ｗ合金は全組成にわたって従来ブラックマトリク
ス材料として用いられているＣｒに対して低い反射率を
示す。

【００６７】このようにして得られた液晶表示装置で
は、対向基板に形成されたブラックマトリクス１００の
材料が反射率が低いＭｏ−Ｗ合金であるので、画像表示
面での外部からの光の反射を低減することができる。こ
れにより、高品位の表示品質を実現することができる。
なお、ＴＦＴに入射する光を遮蔽する効果はＣｒと同程
度である。

【００６８】図１９は、本発明の第４の実施例に係る液
晶表示装置の駆動回路基板の平面図である。ガラス基板
９０上には、一端にＭｏ−Ｗ合金からなるアドレス電極
パッド１０３を有する複数のアドレス配線９１と、これ
らの複数のアドレス配線９１と交差し、その一端にＭｏ
−Ｗ合金からなるデータ電極パッド１０６を有する複数
のデータ配線９２が形成されている。なお、アドレス配
線９１とデータ配線９２との交差部分では、アドレス配
線９１とデータ配線９２との間に絶縁膜が形成されてい
る。この交差部分の近傍には、スイッチング素子として
ＴＦＴ１０７が形成されており、その一方の電極には、
アドレス配線９１とデータ配線９２により囲まれた画素
領域に形成された画素電極９６が接続されている。ま
た、アドレス電極パッド１０３の領域は、アドレス電極
１０５およびコンタクトホール１０４を包含する広さを
有している。

【００６９】上記構成を有する液晶表示装置では、アド
レス電極パッド１０３およびデータ電極パッド１０６が
Ｍｏ−Ｗ合金により形成されているので、例えば、ＣＯ
Ｇ（Chip On Glass ）実装の際に、これらの電極パッド
と映像信号用ＩＣとの間の接合力が向上し、高い信頼性
が得られる。

【００７０】なお、対向基板側に形成されたブラックマ
トリクス１００が発揮する効果は、液晶駆動回路基板側
に形成されたブラックマトリクス１０８も当然発揮す
る。また、Ｍｏ−Ｗ合金は反射率が低いので、データ配
線の材料に用いてもよい。

【００７１】上述したように、本実施例の液晶表示装置
は、ブラックマトリクス材料としてＭｏ−Ｗ合金を用い
ることにより、画像表示面での外部からの光の反射を低
減し、高品位の表示品質を実現することができる。ま
た、アドレス電極パッドおよびデータ電極パッドをＭｏ
−Ｗ合金で形成することにより、例えばＣＯＧ実装にお
けるＩＣとの接合の信頼性を高めることができる。な
お、上記実施例１〜４は適宜組み合わせて実施すること
ができる。

【００７２】

【発明の効果】以上説明した如く本発明の液晶表示装置
によれば、低抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ
合金を用いて形成したアドレス配線は低い抵抗を示し、
ゲートパルスにはこの配線抵抗に起因する遅延が生じな
いので、液晶を駆動するための所定のスイッチング素子
には遅延のないゲートパルスを与えることができる。そ
の際、テーパー加工が可能なＭｏ−Ｗ合金やＭｏ−Ｃｒ
合金を用いて形成したアドレス配線上に成膜する層間絶
縁膜のステップカバレッジが良くなり、層間絶縁膜上に
形成される他の配線とこのアドレス配線との間には高い
絶縁耐圧を確保することができる。したがって、表示領
域を大面積化した場合にあっても、信頼性のある液晶表
示装置を実現することが可能となる。また、大面積のデ
ィスプレイでなくても、アドレス配線の抵抗率が低くな
ると、配線幅を細くできるために開口率を上げることが
できるという利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のに係る液晶表示装置の
一例に用いられるＴＦＴおよび蓄積容量部分の断面図。

【図２】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を示
すグラフ。

【図３】Ｍｏ−Ｗ合金の各エッチャントに対するエッチ
ングレートとＷ含有率との関係を示すグラフ。

【図４】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示す
グラフ。

【図５】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示す
グラフ。

【図６】本発明の第１の実施例のに係る液晶表示装置の
他の例に用いられるＴＦＴおよび蓄積容量部分の断面
図。

【図７】本発明の第１の実施例のに係る液晶表示装置の
他の例に用いられるＴＦＴおよび蓄積容量部分の断面
図。

【図８】Ｍｏ−Ｔｉ合金の各エッチャントに対するエッ
チングレートとＴｉ含有率との関係を示すグラフ。

【図９】（Ａ）および（Ｂ）はＭｏ−Ｔｉ合金の酸素含
有量とテーパー加工性との関係を説明するためのグラ
フ。

【図１０】本発明の第１の実施例に係る液晶表示装置の
他の例に用いられるＴＦＴおよび蓄積容量部分の断面
図。

【図１１】通常の製法により得られる膜構成を示す断面
図。

【図１２】本発明の第２の実施例に係る液晶表示装置を
示す断面図。

【図１３】図１２に示す液晶表示装置においてテーパー
加工を施した状態を示す断面図。

【図１４】本発明の第３の実施例に係る液晶表示装置の
一例に用いられるＴＦＴおよび蓄積容量部分の断面図。

【図１５】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を
示すグラフ。

【図１６】本発明の第３の実施例に係る液晶表示装置の
他の例に用いられるＴＦＴおよび蓄積容量部分の断面
図。

【図１７】本発明の第４の実施例に係る液晶表示装置を
示す断面図。

【図１８】Ｍｏ−Ｗ合金の反射率とＷ含有率との関係を
示すグラフ。

【図１９】本発明の第４の実施例に係る液晶表示装置の
駆動回路基板の平面図。

【図２０】従来の液晶表示装置に用いられるＴＦＴおよ
び蓄積容量部分の断面図。

【符号の説明】

１１，５１，６１，８１，９０，９８…ガラス基板、１
２，２２，３２，５２，８２，９１ａ…ゲート電極、１
３，４７，５３，６３…酸化膜、１４，２４，３４，６
４…島状のａ−Ｓｉ活性層、１５ａ，１５ｂ，２５ａ，
２５ｂ，３５ａ，３５ｂ，４５ａ，４５ｂ，５５ａ，５
５ｂ，６５ａ，６５ｂ…ｎ⁺ ａ−Ｓｉ層、１６ａ，２６
ａ，３６ａ，４６ａ，５６ａ，６６ａ，６７ａ，８６
ａ，９３ｂ…ソース電極、１６ｂ，２６ｂ，３６ｂ，４
６ｂ，５６ｂ，６６ｂ，６７ｂ，８６ｂ，９３ａ…ドレ
イン電極、１８，２８，３８，４８，５８，６８，８
８，９６…画素電極、１９，２９，３９，４９ａ，５
９，６９…Ｃｓ線、２０…コンタクト部、２３，３３…
シリコン酸化膜またはシリコン窒化膜、４３，８９…層
間絶縁膜、５０…チャネル保護膜、５７，９７…絶縁
膜、６６…ＩＴＯ、６７…Ｍｏ−Ｗ合金またはＭｏ−Ｃ
ｒ合金、７０…ストッパＳｉＮｘ膜、８０…コンタクト
パッド部、８１…コンタクト部電極、８４…ｐ−Ｓｉ、
８５ａ，８５ｂ…ｎ⁺ｐ−Ｓｉ層、８７…パッシベーシ
ョンＳｉＮｘ膜，９１…アドレス配線、９２…データ配
線、９４…半導体層、９５…ストッパー層、９９…カラ
ーフィルター、１００，１０８…ブラックマトリクス、
１０１…対向電極、１０２…液晶材料、１０３…アドレ
ス電極パッド、１０４…コンタクトホール、１０５…ア
ドレス電極、１０６…データ電極パッド、１０７…ＴＦ
Ｔ。

フロントページの続き (72)発明者 小川 吉文 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 岡 俊行 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上にＭｏ−Ｗ合金の単層で形成
   された複数のアドレス配線と、 前記アドレス配線に絶縁膜を介して交差部を形成する複
   数のデータ配線と、 前記交差部毎に配置された複数の画素電極を有する表示
   領域と、 前記交差部に隣接して配置され、前記アドレス配線に電
   気的に接続された制御電極、前記データ配線に電気的に
   接続された第１の主電極、並びに前記画素電極に電気的
   に接続された第２の主電極を有する複数のスイッチング
   素子と、を具備することを特徴とする液晶表示装置。
2. 【請求項２】Ｗ含有量が３０〜７０原子％であるＭｏ−
   Ｗ合金からなる複数のアドレス配線と、 前記アドレス配線に絶縁膜を介して交差部を形成する複
   数のデータ配線と、 前記交差部毎に配置された複数の画素電極を有する表示
   領域と、 前記交差部に隣接して配置され、前記アドレス配線に電
   気的に接続された制御電極、前記データ配線に電気的に
   接続された第１の主電極、並びに前記画素電極に電気的
   に接続された第２の主電極を有する複数のスイッチング
   素子と、を具備することを特徴とする液晶表示装置。
3. 【請求項３】絶縁性基板上にＭｏ−Ｗ合金の単層で形成
   された複数のデータ配線と、 前記データ配線に絶縁膜を介して交差部を形成する複数
   のアドレス配線と、 前記交差部毎に配置された複数の画素電極を有する表示
   領域と、 前記交差部に隣接して配置され、前記アドレス配線に電
   気的に接続された制御電極、前記データ配線に電気的に
   接続された第１の主電極、並びに前記画素電極に電気的
   に接続された第２の主電極を有する複数のスイッチング
   素子と、を具備することを特徴とする液晶表示装置。
4. 【請求項４】Ｍｏ−Ｗ合金を用いて形成された複数のデ
   ータ配線と、 前記データ配線に絶縁膜を介して交差部を形成する複数
   のアドレス配線と、 前記交差部毎に配置された透明導電膜の複数の画素電極
   を有する表示領域と、 前記交差部に隣接して配置され、前記アドレス配線に電
   気的に接続された制御電極、前記データ配線に電気的に
   接続された第１の主電極、並びに前記画素電極に電気的
   に接続され、かつＭｏ−Ｗ合金からなる第２の主電極を
   有する複数のスイッチング素子と、を具備することを特
   徴とする液晶表示装置。