JP3573778B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3573778B2 JP3573778B2 JP4272294A JP4272294A JP3573778B2 JP 3573778 B2 JP3573778 B2 JP 3573778B2 JP 4272294 A JP4272294 A JP 4272294A JP 4272294 A JP4272294 A JP 4272294A JP 3573778 B2 JP3573778 B2 JP 3573778B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- wiring
- film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、液晶表示装置に関し、特に、アクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、非晶質シリコン（以下、ａ−Ｓｉと略す）膜を用いて形成された薄膜トランジスタ（以下、ＴＦＴと略す）をスイッチング素子として構成されたアクティブマトリクス型液晶表示素子が注目されている。安価なガラス基板上に低温成膜ができるａ−Ｓｉ膜を用いてＴＦＴアレイを構成することにより、大面積，高精細，高画質かつ安価なパネルディスプレイすなわちフラット型テレビジョンが実現できる可能性があるからである。
【０００３】
しかし、このアクティブマトリクス型液晶表示素子により大面積のディスプレイを構成する場合、必然的にアドレス配線の総延長が飛躍的に増加するので、アドレス配線の有する抵抗分が増加して、スイッチング素子に与えられるゲートパルスのアドレス配線の抵抗やアドレス配線の容量分に起因する遅延が顕著になり、液晶の正常な制御ができなくなるという問題点がある。
【０００４】
少なくとも配線幅等のパラメータを維持したままで、このゲートパルスの遅延を回避するための１つの解決手段としては、より低い抵抗率を有する配線材料を用いて形成されたアドレス配線を備える液晶表示装置の開発が考えられる。現在、このアドレス配線材料としてよく用いられているＭｏ−Ｔａ合金の抵抗率は４０μΩ・ｃｍ程度であるが、１０インチ以上の大面積ディスプレイの実現はこの材料の有する抵抗率では難しいとされており、特に、アドレス配線が１，０００本程度の高精細の直視型ディスプレイでは、２０μΩ・ｃｍ程度以下の抵抗率を有する配線材料が必要とされている。なお、そのような新しい配線材料に要求される特性は低抵抗率のみではなく、これに加えて、アドレス配線上に形成する層間絶縁膜のステップカバレッジを良好にして、層間絶縁膜上に形成される配線とこのアドレス配線との絶縁性を高めることの必要性から、テーパー加工が施せる性質を有することも要求される。
【０００５】
すなわち、そのような配線材料を用いて形成されたアドレス配線により、ゲートパルスの遅延がなく、絶縁性を確保した、信頼性のある液晶表示装置の実現が望まれている。なお、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くして開口率を上げることができるという利点もあるので、この観点からも上記特性を有する新しい配線材料が望まれる。
【０００６】
一方、従来の液晶表示装置において、他の問題点もある。ここで、図２０に、従来の液晶表示装置に用いられるＴＦＴの断面図の一例を示す。図２０中１はガラス基板を示す。ガラス基板１上には、Ｍｏ−Ｔａ合金をスパッタリングして同時にパターニングされたゲート電極２、アドレス配線、およびＣｓ線９が形成されている。この上には、ゲート絶縁膜３を介してａ−Ｓｉからなる活性層４が形成されており、活性層４の両端部分上には、ｎ＋ ａ−Ｓｉ層５ａ，５ｂが形成されている。さらに、ゲート絶縁膜３上には、ＩＴＯ画素電極８が形成されている。また、Ａｌからなるソース電極６ａがｎ＋ ａ−Ｓｉ５ａと接合部分を有するように形成されており、Ａｌからなるドレイン電極６ｂがｎ＋ ａ−Ｓｉ５ｂおよび画素電極８と接合部分を有するように形成されている。また、同時にデータ配線が形成されている。
【０００７】
図２０に示す従来の液晶表示装置に用いられるＴＦＴにおいては、画素電極とデータ配線が絶縁膜を介することなく同一層で存在するため短絡が起り、表示において点欠陥が発生することがある。この点欠陥の発生を回避するために、ソース電極、ドレイン電極およびデータ配線をＡｌにより形成した後に層間絶縁膜を形成し、その上に画素電極を形成する構造が改善案として提案されている。しかし、この構造を実現するためには、第１にデータ配線等が層間絶縁膜のエッチャントであるＨＦや画素電極のＩＴＯエッチャントに対する耐性に優れていなくてはならないこと、第２に層間絶縁膜のステップカバレッジを良好にして、データ配線と画素電極との絶縁性を高めるために、データ配線にテーパー加工を施すことが可能であること、が要求される。しかし、これを実現するためのデータ配線用の配線材料は知られておらず、そのような構造を実現して液晶表示装置の信頼性を高めることは難しかった。特に、大面積のディスプレイの開発には、点欠陥の発生率を低減することが重要であり、そのような信頼性の高い液晶表示装置の開発が望まれている。
【０００８】
Ａｌ系合金やＴａ系合金をデータ配線用の配線材料として用いると、表面に酸化膜が形成されて上層の金属配線とのコンタクト抵抗が高くなるため、表面酸化膜を除去する工程が必要である。この酸化膜除去工程は、図２０の従来例の配線引出しコンタクト部におけるゲート配線１０ａとデータ配線１０ｂとのコンタクトについても同様に必要である。さらに、ＩＴＯとＡｌの反応を防ぐためにＭｏ等のバリヤメタルを形成することが必要であり、工程が増すという欠点がある。また、Ａｌ系合金をデータ配線材料として用いると、表面の反射率が非常に高いため、フォトリソグラフィー工程における配線幅の減少、ゴミ等による断線が露光光の反射により発生し易く、線欠陥となるという欠点がある。反射率が高いことに起因する欠点は他にもあり、例えば、対向基板での反射光等の迷光が配線で再反射されＴＦＴに照射されることによる光リーク電流の発生という問題もある。これにより、パネル表示を行った際にコントラストを低減させることになる。
【０００９】
上述したように、アクティブマトリクス型液晶表示装置の表示領域を大面積化する場合にあっては、アドレス配線の有する抵抗分が増大し、これに起因するゲートパルスの遅延が顕著になり、液晶の正常な制御ができなくなるという問題点がある。
【００１０】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、ゲートパルスの遅延がなく、アドレス配線に関して高い絶縁耐圧を有する液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、絶縁性基板と、前記絶縁性基板の一主面上に設けられた複数のアドレス線と、前記絶縁性基板の前記主面上に設けられ且つ前記複数のアドレス配線を被覆した絶縁膜と、前記絶縁膜上に設けられ且つ前記絶縁膜を介して前記複数のアドレス配線と交差して複数の交差部を形成した複数のデータ配線と、前記絶縁膜上に及び前記複数の交差部にそれぞれ対応して配置された複数のＩＴＯ画素電極と、前記複数の交差部にそれぞれ隣接するとともに、前記絶縁膜に被覆され且つ前記複数のアドレス配線の何れかに電気的に接続された制御電極、前記複数のデータ配線の何れかに電気的に接続された第1の主電極、並びに前記複数のＩＴＯ画素電極の何れかに電気的に接続された第２の主電極をそれぞれ備えた複数のスイッチング素子とを具備し、前記複数のアドレス配線は、Ｗ含有量が３０乃至７０原子％の範囲内にあるＭｏ−Ｗ合金の単層構造であり、前記絶縁膜と接触していることを特徴とする液晶表示装置を提供する。
【００１２】
【作用】
本発明によれば、Ｍｏ−Ｗ合金のような低抵抗率を有する配線材料をアドレス配線に用いるので、アドレス配線はゲートパルスに対して低い抵抗分として作用する。このため、このアドレス配線を伝わるゲートパルスはアドレス配線の配線抵抗に起因する遅延作用を受けにくい。したがって、液晶を駆動するための所定のスイッチング素子には遅延のないゲートパルスが与えられる。その際、Ｍｏ−Ｗ合金はテーパー加工が可能であるため、この材料を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良好になり、層間絶縁膜上に形成される配線とこのアドレス配線との間には高い絶縁耐圧が与えられる。したがって、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。
【００１３】
また、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くできるために、開口率を上げることができるという利点がある。さらに、表面に形成された酸化膜の抵抗が小さいため、表面層を除去するための処理が必要でない。さらに、ＩＴＯとの間のコンタクト抵抗も小さいため、バリアメタルが不要となり、製造コストを低減することができる。
【００１４】
【実施例】
以下、図面を参照しながら本発明の実施例を説明する。なお、同一部分には同一符号を付して、簡略化のために詳細な説明は省略する。
（実施例１）
（具体例１）
図１は、本発明の第１の実施例に係る液晶表示装置の一例に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上には、Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金を厚さ３００ｎｍでスパッタリングしてパターニングすることによりゲート電極（制御電極）１２、アドレス配線、およびＣｓ線１９を同時に形成する。次いで、プラズマＣＶＤにより酸化膜１３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層１５ａ，１５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層１４を形成する。次に、ＩＴＯを厚さ１２０ｎｍでスパッタリングして画素電極１８を形成する。次に、コンタクト部２０のＳｉＯｘ膜を希ＨＦでエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極（第１の主電極）１６ａ，ドレイン電極（第２の主電極）１６ｂ、データ配線、およびコンタクト部電極２１を同時に形成する。このとき、Ａｌ等のスパッタリング前にコンタクト部分の表面酸化膜を除去する処理を施す。
【００１５】
ここで、本発明者らが調べたところによると、図２に示すように、Ｍｏ−Ｗ合金のＷ含有率が好ましくは１０〜９５原子％の範囲、より好ましくは２０〜９０原子％の範囲において、Ｍｏ−Ｗ合金の抵抗率が４０μΩ・ｃｍ（ＶＧＡレベル）を大きく下回り、ＭｏまたはＷ単体よりも抵抗が下がることが分った。また、Ｍｏ−Ｗ合金のＷ含有率が３０〜７０原子％の範囲では、Ｍｏ−Ｗ合金の抵抗率が２０μΩ・ｃｍを下回ることが分った。対角１０インチ以上のＸＧＡ（縦７６８本、横１０２４本）ディスプレイでは、抵抗率が２０μΩ・ｃｍ以下である必要がある。
【００１６】
また、Ｍｏ−Ｗ合金を用いて形成したアドレス配線は、ＣＦ４ とＯ２ との混合ガスを用いてＣＤＥにより良好なテーパー加工を施すことがができること、さらに、ＭｏおよびＷよりも高くＴｉよりも低い酸化還元電位の酸化剤を含んだアルカリエッチャント（ｐＨ７〜１３）を用いたウェットエッチングにより、レジストに劣化を与えることなく、テーパ−加工を施すことができることが分った。
【００１７】
したがって、本発明によれば、Ｍｏ−Ｗ合金は低抵抗率を有するので、この材料を用いて形成したアドレス配線は低い抵抗を示し、それゆえ、この配線抵抗によるゲートパルスの遅延は生ずることはなく、所定のスイッチング素子に遅延のないゲートパルスが与えられる。また、Ｍｏ−Ｗ合金はテーパー加工できるため、この材料を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、絶縁耐圧を高く確保することができる。これにより、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。なお、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると配線幅を細くできるため、開口率を上げることができる利点もある。
【００１８】
さらに、本発明者らの調べによると、図３に示すように、Ｍｏ−Ｗ合金の耐薬品性は、Ｗ含有率が２０原子％以上、好ましくは２５原子％以上で非常に優れており、画素電極材料のＩＴＯエッチャントに対するエッチングレートは１０ｎｍ／分以下であり、層間絶縁膜のエッチャントであるＢＨＦでは全くエッチングされず、また、Ａｌエッチャントに対するエッチングレートは３０〜４０ｎｍ／分以下であり、特に、Ｗが５０原子％以上の場合は全くされないことが分った。したがって、たとえ層間絶縁膜にピンホールが発生したような場合にあっても、ゲート電極やデータ線等の層間絶縁膜下の配線は、上記エッチャントにより腐食されることはない。このため、層間絶縁膜より上の構造設計／プロセス設計の自由度が大きくとれるという利点がある。また、図４に示すように、Ｗ組成比によって応力が大きく変わるため、Ｗ組成比を調整して応力を小さくすることも可能である。
【００１９】
一方、Ｍｏ−Ｗ合金膜において、Ｍｏ−Ｗ合金に酸素および／または窒素が０．５原子％以上含まれると応力が緩和され、１０原子％より多く含まれると抵抗値が上昇してしまうことが分った。さらに、スパッタリング条件を変えて応力を測定すると、図５に示すように、ＭｏとＷの組成比、スパッタリング条件（放電圧力、放電パワー）により大きく変化する。これは、膜中に含まれるＡｒ含有率に起因することが分析により分った。すなわち、ＡｒがＭｏ−Ｗ合金に０．１原子％以上含まれると応力が緩和されるが、２原子％より多く含まれると結晶成長が妨げられ、これにより膜抵抗が上昇してしまう。ただし、１０原子％以下であれば実用上問題はない。Ａｒ以外の不活性ガス（Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ）についても同様である。
【００２０】
ガラス基板上もしくはガラス基板上に透明絶縁膜を介してデバイスを形成する際、膜の密着性が重要となる。Ｍｏ−Ｗ合金にＣｒおよび／またはＴｉが０．５原子％以上含まれる合金からなる膜は、下地との密着性が向上すると共にＣＦ４ ＋Ｏ２ の混合ガスでエッチングが可能である。ただし、Ｃｒおよび／またはＴｉが１０原子％より多く含まれるＭｏ−Ｗ合金は加工性が悪くなり、抵抗値が上昇してしまう。また、下地との密着性を向上させるには、Ｍｏ−Ｗ合金の窒化物からなる膜とＭｏ−Ｗ合金からなる膜とを積層することも効果がある。ただし、窒素が５０原子％より多く含まれると急激に抵抗値が上昇するため、５０原子％以下にする必要がある。Ｔａ−Ｎ合金膜もＭｏ−Ｗ合金膜の密着性を向上させる。
【００２１】
Ｍｏ−Ｗ合金は、特にＷ含有率５０原子％以下のものについては、空気中で長時間アニールすると抵抗率が１桁以上上昇してしまうことが分った。これは、表面の極端な酸化によるものであるが、Ｍｏ−Ｗ合金をスパッタリングで成膜した後、窒素が５０原子％以下のＭｏ−Ｗ合金窒化物をスパッタリングし、ＣＦ４ ＋Ｏ２ の混合ガスで加工することにより、良好なテーパーを形成することができ、酸化されにくく、かつ、低抵抗な配線がＭｏ−Ｗ合金と同一のプロセスで形成することができる。また、Ｍｏ−Ｗ合金の下地として、窒素を５０原子％以下で添加したＭｏ−Ｗ合金を用いることにより、基板との密着性が向上する。また、ＴａＮ合金を下地として用いても同様の効果が得られる。Ｔａ−Ｎ、Ｔａ−Ｎｂ−Ｎ、Ｔａ−Ｗ−Ｎ、Ｔａ−Ｍｏ−Ｎ合金膜により表面カバレッジもＭｏ−Ｗ−Ｎ合金膜と同様に酸化防止に効果がある。
【００２２】
なお、本発明者らの調べによると、Ｃｒ−Ｗ合金の場合にも、以上のＭｏ−Ｗ合金に関して述べたことと同じことが言えることが分った。さらに、この材料を用いてアドレス配線等を形成した場合も、上記と同様の効果が得られる。
【００２３】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することが可能である。その場合にあっても、本実施例と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成さる構造のＴＦＴを採用してもよい。
【００２４】
（具体例２）
図６は、本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上にＩＴＯを厚さ１２０ｎｍでスパッタリングし、パターニングすることにより、Ｃｓ線２９ａを形成する。その後、Ｍｏ−Ｗを厚さ３００ｎｍでスパッタリングし、パターニングすることにより、ゲート電極２２、アドレス配線、およびＣｓ線２９ｂを同時に形成する。その後、プラズマＣＶＤによりシリコン酸化膜またはシリコン窒化膜２３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層２５ａ，２５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層２４を形成する。次いで、ＩＴＯを厚さ１２０ｎｍでスパッタリングして画素電極２８を形成する。
【００２５】
次に、コンタクト部のＳｉＯｘをＨＦ系溶液でエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極２６ａ、ドレイン電極２６ｂおよびデータ配線を同時に形成する。この構造では、蓄積容量部が透明である２９ａ−２８間で形成されるため、従来開口部として利用できなかったＣｓ線部分も開口部として利用でき、開口率が向上する。ＩＴＯは抵抗率が金属と比べて高いが、２９ｂを積層することによりＣｓ線として充分な抵抗率まで下げることができる。このとき、ＩＴＯとＭｏ−Ｗ合金は、バリアメタルなしでコンタクトをとることができる。
【００２６】
（具体例３）
図７は、本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上にＭｏ−Ｔａ、Ｍｏ−Ｗ、Ｍｏ−Ｃｒ等の所定の配線金属を厚さ３００ｎｍでスパッタリングし、パターニングすることにより、ゲート電極３２、アドレス配線、およびＣｓ線３９を同時に形成する。その後、プラズマＣＶＤにより酸化膜または窒化膜３３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層３５ａ，３５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層３４を形成する。次に、コンタクト部のＳｉＯｘをＨＦ系溶液でエッチングしてコンタクトホールを形成する。次いで、表面酸化膜を除去した後、Ｍｏ−Ｔｉ合金、Ｗ−Ｔｉ合金またはＭｏ−Ｗ合金をスパッタリングして、ウェットエッチングすることにより、ソース電極３６ａ、ドレイン電極３６ｂ、およびデータ線を形成する。
【００２７】
その後、酸化膜３７を厚さ３００ｎｍで成膜し、ＨＦ系溶液によるエッチング（例えば、エッチレート約１００ｎｍ／分）またはＣＦ４ 等のガスを用いたドライエッチング（例えば、エッチレート約３０〜１００ｎｍ／分）によりドレイン電極３６ｂ上にコンタクトホールを形成し、さらに、ＩＴＯを厚さ１２０ｎｍでスパッタリングして、画素電極３８を形成する。
【００２８】
ここで、本発明者らの調べによると、図８に示すように、画素電極３８の形成に用いるＩＴＯエッチャントやコンタクトホール形成に用いるＢＨＦに対するＭｏ−Ｔｉ合金の耐薬品性は、Ｔｉ含有量２０〜８０％で非常に優れていることが分った。また、Ｔｉよりも酸化還元電位の高い酸化剤を含んだ弱アルカリエッチャント（ｐＨ７〜９）を用いることにより、レジストの溶解なしにエッチングすることが可能であることが分った。
【００２９】
一方、酸素含有率の異なるＭｏ−Ｔｉ合金からなる膜を形成し、エッチングを施してテーパー加工を行うことができたもの、およびテーパー加工を行うことができなかったものについて、オージェ分析法により酸素含有率を調べた。その結果を図９（Ａ）および図９（Ｂ）に示す。ここで、各図におけるＭｏ、ＴｉおよびＯ（酸素）の含有率を表す縦軸のスケールはそれぞれ異なるが、両図におけるＭｏ、ＴｉおよびＯ（酸素）の含有率を表す縦軸のスケールはそれぞれ同一である。図９（Ａ）はテーパー加工が施せた場合のＭｏ−Ｔｉ合金の酸素含有率が約３％であったことを示し、図９（Ｂ）はテーパー加工が施せなかった場合のＭｏ−Ｔｉ合金の酸素含有率が約１原子％であったことを示す。このような調査の結果から、好ましくは約２原子％以上の酸素含有率でテーパー加工が施せることが分った。また、酸素含有率が約８原子％を超えると抵抗率が増大して、配線材料としては使用することはできない。このため、テーパー加工性および抵抗率の制約から、Ｍｏ−Ｔｉ合金を配線材料として用いる場合、その酸素含有率は８原子％以下、好ましくは、２原子％〜５原子％の範囲が有効であることが分った。
【００３０】
したがって、Ｍｏ−Ｔｉ合金において、Ｔｉ含有率が２０〜８０原子％であり、かつＯ（酸素）含有率が８原子％以下、好ましくは、２原子％〜５原子％であるという条件を満たすものをスパッタリングし、ウェットエッチングすることによりパターニングし、ソース電極３６ａ、ドレイン電極３６ｂ、およびデータ線を形成することが好ましい。この場合、データ線は、テーパー加工を施すことができるので、この材料を用いて形成したデータ配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、絶縁耐圧を高く確保することができる。また、画素電極３８の形成に用いるＩＴＯエッチャントやコンタクトホール形成に用いるＢＨＦに対する耐薬品性が良好であるため、ドレイン電極３６ｂが耐薬品性に優れ、ドレイン電極３６ｂ上にＨＦを用いてコンタクトホールを形成することができ、さらには、画素電極を塩酸と硝酸の混合液で加工することも可能となる。このため、図２０に示す従来の構造と異なり、図７に示すようにデータ線上に層間絶縁膜３７を介して画素電極３８が形成されている構造を採用することができ、これにより点欠陥の発生を低減することができる。
【００３１】
また、本発明者の調べによると、Ｗ−Ｔｉ合金の場合にも、上述したことが言えることが分った。したがって、この材料を用いてデータ線等を形成した場合も、同様の効果が得られる。
【００３２】
次に、Ｍｏ−Ｗ合金については、前述したようにＭｏ−Ｗ合金の耐薬品性はＷ含有率が２０原子％以上、好ましくは２５原子％以上で非常に優れており、さらに、これを用いて形成したデータ配線は、ＭｏおよびＷよりも高く、Ｔｉよりも低い酸化還元電位の酸化剤を含んだアルカリエッチャント（ｐＨ７〜１３）を用いることにより、レジストが劣化することなく、テーパー加工を施すことができる。したがって、Ｍｏ−Ｔｉ合金やＷ−Ｔｉ合金を用いた場合と同様に、このように形成した画素アレイでは、データ線がテーパー加工されるため、その上に形成した層間絶縁膜のステップカバレッジがよくなり、絶縁耐圧を高く確保することができる。また、ドレイン電極３６ｂが耐薬品性に優れているため、ドレイン電極３６ｂ上にＨＦを用いてコンタクトホールを形成することができ、さらには、画素電極を塩酸と硝酸の混合液で加工することができる。なお、前述のように、Ｗ組成比によって応力が大きく変わるため、Ｗ組成比を調節することにより、応力を小さくすることもでき、低抵抗にすることもできる。
【００３３】
さらに、具体例３の合金を用いて配線を形成すると、Ａｌと異なりヒロックが発生しないということも分った。また、ＩＴＯとの反応が生じないため、バリアメタルが必要ないことも分った。そのうえ、Ａｌに比べて反射率が４０〜６０％程度と低いので、フォトリソグラフィー工程でパターンの細りおよび下地ゴミ等の原因による断線発生率が低下し、線欠陥が減少するため歩留りが向上する。フォトリソグラフィー工程での歩留り低下を防止するためには、Ａｌ上にＭｏ等からなる低反射率膜を積層してフォトリソグラフィーを行う手段もあるが、Ｍｏ−Ｗ合金を用いることにより、積層の必要もなく歩留りを向上することができる。また、ＴＦＴの光リーク電流の一因である対向基板における反射光の迷光の配線での再反射光量が減少するため、Ａｌ配線のパネルに比べて表示した際のコントラストが向上する。
【００３４】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例３と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線とにより形成さる構造のＴＦＴを採用してもよい。
（具体例４）
図１０に、本発明の第１の実施例に係る液晶表示装置の他の例の断面図を示す。この液晶表示装置は、上記具体例１のようにＭｏ−Ｗ合金またはＭｏ−Ｃｒ合金を用いて形成したアドレス配線等を有し、かつ、具体例３のようにＭｏ−Ｔｉ合金、Ｗ−Ｔｉ合金またはＭｏ−Ｗ合金を用いて形成したデータ線を有するアクティブマトリクス型液晶表示装置である。ここで用いられているＴＦＴは、前述の具体例に適用したチャネル部をエッチングするバックチャネルカットタイプのＴＦＴの代わりに、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴを用いたものである。また、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成されている。
【００３５】
すなわち、上述したように、ガラス基板１１上に上記配線金属でゲート電極４２、アドレス配線、およびＣｓ線４９ａを同時形成し、層間絶縁膜４３、ａ−Ｓｉ活性層４４、チャネル保護膜５０、ｎ＋ ａ−Ｓｉ層４５ａ，４５ｂを順次形成し、パターニングする。次いで、上記配線金属でソース電極４６ａ、ドレイン電極４６ｂ、データ線、およびＣｓ線４９ｂを同時形成する。次に、酸化膜４７を形成し、ドレイン電極４６ｂ上にコンタクトホールを形成し、さらに、画素電極４８を形成する。具体例４においては、前述の具体例１における効果および具体例３における両方の効果を得ることができる。
【００３６】
ここで、本発明の第１の実施例は、以上説明してきた各具体例に限定されるものではなく、半導体材料としては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅを用いてもよい。また、データ線上に形成する絶縁膜は、酸化膜に限らず窒化膜でもよい。
【００３７】
さらに、以上の具体例で用いられている合金は、各具体例のように単層で使用してもよく、組成の異なる合金による２層以上の積層膜、例えば表面酸化を防止するために、ＭｏおよびＷを主成分とし窒素を含有する合金からなる膜をＭｏ−Ｗ合金からなる膜の上に形成した積層膜を用いてもよい。また、前述のＭｏ−Ｗ合金の表面、すなわち上層にＴａ、Ｔａ−Ｎ、Ｔａ−Ｍｏ、Ｔａ−Ｎｂ、Ｔａ−Ｗ、Ｔａ−Ｎｂ−Ｎ、Ｔａ−Ｍｏ−Ｎ、Ｔａ−Ｗ−Ｎ合金またはこれらの間の合金等の金属を積層して、耐酸性を向上させてもよい。さらに、前述のＭｏ−Ｗ合金の下層にＡｌ、Ｃｕ、Ａｕ等を形成して抵抗をさらに下げてもよい。また、本発明は上述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００３８】
ここで、本発明における液晶表示装置の構成の重要性について説明する。
配線抵抗は、ＴＦＴを用いた液晶表示装置において、画面が大型になり、高精細になるにしたがい、低抵抗であることが必要になる。例えば、パソコン用のディスプレイ（ＶＧＡ）では、配線が４８０×（６４０×３）であり、上級パソコン用ディスプレイ（ＸＧＡ）では、配線が７６０×（１０２４×３）である。この場合、配線抵抗は、ゲートパルスの遅延を防止するために低抵抗である必要がある。パルス遅延は、配線抵抗Ｒと配線に付加しているＴＦＴや蓄積容量の容量Ｃとの積ＣＲにより決定される。画面が大型化すると、配線が長くなるため必然的にＲが増大してＣＲが大きくなる。また、画素数が増えると、Ｃ（Ｃ＝Ｃ０ ×ｎ、Ｃ０ ：単位画素の容量、ｎ：画素数）が増加するためＣＲが大きくなる。Ｃは画素により決まるので、パルス遅延を防止するためにはＲを下げる必要がある。
【００３９】
通常の製法では、対角１０インチクラス以上の画面サイズでの通常の設計においては、ＶＧＡは４０μΩ・ｃｍ、ＸＧＡは２０μΩ・ｃｍ以下の抵抗率が必要である。このため、ＶＧＡの配線材料には、抵抗率が４０μΩ・ｃｍ程度のＭｏＴａやＣｒを使用することができる。しかし、ＸＧＡでは、ＭｏＴａやＣｒを使用することができない。このため、ＸＧＡでは、通常図１１に示すような構造、すなわち低抵抗のＡｌの表面を耐酸性の良好であるＴａを被覆した構造を採用する。このような複雑な構造を採るのは、Ａｌは抵抗率が４μΩ・ｃｍ程度と低いが、耐酸性が悪くＡｌエッチャントやＩＴＯエッチャントで侵されるからである。
【００４０】
また、図１１に示す構造は、複雑であるため、コストアップになるだけでなく、内部のＡｌが侵されて線欠陥や点欠陥を発生したりする。これらの欠陥は、ゴミによるＴａのピンホールがある場合、露出したベアＡｌ配線の浸食が避けられないので、回避することができない。Ａｌの代わりにＣｕやＭｏを使用しても同様の欠陥が発生する。さらに、Ａｌ膜およびＴａ膜を積層するため、膜厚が厚くなり、これと交差する信号線のカバレッジが悪くなり、負荷が加わり断線が発生したりする。その結果、このような不良は回避しにくく、歩留りが低下する。このように、上記具体例に示したような構成でＭｏ−Ｗ合金を用いることにより、単層でＸＧＡレベルの配線抵抗を実現できる。
【００４１】
また、Ｍｏ−Ｗ合金をＡｌ上に積層すると、Ｍｏ−Ｗ単層の場合よりも膜質が劣化することが分った。ＭｏＷ／ＳｉＯｘの膜構成と、ＭｏＷ／Ａｌの膜構成との違いについて説明する。両膜構成のサンプルについて、抵抗値、柱状構造のドメインの大きさ、および界面の反応物について調べた。その結果、ＭｏＷ／Ａｌの膜構成のＭｏＷの抵抗は、ＭｏＷ／ＳｉＯｘの膜構成のＭｏＷの抵抗の４〜１０％抵抗値が大きかった。また、ＭｏＷの柱状構造のドメインの大きさは、ＦＥ−ＳＥＭにより観察したところ、ＭｏＷ／ＳｉＯｘの膜構成の方がドメインが大きかった。これは、Ｍｏ−Ｗ合金からなる膜の抵抗値が下地の膜の材料の粒径に大きく影響されるからであると考えられ、Ａｌ上のＭｏＷの結晶性が悪いことを意味する。
【００４２】
また、ＭｏＷ／Ａｌの膜構成のものでは、Ｈ２ Ｏ２ 浸漬によりＭｏＷ膜を剥離すると、Ａｌ表面に（ＭＯｘ、Ａｌ２ （ＭＯ４ ）３ 、Ｍ：Ｍｏ，Ｗ）のような成分が確認され、ＭｏＷとＡｌが界面で反応していることが分った。ＭｏＷとＡｌは合金化により抵抗が増加するため、積層するよりもＭｏＷ単層で用いる方が有効である。このように、ＭｏＷを単層で用いる本発明の構成の液晶表示装置が優れた効果を有することが分る。
（実施例２）
図１２は、本発明の実施例に係る液晶表示装置に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。
【００４３】
ガラス基板５１上に、絶縁膜５７として例えばＳｉＯ２ 膜をスパッタリングやＣＶＤ等により形成し、Ｍｏ−Ｗ合金を厚さ３００ｎｍでスパッタリングしてパターニングすることにより、ゲート電極（制御電極）５２、アドレス配線、およびＣｓ線５９を同時に形成する。次いで、プラズマＣＶＤにより酸化膜５３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層５５ａ，５５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層５４を形成する。次に、ＩＴＯを厚さ１２０ｎｍでスパッタリングしてパターニングすることにより画素電極５８を形成する。次いで、コンタクト部のＳｉＯｘを希ＨＦでエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極（第１の主電極）５６ａ，ドレイン電極（第２の主電極）５６ｂおよびデータ配線を同時に形成する。
【００４４】
ここで、Ｍｏ−Ｗ合金を用いて形成したアドレス配線は、ＣＦ４ とＯ２ との混合ガスを用いてＣＤＥにより加工するが、ガラス基板５１とアドレス配線との間にＳｉＯ２ 膜を介在させることにより、テーパー加工を良好に行うことができる。このようにしてテーパー加工した断面を図１３に示す。図１３から明らかなように、アドレス配線上に形成した層間絶縁膜のステップカバレッジが良好となり、絶縁耐圧を高く確保することができる。さらに、アドレス配線−データ配線間の短絡を防止でき、データ配線の断線を防止することができる。したがって、表示領域を大きくした場合であっても、信頼性のある液晶表示装置を実現することができる。なお、大面積のディスプレイでなくてもアドレス配線の抵抗率が低くなるので、配線幅を細くすることができ、これにより、開口率を上げることができる。
【００４５】
下記第１表は、ガラス基板とＭｏ−Ｗ合金膜との間にＳｉＯ２ 膜が介在されている場合と、ガラス基板上に直接Ｍｏ−Ｗ合金膜が形成されている場合のＣＤＥエッチング後の状態をＸＰＳ分析した結果を示す。第１表から分るように、ガラス基板上に直接Ｍｏ−Ｗ合金膜を形成したものには、ガラス中のＢａが存在している。この結果から、基板材料として使用しているガラス中の成分と、ＷまたはＭｏとの反応生成物によりレジストのエッチングが阻害され、テーパーエッチングが規制されると考えられる。このように、ガラス基板とＭｏ−Ｗ合金膜との間にＳｉＯ２ 膜を介在させることにより、この反応を防止して良好なテーパー加工を施すことができる。なお、上述したように、Ｍｏ−Ｗ合金の組成でＷの組成比が２０〜９０原子％以内の範囲で良好にテーパー加工をすることができることは確認されている。
【００４６】
上記のように、ガラス中の元素がテーパー加工に悪影響を及ぼすので、ＢａだけでなくＣａやＳｒも同様にテーパー加工に悪影響を及ぼす。なお、ガラス基板とＭｏ−Ｗ合金膜との間に介在させる膜は、Ｂａ、Ｃａ、Ｓｒ等の元素を含んでいなければよく、ＳｉＯ２ 膜の代りにＳｉＮ、Ｔａ２ Ｏ５ 膜、Ａｌ２ Ｏ３ 膜を用いてもよい。
【００４７】
【表１】
【００４８】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例３と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、および、データ配線と同一層の配線とにより形成さる構造のＴＦＴを採用してもよい。
【００４９】
また、本発明の第２の実施例は、以上説明してきたものに限定されるものではなく、半導体材料としては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅを用いてもよい。また、その要旨を逸脱しない範囲で、種々変形して実施することができる。
（実施例３）
ＴＦＴを用いた液晶表示装置においては、電極材料としてＩＴＯが用いられているので、配線材料とＩＴＯとのコンタクトにおいていくつか問題がある。まず、配線とＩＴＯが接触すると、配線材料がＩＴＯにより酸化されて高抵抗のバリアが形成され、これによりコンタクト不良が起こる。これは、酸化膜が高抵抗であるＡｌ系やＴａ系の合金材料で顕著である。このため、ＩＴＯと配線材料との間の反応を防止するために、両者の間にバリアメタルを形成することが必要である。また、配線表面に酸化膜が形成されるので、上層の金属配線とのコンタクト抵抗が高くなる。このため、配線表面の酸化膜を除去する必要がある。したがって、製造において工程が増加するという問題がある。
【００５０】
また、信号線とａ−Ｓｉ活性層やｐ−Ｓｉ層とのコンタクトにおいて、反応により配線金属がａ−Ｓｉ、ｐ−Ｓｉ中に拡散してコンタクト部のｎ−ｉまたはｐ−ｉの接合特性を劣化し、キャリアに対するブロッキング作用を低下させる問題がある。これは、ソース／ドレイン電極材料としてＡｌを用いた場合に特に顕著である。これを防止するためには、やはりバリアメタルを形成する必要があり、製造において工程が増加してしまう。
【００５１】
本実施例のＭｏＷを用いることにより、上記実施例の効果を有し、しかも信号線材料とＩＴＯ、および信号線材料とｎ＋ ａ−Ｓｉとの間に設けられているバリアメタルを必要とせず、さらにＩＴＯ等のエッチャントに侵されない信号線を有する液晶表示装置を提供できる。
【００５２】
（具体例５）
図１４は、本発明の第３の実施例に係る液晶表示装置の一例に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。また、図１４は、駆動回路とのコンタクト部分の断面を示す。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板６１上に、Ｍｏ−Ｗ合金を厚さ３００ｎｍでスパッタリングしてＣＤＥすることによりゲート電極（制御電極）６２、アドレス配線、Ｃｓ線６９、およびコンタクトパッド部８０を同時に形成する。次いで、プラズマＣＶＤまたは常圧ＣＶＤにより酸化膜６３を厚さ３５０ｎｍで、プラズマＣＶＤによりＳｉＮｘ膜６３を厚さ５００オングストロームで、ａ−Ｓｉ活性層を厚さ５０ｎｍで、ストッパＳｉＮｘ膜７０を厚さ３００ｎｍで順次形成する。次に、ストッパＳｉＮｘ膜７０を希ＨＦでエッチングした後に、ｎ＋ ａ−Ｓｉ層６５ａ，６５ｂを厚さ５０ｎｍで形成し、ＣＤＥにより島状のａ−Ｓｉ活性層６４を形成する。次いで、コンタクト部のＳｉＮｘ膜を希ＨＦでエッチングしてコンタクトホールを形成する。
【００５３】
次いで、ＩＴＯ６６を厚さ１００ｎｍでスパッタリングし、Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金６７を厚さ３００ｎｍでスパッタリングする。次いで、ウェットエッチングまたはＣＦ４ ＋Ｏ２ 混合ガスを用いたドライエッチングによりＭｏ−Ｗ合金をテーパーエッチングし、ＩＴＯエッチャントである希王水によりＩＴＯをエッチングして画素電極６８、信号線、ソース電極（第１の主電極）６６ａ，６７ａ、ドレイン電極（第２の主電極）６６ｂ，６７ｂ、データ配線、およびコンタクト部電極８１を形成する。次いで、パッシベーションＳｉＮｘ膜７１をプラズマＣＶＤにより形成した後に、画素部とパッド部のＳｉＮｘおよびＭｏ−Ｗ合金をＲＩＥまたはＣＤＥによりエッチングする。このように、信号線とＩＴＯ画素６８を同一のパターンで形成することにより、フォトエッチングプロセスを１工程減らすことができる。また、本実施例は、Ｍｏ−Ｗ合金の代わりにＭｏ−Ｃｒ合金を用いても同様に形成することができる。
【００５４】
本実施例では、信号線としてＭｏ−Ｗ（Ｍｏ−Ｃｒ）／ＩＴＯ多層配線を用いており、コンタクトパッド部においてゲート線とＩＴＯが接触する。Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金は、Ｔａ系合金、Ａｌ、Ｃｒ等と異なり、その酸化膜の抵抗が小さいため、コンタクト抵抗が増大しない。したがって、ゲート配線上にＭｏ−Ｗ合金またはＭｏ−Ｃｒ合金の酸化膜が形成されるが、この酸化膜を除去しなくてもコンタクト特性は良好である。具体的には、このような構成において、コンタクト抵抗を含んだ配線抵抗の増大は１％以下であり、まったく問題にならなかった。また、ＴＦＴ特性のＩｄ−Ｖｄ特性は良好な立上がりを示し、良好なオーミック特性が得られ、Ｍｏ−Ｗ（Ｍｏ−Ｃｒ）配線とｎ＋ ａ−Ｓｉ層の間に良好なコンタクトが得られていることが分った。
【００５５】
本発明者らが調べた抵抗率の結果を図１５に示す。図１５には、雰囲気ガスがＯ２ 、Ｎ２ の不純物の多いガスであるバッチ式で製造する場合と、背圧の低いロードロック式のスパッタリング装置を用いて製造する場合について示す。バッチ式のスパッタリング装置を使用すると、チャンバ表面にＨ２ Ｏ、Ｏ２ 、Ｎ２ が付着し、スパッタリングされたＭｏ−Ｗ膜中へのＯ、Ｎの混入が避けられない。図１５から分るように、バッチ式の場合には、Ｍｏ−Ｗ合金のＷ含有率が好ましくは１０〜９５原子％の範囲、より好ましくは２０〜９０原子％の範囲において、Ｍｏ−Ｗ合金の抵抗率が４０μΩ・ｃｍを大きく下回り、ＭｏまたはＷ単体よりも抵抗が下がる。この範囲では、バッチ式およびロードロック式で同等の抵抗率を示すので、装置価格が安く、短いタクトタイムで生産できるバッチ式を採用することができる。
【００５６】
具体例５によれば、画素と信号線を同一マスクで形成できるため、マスク合わせのためのマージンが必要なくなり、これにより開口率が増大する。
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例５と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設けないで信号線をマスクとしてｎ＋ ａ−Ｓｉをエッチングして形成するバックチャネル型のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線とにより形成される構造のＴＦＴを採用してもよい。
【００５７】
（具体例６）
本実施例においては、ａ−Ｓｉ活性層を信号線上に形成してなる構造を用いても同様の効果が得られる。すなわち、具体例５と同様にゲート電極をＭｏ−Ｗ合金で形成した後に、プラズマＣＶＤによりＳｉＯｘを厚さ３５０ｎｍで、ＳｉＮｘを厚さ５０ｎｍで形成し、希ＨＦを用いてエッチングしてコンタクトホールを形成する。次いで、スパッタリングによりＩＴＯおよびＭｏ−Ｗ合金を順次形成し、その後プラズマＣＶＤによりｎ＋ ａ−Ｓｉ層を厚さ５０ｎｍで形成する。次いで、ｎ＋ ａ−Ｓｉ層およびＩＴＯをＣＤＥによりエッチングし、さらにＩＴＯを希王水によりエッチングして画素電極、信号線、ソース電極（第１の主電極）、ドレイン電極（第２の主電極）、およびデータ配線を形成する。Ｍｏ−Ｗ合金は熱ＣＶＤにより形成してもよい。また、ｎ＋ ａ−Ｓｉ層はＳｉＨ４ ／ＰＨ３ およびＨ２ の間欠プラズマによりＭｏ−Ｗ／ＩＴＯ上に選択的に形成してもよい。
【００５８】
次いで、パッシベーションＳｉＮｘ膜をプラズマＣＶＤにより形成した後に、画素部のａ−Ｓｉ／ｎ＋ ａ−Ｓｉ／Ｍｏ−ＷをＲＩＥでエッチングしてＴＦＴアレイを作製する。
【００５９】
この場合にも、コンタクト部でゲート電極がＩＴＯと接触し、信号線金属がＩＴＯと接触するがオーミック特性に問題はなかった。
（具体例７）
図１６は、本発明の第３の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板８１上に、ｐ−Ｓｉ８４を厚さ１００ｎｍで、ゲート酸化膜８３を厚さ１００ｎｍで順次形成し、その上にＭｏ−Ｔａ合金からなるゲート電極８２を形成する。次いで、これにゲート電極８２をマスクとしてリンを１×１０１６ｃｍ−３で注入し、ソース／ドレイン部にｎ＋ ｐ−Ｓｉ層８５ａ，８５ｂを形成する。次いで、具体例５に示すように、島状のａ−Ｓｉ活性層を形成し、熱ＣＶＤにより層間絶縁膜８９を厚さ３００ｎｍで形成する。
【００６０】
次いで、ＩＴＯを厚さ１００ｎｍでスパッタリングしてパターニングすることにより画素電極８８を形成する。次いで、コンタクト部およびゲート部の層間絶縁膜（ＳｉＯｘ）を希ＨＦでエッチングしてコンタクトホールを形成する。次いで、スパッタリングによりＭｏ−Ｗ合金を厚さ３００ｎｍで形成してパターニングすることにより、信号線、ソース電極（第１の主電極）８６ａ、およびドレイン電極（第２の主電極）８６ｂを形成する。次いで、パッシベーションＳｉＮｘ膜８７をプラズマＣＶＤにより形成した後に、画素、周辺回路接続部をＲＩＥでエッチングしてＴＦＴアレイを作製する。
【００６１】
従来は信号線金属としてＡｌを用いていたため、ＩＴＯやｎ＋ ｐ−Ｓｉとの間にＭｏ等の高融点金属のバリアメタルが必要であったが、信号線金属としてＭｏ−Ｗ合金を用いることにより、バリアメタルが不要となり、それにより工程を削減することができた。なお、Ｍｏ−Ｗ合金の代りにＭｏ−Ｃｒ合金を用いても同様の効果が得られた。
【００６２】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することが可能である。その場合にあっても、本実施例と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成さる構造のＴＦＴを採用してもよい。 また、半導体材料として、ａ−Ｓｉの代りにｐ−ＳｉやＣｄＳｅを用いてもよく、データ配線上に形成する絶縁膜として、酸化膜の代りに窒化膜を用いてもよい。また、本実施例において使用されている合金からなる層は、単層であってもよく、組成の異なる少なくとも２層の積層膜であってもよい。さらに、前記合金層の上層にＴａ、ＴａＮ等からなる層を形成して耐酸性を向上させてもよく、合金層の下層にＡｌ、Ｃｕ等からなる層を形成してさらに抵抗を下げてもよい。また、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００６３】
上述したように、本実施例においては、低抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線やゲート配線は、ＩＴＯとの接触により酸化しても高抵抗のバリアを形成しないため、またｎ＋ ａ−Ｓｉやｐ−Ｓｉと反応しないためバリアメタルを必要とせず工程が簡略化できる。
（実施例４）
液晶表示装置においては、画像表示のために対向基板にブラックマトリクスを形成している。このブラックマトリクスは、ＴＦＴに入射する外部の光を遮蔽し、外部の光によるＴＦＴの特性異常を防止する。ブラックマトリクスの材料としては、一般に光を透過しないＣｒ等が用いられている。しかしながら、これらの材料は、光の反射率が高く、画像表示面での外部からの光を反射する。この外部からの光は、画像表示面の表示品質を著しく低下させる。そこで、本実施例は、ゲートパルスの遅延がなく、アドレス配線に関して高い絶縁耐圧を有するとともに、ブラックマトリクスによる画像表示面での外部の光の反射を低減する高品位の液晶表示装置を提供する。
【００６４】
図１７は、本発明の第４の実施例に係る液晶表示装置を示す断面図である。図中９０はガラス基板を示す。ガラス基板９０上には、その上に形成されたアドレス配線から延伸してなるゲート電極９１ａが形成されている。ゲート電極９１ａ上には、絶縁膜９７を介して半導体層９４、ストッパー層９５が形成されており、それぞれパターニングされている。さらに、その上には、ドレイン電極９３ａおよびソース電極９３ｂが形成されている。このようにしてＴＦＴが構成されており、このＴＦＴのソース電極９３ｂには、画素電極９６が接続されている。このようにして液晶駆動回路基板が構成されている。画素電極９６の材料としては、ＩＴＯやＳｎＯ２ 等からなる透明導電膜を用いることができる。
【００６５】
対向基板は、ガラス基板９８上にカラーフィルター９９およびＭｏ−Ｗ合金からなるブラックマトリクス１００を形成し、その上に対向電極１０１を形成することにより作製されている。この液晶駆動回路基板および対向基板を図１７に示すように対向させ、両者の間に液晶材料１０２を挟持させることにより液晶表示装置が構成される。
【００６６】
図１８は、Ｍｏ−Ｗ合金とＣｒの反射率の測定結果を示すグラフである。図１８から分るように、Ｍｏ−Ｗ合金は全組成にわたって従来ブラックマトリクス材料として用いられているＣｒに対して低い反射率を示す。
【００６７】
このようにして得られた液晶表示装置では、対向基板に形成されたブラックマトリクス１００の材料が反射率が低いＭｏ−Ｗ合金であるので、画像表示面での外部からの光の反射を低減することができる。これにより、高品位の表示品質を実現することができる。なお、ＴＦＴに入射する光を遮蔽する効果はＣｒと同程度である。
【００６８】
図１９は、本発明の第４の実施例に係る液晶表示装置の駆動回路基板の平面図である。ガラス基板９０上には、一端にＭｏ−Ｗ合金からなるアドレス電極パッド１０３を有する複数のアドレス配線９１と、これらの複数のアドレス配線９１と交差し、その一端にＭｏ−Ｗ合金からなるデータ電極パッド１０６を有する複数のデータ配線９２が形成されている。なお、アドレス配線９１とデータ配線９２との交差部分では、アドレス配線９１とデータ配線９２との間に絶縁膜が形成されている。この交差部分の近傍には、スイッチング素子としてＴＦＴ１０７が形成されており、その一方の電極には、アドレス配線９１とデータ配線９２により囲まれた画素領域に形成された画素電極９６が接続されている。また、アドレス電極パッド１０３の領域は、アドレス電極１０５およびコンタクトホール１０４を包含する広さを有している。
【００６９】
上記構成を有する液晶表示装置では、アドレス電極パッド１０３およびデータ電極パッド１０６がＭｏ−Ｗ合金により形成されているので、例えば、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ ）実装の際に、これらの電極パッドと映像信号用ＩＣとの間の接合力が向上し、高い信頼性が得られる。
【００７０】
なお、対向基板側に形成されたブラックマトリクス１００が発揮する効果は、液晶駆動回路基板側に形成されたブラックマトリクス１０８も当然発揮する。また、Ｍｏ−Ｗ合金は反射率が低いので、データ配線の材料に用いてもよい。
【００７１】
上述したように、本実施例の液晶表示装置は、ブラックマトリクス材料としてＭｏ−Ｗ合金を用いることにより、画像表示面での外部からの光の反射を低減し、高品位の表示品質を実現することができる。また、アドレス電極パッドおよびデータ電極パッドをＭｏ−Ｗ合金で形成することにより、例えばＣＯＧ実装におけるＩＣとの接合の信頼性を高めることができる。
なお、上記実施例１〜４は適宜組み合わせて実施することができる。
【００７２】
【発明の効果】
以上説明した如く本発明の液晶表示装置によれば、低抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線は低い抵抗を示し、ゲートパルスにはこの配線抵抗に起因する遅延が生じないので、液晶を駆動するための所定のスイッチング素子には遅延のないゲートパルスを与えることができる。その際、テーパー加工が可能なＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、層間絶縁膜上に形成される他の配線とこのアドレス配線との間には高い絶縁耐圧を確保することができる。したがって、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。また、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くできるために開口率を上げることができるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のに係る液晶表示装置の一例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図２】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を示すグラフ。
【図３】Ｍｏ−Ｗ合金の各エッチャントに対するエッチングレートとＷ含有率との関係を示すグラフ。
【図４】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示すグラフ。
【図５】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示すグラフ。
【図６】本発明の第１の実施例のに係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図７】本発明の第１の実施例のに係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図８】Ｍｏ−Ｔｉ合金の各エッチャントに対するエッチングレートとＴｉ含有率との関係を示すグラフ。
【図９】（Ａ）および（Ｂ）はＭｏ−Ｔｉ合金の酸素含有量とテーパー加工性との関係を説明するためのグラフ。
【図１０】本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１１】通常の製法により得られる膜構成を示す断面図。
【図１２】本発明の第２の実施例に係る液晶表示装置を示す断面図。
【図１３】図１２に示す液晶表示装置においてテーパー加工を施した状態を示す断面図。
【図１４】本発明の第３の実施例に係る液晶表示装置の一例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１５】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を示すグラフ。
【図１６】本発明の第３の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１７】本発明の第４の実施例に係る液晶表示装置を示す断面図。
【図１８】Ｍｏ−Ｗ合金の反射率とＷ含有率との関係を示すグラフ。
【図１９】本発明の第４の実施例に係る液晶表示装置の駆動回路基板の平面図。
【図２０】従来の液晶表示装置に用いられるＴＦＴおよび蓄積容量部分の断面図。
【符号の説明】
１１，５１，６１，８１，９０，９８…ガラス基板、１２，２２，３２，５２，８２，９１ａ…ゲート電極、１３，４７，５３，６３…酸化膜、１４，２４，３４，６４…島状のａ−Ｓｉ活性層、１５ａ，１５ｂ，２５ａ，２５ｂ，３５ａ，３５ｂ，４５ａ，４５ｂ，５５ａ，５５ｂ，６５ａ，６５ｂ…ｎ＋ ａ−Ｓｉ層、１６ａ，２６ａ，３６ａ，４６ａ，５６ａ，６６ａ，６７ａ，８６ａ，９３ｂ…ソース電極、１６ｂ，２６ｂ，３６ｂ，４６ｂ，５６ｂ，６６ｂ，６７ｂ，８６ｂ，９３ａ…ドレイン電極、１８，２８，３８，４８，５８，６８，８８，９６…画素電極、１９，２９，３９，４９ａ，５９，６９…Ｃｓ線、２０…コンタクト部、２３，３３…シリコン酸化膜またはシリコン窒化膜、４３，８９…層間絶縁膜、５０…チャネル保護膜、５７，９７…絶縁膜、６６…ＩＴＯ、６７…Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金、７０…ストッパＳｉＮｘ膜、８０…コンタクトパッド部、８１…コンタクト部電極、８４…ｐ−Ｓｉ、８５ａ，８５ｂ…ｎ＋ ｐ−Ｓｉ層、８７…パッシベーションＳｉＮｘ膜，９１…アドレス配線、９２…データ配線、９４…半導体層、９５…ストッパー層、９９…カラーフィルター、１００，１０８…ブラックマトリクス、１０１…対向電極、１０２…液晶材料、１０３…アドレス電極パッド、１０４…コンタクトホール、１０５…アドレス電極、１０６…データ電極パッド、１０７…ＴＦＴ。
【産業上の利用分野】
本発明は、液晶表示装置に関し、特に、アクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、非晶質シリコン（以下、ａ−Ｓｉと略す）膜を用いて形成された薄膜トランジスタ（以下、ＴＦＴと略す）をスイッチング素子として構成されたアクティブマトリクス型液晶表示素子が注目されている。安価なガラス基板上に低温成膜ができるａ−Ｓｉ膜を用いてＴＦＴアレイを構成することにより、大面積，高精細，高画質かつ安価なパネルディスプレイすなわちフラット型テレビジョンが実現できる可能性があるからである。
【０００３】
しかし、このアクティブマトリクス型液晶表示素子により大面積のディスプレイを構成する場合、必然的にアドレス配線の総延長が飛躍的に増加するので、アドレス配線の有する抵抗分が増加して、スイッチング素子に与えられるゲートパルスのアドレス配線の抵抗やアドレス配線の容量分に起因する遅延が顕著になり、液晶の正常な制御ができなくなるという問題点がある。
【０００４】
少なくとも配線幅等のパラメータを維持したままで、このゲートパルスの遅延を回避するための１つの解決手段としては、より低い抵抗率を有する配線材料を用いて形成されたアドレス配線を備える液晶表示装置の開発が考えられる。現在、このアドレス配線材料としてよく用いられているＭｏ−Ｔａ合金の抵抗率は４０μΩ・ｃｍ程度であるが、１０インチ以上の大面積ディスプレイの実現はこの材料の有する抵抗率では難しいとされており、特に、アドレス配線が１，０００本程度の高精細の直視型ディスプレイでは、２０μΩ・ｃｍ程度以下の抵抗率を有する配線材料が必要とされている。なお、そのような新しい配線材料に要求される特性は低抵抗率のみではなく、これに加えて、アドレス配線上に形成する層間絶縁膜のステップカバレッジを良好にして、層間絶縁膜上に形成される配線とこのアドレス配線との絶縁性を高めることの必要性から、テーパー加工が施せる性質を有することも要求される。
【０００５】
すなわち、そのような配線材料を用いて形成されたアドレス配線により、ゲートパルスの遅延がなく、絶縁性を確保した、信頼性のある液晶表示装置の実現が望まれている。なお、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くして開口率を上げることができるという利点もあるので、この観点からも上記特性を有する新しい配線材料が望まれる。
【０００６】
一方、従来の液晶表示装置において、他の問題点もある。ここで、図２０に、従来の液晶表示装置に用いられるＴＦＴの断面図の一例を示す。図２０中１はガラス基板を示す。ガラス基板１上には、Ｍｏ−Ｔａ合金をスパッタリングして同時にパターニングされたゲート電極２、アドレス配線、およびＣｓ線９が形成されている。この上には、ゲート絶縁膜３を介してａ−Ｓｉからなる活性層４が形成されており、活性層４の両端部分上には、ｎ＋ ａ−Ｓｉ層５ａ，５ｂが形成されている。さらに、ゲート絶縁膜３上には、ＩＴＯ画素電極８が形成されている。また、Ａｌからなるソース電極６ａがｎ＋ ａ−Ｓｉ５ａと接合部分を有するように形成されており、Ａｌからなるドレイン電極６ｂがｎ＋ ａ−Ｓｉ５ｂおよび画素電極８と接合部分を有するように形成されている。また、同時にデータ配線が形成されている。
【０００７】
図２０に示す従来の液晶表示装置に用いられるＴＦＴにおいては、画素電極とデータ配線が絶縁膜を介することなく同一層で存在するため短絡が起り、表示において点欠陥が発生することがある。この点欠陥の発生を回避するために、ソース電極、ドレイン電極およびデータ配線をＡｌにより形成した後に層間絶縁膜を形成し、その上に画素電極を形成する構造が改善案として提案されている。しかし、この構造を実現するためには、第１にデータ配線等が層間絶縁膜のエッチャントであるＨＦや画素電極のＩＴＯエッチャントに対する耐性に優れていなくてはならないこと、第２に層間絶縁膜のステップカバレッジを良好にして、データ配線と画素電極との絶縁性を高めるために、データ配線にテーパー加工を施すことが可能であること、が要求される。しかし、これを実現するためのデータ配線用の配線材料は知られておらず、そのような構造を実現して液晶表示装置の信頼性を高めることは難しかった。特に、大面積のディスプレイの開発には、点欠陥の発生率を低減することが重要であり、そのような信頼性の高い液晶表示装置の開発が望まれている。
【０００８】
Ａｌ系合金やＴａ系合金をデータ配線用の配線材料として用いると、表面に酸化膜が形成されて上層の金属配線とのコンタクト抵抗が高くなるため、表面酸化膜を除去する工程が必要である。この酸化膜除去工程は、図２０の従来例の配線引出しコンタクト部におけるゲート配線１０ａとデータ配線１０ｂとのコンタクトについても同様に必要である。さらに、ＩＴＯとＡｌの反応を防ぐためにＭｏ等のバリヤメタルを形成することが必要であり、工程が増すという欠点がある。また、Ａｌ系合金をデータ配線材料として用いると、表面の反射率が非常に高いため、フォトリソグラフィー工程における配線幅の減少、ゴミ等による断線が露光光の反射により発生し易く、線欠陥となるという欠点がある。反射率が高いことに起因する欠点は他にもあり、例えば、対向基板での反射光等の迷光が配線で再反射されＴＦＴに照射されることによる光リーク電流の発生という問題もある。これにより、パネル表示を行った際にコントラストを低減させることになる。
【０００９】
上述したように、アクティブマトリクス型液晶表示装置の表示領域を大面積化する場合にあっては、アドレス配線の有する抵抗分が増大し、これに起因するゲートパルスの遅延が顕著になり、液晶の正常な制御ができなくなるという問題点がある。
【００１０】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、ゲートパルスの遅延がなく、アドレス配線に関して高い絶縁耐圧を有する液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、絶縁性基板と、前記絶縁性基板の一主面上に設けられた複数のアドレス線と、前記絶縁性基板の前記主面上に設けられ且つ前記複数のアドレス配線を被覆した絶縁膜と、前記絶縁膜上に設けられ且つ前記絶縁膜を介して前記複数のアドレス配線と交差して複数の交差部を形成した複数のデータ配線と、前記絶縁膜上に及び前記複数の交差部にそれぞれ対応して配置された複数のＩＴＯ画素電極と、前記複数の交差部にそれぞれ隣接するとともに、前記絶縁膜に被覆され且つ前記複数のアドレス配線の何れかに電気的に接続された制御電極、前記複数のデータ配線の何れかに電気的に接続された第1の主電極、並びに前記複数のＩＴＯ画素電極の何れかに電気的に接続された第２の主電極をそれぞれ備えた複数のスイッチング素子とを具備し、前記複数のアドレス配線は、Ｗ含有量が３０乃至７０原子％の範囲内にあるＭｏ−Ｗ合金の単層構造であり、前記絶縁膜と接触していることを特徴とする液晶表示装置を提供する。
【００１２】
【作用】
本発明によれば、Ｍｏ−Ｗ合金のような低抵抗率を有する配線材料をアドレス配線に用いるので、アドレス配線はゲートパルスに対して低い抵抗分として作用する。このため、このアドレス配線を伝わるゲートパルスはアドレス配線の配線抵抗に起因する遅延作用を受けにくい。したがって、液晶を駆動するための所定のスイッチング素子には遅延のないゲートパルスが与えられる。その際、Ｍｏ−Ｗ合金はテーパー加工が可能であるため、この材料を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良好になり、層間絶縁膜上に形成される配線とこのアドレス配線との間には高い絶縁耐圧が与えられる。したがって、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。
【００１３】
また、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くできるために、開口率を上げることができるという利点がある。さらに、表面に形成された酸化膜の抵抗が小さいため、表面層を除去するための処理が必要でない。さらに、ＩＴＯとの間のコンタクト抵抗も小さいため、バリアメタルが不要となり、製造コストを低減することができる。
【００１４】
【実施例】
以下、図面を参照しながら本発明の実施例を説明する。なお、同一部分には同一符号を付して、簡略化のために詳細な説明は省略する。
（実施例１）
（具体例１）
図１は、本発明の第１の実施例に係る液晶表示装置の一例に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上には、Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金を厚さ３００ｎｍでスパッタリングしてパターニングすることによりゲート電極（制御電極）１２、アドレス配線、およびＣｓ線１９を同時に形成する。次いで、プラズマＣＶＤにより酸化膜１３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層１５ａ，１５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層１４を形成する。次に、ＩＴＯを厚さ１２０ｎｍでスパッタリングして画素電極１８を形成する。次に、コンタクト部２０のＳｉＯｘ膜を希ＨＦでエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極（第１の主電極）１６ａ，ドレイン電極（第２の主電極）１６ｂ、データ配線、およびコンタクト部電極２１を同時に形成する。このとき、Ａｌ等のスパッタリング前にコンタクト部分の表面酸化膜を除去する処理を施す。
【００１５】
ここで、本発明者らが調べたところによると、図２に示すように、Ｍｏ−Ｗ合金のＷ含有率が好ましくは１０〜９５原子％の範囲、より好ましくは２０〜９０原子％の範囲において、Ｍｏ−Ｗ合金の抵抗率が４０μΩ・ｃｍ（ＶＧＡレベル）を大きく下回り、ＭｏまたはＷ単体よりも抵抗が下がることが分った。また、Ｍｏ−Ｗ合金のＷ含有率が３０〜７０原子％の範囲では、Ｍｏ−Ｗ合金の抵抗率が２０μΩ・ｃｍを下回ることが分った。対角１０インチ以上のＸＧＡ（縦７６８本、横１０２４本）ディスプレイでは、抵抗率が２０μΩ・ｃｍ以下である必要がある。
【００１６】
また、Ｍｏ−Ｗ合金を用いて形成したアドレス配線は、ＣＦ４ とＯ２ との混合ガスを用いてＣＤＥにより良好なテーパー加工を施すことがができること、さらに、ＭｏおよびＷよりも高くＴｉよりも低い酸化還元電位の酸化剤を含んだアルカリエッチャント（ｐＨ７〜１３）を用いたウェットエッチングにより、レジストに劣化を与えることなく、テーパ−加工を施すことができることが分った。
【００１７】
したがって、本発明によれば、Ｍｏ−Ｗ合金は低抵抗率を有するので、この材料を用いて形成したアドレス配線は低い抵抗を示し、それゆえ、この配線抵抗によるゲートパルスの遅延は生ずることはなく、所定のスイッチング素子に遅延のないゲートパルスが与えられる。また、Ｍｏ−Ｗ合金はテーパー加工できるため、この材料を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、絶縁耐圧を高く確保することができる。これにより、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。なお、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると配線幅を細くできるため、開口率を上げることができる利点もある。
【００１８】
さらに、本発明者らの調べによると、図３に示すように、Ｍｏ−Ｗ合金の耐薬品性は、Ｗ含有率が２０原子％以上、好ましくは２５原子％以上で非常に優れており、画素電極材料のＩＴＯエッチャントに対するエッチングレートは１０ｎｍ／分以下であり、層間絶縁膜のエッチャントであるＢＨＦでは全くエッチングされず、また、Ａｌエッチャントに対するエッチングレートは３０〜４０ｎｍ／分以下であり、特に、Ｗが５０原子％以上の場合は全くされないことが分った。したがって、たとえ層間絶縁膜にピンホールが発生したような場合にあっても、ゲート電極やデータ線等の層間絶縁膜下の配線は、上記エッチャントにより腐食されることはない。このため、層間絶縁膜より上の構造設計／プロセス設計の自由度が大きくとれるという利点がある。また、図４に示すように、Ｗ組成比によって応力が大きく変わるため、Ｗ組成比を調整して応力を小さくすることも可能である。
【００１９】
一方、Ｍｏ−Ｗ合金膜において、Ｍｏ−Ｗ合金に酸素および／または窒素が０．５原子％以上含まれると応力が緩和され、１０原子％より多く含まれると抵抗値が上昇してしまうことが分った。さらに、スパッタリング条件を変えて応力を測定すると、図５に示すように、ＭｏとＷの組成比、スパッタリング条件（放電圧力、放電パワー）により大きく変化する。これは、膜中に含まれるＡｒ含有率に起因することが分析により分った。すなわち、ＡｒがＭｏ−Ｗ合金に０．１原子％以上含まれると応力が緩和されるが、２原子％より多く含まれると結晶成長が妨げられ、これにより膜抵抗が上昇してしまう。ただし、１０原子％以下であれば実用上問題はない。Ａｒ以外の不活性ガス（Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ）についても同様である。
【００２０】
ガラス基板上もしくはガラス基板上に透明絶縁膜を介してデバイスを形成する際、膜の密着性が重要となる。Ｍｏ−Ｗ合金にＣｒおよび／またはＴｉが０．５原子％以上含まれる合金からなる膜は、下地との密着性が向上すると共にＣＦ４ ＋Ｏ２ の混合ガスでエッチングが可能である。ただし、Ｃｒおよび／またはＴｉが１０原子％より多く含まれるＭｏ−Ｗ合金は加工性が悪くなり、抵抗値が上昇してしまう。また、下地との密着性を向上させるには、Ｍｏ−Ｗ合金の窒化物からなる膜とＭｏ−Ｗ合金からなる膜とを積層することも効果がある。ただし、窒素が５０原子％より多く含まれると急激に抵抗値が上昇するため、５０原子％以下にする必要がある。Ｔａ−Ｎ合金膜もＭｏ−Ｗ合金膜の密着性を向上させる。
【００２１】
Ｍｏ−Ｗ合金は、特にＷ含有率５０原子％以下のものについては、空気中で長時間アニールすると抵抗率が１桁以上上昇してしまうことが分った。これは、表面の極端な酸化によるものであるが、Ｍｏ−Ｗ合金をスパッタリングで成膜した後、窒素が５０原子％以下のＭｏ−Ｗ合金窒化物をスパッタリングし、ＣＦ４ ＋Ｏ２ の混合ガスで加工することにより、良好なテーパーを形成することができ、酸化されにくく、かつ、低抵抗な配線がＭｏ−Ｗ合金と同一のプロセスで形成することができる。また、Ｍｏ−Ｗ合金の下地として、窒素を５０原子％以下で添加したＭｏ−Ｗ合金を用いることにより、基板との密着性が向上する。また、ＴａＮ合金を下地として用いても同様の効果が得られる。Ｔａ−Ｎ、Ｔａ−Ｎｂ−Ｎ、Ｔａ−Ｗ−Ｎ、Ｔａ−Ｍｏ−Ｎ合金膜により表面カバレッジもＭｏ−Ｗ−Ｎ合金膜と同様に酸化防止に効果がある。
【００２２】
なお、本発明者らの調べによると、Ｃｒ−Ｗ合金の場合にも、以上のＭｏ−Ｗ合金に関して述べたことと同じことが言えることが分った。さらに、この材料を用いてアドレス配線等を形成した場合も、上記と同様の効果が得られる。
【００２３】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することが可能である。その場合にあっても、本実施例と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成さる構造のＴＦＴを採用してもよい。
【００２４】
（具体例２）
図６は、本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上にＩＴＯを厚さ１２０ｎｍでスパッタリングし、パターニングすることにより、Ｃｓ線２９ａを形成する。その後、Ｍｏ−Ｗを厚さ３００ｎｍでスパッタリングし、パターニングすることにより、ゲート電極２２、アドレス配線、およびＣｓ線２９ｂを同時に形成する。その後、プラズマＣＶＤによりシリコン酸化膜またはシリコン窒化膜２３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層２５ａ，２５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層２４を形成する。次いで、ＩＴＯを厚さ１２０ｎｍでスパッタリングして画素電極２８を形成する。
【００２５】
次に、コンタクト部のＳｉＯｘをＨＦ系溶液でエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極２６ａ、ドレイン電極２６ｂおよびデータ配線を同時に形成する。この構造では、蓄積容量部が透明である２９ａ−２８間で形成されるため、従来開口部として利用できなかったＣｓ線部分も開口部として利用でき、開口率が向上する。ＩＴＯは抵抗率が金属と比べて高いが、２９ｂを積層することによりＣｓ線として充分な抵抗率まで下げることができる。このとき、ＩＴＯとＭｏ−Ｗ合金は、バリアメタルなしでコンタクトをとることができる。
【００２６】
（具体例３）
図７は、本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板１１上にＭｏ−Ｔａ、Ｍｏ−Ｗ、Ｍｏ−Ｃｒ等の所定の配線金属を厚さ３００ｎｍでスパッタリングし、パターニングすることにより、ゲート電極３２、アドレス配線、およびＣｓ線３９を同時に形成する。その後、プラズマＣＶＤにより酸化膜または窒化膜３３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層３５ａ，３５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層３４を形成する。次に、コンタクト部のＳｉＯｘをＨＦ系溶液でエッチングしてコンタクトホールを形成する。次いで、表面酸化膜を除去した後、Ｍｏ−Ｔｉ合金、Ｗ−Ｔｉ合金またはＭｏ−Ｗ合金をスパッタリングして、ウェットエッチングすることにより、ソース電極３６ａ、ドレイン電極３６ｂ、およびデータ線を形成する。
【００２７】
その後、酸化膜３７を厚さ３００ｎｍで成膜し、ＨＦ系溶液によるエッチング（例えば、エッチレート約１００ｎｍ／分）またはＣＦ４ 等のガスを用いたドライエッチング（例えば、エッチレート約３０〜１００ｎｍ／分）によりドレイン電極３６ｂ上にコンタクトホールを形成し、さらに、ＩＴＯを厚さ１２０ｎｍでスパッタリングして、画素電極３８を形成する。
【００２８】
ここで、本発明者らの調べによると、図８に示すように、画素電極３８の形成に用いるＩＴＯエッチャントやコンタクトホール形成に用いるＢＨＦに対するＭｏ−Ｔｉ合金の耐薬品性は、Ｔｉ含有量２０〜８０％で非常に優れていることが分った。また、Ｔｉよりも酸化還元電位の高い酸化剤を含んだ弱アルカリエッチャント（ｐＨ７〜９）を用いることにより、レジストの溶解なしにエッチングすることが可能であることが分った。
【００２９】
一方、酸素含有率の異なるＭｏ−Ｔｉ合金からなる膜を形成し、エッチングを施してテーパー加工を行うことができたもの、およびテーパー加工を行うことができなかったものについて、オージェ分析法により酸素含有率を調べた。その結果を図９（Ａ）および図９（Ｂ）に示す。ここで、各図におけるＭｏ、ＴｉおよびＯ（酸素）の含有率を表す縦軸のスケールはそれぞれ異なるが、両図におけるＭｏ、ＴｉおよびＯ（酸素）の含有率を表す縦軸のスケールはそれぞれ同一である。図９（Ａ）はテーパー加工が施せた場合のＭｏ−Ｔｉ合金の酸素含有率が約３％であったことを示し、図９（Ｂ）はテーパー加工が施せなかった場合のＭｏ−Ｔｉ合金の酸素含有率が約１原子％であったことを示す。このような調査の結果から、好ましくは約２原子％以上の酸素含有率でテーパー加工が施せることが分った。また、酸素含有率が約８原子％を超えると抵抗率が増大して、配線材料としては使用することはできない。このため、テーパー加工性および抵抗率の制約から、Ｍｏ−Ｔｉ合金を配線材料として用いる場合、その酸素含有率は８原子％以下、好ましくは、２原子％〜５原子％の範囲が有効であることが分った。
【００３０】
したがって、Ｍｏ−Ｔｉ合金において、Ｔｉ含有率が２０〜８０原子％であり、かつＯ（酸素）含有率が８原子％以下、好ましくは、２原子％〜５原子％であるという条件を満たすものをスパッタリングし、ウェットエッチングすることによりパターニングし、ソース電極３６ａ、ドレイン電極３６ｂ、およびデータ線を形成することが好ましい。この場合、データ線は、テーパー加工を施すことができるので、この材料を用いて形成したデータ配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、絶縁耐圧を高く確保することができる。また、画素電極３８の形成に用いるＩＴＯエッチャントやコンタクトホール形成に用いるＢＨＦに対する耐薬品性が良好であるため、ドレイン電極３６ｂが耐薬品性に優れ、ドレイン電極３６ｂ上にＨＦを用いてコンタクトホールを形成することができ、さらには、画素電極を塩酸と硝酸の混合液で加工することも可能となる。このため、図２０に示す従来の構造と異なり、図７に示すようにデータ線上に層間絶縁膜３７を介して画素電極３８が形成されている構造を採用することができ、これにより点欠陥の発生を低減することができる。
【００３１】
また、本発明者の調べによると、Ｗ−Ｔｉ合金の場合にも、上述したことが言えることが分った。したがって、この材料を用いてデータ線等を形成した場合も、同様の効果が得られる。
【００３２】
次に、Ｍｏ−Ｗ合金については、前述したようにＭｏ−Ｗ合金の耐薬品性はＷ含有率が２０原子％以上、好ましくは２５原子％以上で非常に優れており、さらに、これを用いて形成したデータ配線は、ＭｏおよびＷよりも高く、Ｔｉよりも低い酸化還元電位の酸化剤を含んだアルカリエッチャント（ｐＨ７〜１３）を用いることにより、レジストが劣化することなく、テーパー加工を施すことができる。したがって、Ｍｏ−Ｔｉ合金やＷ−Ｔｉ合金を用いた場合と同様に、このように形成した画素アレイでは、データ線がテーパー加工されるため、その上に形成した層間絶縁膜のステップカバレッジがよくなり、絶縁耐圧を高く確保することができる。また、ドレイン電極３６ｂが耐薬品性に優れているため、ドレイン電極３６ｂ上にＨＦを用いてコンタクトホールを形成することができ、さらには、画素電極を塩酸と硝酸の混合液で加工することができる。なお、前述のように、Ｗ組成比によって応力が大きく変わるため、Ｗ組成比を調節することにより、応力を小さくすることもでき、低抵抗にすることもできる。
【００３３】
さらに、具体例３の合金を用いて配線を形成すると、Ａｌと異なりヒロックが発生しないということも分った。また、ＩＴＯとの反応が生じないため、バリアメタルが必要ないことも分った。そのうえ、Ａｌに比べて反射率が４０〜６０％程度と低いので、フォトリソグラフィー工程でパターンの細りおよび下地ゴミ等の原因による断線発生率が低下し、線欠陥が減少するため歩留りが向上する。フォトリソグラフィー工程での歩留り低下を防止するためには、Ａｌ上にＭｏ等からなる低反射率膜を積層してフォトリソグラフィーを行う手段もあるが、Ｍｏ−Ｗ合金を用いることにより、積層の必要もなく歩留りを向上することができる。また、ＴＦＴの光リーク電流の一因である対向基板における反射光の迷光の配線での再反射光量が減少するため、Ａｌ配線のパネルに比べて表示した際のコントラストが向上する。
【００３４】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例３と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線とにより形成さる構造のＴＦＴを採用してもよい。
（具体例４）
図１０に、本発明の第１の実施例に係る液晶表示装置の他の例の断面図を示す。この液晶表示装置は、上記具体例１のようにＭｏ−Ｗ合金またはＭｏ−Ｃｒ合金を用いて形成したアドレス配線等を有し、かつ、具体例３のようにＭｏ−Ｔｉ合金、Ｗ−Ｔｉ合金またはＭｏ−Ｗ合金を用いて形成したデータ線を有するアクティブマトリクス型液晶表示装置である。ここで用いられているＴＦＴは、前述の具体例に適用したチャネル部をエッチングするバックチャネルカットタイプのＴＦＴの代わりに、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴを用いたものである。また、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成されている。
【００３５】
すなわち、上述したように、ガラス基板１１上に上記配線金属でゲート電極４２、アドレス配線、およびＣｓ線４９ａを同時形成し、層間絶縁膜４３、ａ−Ｓｉ活性層４４、チャネル保護膜５０、ｎ＋ ａ−Ｓｉ層４５ａ，４５ｂを順次形成し、パターニングする。次いで、上記配線金属でソース電極４６ａ、ドレイン電極４６ｂ、データ線、およびＣｓ線４９ｂを同時形成する。次に、酸化膜４７を形成し、ドレイン電極４６ｂ上にコンタクトホールを形成し、さらに、画素電極４８を形成する。具体例４においては、前述の具体例１における効果および具体例３における両方の効果を得ることができる。
【００３６】
ここで、本発明の第１の実施例は、以上説明してきた各具体例に限定されるものではなく、半導体材料としては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅを用いてもよい。また、データ線上に形成する絶縁膜は、酸化膜に限らず窒化膜でもよい。
【００３７】
さらに、以上の具体例で用いられている合金は、各具体例のように単層で使用してもよく、組成の異なる合金による２層以上の積層膜、例えば表面酸化を防止するために、ＭｏおよびＷを主成分とし窒素を含有する合金からなる膜をＭｏ−Ｗ合金からなる膜の上に形成した積層膜を用いてもよい。また、前述のＭｏ−Ｗ合金の表面、すなわち上層にＴａ、Ｔａ−Ｎ、Ｔａ−Ｍｏ、Ｔａ−Ｎｂ、Ｔａ−Ｗ、Ｔａ−Ｎｂ−Ｎ、Ｔａ−Ｍｏ−Ｎ、Ｔａ−Ｗ−Ｎ合金またはこれらの間の合金等の金属を積層して、耐酸性を向上させてもよい。さらに、前述のＭｏ−Ｗ合金の下層にＡｌ、Ｃｕ、Ａｕ等を形成して抵抗をさらに下げてもよい。また、本発明は上述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００３８】
ここで、本発明における液晶表示装置の構成の重要性について説明する。
配線抵抗は、ＴＦＴを用いた液晶表示装置において、画面が大型になり、高精細になるにしたがい、低抵抗であることが必要になる。例えば、パソコン用のディスプレイ（ＶＧＡ）では、配線が４８０×（６４０×３）であり、上級パソコン用ディスプレイ（ＸＧＡ）では、配線が７６０×（１０２４×３）である。この場合、配線抵抗は、ゲートパルスの遅延を防止するために低抵抗である必要がある。パルス遅延は、配線抵抗Ｒと配線に付加しているＴＦＴや蓄積容量の容量Ｃとの積ＣＲにより決定される。画面が大型化すると、配線が長くなるため必然的にＲが増大してＣＲが大きくなる。また、画素数が増えると、Ｃ（Ｃ＝Ｃ０ ×ｎ、Ｃ０ ：単位画素の容量、ｎ：画素数）が増加するためＣＲが大きくなる。Ｃは画素により決まるので、パルス遅延を防止するためにはＲを下げる必要がある。
【００３９】
通常の製法では、対角１０インチクラス以上の画面サイズでの通常の設計においては、ＶＧＡは４０μΩ・ｃｍ、ＸＧＡは２０μΩ・ｃｍ以下の抵抗率が必要である。このため、ＶＧＡの配線材料には、抵抗率が４０μΩ・ｃｍ程度のＭｏＴａやＣｒを使用することができる。しかし、ＸＧＡでは、ＭｏＴａやＣｒを使用することができない。このため、ＸＧＡでは、通常図１１に示すような構造、すなわち低抵抗のＡｌの表面を耐酸性の良好であるＴａを被覆した構造を採用する。このような複雑な構造を採るのは、Ａｌは抵抗率が４μΩ・ｃｍ程度と低いが、耐酸性が悪くＡｌエッチャントやＩＴＯエッチャントで侵されるからである。
【００４０】
また、図１１に示す構造は、複雑であるため、コストアップになるだけでなく、内部のＡｌが侵されて線欠陥や点欠陥を発生したりする。これらの欠陥は、ゴミによるＴａのピンホールがある場合、露出したベアＡｌ配線の浸食が避けられないので、回避することができない。Ａｌの代わりにＣｕやＭｏを使用しても同様の欠陥が発生する。さらに、Ａｌ膜およびＴａ膜を積層するため、膜厚が厚くなり、これと交差する信号線のカバレッジが悪くなり、負荷が加わり断線が発生したりする。その結果、このような不良は回避しにくく、歩留りが低下する。このように、上記具体例に示したような構成でＭｏ−Ｗ合金を用いることにより、単層でＸＧＡレベルの配線抵抗を実現できる。
【００４１】
また、Ｍｏ−Ｗ合金をＡｌ上に積層すると、Ｍｏ−Ｗ単層の場合よりも膜質が劣化することが分った。ＭｏＷ／ＳｉＯｘの膜構成と、ＭｏＷ／Ａｌの膜構成との違いについて説明する。両膜構成のサンプルについて、抵抗値、柱状構造のドメインの大きさ、および界面の反応物について調べた。その結果、ＭｏＷ／Ａｌの膜構成のＭｏＷの抵抗は、ＭｏＷ／ＳｉＯｘの膜構成のＭｏＷの抵抗の４〜１０％抵抗値が大きかった。また、ＭｏＷの柱状構造のドメインの大きさは、ＦＥ−ＳＥＭにより観察したところ、ＭｏＷ／ＳｉＯｘの膜構成の方がドメインが大きかった。これは、Ｍｏ−Ｗ合金からなる膜の抵抗値が下地の膜の材料の粒径に大きく影響されるからであると考えられ、Ａｌ上のＭｏＷの結晶性が悪いことを意味する。
【００４２】
また、ＭｏＷ／Ａｌの膜構成のものでは、Ｈ２ Ｏ２ 浸漬によりＭｏＷ膜を剥離すると、Ａｌ表面に（ＭＯｘ、Ａｌ２ （ＭＯ４ ）３ 、Ｍ：Ｍｏ，Ｗ）のような成分が確認され、ＭｏＷとＡｌが界面で反応していることが分った。ＭｏＷとＡｌは合金化により抵抗が増加するため、積層するよりもＭｏＷ単層で用いる方が有効である。このように、ＭｏＷを単層で用いる本発明の構成の液晶表示装置が優れた効果を有することが分る。
（実施例２）
図１２は、本発明の実施例に係る液晶表示装置に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。
【００４３】
ガラス基板５１上に、絶縁膜５７として例えばＳｉＯ２ 膜をスパッタリングやＣＶＤ等により形成し、Ｍｏ−Ｗ合金を厚さ３００ｎｍでスパッタリングしてパターニングすることにより、ゲート電極（制御電極）５２、アドレス配線、およびＣｓ線５９を同時に形成する。次いで、プラズマＣＶＤにより酸化膜５３を厚さ３５０ｎｍで、ａ−Ｓｉ活性層を厚さ３００ｎｍで、ｎ＋ ａ−Ｓｉ層５５ａ，５５ｂを厚さ５０ｎｍで順次形成してパターニングして、島状のａ−Ｓｉ活性層５４を形成する。次に、ＩＴＯを厚さ１２０ｎｍでスパッタリングしてパターニングすることにより画素電極５８を形成する。次いで、コンタクト部のＳｉＯｘを希ＨＦでエッチングしてコンタクトホールを形成する。次いで、Ａｌ等の所定の配線金属をスパッタリングし、ウェットエッチングすることにより、ソース電極（第１の主電極）５６ａ，ドレイン電極（第２の主電極）５６ｂおよびデータ配線を同時に形成する。
【００４４】
ここで、Ｍｏ−Ｗ合金を用いて形成したアドレス配線は、ＣＦ４ とＯ２ との混合ガスを用いてＣＤＥにより加工するが、ガラス基板５１とアドレス配線との間にＳｉＯ２ 膜を介在させることにより、テーパー加工を良好に行うことができる。このようにしてテーパー加工した断面を図１３に示す。図１３から明らかなように、アドレス配線上に形成した層間絶縁膜のステップカバレッジが良好となり、絶縁耐圧を高く確保することができる。さらに、アドレス配線−データ配線間の短絡を防止でき、データ配線の断線を防止することができる。したがって、表示領域を大きくした場合であっても、信頼性のある液晶表示装置を実現することができる。なお、大面積のディスプレイでなくてもアドレス配線の抵抗率が低くなるので、配線幅を細くすることができ、これにより、開口率を上げることができる。
【００４５】
下記第１表は、ガラス基板とＭｏ−Ｗ合金膜との間にＳｉＯ２ 膜が介在されている場合と、ガラス基板上に直接Ｍｏ−Ｗ合金膜が形成されている場合のＣＤＥエッチング後の状態をＸＰＳ分析した結果を示す。第１表から分るように、ガラス基板上に直接Ｍｏ−Ｗ合金膜を形成したものには、ガラス中のＢａが存在している。この結果から、基板材料として使用しているガラス中の成分と、ＷまたはＭｏとの反応生成物によりレジストのエッチングが阻害され、テーパーエッチングが規制されると考えられる。このように、ガラス基板とＭｏ−Ｗ合金膜との間にＳｉＯ２ 膜を介在させることにより、この反応を防止して良好なテーパー加工を施すことができる。なお、上述したように、Ｍｏ−Ｗ合金の組成でＷの組成比が２０〜９０原子％以内の範囲で良好にテーパー加工をすることができることは確認されている。
【００４６】
上記のように、ガラス中の元素がテーパー加工に悪影響を及ぼすので、ＢａだけでなくＣａやＳｒも同様にテーパー加工に悪影響を及ぼす。なお、ガラス基板とＭｏ−Ｗ合金膜との間に介在させる膜は、Ｂａ、Ｃａ、Ｓｒ等の元素を含んでいなければよく、ＳｉＯ２ 膜の代りにＳｉＮ、Ｔａ２ Ｏ５ 膜、Ａｌ２ Ｏ３ 膜を用いてもよい。
【００４７】
【表１】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例３と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、および、データ配線と同一層の配線とにより形成さる構造のＴＦＴを採用してもよい。
【００４９】
また、本発明の第２の実施例は、以上説明してきたものに限定されるものではなく、半導体材料としては、ａ−Ｓｉに限らず、ｐ−Ｓｉ、ＣｄＳｅを用いてもよい。また、その要旨を逸脱しない範囲で、種々変形して実施することができる。
（実施例３）
ＴＦＴを用いた液晶表示装置においては、電極材料としてＩＴＯが用いられているので、配線材料とＩＴＯとのコンタクトにおいていくつか問題がある。まず、配線とＩＴＯが接触すると、配線材料がＩＴＯにより酸化されて高抵抗のバリアが形成され、これによりコンタクト不良が起こる。これは、酸化膜が高抵抗であるＡｌ系やＴａ系の合金材料で顕著である。このため、ＩＴＯと配線材料との間の反応を防止するために、両者の間にバリアメタルを形成することが必要である。また、配線表面に酸化膜が形成されるので、上層の金属配線とのコンタクト抵抗が高くなる。このため、配線表面の酸化膜を除去する必要がある。したがって、製造において工程が増加するという問題がある。
【００５０】
また、信号線とａ−Ｓｉ活性層やｐ−Ｓｉ層とのコンタクトにおいて、反応により配線金属がａ−Ｓｉ、ｐ−Ｓｉ中に拡散してコンタクト部のｎ−ｉまたはｐ−ｉの接合特性を劣化し、キャリアに対するブロッキング作用を低下させる問題がある。これは、ソース／ドレイン電極材料としてＡｌを用いた場合に特に顕著である。これを防止するためには、やはりバリアメタルを形成する必要があり、製造において工程が増加してしまう。
【００５１】
本実施例のＭｏＷを用いることにより、上記実施例の効果を有し、しかも信号線材料とＩＴＯ、および信号線材料とｎ＋ ａ−Ｓｉとの間に設けられているバリアメタルを必要とせず、さらにＩＴＯ等のエッチャントに侵されない信号線を有する液晶表示装置を提供できる。
【００５２】
（具体例５）
図１４は、本発明の第３の実施例に係る液晶表示装置の一例に用いられるＴＦＴ（スイッチング素子）および蓄積容量部分の断面図である。また、図１４は、駆動回路とのコンタクト部分の断面を示す。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板６１上に、Ｍｏ−Ｗ合金を厚さ３００ｎｍでスパッタリングしてＣＤＥすることによりゲート電極（制御電極）６２、アドレス配線、Ｃｓ線６９、およびコンタクトパッド部８０を同時に形成する。次いで、プラズマＣＶＤまたは常圧ＣＶＤにより酸化膜６３を厚さ３５０ｎｍで、プラズマＣＶＤによりＳｉＮｘ膜６３を厚さ５００オングストロームで、ａ−Ｓｉ活性層を厚さ５０ｎｍで、ストッパＳｉＮｘ膜７０を厚さ３００ｎｍで順次形成する。次に、ストッパＳｉＮｘ膜７０を希ＨＦでエッチングした後に、ｎ＋ ａ−Ｓｉ層６５ａ，６５ｂを厚さ５０ｎｍで形成し、ＣＤＥにより島状のａ−Ｓｉ活性層６４を形成する。次いで、コンタクト部のＳｉＮｘ膜を希ＨＦでエッチングしてコンタクトホールを形成する。
【００５３】
次いで、ＩＴＯ６６を厚さ１００ｎｍでスパッタリングし、Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金６７を厚さ３００ｎｍでスパッタリングする。次いで、ウェットエッチングまたはＣＦ４ ＋Ｏ２ 混合ガスを用いたドライエッチングによりＭｏ−Ｗ合金をテーパーエッチングし、ＩＴＯエッチャントである希王水によりＩＴＯをエッチングして画素電極６８、信号線、ソース電極（第１の主電極）６６ａ，６７ａ、ドレイン電極（第２の主電極）６６ｂ，６７ｂ、データ配線、およびコンタクト部電極８１を形成する。次いで、パッシベーションＳｉＮｘ膜７１をプラズマＣＶＤにより形成した後に、画素部とパッド部のＳｉＮｘおよびＭｏ−Ｗ合金をＲＩＥまたはＣＤＥによりエッチングする。このように、信号線とＩＴＯ画素６８を同一のパターンで形成することにより、フォトエッチングプロセスを１工程減らすことができる。また、本実施例は、Ｍｏ−Ｗ合金の代わりにＭｏ−Ｃｒ合金を用いても同様に形成することができる。
【００５４】
本実施例では、信号線としてＭｏ−Ｗ（Ｍｏ−Ｃｒ）／ＩＴＯ多層配線を用いており、コンタクトパッド部においてゲート線とＩＴＯが接触する。Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金は、Ｔａ系合金、Ａｌ、Ｃｒ等と異なり、その酸化膜の抵抗が小さいため、コンタクト抵抗が増大しない。したがって、ゲート配線上にＭｏ−Ｗ合金またはＭｏ−Ｃｒ合金の酸化膜が形成されるが、この酸化膜を除去しなくてもコンタクト特性は良好である。具体的には、このような構成において、コンタクト抵抗を含んだ配線抵抗の増大は１％以下であり、まったく問題にならなかった。また、ＴＦＴ特性のＩｄ−Ｖｄ特性は良好な立上がりを示し、良好なオーミック特性が得られ、Ｍｏ−Ｗ（Ｍｏ−Ｃｒ）配線とｎ＋ ａ−Ｓｉ層の間に良好なコンタクトが得られていることが分った。
【００５５】
本発明者らが調べた抵抗率の結果を図１５に示す。図１５には、雰囲気ガスがＯ２ 、Ｎ２ の不純物の多いガスであるバッチ式で製造する場合と、背圧の低いロードロック式のスパッタリング装置を用いて製造する場合について示す。バッチ式のスパッタリング装置を使用すると、チャンバ表面にＨ２ Ｏ、Ｏ２ 、Ｎ２ が付着し、スパッタリングされたＭｏ−Ｗ膜中へのＯ、Ｎの混入が避けられない。図１５から分るように、バッチ式の場合には、Ｍｏ−Ｗ合金のＷ含有率が好ましくは１０〜９５原子％の範囲、より好ましくは２０〜９０原子％の範囲において、Ｍｏ−Ｗ合金の抵抗率が４０μΩ・ｃｍを大きく下回り、ＭｏまたはＷ単体よりも抵抗が下がる。この範囲では、バッチ式およびロードロック式で同等の抵抗率を示すので、装置価格が安く、短いタクトタイムで生産できるバッチ式を採用することができる。
【００５６】
具体例５によれば、画素と信号線を同一マスクで形成できるため、マスク合わせのためのマージンが必要なくなり、これにより開口率が増大する。
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することができる。その場合にあっても、具体例５と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設けないで信号線をマスクとしてｎ＋ ａ−Ｓｉをエッチングして形成するバックチャネル型のＴＦＴや、蓄積容量部分はゲート電極と同一層の配線、およびデータ配線と同一層の配線とにより形成される構造のＴＦＴを採用してもよい。
【００５７】
（具体例６）
本実施例においては、ａ−Ｓｉ活性層を信号線上に形成してなる構造を用いても同様の効果が得られる。すなわち、具体例５と同様にゲート電極をＭｏ−Ｗ合金で形成した後に、プラズマＣＶＤによりＳｉＯｘを厚さ３５０ｎｍで、ＳｉＮｘを厚さ５０ｎｍで形成し、希ＨＦを用いてエッチングしてコンタクトホールを形成する。次いで、スパッタリングによりＩＴＯおよびＭｏ−Ｗ合金を順次形成し、その後プラズマＣＶＤによりｎ＋ ａ−Ｓｉ層を厚さ５０ｎｍで形成する。次いで、ｎ＋ ａ−Ｓｉ層およびＩＴＯをＣＤＥによりエッチングし、さらにＩＴＯを希王水によりエッチングして画素電極、信号線、ソース電極（第１の主電極）、ドレイン電極（第２の主電極）、およびデータ配線を形成する。Ｍｏ−Ｗ合金は熱ＣＶＤにより形成してもよい。また、ｎ＋ ａ−Ｓｉ層はＳｉＨ４ ／ＰＨ３ およびＨ２ の間欠プラズマによりＭｏ−Ｗ／ＩＴＯ上に選択的に形成してもよい。
【００５８】
次いで、パッシベーションＳｉＮｘ膜をプラズマＣＶＤにより形成した後に、画素部のａ−Ｓｉ／ｎ＋ ａ−Ｓｉ／Ｍｏ−ＷをＲＩＥでエッチングしてＴＦＴアレイを作製する。
【００５９】
この場合にも、コンタクト部でゲート電極がＩＴＯと接触し、信号線金属がＩＴＯと接触するがオーミック特性に問題はなかった。
（具体例７）
図１６は、本発明の第３の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図である。このＴＦＴおよび蓄積容量部分の構成およびプロセスについて説明する。ガラス基板８１上に、ｐ−Ｓｉ８４を厚さ１００ｎｍで、ゲート酸化膜８３を厚さ１００ｎｍで順次形成し、その上にＭｏ−Ｔａ合金からなるゲート電極８２を形成する。次いで、これにゲート電極８２をマスクとしてリンを１×１０１６ｃｍ−３で注入し、ソース／ドレイン部にｎ＋ ｐ−Ｓｉ層８５ａ，８５ｂを形成する。次いで、具体例５に示すように、島状のａ−Ｓｉ活性層を形成し、熱ＣＶＤにより層間絶縁膜８９を厚さ３００ｎｍで形成する。
【００６０】
次いで、ＩＴＯを厚さ１００ｎｍでスパッタリングしてパターニングすることにより画素電極８８を形成する。次いで、コンタクト部およびゲート部の層間絶縁膜（ＳｉＯｘ）を希ＨＦでエッチングしてコンタクトホールを形成する。次いで、スパッタリングによりＭｏ−Ｗ合金を厚さ３００ｎｍで形成してパターニングすることにより、信号線、ソース電極（第１の主電極）８６ａ、およびドレイン電極（第２の主電極）８６ｂを形成する。次いで、パッシベーションＳｉＮｘ膜８７をプラズマＣＶＤにより形成した後に、画素、周辺回路接続部をＲＩＥでエッチングしてＴＦＴアレイを作製する。
【００６１】
従来は信号線金属としてＡｌを用いていたため、ＩＴＯやｎ＋ ｐ−Ｓｉとの間にＭｏ等の高融点金属のバリアメタルが必要であったが、信号線金属としてＭｏ−Ｗ合金を用いることにより、バリアメタルが不要となり、それにより工程を削減することができた。なお、Ｍｏ−Ｗ合金の代りにＭｏ−Ｃｒ合金を用いても同様の効果が得られた。
【００６２】
ここで、上述した製造工程は１つの例であり、各層の厚みや成膜方法等は適宜変更して実施することが可能である。その場合にあっても、本実施例と同様の効果が得られる。また、ＴＦＴには他の構造のもの、例えば、チャネル上に絶縁膜のストッパを設ける構造のＴＦＴや、蓄積容量部分がゲート電極と同一層の配線、およびデータ配線と同一層の配線により形成さる構造のＴＦＴを採用してもよい。 また、半導体材料として、ａ−Ｓｉの代りにｐ−ＳｉやＣｄＳｅを用いてもよく、データ配線上に形成する絶縁膜として、酸化膜の代りに窒化膜を用いてもよい。また、本実施例において使用されている合金からなる層は、単層であってもよく、組成の異なる少なくとも２層の積層膜であってもよい。さらに、前記合金層の上層にＴａ、ＴａＮ等からなる層を形成して耐酸性を向上させてもよく、合金層の下層にＡｌ、Ｃｕ等からなる層を形成してさらに抵抗を下げてもよい。また、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００６３】
上述したように、本実施例においては、低抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線やゲート配線は、ＩＴＯとの接触により酸化しても高抵抗のバリアを形成しないため、またｎ＋ ａ−Ｓｉやｐ−Ｓｉと反応しないためバリアメタルを必要とせず工程が簡略化できる。
（実施例４）
液晶表示装置においては、画像表示のために対向基板にブラックマトリクスを形成している。このブラックマトリクスは、ＴＦＴに入射する外部の光を遮蔽し、外部の光によるＴＦＴの特性異常を防止する。ブラックマトリクスの材料としては、一般に光を透過しないＣｒ等が用いられている。しかしながら、これらの材料は、光の反射率が高く、画像表示面での外部からの光を反射する。この外部からの光は、画像表示面の表示品質を著しく低下させる。そこで、本実施例は、ゲートパルスの遅延がなく、アドレス配線に関して高い絶縁耐圧を有するとともに、ブラックマトリクスによる画像表示面での外部の光の反射を低減する高品位の液晶表示装置を提供する。
【００６４】
図１７は、本発明の第４の実施例に係る液晶表示装置を示す断面図である。図中９０はガラス基板を示す。ガラス基板９０上には、その上に形成されたアドレス配線から延伸してなるゲート電極９１ａが形成されている。ゲート電極９１ａ上には、絶縁膜９７を介して半導体層９４、ストッパー層９５が形成されており、それぞれパターニングされている。さらに、その上には、ドレイン電極９３ａおよびソース電極９３ｂが形成されている。このようにしてＴＦＴが構成されており、このＴＦＴのソース電極９３ｂには、画素電極９６が接続されている。このようにして液晶駆動回路基板が構成されている。画素電極９６の材料としては、ＩＴＯやＳｎＯ２ 等からなる透明導電膜を用いることができる。
【００６５】
対向基板は、ガラス基板９８上にカラーフィルター９９およびＭｏ−Ｗ合金からなるブラックマトリクス１００を形成し、その上に対向電極１０１を形成することにより作製されている。この液晶駆動回路基板および対向基板を図１７に示すように対向させ、両者の間に液晶材料１０２を挟持させることにより液晶表示装置が構成される。
【００６６】
図１８は、Ｍｏ−Ｗ合金とＣｒの反射率の測定結果を示すグラフである。図１８から分るように、Ｍｏ−Ｗ合金は全組成にわたって従来ブラックマトリクス材料として用いられているＣｒに対して低い反射率を示す。
【００６７】
このようにして得られた液晶表示装置では、対向基板に形成されたブラックマトリクス１００の材料が反射率が低いＭｏ−Ｗ合金であるので、画像表示面での外部からの光の反射を低減することができる。これにより、高品位の表示品質を実現することができる。なお、ＴＦＴに入射する光を遮蔽する効果はＣｒと同程度である。
【００６８】
図１９は、本発明の第４の実施例に係る液晶表示装置の駆動回路基板の平面図である。ガラス基板９０上には、一端にＭｏ−Ｗ合金からなるアドレス電極パッド１０３を有する複数のアドレス配線９１と、これらの複数のアドレス配線９１と交差し、その一端にＭｏ−Ｗ合金からなるデータ電極パッド１０６を有する複数のデータ配線９２が形成されている。なお、アドレス配線９１とデータ配線９２との交差部分では、アドレス配線９１とデータ配線９２との間に絶縁膜が形成されている。この交差部分の近傍には、スイッチング素子としてＴＦＴ１０７が形成されており、その一方の電極には、アドレス配線９１とデータ配線９２により囲まれた画素領域に形成された画素電極９６が接続されている。また、アドレス電極パッド１０３の領域は、アドレス電極１０５およびコンタクトホール１０４を包含する広さを有している。
【００６９】
上記構成を有する液晶表示装置では、アドレス電極パッド１０３およびデータ電極パッド１０６がＭｏ−Ｗ合金により形成されているので、例えば、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ ）実装の際に、これらの電極パッドと映像信号用ＩＣとの間の接合力が向上し、高い信頼性が得られる。
【００７０】
なお、対向基板側に形成されたブラックマトリクス１００が発揮する効果は、液晶駆動回路基板側に形成されたブラックマトリクス１０８も当然発揮する。また、Ｍｏ−Ｗ合金は反射率が低いので、データ配線の材料に用いてもよい。
【００７１】
上述したように、本実施例の液晶表示装置は、ブラックマトリクス材料としてＭｏ−Ｗ合金を用いることにより、画像表示面での外部からの光の反射を低減し、高品位の表示品質を実現することができる。また、アドレス電極パッドおよびデータ電極パッドをＭｏ−Ｗ合金で形成することにより、例えばＣＯＧ実装におけるＩＣとの接合の信頼性を高めることができる。
なお、上記実施例１〜４は適宜組み合わせて実施することができる。
【００７２】
【発明の効果】
以上説明した如く本発明の液晶表示装置によれば、低抵抗率を有するＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線は低い抵抗を示し、ゲートパルスにはこの配線抵抗に起因する遅延が生じないので、液晶を駆動するための所定のスイッチング素子には遅延のないゲートパルスを与えることができる。その際、テーパー加工が可能なＭｏ−Ｗ合金やＭｏ−Ｃｒ合金を用いて形成したアドレス配線上に成膜する層間絶縁膜のステップカバレッジが良くなり、層間絶縁膜上に形成される他の配線とこのアドレス配線との間には高い絶縁耐圧を確保することができる。したがって、表示領域を大面積化した場合にあっても、信頼性のある液晶表示装置を実現することが可能となる。また、大面積のディスプレイでなくても、アドレス配線の抵抗率が低くなると、配線幅を細くできるために開口率を上げることができるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のに係る液晶表示装置の一例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図２】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を示すグラフ。
【図３】Ｍｏ−Ｗ合金の各エッチャントに対するエッチングレートとＷ含有率との関係を示すグラフ。
【図４】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示すグラフ。
【図５】Ｍｏ−Ｗ合金の応力とＷ含有率との関係を示すグラフ。
【図６】本発明の第１の実施例のに係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図７】本発明の第１の実施例のに係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図８】Ｍｏ−Ｔｉ合金の各エッチャントに対するエッチングレートとＴｉ含有率との関係を示すグラフ。
【図９】（Ａ）および（Ｂ）はＭｏ−Ｔｉ合金の酸素含有量とテーパー加工性との関係を説明するためのグラフ。
【図１０】本発明の第１の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１１】通常の製法により得られる膜構成を示す断面図。
【図１２】本発明の第２の実施例に係る液晶表示装置を示す断面図。
【図１３】図１２に示す液晶表示装置においてテーパー加工を施した状態を示す断面図。
【図１４】本発明の第３の実施例に係る液晶表示装置の一例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１５】Ｍｏ−Ｗ合金の抵抗率とＷ含有率との関係を示すグラフ。
【図１６】本発明の第３の実施例に係る液晶表示装置の他の例に用いられるＴＦＴおよび蓄積容量部分の断面図。
【図１７】本発明の第４の実施例に係る液晶表示装置を示す断面図。
【図１８】Ｍｏ−Ｗ合金の反射率とＷ含有率との関係を示すグラフ。
【図１９】本発明の第４の実施例に係る液晶表示装置の駆動回路基板の平面図。
【図２０】従来の液晶表示装置に用いられるＴＦＴおよび蓄積容量部分の断面図。
【符号の説明】
１１，５１，６１，８１，９０，９８…ガラス基板、１２，２２，３２，５２，８２，９１ａ…ゲート電極、１３，４７，５３，６３…酸化膜、１４，２４，３４，６４…島状のａ−Ｓｉ活性層、１５ａ，１５ｂ，２５ａ，２５ｂ，３５ａ，３５ｂ，４５ａ，４５ｂ，５５ａ，５５ｂ，６５ａ，６５ｂ…ｎ＋ ａ−Ｓｉ層、１６ａ，２６ａ，３６ａ，４６ａ，５６ａ，６６ａ，６７ａ，８６ａ，９３ｂ…ソース電極、１６ｂ，２６ｂ，３６ｂ，４６ｂ，５６ｂ，６６ｂ，６７ｂ，８６ｂ，９３ａ…ドレイン電極、１８，２８，３８，４８，５８，６８，８８，９６…画素電極、１９，２９，３９，４９ａ，５９，６９…Ｃｓ線、２０…コンタクト部、２３，３３…シリコン酸化膜またはシリコン窒化膜、４３，８９…層間絶縁膜、５０…チャネル保護膜、５７，９７…絶縁膜、６６…ＩＴＯ、６７…Ｍｏ−Ｗ合金またはＭｏ−Ｃｒ合金、７０…ストッパＳｉＮｘ膜、８０…コンタクトパッド部、８１…コンタクト部電極、８４…ｐ−Ｓｉ、８５ａ，８５ｂ…ｎ＋ ｐ−Ｓｉ層、８７…パッシベーションＳｉＮｘ膜，９１…アドレス配線、９２…データ配線、９４…半導体層、９５…ストッパー層、９９…カラーフィルター、１００，１０８…ブラックマトリクス、１０１…対向電極、１０２…液晶材料、１０３…アドレス電極パッド、１０４…コンタクトホール、１０５…アドレス電極、１０６…データ電極パッド、１０７…ＴＦＴ。
Claims (1)
- 絶縁性基板と、
前記絶縁性基板の一主面上に設けられた複数のアドレス線と、
前記絶縁性基板の前記主面上に設けられ且つ前記複数のアドレス配線を被覆した絶縁膜と、
前記絶縁膜上に設けられ且つ前記絶縁膜を介して前記複数のアドレス配線と交差して複数の交差部を形成した複数のデータ配線と、
前記絶縁膜上に及び前記複数の交差部にそれぞれ対応して配置された複数のＩＴＯ画素電極と、
前記複数の交差部にそれぞれ隣接するとともに、前記絶縁膜に被覆され且つ前記複数のアドレス配線の何れかに電気的に接続された制御電極、前記複数のデータ配線の何れかに電気的に接続された第1の主電極、並びに前記複数のＩＴＯ画素電極の何れかに電気的に接続された第２の主電極をそれぞれ備えた複数のスイッチング素子とを具備し、
前記複数のアドレス配線は、Ｗ含有量が３０乃至７０原子％の範囲内にあるＭｏ−Ｗ合金の単層構造であり、前記絶縁膜と接触していることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4272294A JP3573778B2 (ja) | 1993-03-12 | 1994-03-14 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-52675 | 1993-03-12 | ||
| JP5267593 | 1993-03-12 | ||
| JP4272294A JP3573778B2 (ja) | 1993-03-12 | 1994-03-14 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06317814A JPH06317814A (ja) | 1994-11-15 |
| JP3573778B2 true JP3573778B2 (ja) | 2004-10-06 |
Family
ID=26382452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4272294A Expired - Fee Related JP3573778B2 (ja) | 1993-03-12 | 1994-03-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3573778B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE216436T1 (de) | 1993-12-14 | 2002-05-15 | Toshiba Kk | Molybdän-wolfram-material zum verdrahten, molybdän-wolfram-target zum verdrahten, verfahren zu deren herstellung und dünne molybdän-wolfram verdrahtung |
| EP1338914A3 (en) * | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| KR100471773B1 (ko) * | 1997-09-19 | 2005-07-07 | 삼성전자주식회사 | 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법 |
| TW400556B (en) * | 1997-02-26 | 2000-08-01 | Samsung Electronics Co Ltd | Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| KR100313242B1 (ko) * | 1997-11-17 | 2002-04-06 | 구본준, 론 위라하디락사 | Mo-W합금을이용한액정표시장치와그제조방법 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US20040174483A1 (en) | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
| KR101041139B1 (ko) | 2008-11-04 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| WO2011046003A1 (en) * | 2009-10-14 | 2011-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1994
- 1994-03-14 JP JP4272294A patent/JP3573778B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06317814A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821622A (en) | Liquid crystal display device | |
| KR100725566B1 (ko) | 액티브 매트릭스 어드레싱 액정 표시 장치 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| KR100983196B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
| US5296653A (en) | Device having a multi-layered conductor structure | |
| JP3302894B2 (ja) | 液晶表示装置 | |
| US7276732B2 (en) | Thin film transistor array panel | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JPH09307113A (ja) | 半導体装置及びその製造方法 | |
| US20070085118A1 (en) | Liquid-crystal display device with thin-film transistors and method of fabricating the same | |
| JP2001255543A (ja) | 液晶表示装置 | |
| JP3573778B2 (ja) | 液晶表示装置 | |
| US6628361B2 (en) | Liquid crystal display device and wiring structure therefor | |
| US7105896B2 (en) | Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device | |
| KR20070103394A (ko) | 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판 | |
| JP2000314897A (ja) | 液晶表示装置 | |
| JPH0943628A (ja) | 液晶表示装置 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2010128323A (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JPWO2002025365A1 (ja) | 液晶表示装置 | |
| KR20120024899A (ko) | 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |