KR20070103394A - 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판 - Google Patents

박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판 Download PDF

Info

Publication number
KR20070103394A
KR20070103394A KR1020077017135A KR20077017135A KR20070103394A KR 20070103394 A KR20070103394 A KR 20070103394A KR 1020077017135 A KR1020077017135 A KR 1020077017135A KR 20077017135 A KR20077017135 A KR 20077017135A KR 20070103394 A KR20070103394 A KR 20070103394A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
alloy
substrate
transparent
Prior art date
Application number
KR1020077017135A
Other languages
English (en)
Inventor
가즈요시 이노우에
마사또 마쯔바라
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20070103394A publication Critical patent/KR20070103394A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 투명 전극인 제2 전극과, 제1 전극(게이트, 소스, 드레인)의 컨택트부의 컨택트 저항을 감소시켜 전지 반응을 억제한다. 투명 절연성 기판 상에 Al 합금을 이용하여 제1 전극인 박막 트랜지스터의 제1 전극(소스 등)을 형성하는 공정과, 제1 전극 및 기판을 덮고 절연막을 성막하는 공정과, 절연막에 컨택트 홀을 형성하는 공정과, 절연막 상에 제2 전극(투명 전극)을 형성하고, 제2 전극과 제1 전극을 상기 컨택트 홀을 통해 전기적으로 직접 접속하는 공정을 포함하고, Al 합금은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금인 것을 특징으로 한다.
투명 전극, 컨택트 저항, 박막 트랜지스터, 컨택트 홀

Description

박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터 기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한 액정 표시 장치 및 유기 ＥＬ 표시 장치 및 투명 도전 적층 기판 {Thin Film Transistor and Method for Manufacture Thereof, and Thin Film Transistor Substrate and Method for Manufacture Thereof, and Liquid Crystal Display Device and Organic EL Display Device Using Said Thin Film Transistor, and Transparent Electroconductive Laminated Substrate}
본 발명은 박막 트랜지스터(이하, TFT라고도 함)와 그의 제조 방법, 박막 트랜지스터 기판과 그의 제조 방법, 또한 TFT를 이용한 액정 표시 장치나 유기 EL 표시 장치에 관한 것이다.
매트릭스형 액정 표시 장치는 TFT 어레이 기판과 대향 기판 사이에 액정 등의 표시 재료를 충전하고, 이 표시 재료에 대하여 화소마다 선택적으로 전압을 인가하도록 구성되어 있다. 여기서, TFT 어레이 기판이란, 통상은 반도체 박막(이하, 반도체막이라고 함) 등을 포함하는 TFT 등이 배치되어 있는 기판을 말한다. 또한, 대향 기판 상에는 대향 전극, 컬러 필터 및 블랙 매트릭스 등이 설치되어 있다. 이러한 TFT 어레이 기판을 이용한 액정 표시 장치(Liquid Crystal Display, 이하, LCD라고 함)를 이하 TFT-LCD라고도 한다.
TFT 어레이 기판에 대하여
또한, TFT(박막 트랜지스터)가 형성되어 있는 기판을 박막 트랜지스터 기판, 또는 TFT 기판이라고 한다. 일반적으로, 표시 장치에 사용되는 경우에는, 복수의 박막 트랜지스터가 어레이상으로 형성되는 경우가 많기 때문에, TFT 어레이 기판이라고 불리우는 경우도 많다.
TFT 어레이 기판은, 유리 등을 포함하는 절연성 기판(전형적으로는 유리 기판) 상에 각 화소를 구성하는 TFT 및 화소 전극이 설치되어 있다. 각 화소 중의 TFT는 게이트 전극, 소스 전극, 드레인 전극 및 반도체막을 포함하는 것이다. 또한, 이들 TFT나 화소 전극이 어레이상으로 배치되어 있다. 이 TFT 어레이 기판은, 기판 상에 TFT나 화소 전극 외에 배향막이나 필요에 따라 축적 용량 등이 설치되어 있다. 또한, 각 화소간의 경계 영역에는 게이트 배선이나 소스 배선 등의 신호선이 배치되어 있다. 이들 신호선은 일반적으로 복수개씩 통합되며, 서로 병행하여 둘러져 있다.
이와 같이 TFT 어레이 기판의 표시 영역은, 화상의 각 화소를 나타내는 영역과 화소간의 경계 영역을 포함하는 것이다. 이 표시 영역의 외측(외주)에는, 상기 각 신호선에 대응하여 각각 입력 단자나, 각 TFT를 구동하는 구동 회로 등이 설치되어 있다. 본 설명에서는 이 표시 영역의 외측 영역을 편의상 인터페이스 영역이라고 하기로 한다.
이러한 TFT 어레이 기판을 이용한 액정 표시 장치를 제조하기 위해서는, 우 선 유리 기판상에 TFT, 게이트, 소스/드레인, 및 그 밖의 공통 배선을 어레이상으로 제조하여 표시 영역을 구성한다. 또한, 표시 영역의 주변에 입력 단자, 예비 배선 및 구동 회로 등을 배치하여 인터페이스 영역을 구성한다. 이와 같이 하여 TFT 어레이 기판을 제조하고 있다.
또한, 본 설명에서는 게이트 전극과 게이트 배선을 합쳐, 간단히 게이트라고 한다. 또한, 소스 전극과 소스 배선을 합하여, 간단히 소스라고 한다. 또한, 드레인 전극과 드레인 배선을 합하여, 간단히 드레인이라고 한다. 또한, 소스 및 드레인을 소스/드레인이라고 표시한다.
이 때, 표시 영역, 인터페이스 영역의 각 영역의 기능을 발휘 가능한 상태로 두기 위해서는(가동 상태로 하기 위해서는), 도전성 박막(이하, 도전막이라고 함)이나 절연성 박막(이하, 절연막이라고 함)을 배치할 필요가 있다. 또한, 대향 기판 상에는 대향 전극을 설치함과 동시에 컬러 필터, 블랙 매트릭스를 설치한다.
이와 같이 하여 TFT 어레이 기판과 대향 기판을 각각 제조한 후, 2장의 기판 사이에 액정 재료를 주입하기 위해 필요한 간극을 열어둔 상태로 2장의 기판을 그 주변 테두리를 접합하여 고정한다. 주위 테두리부를 접합시킨 후, 2장의 기판 사이에 존재하는 간극에 액정 재료를 주입하여 LCD를 제조한다.
LCD에 사용되는 TFT 어레이 기판이나 대향 기판에는, 박막 기술을 이용하여 여러가지 반도체 장치, 그 밖의 소자 등이 설치되어 있다. 이들 반도체 장치에는 반도체막이나 절연막, 도전막이 형성되어 있고, 각 막간의 절연 또는 전기적 접속을 취하기 위해 층간 절연막이나 반도체막을 관통하는 컨택트 홀 등이 더 형성되어 있다.
TFT-LCD에 있어서는, 최근 대형화 또는 고정밀화가 진행되고 있다. 이에 따라, TFT-LCD의 게이트 배선이나 소스/드레인 배선에는 신호 지연을 방지하기 위해 순 Al 또는 Al을 주성분으로 하는 전기적으로 저저항인 합금 재료를 사용하는 것이 특성상 및 공정상으로 바람직하다.
그러나, 투명성 화소 전극이 되는 ITO나 IZO 등을 포함하는 제2 전극과, 이들 순 Al 또는 Al 합금을 포함하는 제1 전극을 직접 컨택트시키면, 그 컨택트 저항(접촉 저항)이 1E10 내지 1E12 Ω으로 매우 높아져 양호한 컨택트 특성을 얻기가 곤란하였다.
따라서, 절연막에 개구된 컨택트 홀을 통해 순 Al 또는 Al 합금을 포함하는 제1 전극과, 화소 전극이 되는 ITO나 IZO 등의 투명성 도전막을 포함하는 제2 전극을 직접 컨택트(접속)하는 구성을 채용한 TFT 어레이 기판을 실현하기가 곤란하였다.
제1 전극과 제2 전극
또한, 본 설명에서는 화소 전극을 구성하는 투명 재료를 포함하는 전극을 제2 전극이라고 하고, 그 이외의 신호 배선을 구성하는 도전 재료(대부분의 경우, Al(또는 Al 합금)을 포함함)를 포함하는 전극을 제1 전극이라고 한다. 또한, 제2 전극을 구성하는 재료를 제2 전극 재료, 제1 전극을 구성하는 재료를 제1 전극 재료라고 한다.
개선된 종래의 기술
상술한 문제를 해결하는 방법으로서, 종래부터 여러가지 수법이 제안되어 있다.
예를 들면, 양호한 컨택트를 얻기 위해, 순 Al 또는 Al 합금 상에 Cr, Ti, Mo, Cu, Ni 등을 성막하는 2층 구조의 제1 전극이 제안되어 있다. 이러한 기술은 하기 특허 문헌 1, 특허 문헌 2, 특허 문헌 3에 개시되어 있다.
또한, 제1 전극과 제2 전극이 직접 컨택트(접속)하는 부분의 제1 전극 부분에, 국소적으로 N, O, Si 및 C로 이루어지는 군으로부터 선택되는 1종 이상의 불순물을 첨가하는 수법이 알려져 있다. 이러한 불순물을 상기 제1 전극의 상층(즉, 접속하는 부분)에 첨가하여 상기 불순물을 첨가한 제2층을 형성하고, 국소적인 2층 구조를 이루는 것이다. 이러한 기술은 하기 특허 문헌 4에 개시되어 있다.
또한, Al에 합금 성분으로서 Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi로 이루어지는 군으로부터 선택되는 1종 이상의 물질을 0.1 내지 6 원자％ 함유시킨 합금을 이용하여 제1 전극을 구성하고, 이 제1 전극을 투명 전극(제2 전극)과 직접 접합하는 구성이 제안되어 있다. 이러한 기술은 하기 특허 문헌 5에 개시되어 있다.
특허 문헌 1: 일본 특허 공개 (평)4-253342호 공보
특허 문헌 2: 일본 특허 공개 (평)4-305627호 공보
특허 문헌 3: 일본 특허 공개 (평)8-18058호 공보
특허 문헌 4: 일본 특허 공개 (평)11-284195호 공보
특허 문헌 5: 일본 특허 공개 제2004-214606호 공보
이상 설명한 바와 같이, 종래의 개선되어 있지 않은 제조 방법에 있어서는, ITO나 IZO(등록 상표) 등을 포함하는 제2 전극과 순 Al 또는 Al 합금을 포함하는 제1 전극과의 컨택트 저항이 1×10E10 내지 1×10E12 Ω으로 매우 높아 양호한 컨택트 저항을 얻을 수 없었다.
한편, 양호한 컨택트를 얻기 위해(접촉 저항을 감소시키기 위해), 제1 전극을 재료가 상이한 2층 구조로 하는 종래의 개선된 기술을 채용하는 경우에는, 2종의 재료를 동일한 약액(에칭액)을 사용하여 동시에 에칭하기가 매우 곤란하기 때문에, 2종의 약액에 의한 2회의 에칭 공정을 필요로 한다. 따라서, 제조 공정의 번잡화를 초래하였다.
또한, Al에 합금 성분으로서 Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi로 이루어지는 군으로부터 선택되는 1종 이상을 0.1 내지 6 원자％ 함유시킨 합금을 제1 전극으로서 사용하는 것이 개선된 종래의 기술로서 알려져 있다. 이 개선된 종래의 기술을 채용하는 경우에는, 투명 전극(제2 전극)과 제1 전극의 컨택트 저항을 10E2 Ω 정도로 작은 컨택트 저항을 실현할 수 있지만, 에칭 공정에서 사용하는 약액(에칭액)으로 전지 반응이 발생하여 전극이 용해되어 버린다. 그 결과, 배선의 단선이 발생하는 것이 알려져 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것이며, 제2 전극과 제1 전극의 컨택트부에서 발생하는 컨택트 저항(접촉 저항)의 값을 감소시키고, 전지 반응을 억제하는 것이 가능한 TFT 및 그의 제조 방법 및 상기 TFT를 이용한 TFT 기판 및 액정 표시 장치를 실현하는 것을 목적으로 한다. 이 목적을 달성하기 위해, 본 발명은 제1 전극으로서 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 함유하는 Al 배선 재료를 사용하는 것을 그 특징 중 하나로 한다.
또한, 본 발명은 이러한 Al 배선 재료를 사용하여 생산 비용의 저하 및 생산성의 향상을 도모할 수 있는 TFT와 그의 제조 방법 및 액정 표시 장치를 제공하는 것을 목적으로 한다.
(1) 본 발명은 상기 과제를 해결하기 위해, 투명 절연성 기판 상에서 박막 트랜지스터를 제조하는 방법에 있어서, 상기 투명 절연성 기판 상에 Al 합금을 사용하여 제1 전극인 상기 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상을 형성하는 공정을 포함하고, 상기 Al 합금은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금인 것을 특징으로 하는, 박막 트랜지스터의 제조 방법이다.
이러한 제조 방법에 의해 제조되는 박막 트랜지스터는, 그 드레인이나 소스 등을 투명 전극과 직접 접촉시켜도 높은 접촉 저항을 나타내지 않는다.
(2) 또한, 본 발명의 박막 트랜지스터 기판의 제조 방법은, 투명 절연성 기판 상에 박막 트랜지스터를 형성하고, 박막 트랜지스터 기판을 제조하는 방법에 있어서, 상기 투명 절연성 기판 상에 Al 합금을 사용하여 제1 전극인 상기 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상을 형성하는 공정과, 상기 제1 전극 및 기판을 덮어 절연막을 성막하는 공정과, 상기 절연막에 패터닝을 실시하여 컨택트 홀을 형성하는 공정과, 상기 절연막 상에 투명 전극을 포함하는 제2 전극을 형성하여 상기 제2 전극과 제1 전극을 상기 컨택트 홀을 통해 전기적으로 직접 접속하는 공정을 적어도 포함하고, 상기 Al 합금은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금인 것을 특징으로 하는, 박막 트랜지스터 기판의 제조 방법이다.
이러한 제조 방법에 의해 제조되는 박막 트랜지스터 기판은, 그 중의 박막 트랜지스터의 드레인이나 소스 등을 투명 전극과 직접 접촉시키고 있는데, 높은 접촉 저항을 나타내지 않아 표시 장치 등에 충분히 이용 가능하다.
(3) 또한, 본 발명은 투명 절연성 기판 상에 설치된 박막 트랜지스터에 있어서, 상기 투명 절연성 기판 상에 형성된 제1 전극인 상기 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상을 구비하고, 상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하는 것을 특징으로 하는 박막 트랜지스터이다.
이러한 구성의 박막 트랜지스터는, 그 드레인이나 소스 등을 투명 전극과 직접 접촉시켜도 높은 접촉 저항을 나타내지 않는다.
(4) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인 중 하나 이상과, 상기 제1 전극 및 투명 절연성 기판을 덮도록 형성된 절연막이며, 소정의 컨택트 홀이 설치되어 있는 절연막과, 상기 절연막 상에 형성된 투명 전극인 제2 전극을 적어도 포함하고, 상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 박막 트랜지스터 기판이다.
이러한 구성에 의해, 박막 트랜지스터의 드레인이나 소스 등을 투명 전극과 직접 접촉시키면서 낮은 접촉 저항이 실현되며, 표시 장치 등에 충분히 이용 가능한 박막 트랜지스터 기판을 얻을 수 있다.
(5) 상기 (4)에 있어서, 본 발명은 상기 투명 전극이 산화인듐, 산화주석, 산화인듐주석 및 산화아연 중 어느 하나를 포함하는 박막 트랜지스터 기판이다.
(6) 상기 (3)에 있어서, 본 발명은 상기 제1 전극을 구성하는 Al 합금 중의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속의 함유 비율이 0.1 내지 5 중량％인 것을 특징으로 하는 박막 트랜지스터이다.
(7) 상기 (4)에 있어서, 본 발명은 상기 제1 전극을 구성하는 Al 합금 중의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속의 함유 비율이 0.1 내지 5 중량％인 것을 특징으로 하는 박막 트랜지스터 기판이다.
이러한 (6), (7)의 구성에 나타낸 함유 비율이 바람직한 범위이다. 이 함유 비율은 물론, 「Ni」의 함유 비율과, {Mo, Nb, W, Zr} 중 어느 1종 이상의 금속의 함유 비율의 합계 함유 비율이다.
(8) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인과, 상기 제1 전극 및 투명 절연성 기판을 덮어 형성된 절연막이며, 소정의 컨택트 홀이 설치된 절연막과, 상기 절연막 상에 형성된 투명 전극을 포함하는 제2 전극을 적어도 포함하고, 상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 TFT 어레이 기판을 적어도 갖는 액정 표시 장치이다.
이러한 구성에 따르면, 박막 트랜지스터와 투명 전극을 직접 접촉시키면서 접촉 저항을 낮게 억제할 수 있기 때문에, 양호한 표시를 행할 수 있다.
상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 적어도 포함하는 Al 합금을 포함한다. 또한, 이러한 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금 타겟을 사용하여 스퍼터링에 의해 형성되는 것이다.
상기 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금 타겟은, 종래부터 알려져 있는 여러가지 방법으로 제조할 수 있다. 예를 들면, 진공 용해 방법, 스프레이 포밍법 등에 의해 제조되는 것이다.
상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 적어도 포함하는 Al 합금이다. 이 제1 전극은 드레인이나 소스, 게이트이지만, 실제로 드레인 등으로서 사용하기 위해서는 원하는 형상으로 패터닝할 필요가 있다. 이 패터닝은 상기 조성의 Al 합금 박막을 인산-아세트산-질산의 혼합산에 의해 에칭함으로써 실행된다. 물론, 이 Al 합금의 박막 자체는, 상술한 바와 같이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금 타겟을 사용하여 스퍼터링에 의해 형성된다.
(9) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인과, 상기 제1 전극 및 투명 절연성 기판을 덮어 형성된 절연막이며, 소정의 컨택트 홀이 설치된 절연막과, 상기 절연막 상에 형성된 투명 전극을 포함하는 제2 전극을 적어도 포함하고, 상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 TFT 어레이 기판을 적어도 갖는 유기 EL 표시 장치이다.
이러한 구성에 따르면, 박막 트랜지스터와 투명 전극을 직접 접촉시키면서 접촉 저항을 낮게 억제할 수 있기 때문에, 양호한 표시를 행할 수 있는 유기 EL 장치를 얻을 수 있다.
(10) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극과, 상기 투명 절연성 기판 상에 형성된 투명 전극을 포함하는 제2 전극을 구비하고, 상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제1 전극이, 상기 투명 전극을 포함하는 제2 전극과 전기적으로 직접 접속되어 이루어지는 투명 도전 적층 기판이다.
이러한 구성에 따르면, 제1 전극과, 투명 전극인 제2 전극을 직접 접촉시켜도 그 사이의 접촉 저항치를 작게 할 수 있는 투명 도전 적층 기판을 얻을 수 있다.
이와 같이 박막 트랜지스터를 설치하지 않은 기판도 본 발명에 포함된다.
<발명의 효과>
이상 설명한 바와 같이, 본 발명에 따르면 게이트, 드레인, 소스 등의 전극을 Ni 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금으로 구성했기 때문에, 투명 전극과 직접 접촉시켜도 낮은 접촉 저항을 실현할 수 있는 박막 트랜지스터를 제공할 수 있다.
또한, 특히 본 발명의 박막 트랜지스터 기판의 제조 방법은,
(1) 투명 절연성 기판 상에 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 사용하여, 제1 전극인 게이트, 소스 및 드레인 중 하나 이상을 형성하는 공정과,
(2) 상기 제1 전극 및 기판을 덮어 절연막을 성막하는 공정과,
(3) 상기 절연막에 패터닝을 실시하여 컨택트 홀을 형성하는 공정과,
(4) 상기 절연막 상에 투명막 전극을 포함하는 제2 전극을 형성하여 상기 제2 전극과 제1 전극을 상기 컨택트 홀을 통해 전기적으로 직접 접속하는 공정
을 적어도 포함하는 것이기 때문에, 제1 전극은 IZ0 등과 직접적으로 저컨택트 저항을 실현할 수 있는 박막 트랜지스터 기판을 쉽게 얻을 수 있다는 효과를 발휘한다.
또한, Al 합금만을 사용하고, 다른 금속층과의 2층 구조 등을 취하고 있지 않기 때문에, 패터닝시의 에칭이 1회로 끝난다. 따라서, 성막(배선 재료 종류의 감소) 및 에칭 공정의 간략화, 나아가 생산성 향상 및 비용 감소와 같은 효과를 발휘한다.
또한, 특히 본 발명에 관한 박막 트랜지스터 기판은, 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인 중 하나 이상과, 상기 제1 전극 및 투명 절연성 기판을 덮도록 형성된 절연막이며, 소정의 컨택트 홀이 설치되어 있는 절연막과, 상기 절연막 상에 형성된 투명 전극인 제2 전극을 적어도 포함하고, 상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 것이기 때문에, IZO 등과 직접적으로 저컨택트 저항을 실현할 수 있는 박막 트랜지스터를 얻을 수 있다는 효과를 발휘한다.
또한, Al만을 사용하고, 다른 금속층과의 2층 구조 등을 채용할 필요가 없기 때문에 패터닝시의 에칭이 1회로 끝나므로, 성막(배선 재료 종류의 감소) 및 에칭 공정의 간략화, 나아가 생산성 향상 및 비용 감소라는 효과를 발휘한다.
또한, 본 발명에 관한 박막 트랜지스터 기판은, 상기 투명 전극이 산화인듐, 산화주석, 산화인듐주석 및 산화아연 중 어느 하나를 포함하는 것이다. 따라서, 박막 트랜지스터의 제1 전극(소스나 드레인, 게이트)을 ITO나 IZO 등과 직접 접속시켜도 저컨택트 저항을 실현할 수 있는 박막 트랜지스터 기판을 얻을 수 있다.
또한, 본 발명에 관한 액정 표시 장치는 투명 절연성 기판과, 상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인과, 상기 제1 전극 및 투명 절연성 기판을 덮어 형성된 절연막이며, 소정의 컨택트 홀이 설치되어 있는 절연막과, 상기 절연막 상에 형성된 투명 전극을 포함하는 제2 전극을 적어도 포함하고, 상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고, 상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 TFT 어레이 기판을 적어도 갖는 액정 표시 장치이다. 따라서, 박막 트랜지스터의 제1 전극(소스나 드레인, 게이트)을 IZO나 ITO 등과 직접 접속시켜도 저컨택트 저항을 실현할 수 있는 박막 트랜지스터를 이용한 액정 표시 장치이다. 이 박막 트랜지스터는 이러한 구성을 채용하고 있기 때문에, 높은 개구율을 쉽게 실현할 수 있고, 고성능의 표시 특성을 갖는다. 그 결과, 종래 장치보다 생산성이 향상되고, 낮은 제조 비용을 실현할 수 있는 우수한 액정 표시 장치를 얻을 수 있다는 효과를 발휘한다.
도 1a 및 도 1b는 본 실시예에 의한 TFT 어레이 기판(박막 트랜지스터 기판)의 제조 공정을 나타내는 단면 설명도이다.
도 2a 및 도 2b는 본 실시예에 의한 TFT 어레이 기판(박막 트랜지스터 기판)의 제조 공정을 나타내는 별도의 단면 설명도이다.
도 3은 본 실시예에 의한 TFT 어레이 기판(박막 트랜지스터 기판)의 제조 공정을 나타내는 또 다른 단면 설명도이다.
도 4는 본 실시예에서의 켈빈 패턴의 배선 외관 및 측정 형태를 나타내는 배선 개념도이다.
<부호의 설명>
1: 투명 절연성 기판
2: 게이트 전극
4: 게이트 절연막
5: 반도체층 a-Si막
6: 반도체층 n+a-Si막
7a: 드레인 전극
7b: 소스 전극
9: 층간 절연막
10: 컨택트 홀
11: 화소 전극
21: TFT부
22: 단자부
100: TFT 어레이 기판
<발명을 실시하기 위한 최선의 형태>
이하, 첨부 도면을 참조하면서, 본 발명의 실시 형태에 대하여 상세하게 설명한다.
실시 형태 1
도 1 내지 도 3은 본 발명에 관한 TFT 어레이 기판 (100)의 TFT부 및 단자부를 제조 공정순으로 나타내는 공정 단면 설명도이고, 도 1a, 도 1b, 도 2a, 도 2b, 도 3의 순서로 제조 공정이 진행되어 가는 상태가 도시되어 있다.
이들 도면에 있어서, 21은 TFT부이고, 22는 단자부이고, 1은 투명성 절연 기판이고, 2는 제1 전극(TFT부의 제1 전극은 게이트 전극)의 제1층이다. 또한, 4는 게이트 절연막이고, 5는 반도체층 a-Si막이고, 6은 반도체층 n+a-Si막이다(도 1a 및 도 1b 참조).
이어서, 7은 제1 전극(TFT부의 제1 전극은 소스/드레인 전극)의 제1층이고, 9는 층간 절연막이고, 10은 컨택트 홀이다(도 2a 및 도 2b 참조).
또한, 11은 제2 전극(화소 전극)이다(도 3 참조).
TFT부 (21)은, TFT 어레이 기판 (100) 상의 서로 직교하는 게이트 배선과 소스 배선(함께 도시하지 않음)의 교차부 근방에 설치되고, 액정을 구동하는 스위칭 소자를 구성하는 부분이며, 단자부 (22)는 게이트 배선을 연장하여 표시 패널의 외측에 배치되고, 게이트 전극에 외부로부터 신호를 입력하기 위한 부분이다.
이하, 본 실시 형태의 TFT 어레이 기판 (100)의 제조 공정을 도면에 기초하여 설명한다. 우선, 투명성 절연 기판 (1) 상에 스퍼터링법 등을 이용하여 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금(제1 전극 재료)을 성막한다.
이어서, 포토리소그래피법으로 레지스트 패터닝을 행한 후, 인산, 질산 및 아세트산계의 에칭액을 사용하여 에칭하고, 게이트 배선(도시하지 않음) 및 게이트 전극 (2)(제1 전극) 및 단자부 (22)의 단자를 형성한다(도 1a 참조).
이어서, 화학적 기상 성장법(이하, 간단히 CVD라고 함) 등을 이용하여 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 포함하는 게이트 절연막 (4)를 두께 약 4000 Å으로 성막한다.
이어서, 반도체층을 성막한다. 이 반도체층을 패터닝함으로써 반도체층 a- Si막 (5)(두께 1500 Å), 저저항의 반도체층 n+a-Si막 (6)(두께 약 300 Å)을 차례로 형성한다(도 1b 참조).
또한, 스퍼터링법을 이용하여 다시 제1 전극 재료인 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 약 3000 Å으로 성막하고, 패터닝을 행하여 트랜지스터의 채널부 및 소스/드레인 전극부(즉, 제1 전극)를 형성한다(도 2a 참조).
이어서, 층간 절연막 (9)를 형성한 후, 패터닝을 행하여 컨택트 홀 (10)을 형성한다(도 2b 참조). 컨택트 홀 (10)은 게이트 단자부 및 TFT의 드레인 전극 (7a)에 접속하도록 형성된다. 여기서, 층간 절연막 (9)는, 예를 들면 CVD법에 의한 질화실리콘막, 또는 아크릴계의 투명성 수지 등 중 어느 한쪽, 또는 양쪽의 조합으로 형성할 수 있다(도 2b 참조).
마지막으로 투명 도전막으로서 스퍼터링법을 이용하여 IZO막(산화인듐아연)을 두께 약 1000 Å으로 성막한다(IZO는 등록 상표). 또한, 이 투명 도전막을 패터닝하여 화소 전극(제2 전극) (11)을 형성함으로써 TFT 어레이 기판의 기본적인 구성이 완성된다.
여기서, 화소 전극 (11)은 층간 절연막 (9)에 설치된 컨택트 홀 (10)을 통해 제1 전극 재료를 포함하는 게이트 전극, 소스/드레인 전극(즉, 제1 전극)과 전기적으로 직접 접속되어 있다.
본 실시 형태에 있어서, 특징적인 것은 제1 전극 재료인 Al 합금이
ㆍNi와,
ㆍ{Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속
을 포함하는 Al 합금이라는 것이다. 또한, 본 실시 형태에서 특징적인 것은, 상기 제1 전극 재료를 사용하여 스퍼터링에 의해 게이트 전극 및 단자부를 형성할 때, 순 Ar 가스의 분위기 중에서 스퍼터링을 행하여 제1 전극을 약 2000 Å의 두께로 성막하는 것이다.
또한, 이 Al막은 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금 타겟을 사용하여 스퍼터링을 행함으로써 형성된다. 또한, 그 후의 열 처리에 의해 저항치를 감소시킬 수 있다.
본 실시 형태의 Al막의 여러가지 예에 대한 물리 계측 결과를 하기 표 1에 나타내었다. 표 1에는 실시예 1, 실시예 2, 실시예 3, 실시예 4와, 비교를 위한 비교예 1, 비교예 2, 비교예 3이 표시되어 있다.
Figure 112007053931271-PCT00001
<실시예 1>
실시예 1에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, W 0.2 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 5.2 μΩcm이다. 이 Al 합금의 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다. ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했지만, 마찬가지로 변화는 보이지 않았다.
<실시예 2>
실시예 2에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Mo 0.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 4.8 μΩcm이다. 이 Al 합금의 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다. ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했지만, 마찬가지로 변화는 보이지 않았다.
<실시예 3>
실시예 3에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Nb 0.8 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 5.8 μΩcm이다. 이 Al 합금의 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다. ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했지만, 마찬가지로 변화는 보이지 않았다.
<실시예 4>
실시예 4에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Zr 0.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 5.6 μΩcm이다. 이 Al 합금의 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했을 경우, 일부에 용해가 확인되었다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다. ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했지만, 마찬가지로 변화는 보이지 않았다.
<비교예 1>
비교예 1에 있어서, 제1 전극을 구성하는 Al은 순 Al이다. 이 Al의 비저항은 2.1 μΩcm이다. 이 Al 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 변화는 보이지 않았다.
또한, 이 Al 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했을 경우, 수용액에 용해되었다. 또한, ITO 대신에 IZO를 적층하 여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 마찬가지로 용해가 확인되었다.
<비교예 2>
비교예 2에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 3.6 μΩcm이다. 이 Al 합금 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했을 경우, 용해가 확인되었다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지한 경우에도 수용액에 용해되었다. 또한, ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 마찬가지로 용해가 확인되었다.
<비교예 3>
비교예 3에 있어서, 제1 전극을 구성하는 Al 합금은 Nd 0.8 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 4.2 μΩcm이다. 이 Al 합금 박막을 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지했을 경우, 용해가 확인되었다.
또한, 이 Al 합금 박막 상에 ITO를 적층한 후, 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지한 경우에도 수용액에 용해되었다. 또한, ITO 대신에 IZO를 적층하여 동일하게 실온의 TMAH(2.38 중량％) 수용액에 5 분간 침지해도 마찬가지로 용해가 확인되었다.
이상 설명한 바와 같이, 본 실시예에 나타낸 예에 따르면, TMAH 수용액에 침지해도 모두 용해되어 버리는 경우가 없다. 박막 트랜지스터의 제조를 안정적으로 실행할 수 있다고 여겨졌다. 일부 용해된 실시예 4에 있어서도 투명 전극을 적층한 경우에는 변화가 없어 원활하게 제조가 가능하다고 여겨졌다.
본 실시 형태에 적용한 제1 전극과, 투명 도전막인 제2 전극의 컨택트 표면부의 전기 저항치(컨택트 저항치)는 충분히 작은 값이 되었다. 예를 들면, 제1 전극으로서 Mo를 이용한 Al 합금을 사용한 경우에는, 컨택트 저항치의 최소치가 약 50 ㎛□이며, 약 380 Ω으로 낮고 양호한 값을 나타내었다. 켈빈 패턴에 의한 IZO 등의 투명 도전막을 포함하는 제2 전극과의 컨택트 표면부의 전기 저항치(컨택트 저항치)의 결과를 하기 표 2에 나타내었다.
Figure 112007053931271-PCT00002
또한, 본 특허에서의 제1 전극이란, Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하는 것을 특징으로 한다. 또한, 투명 도전막을 포함하는 제2 전극은, 구체적으로는 IZO 등으로 구성된다.
또한, 표 2에는 실시예 5, 실시예 6, 실시예 7, 실시예 8과, 비교를 위한 비교예 1, 비교예 2, 비교예 3(표 1과 동일)이 표시되어 있다.
<실시예 5>
실시예 5에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, W 0.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 8.2 μΩcm이다. 이 Al 합금 박막과 IZO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다. 이 켈빈 패턴의 형태를 도 4에 나타내었다.
IZO의 금속 산화물의 비저항은 380 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 230 Ω으로서 충분히 낮은 값이 되었다.
<실시예 6>
실시예 6에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Mo 0.8 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 9.8 μΩcm이다. 이 Al 합금 박막과 IZ0를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
IZO의 금속 산화물의 비저항은 380 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 340 Ω으로서 충분히 낮은 값이 되었다.
<실시예 7>
실시예 7에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Nb 0.8 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 5.8 μΩcm이다. 이 Al 합금 박막과 IZO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
IZO의 금속 산화물의 비저항은 380 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 280 Ω으로서 충분히 낮은 값이 되었다.
<실시예 8>
실시예 8에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％, Zr 0.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 5.6 μΩcm이다. 이 Al 합금 박막과 ITO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
ITO의 금속 산화물의 비저항은 220 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 320 Ω으로서 충분히 낮은 값이 되었다.
<비교예 1>
비교예 1에 있어서, 표 1과 마찬가지로 제1 전극을 구성하는 것은 순 Al이다. 이 Al의 비저항은 2.1 μΩcm이다. 이 Al 박막과 ITO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
ITO의 금속 산화물의 비저항은 220 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 1 MΩ 이상으로서 표시 장치에 사용하기에는 높은 값이었다.
<비교예 2>
비교예 2에 있어서, 제1 전극을 구성하는 Al 합금은 Ni 1.5 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 3.6 μΩcm이다. 이 Al 합금 박막과 ITO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
ITO의 금속 산화물의 비저항은 220 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 1 MΩ 이상으로서 표시 장치에 사용하기에는 높은 값이었다.
<비교예 3>
비교예 3에 있어서, 제1 전극을 구성하는 Al 합금은 Nd 0.8 중량％를 함유하는 Al 합금이다. 이 Al 합금의 비저항은 2.4 μΩcm이다. 이 Al 합금 박막과 ITO를 포함하는 투명 도전막을 기판 상에 십자형으로 교차하도록 설치하고, 켈빈 패턴에 의한 접촉 저항의 계측을 행하였다(도 4 참조).
ITO의 금속 산화물의 비저항은 220 μΩcm였다. 또한, 도 4에서의 켈빈 패턴에 의한 접촉 저항(컨택트 저항치)의 계측치는 1 MΩ 이상으로서 표시 장치에 사용하기에는 높은 값이었다.
이상 설명한 바와 같이, 본 실시예에 나타낸 예에 따르면, 투명 도전막(제2 전극)과의 사이에 생기는 접촉 저항(컨택트 저항)의 값을 작게 할 수 있다.
또한, 본 실시 형태에서 상술한 제조 방법으로 제조한 TFT 어레이 기판에 대하여, 230 ℃×30 분의 열 처리를 행한 후의 동 컨택트 저항치는 약 650 Ω, 또한 300 ℃×60 분의 열 처리를 행한 후에도 동 컨택트 저항치는 약 900 Ω으로, 종래 기술의 경우의 값인 1E8 내지 1E12 Ω에 비하면 매우 낮고 우수한 내열성을 갖고 있었다.
또한, 표 1에서의 성막 조건의 파라미터값은 장치에 따라 각각 고유로 최적화되는 것이며, 이 값으로 한정되는 것이 아니다. 또한, 표 1이나 표 2에서의 조성은 예시이며, 이 조성으로 한정되는 것이 아니다.
또한, 양호한 컨택트 저항을 얻기 위해서는, 제1 전극의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속의 함유량은 각각 0.05 내지 5 중량％로 하는 것이 바람직하다.
이것은 이하의 사항을 고려한 결과이다.
ㆍ우선, 함유량이 0.05 중량％ 미만에서는, IZO와 Al 계면의 컨택트 저항을 억제하기가 어렵고, 또한 전지 반응 억제 효과가 작아지기 때문이다.
ㆍ이어서, 함유량이 5 중량％를 초과하면, 전극 전체의 저항치가 높아져, Al 사용에 따른 배선의 저저항화의 장점을 누릴 수 없기 때문이다.
또한, 함유량은 0.1 내지 2 중량％로 하는 것이 한층 더 바람직하다.
이상 설명한 바와 같이, Ni만을 함유하는 Al 합금을 사용하여 제1 전극을 제조한 경우, TMAH(테트라메틸암모늄히드록시드) 수용액 중에서 전지 반응을 일으켜 Al 배선의 금속 자체가 용해되어 단선되는 경우가 있다. 이에 대하여, Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 사용함으로써 전지 반응을 억제할 수 있다.
또한, 본 실시 형태에서는 스퍼터링법을 이용하여 제1 전극 재료의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 사용하여 게이트 전극 (2) 및 단자부 (22) 및 소스/드레인 전극 (7)을 형성할 때, 우선 Ar 가스 분위기 중에서 스퍼터링을 행하여 성막할 수도 있다.
또한, 제1 전극의 재료의 모체가 되는 Al로서는, Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 사용하고 있지만, 해당 Al 합금에 제3 원소를 더 첨가하는 것도 바람직하다.
첨가하는 제3 원소는 힐록 억제나 내식성 향상이라는 점에서 Cu나 Si, 또는 희토류 원소가 바람직하다. 첨가량은 Al의 전기적 저저항이라는 장점을 살리기 위해, 제1 전극의 비저항이 10 μΩcm를 초과하지 않을 정도의 첨가량으로 억제하는 것이 바람직하다. 또한, 제3 원소의 「3」이란, Ni를 제1, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 제2로 간주하여, 이들에 이어지는 3번째라는 의미이다. 요컨대 그 밖의 원소라는 의미이다.
단, 본 실시 형태와 같이 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 사용한 경우에는, 순 Al과 비교하여 힐록 발생 방지 효과, 나아가 내식성 향상 효과를 갖는다.
따라서, 특별히 내힐록성이 우수한 제3 원소를 첨가하지 않아도 매우 신뢰성이 높은 TFT 어레이를 실현할 수 있을 가능성이 높다는 것도 본 실시 형태의 큰 특징적인 장점이다.
또한, 이상 설명해 온 실시 형태 1에서는, 제1 전극 재료로서 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종의 금속을 포함하는 Al 합금, 또한 제2 전극 재료로서 IZO를 사용한 경우에 대하여 설명했지만, 본 발명에 관한 효과는 이들 전극 재료로 한정되지 않는다.
예를 들면, 제2의 전극 재료로서 In2O3, SnO2, ZnO2 등의 재료 중 어느 하나의 재료를 베이스로 한 다른 종류의 투명성 산화 도전막을 사용한 경우에도 동일한 효과를 발휘한다.
또한, 상기 설명에서는 기판 상에 TFT를 설치하고, 그 TFT의 소스ㆍ드레인 등으로서 제1 전극을 사용하였다. 그러나, 상기 조성의 제1 전극은 TFT의 단자로서 사용하는 이외의 용도로 사용할 수도 있다. 다른 전자 부품의 단자나 배선으로서 사용해도, 상기에서 설명한 작용ㆍ효과를 물론 발휘할 수 있다. 따라서, 본건의 발명으로서는, TFT를 설치하지 않고 제1 전극과 제2 전극(투명 전극)이 설치된 투명 도전 적층 기판이라면 본 발명에 포함된다.
실시 형태 2(액정 표시 장치 등)
상술한 실시 형태 1에서 설명한 어느 하나의 실시예를 채용하여 형성한 TFT 어레이 기판을 사용하여, 이것과 대향 전극이나 컬러 필터 등을 갖는 대향 기판을 접합하고, 액정 재료를 추가로 주입 협지하여 TFT 액티브 매트릭스형 액정 표시 장치(TFT-LCD 장치)를 제조하였다(실시 형태 2).
즉, 본 실시 형태 2에 있어서는, TFT 어레이 기판의 배선이나 전극에 저저항 배선인 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금이 사용되고 있으며, 또한 Al 이외를 주성분으로 하는 별도의 금속층을 설치하지 않고, IZO 투명막을 포함하는 화소 전극이 상기 Al 합금과 직접 컨택트한 구조를 갖고 있다. 따라서, 높은 개구율로 고성능의 액정 표시 장치를 얻을 수 있다.
특히, 종래 장치에 비하여 별도의 금속층을 설치할 필요가 없기 때문에, 본 실시 형태 2의 액정 표시 장치는 생산성이 크게 향상되어 있다. 또한, 별도의 금속층을 설치하는 제조 공정이 불필요해지기 때문에, 본 실시 형태 2의 액정 표시 장치는 종래 기술에 비하여 저비용으로 실시(제조)할 수 있다는 우수한 특질을 갖는다.
또한, 본 실시 형태 2에서는 액정 재료를 사용하여 액정 표시 장치를 구성하는 예를 나타냈지만, 유기 EL 재료를 사용하여 유기 EL 표시 장치를 구성하는 것도 바람직하다.

Claims (10)

  1. 투명 절연성 기판 상에 Al 합금을 사용하여 제1 전극인 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상을 형성하는 공정
    을 포함하고, 상기 Al 합금은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금인 것을 특징으로 하는, 투명 절연성 기판 상에서 박막 트랜지스터를 제조하는 방법.
  2. 투명 절연성 기판 상에 Al 합금을 사용하여 제1 전극인 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상을 형성하는 공정,
    상기 제1 전극 및 기판을 덮어 절연막을 성막하는 공정,
    상기 절연막에 패터닝을 실시하여 컨택트 홀을 형성하는 공정, 및
    상기 절연막 상에 투명 전극을 포함하는 제2 전극을 형성하여 상기 제2 전극과 제1 전극을 상기 컨택트 홀을 통해 전기적으로 직접 접속하는 공정
    을 적어도 포함하고, 상기 Al 합금은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금인 것을 특징으로 하는, 투명 절연성 기판 상에 박막 트랜지스터를 형성하여 박막 트랜지스터 기판을 제조하는 방법.
  3. 투명 절연성 기판 상에 형성된 제1 전극인 박막 트랜지스터의 게이트, 소스 및 드레인 중 하나 이상
    을 구비하고, 상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하는 것을 특징으로 하는, 투명 절연성 기판 상에 설치된 박막 트랜지스터.
  4. 투명 절연성 기판,
    상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인 중 하나 이상,
    상기 제1 전극 및 투명 절연성 기판을 덮도록 형성되며, 소정의 컨택트 홀이 설치된 절연막, 및
    상기 절연막 상에 형성된 투명 전극인 제2 전극
    을 적어도 포함하고,
    상기 제1 전극은 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고,
    상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 박막 트랜지스터 기판.
  5. 제4항에 있어서, 상기 투명 전극이 산화인듐, 산화주석, 산화인듐주석 및 산화아연 중 어느 하나를 포함하는 박막 트랜지스터 기판.
  6. 제3항에 있어서, 상기 제1 전극을 구성하는 Al 합금 중의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속의 함유 비율이 0.1 내지 5 중량％인 것을 특징으로 하는 박막 트랜지스터.
  7. 제4항에 있어서, 상기 제1 전극을 구성하는 Al 합금 중의 Ni, 및 {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속의 함유 비율이 0.1 내지 5 중량％인 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 투명 절연성 기판,
    상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인,
    상기 제1 전극 및 투명 절연성 기판을 덮어 형성되며, 소정의 컨택트 홀이 설치된 절연막, 및
    상기 절연막 상에 형성된 투명 전극을 포함하는 제2 전극
    을 적어도 포함하고,
    상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고,
    상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 TFT 어레이 기판을 적어도 갖는 액정 표시 장치.
  9. 투명 절연성 기판,
    상기 투명 절연성 기판 상에 형성된 제1 전극인 게이트, 소스 및 드레인,
    상기 제1 전극 및 투명 절연성 기판을 덮어 형성되며, 소정의 컨택트 홀이 설치된 절연막, 및
    상기 절연막 상에 형성된 투명 전극을 포함하는 제2 전극
    을 적어도 포함하고,
    상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고,
    상기 제2 전극과 제1 전극이 상기 컨택트 홀을 통해 전기적으로 직접 접속되어 이루어지는 TFT 어레이 기판을 적어도 갖는 유기 EL 표시 장치.
  10. 투명 절연성 기판,
    상기 투명 절연성 기판 상에 형성된 제1 전극, 및
    상기 투명 절연성 기판 상에 형성된 투명 전극을 포함하는 제2 전극
    을 구비하고,
    상기 제1 전극이 Ni와, {Mo, Nb, W, Zr}로부터 선택된 1종 이상의 금속을 포함하는 Al 합금을 포함하고,
    상기 제1 전극이, 상기 투명 전극을 포함하는 제2 전극과 전기적으로 직접 접속되어 이루어지는 투명 도전 적층 기판.
KR1020077017135A 2005-01-26 2005-10-21 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판 KR20070103394A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00017941 2005-01-26
JP2005017941A JP2006210477A (ja) 2005-01-26 2005-01-26 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板

Publications (1)

Publication Number Publication Date
KR20070103394A true KR20070103394A (ko) 2007-10-23

Family

ID=36740150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017135A KR20070103394A (ko) 2005-01-26 2005-10-21 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판

Country Status (5)

Country Link
JP (1) JP2006210477A (ko)
KR (1) KR20070103394A (ko)
CN (1) CN101088166A (ko)
TW (1) TW200627649A (ko)
WO (1) WO2006080116A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365673B1 (ko) 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2012104902A1 (ja) * 2011-01-31 2012-08-09 国立大学法人東北大学 半導体装置及びその製造方法
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JPWO2013161997A1 (ja) * 2012-04-26 2015-12-24 国立大学法人大阪大学 透明導電基板の製造方法、透明導電基板及び静電容量式タッチパネル
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
CN105304653B (zh) 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN112230067B (zh) * 2020-10-21 2022-08-16 普迪飞半导体技术(上海)有限公司 电阻测试结构及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790629A (ja) * 1993-07-20 1995-04-04 Kobe Steel Ltd 耐食性Ａｌ基合金用エッチング剤および該エッチング剤を用いた薄膜状電極または薄膜状配線の形成法
JP3106786B2 (ja) * 1993-08-26 2000-11-06 松下電器産業株式会社 半導体装置およびその製造方法
JPH11194366A (ja) * 1998-01-07 1999-07-21 Seiko Epson Corp アクティブマトリックス基板およびその製造方法、液晶装置および電子機器
JP2000294556A (ja) * 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット

Also Published As

Publication number Publication date
WO2006080116A1 (ja) 2006-08-03
JP2006210477A (ja) 2006-08-10
CN101088166A (zh) 2007-12-12
TW200627649A (en) 2006-08-01

Similar Documents

Publication Publication Date Title
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
CN100514657C (zh) 有源矩阵衬底及其制造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP5559210B2 (ja) 回路基板の製造方法
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
KR20070103394A (ko) 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판
US20090250244A1 (en) Transparent conductive film, display device, and manufacturing method thereof
US10996525B2 (en) Display substrate including signal transmission wiring and method of fabricating the display substrate
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
WO2010150446A1 (ja) 薄膜トランジスタおよびその製造方法、アクティブマトリクス基板、表示パネル、ならびに表示装置
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
WO2012108301A1 (ja) アクティブマトリクス基板、表示パネル及び表示装置
KR20070001169A (ko) 반투명ㆍ반사 전극 기판, 그의 제조 방법, 및 이러한반투과ㆍ반반사 전극 기판을 이용한 액정 표시 장치
KR100866943B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조 방법과, 이것을 사용한표시장치
KR100801172B1 (ko) 전기광학장치, 액정표시장치 및 그것들의 제조방법
JP2007139867A (ja) アクティブマトリックス基板
JP5393071B2 (ja) 電子デバイス、及びその製造方法、並びに電子機器
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP4472745B2 (ja) 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法
KR100832512B1 (ko) 표시장치 및 그 제조 방법
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP4885914B2 (ja) 表示装置
CN115032838A (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination