JP5559210B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5559210B2
JP5559210B2 JP2011550792A JP2011550792A JP5559210B2 JP 5559210 B2 JP5559210 B2 JP 5559210B2 JP 2011550792 A JP2011550792 A JP 2011550792A JP 2011550792 A JP2011550792 A JP 2011550792A JP 5559210 B2 JP5559210 B2 JP 5559210B2
Authority
JP
Japan
Prior art keywords
aluminum
circuit board
layer
manufacturing
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011550792A
Other languages
English (en)
Other versions
JPWO2011089767A1 (ja
Inventor
義仁 原
幸伸 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011550792A priority Critical patent/JP5559210B2/ja
Publication of JPWO2011089767A1 publication Critical patent/JPWO2011089767A1/ja
Application granted granted Critical
Publication of JP5559210B2 publication Critical patent/JP5559210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、回路基板、表示装置及び回路基板の製造方法に関する。より詳しくは、表示装置等の電子装置の構成部材として用いられる回路基板、表示装置及び回路基板の製造方法に関するものである。
回路基板は、電子回路を構成要素として有するものであり、例えば、薄膜トランジスタ（ＴＦＴ）等の素子を含む回路基板は、液晶表示装置、有機エレクトロルミネセンス表示装置、及び、太陽電池等の電子装置の構成部材として広く利用されている。
以下、ＴＦＴ駆動の液晶表示パネルを構成するＴＦＴアレイ基板の回路構成を例に挙げて説明する。ＴＦＴアレイ基板は、ｍ行の走査線とｎ列の信号線とからなるｍ×ｎマトリクス配線の交点に、スイッチング素子であるＴＦＴが設けられた構造を含む画素回路を有する。なお、ＴＦＴのドレイン配線は、絵素電極に接続されている。また、走査ドライバＩＣやデータドライバＩＣといった周辺回路が、それぞれＴＦＴのゲート配線及びソース配線に接続されている。ここで配線としては、低抵抗のアルミニウム配線が多く用いられている。
回路は、ＴＦＴ基板上に作り込まれるＴＦＴの性能に影響を受ける。すなわち、ＴＦＴ基板上に作り込まれるＴＦＴの性能は、その材質によって異なるので、回路基板上に作り込まれるＴＦＴにより回路が動作可能であるか、回路規模が大きくならないか、歩留まりが低下しないか等が、ＴＦＴ基板上に作り込まれる回路によって影響する。従来の回路基板では、ＴＦＴを安価かつ容易に形成することができる点からａ−Ｓｉ（アモルファスシリコン）が多く採用されているが、ａ−Ｓｉは電子移動度が低く、より電気的特性に優れた材料を用いることが望まれるところであった。
ＴＦＴのチャネル層に使用されるその他の半導体化合物として、例えば、Ｉｎ、Ｇａ、Ｚｎから選択される元素の１つを含む酸化物半導体をチャネル層に用いる薄膜トランジスタが開示されている（例えば、特許文献１参照）。
特開２００８−２７７３２６号公報
しかし、電子移動度を高める観点等から半導体層として酸化物半導体を採用した場合は、ウェットエッチングに対して耐性があるａ−Ｓｉとは異なり、酸化物半導体は当該ウェットエッチングに対して耐性がない。したがって、低抵抗のアルミニウム配線を含む回路基板を作製する際に、マスクプロセス（例えば、チャネルエッチングプロセス有りの５枚マスクプロセス）を行うと、酸化物半導体の少なくとも一部がアルミニウム用のエッチング液によって消失してしまい、信頼性を充分に高める点で工夫の余地があった。なお、５枚マスクプロセスとは、例えば、（１）ゲート配線を第一のマスクを用いてエッチングする工程、（２）半導体層を第二のマスクを用いてエッチングする工程、（３）導電体層を第三のマスクを用いてエッチングしてソース電極とドレイン電極とを分離する工程（本明細書中、チャネルエッチングプロセス又はチャネル分離プロセスともいう）、（４）絶縁膜層及び有機絶縁膜を第四のマスクを用いてエッチングしてコンタクトホールを形成する工程、（５）絵素電極を第五のマスクを用いてエッチングして形成する工程を含むものである。
図１２は、従来の回路基板の製造方法においてゲート配線を形成した基板を示す断面模式図である。図面の左側から、それぞれ回路基板のＴＦＴ部、蓄積容量（Ｃｓ）部、接続部、端子部を示す。それぞれにおいて、ゲート配線１１３が形成されている。
図１３は、従来の回路基板の製造方法において半導体層を形成した基板を示す断面模式図である。図１２に示した基板から更に、基板上に絶縁膜１１５が形成されるとともに、ＴＦＴ部及び端子部において酸化物半導体層１１７が形成されている。
図１４は、従来の回路基板の製造方法においてアルミニウムを含む層をウェットエッチングした後の基板を示す断面模式図である。図１３の基板から更に、アルミニウムを含む層１１９が形成され、当該アルミニウムを含む層１１９に対してマスクプロセスによりウェットエッチングを行っている。アルミニウムを含む層１１９をウェットエッチングにより除去した箇所においては、酸化物半導体層１１７の一部が消失し、その膜厚が薄くなり消失する。
図１５は、従来の回路基板の製造方法において有機絶縁膜を形成した基板を示す断面模式図である。図１４から更に、基板上に絶縁膜１２１を形成し、有機絶縁膜１２３を形成したうえで、蓄積容量（Ｃｓ）部、接続部及び端子部においてドライエッチングによりコンタクトホールを形成している。
図１６は、従来の回路基板の製造方法において絵素電極を形成した基板を示す断面模式図である。図１５から更に、絵素電極１３１が形成されている。
上述したように、従来の回路基板においては、アルミニウムを含む層１１９をウェットエッチングする際に酸化物半導体層１１７の少なくとも一部、またはすべてが消失するため、信頼性を充分に高めるための工夫の余地があった。
本発明は、上記現状に鑑みてなされたものであり、ＴＦＴの半導体層が酸化物半導体からなり、低抵抗のアルミニウム配線を用いる、信頼性に優れた回路基板を提供することを目的とするものである。
本発明者らは、信頼性に優れた回路基板について種々検討したところ、半導体層が酸化物半導体からなる回路基板において、アルミニウム配線をウェットエッチングする際に、回路基板のＴＦＴ部及び端子部等における酸化物半導体がエッチング液により消失してしまうことに着目した。そして、酸化物半導体の消失により回路基板の信頼性を充分に高めることができないことを見いだすとともに、回路基板のＴＦＴ部において、配線をアルミニウム以外の金属からなる層、及び、アルミニウムを含む層が積層されたものとし、該配線は、該半導体層と接する部分を有し、該ソース配線と半導体層の接する部分と該ドレイン配線と半導体層の接する部分とが間隔をあけて対向するものとすることにより、回路基板の製造時に酸化物半導体がエッチング液により消失することを防いで信頼性を向上させることができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、酸化物半導体層、ソース配線及びドレイン配線を有する回路基板であって、上記ソース配線及び該ドレイン配線は、それぞれ該半導体層と接する部分を有し、該ソース配線の該半導体層と接する部分と該ドレイン配線の該半導体層と接する部分とが間隔をあけて対向し、かつアルミニウム以外の金属からなる層、及び、アルミニウムを含む層を積層して形成したものである回路基板である。
本発明の回路基板は、上記構成とすることにより、チャネルエッチングプロセスにおいて、まずアルミニウムを含む層をエッチングし、次いで、アルミニウム以外の金属からなる層をエッチングすることになる。エッチングの後半ではアルミニウム用のウェットエッチングの代わりにドライエッチングを行うことができ、酸化物半導体の消失をドライエッチングによる最小限のものとすることができる。したがって、ＴＦＴの半導体層が酸化物半導体からなり、かつ低抵抗のアルミニウム配線を用いる回路基板において、信頼性を充分に高めることができる。
上記アルミニウムを含む層は、例えば、アルミニウム、アルミニウム合金、Ｍｏ／Ａｌ、又は、Ｍｏ／Ａｌ合金から構成されることが好ましい。また、Ａｌ合金はＡｌ−Ｎｉ、Ａｌ−Ｎｄ、Ａｌ−Ｃｏ、Ａｌ−Ｓｉ等を主成分とする合金である。膜厚としては、例えば５０ｎｍから４００ｎｍである。
上記アルミニウム以外の金属からなる層としては、アルミニウムを含む層のエッチャントに対して耐性があり、かつドライエッチング可能なものが好ましい。例えば、Ｔｉ、Ｔａ、Ｗ等の金属が好ましい。また、膜厚としては短いドライエッチング時間として、下地のダメージを減らすため、例えば１０ｎｍから１００ｎｍの膜厚がよい。
上記酸化物半導体層としては、ＺｎＯ等の結晶性の酸化物半導体層、ＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）等のアモルファスの酸化物半導体層が挙げられる。中でも、アモルファスの酸化物半導体層が好ましい。なお、アモルファスの酸化物半導体層は、燐酸＋硝酸＋酢酸の混合溶液（Ａｌの一般的なエッチング）で消失する。
本発明の回路基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明の回路基板における好ましい形態について以下に詳しく説明する。
本発明の回路基板における好ましい形態の一つとして、上記アルミニウム以外の金属からなる層は、チタン、タンタル及びタングステンからなる群より選択される少なくとも１種を含むものである形態が挙げられる。この形態によれば、容易にドライエッチングを行うことができ、本発明の効果を充分に発揮することができる。より好ましい形態としては、上記アルミニウム以外の金属からなる層が、チタン、タンタル及びタングステンからなる群より選択される少なくとも１種からなるものである形態である。
本発明の回路基板における好ましい形態の一つとして、上記回路基板は、薄膜トランジスタアレイ基板である形態が挙げられる。上記薄膜トランジスタアレイ基板は、回路基板に薄膜トランジスタ（ＴＦＴ）が設けられている。
本発明はまた、本発明の回路基板を備える表示装置でもある。上記表示装置としては、液晶表示装置、有機ＥＬ表示装置や無機ＥＬ表示装置等のＥＬ表示装置等が挙げられる。
本発明はまた、酸化物半導体層、ソース配線及びドレイン配線を有する回路基板の製造方法であって、上記製造方法は、酸化物半導体層を形成する酸化物半導体形成工程、アルミニウム以外の金属からなる層、及び、アルミニウムを含む層を積層することにより導電体層を形成する導電体層形成工程、及び、アルミニウムを含む層をウェットエッチングにより処理し、次いで、アルミニウム以外の金属からなる層をドライエッチングにより処理する処理工程を含み、上記処理工程は、該導電体層をソース配線とドレイン配線に分離して、該ソース配線と半導体層の接する部分と該ドレイン配線と半導体層の接する部分とが間隔をあけて対向するようにする回路基板の製造方法でもある。
本発明の回路基板の製造方法は、上述したチャネルエッチングプロセスにおいて、エッチングの後半ではウェットエッチングの代わりにドライエッチングを行うものであり、露出した酸化物半導体の消失をドライエッチングによる最小限のものとすることができるため、ＴＦＴの半導体層が酸化物半導体からなり、かつ低抵抗のアルミニウム配線を用いる回路基板において、信頼性を充分に高めることができる。
なお、上記導電体層形成工程は、ソース配線とドレイン配線とを分離する処理工程の前段階として、エッチングされる導電体層を形成する工程であればよい。
本発明の回路基板の製造方法の好ましい形態は、上述した本発明の回路基板の好ましい形態と同様である。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明によれば、ＴＦＴの半導体層が酸化物半導体からなり、かつ低抵抗のアルミニウム配線を用いる回路基板において、信頼性を充分に高めることができる。
実施形態１の回路基板を示す平面模式図である。 実施形態１の回路基板のＴＦＴ部を示す断面模式図である。 実施形態１の回路基板の製造方法においてゲート配線を形成した基板を示す断面模式図である。 実施形態１の回路基板の製造方法において半導体層を形成した基板を示す断面模式図である。 実施形態１の回路基板の製造方法においてアルミニウムを含む層をウェットエッチングした後の基板を示す断面模式図である。 実施形態１の回路基板の製造方法においてアルミニウム以外の金属からなる層をドライエッチングした後の基板を示す断面模式図である。 実施形態１の回路基板の製造方法においてレジストを除いた後の基板を示す断面模式図である。 実施形態１の回路基板の製造方法において有機絶縁膜を形成した基板を示す断面模式図である。 実施形態１の回路基板の製造方法において絵素電極を形成した基板を示す断面模式図である。 実施形態１の回路基板を備える液晶パネルの構造を示す分解斜視模式図である。 図１０に示した液晶パネルを備える液晶表示装置の構造を示す分解斜視模式図である。 従来の回路基板の製造方法においてゲート配線を形成した基板を示す断面模式図である。 従来の回路基板の製造方法において半導体層を形成した基板を示す断面模式図である。 従来の回路基板の製造方法においてアルミニウムを含む層をウェットエッチングした後の基板を示す断面模式図である。 従来の回路基板の製造方法において有機絶縁膜を形成した基板を示す断面模式図である。 従来の回路基板の製造方法において絵素電極を形成した基板を示す断面模式図である。
本明細書において、「ソース配線の半導体層と接する部分とドレイン配線の半導体層と接する部分とが間隔をあけて対向する」とは、図２に例示されるように、ソース配線の半導体層と接する部分におけるソース配線の一面と該ドレイン配線の半導体層と接する部分におけるドレイン配線の一面とが、直接的に接することなく、互いに平行に向かい合う関係にあればよい。
回路基板は、実施形態においてＴＦＴが設けられる基板であることから、ＴＦＴ側基板ともいう。上記回路基板に対向する基板は、実施形態においてカラーフィルタ（ＣＦ）が配置される基板であることから、ＣＦ側基板ともいう。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
実施形態１
図１は、実施形態１の回路基板を示す平面模式図である。回路基板１００は、薄膜トランジスタ（ＴＦＴ）４１が設けられたＴＦＴ側基板であり、絵素電極エリア（表示領域）と絵素電極エリアの外側の領域（非表示領域）とを備える。
非表示領域には、接続部５１及び端子部６１が配置されている。接続部５１を介して、ソースドライバを、例えばチップオングラス（ＣＯＧ）方式で回路基板１００上に実装することができる。また、端子部６１を介して、フレキシブルプリント基板（ＦＰＣ）を回路基板１００上に実装することができる。例えば、ＦＰＣから端子部６１及び接続部５１を介してソースドライバを駆動するための信号を入力することができる。
なお、回路基板１００の表示領域には、ガラス基板（図１には示さず）上に、ゲート配線１３とソース配線１９ｓとが略直交するように設けられ、更に、ゲート配線１３とソース配線１９ｓとで囲まれる領域ごとに絵素電極３１及びＴＦＴ４１が設けられている。また、絵素電極３１と重なるように、ゲート配線１３と略平行に蓄積容量（Ｃｓ）配線２５が通っている。
図２は、実施形態１の回路基板のＴＦＴ部を示す断面模式図である。
実施形態１の回路基板は、ＴＦＴ部において、ゲート配線１３及びＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）等の酸化物半導体層１７を有し、更に、アルミニウム以外の金属からなる層、及び、アルミニウムを含む層を積層して形成されたソース配線１９ｓ及びドレイン配線１９ｄを有する。ソース配線１９ｓ及びドレイン配線１９ｄは、酸化物半導体層１７と接する部分を有し、ソース配線１９ｓの酸化物半導体層１７と接する部分とドレイン配線１９ｄの酸化物半導体層１７と接する部分とが間隔をあけて対向している。本実施形態では、上記構成とすることにより、チャネルエッチングプロセスにおいて、まずアルミニウムを含む層をエッチングし、次いで、アルミニウム以外の金属からなる層をエッチングすることになる。エッチングの後半ではウェットエッチングの代わりにドライエッチングを行うことができ、酸化物半導体の消失をドライエッチングによる最小限のものとすることができるため、ＴＦＴの半導体層が酸化物半導体からなり、かつ低抵抗のアルミニウム配線を用いる回路基板において、信頼性を充分に高めることができる。
ウェットエッチングの液種としては、アルミニウムをエッチングできるものであればよい。アルミニウムをエッチングできるものであれば、通常は酸化物半導体を消失させることになるので、このような液種を用いて得られた回路基板に本発明を適用することにより本発明の有利な効果が発揮される。当該液種としては、強酸、弱酸、強アルカリ等が挙げられる。また、酸化物半導体層１７がＩＧＺＯ以外のＺｎＯ等である場合は、酸化物半導体層１７が弱アルカリでもエッチングされるため、この場合は弱アルカリを用いて得られた回路基板についても本発明を適用することができる。上記液種としては、中でも、燐酸＋硝酸＋酢酸の混合溶液（Ａｌの一般的なエッチング）が好ましい。
酸化物半導体層１７としては、ＩＧＺＯ以外に、例えばＩＳＺＯ（Ｉｎ−Ｓｉ−Ｚｎ−Ｏ）、ＩＡＺＯ（Ｉｎ−Ａｌ−Ｚｎ−Ｏ）、ＩＮｉＺＯ（Ｉｎ−Ｎｉ−Ｚｎ−Ｏ）、ＩＣｕＺＯ（Ｉｎ−Ｃｕ−Ｚｎ−Ｏ）、ＩＨｆＺＯ（Ｉｎ−Ｈｆ−Ｚｎ−Ｏ）、ＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）等を好適に用いることができる。
実施形態１の回路基板の製造工程を図３〜図９を参照して以下に説明する。
図３は、実施形態１の回路基板の製造方法においてゲート配線を形成した基板を示す断面模式図である。図面の左側から、それぞれ回路基板のＴＦＴ部、蓄積容量（Ｃｓ）部、接続部５１、端子部６１を示す。図４〜図９、図１２〜図１６においても同様である。ＴＦＴ部、接続部及び端子部において、それぞれゲート配線１３が形成されている。
図４は、実施形態１の回路基板の製造方法において半導体層を形成した基板を示す断面模式図である。図３に示した基板から更に、基板上に絶縁膜１５が形成されるとともに、ＴＦＴ部及び端子部において酸化物半導体層１７が形成されている。
図５は、実施形態１の回路基板の製造方法においてアルミニウムを含む層をウェットエッチングした後の基板を示す断面模式図である。すなわち、図４の基板から更に、アルミニウム以外の金属からなる層１９ａ、及び、アルミニウムを含む層１９ｂを積層し、導電体層が形成されている。次いで、マスクプロセスによりレジスト２０を形成し、アルミニウムを含む層１９ｂに対してウェットエッチングを行っている。
図６は、実施形態１の回路基板の製造方法においてアルミニウム以外の金属からなる層をドライエッチングした後の基板を示す断面模式図である。アルミニウムを含む層１９ｂをウェットエッチングにより除去した箇所（言い換えれば、レジスト２０が形成されていない箇所）において、更にアルミニウム以外の金属からなる層１９ａをドライエッチングにより処理している。酸化物半導体層１７はドライエッチングによる最小限のダメージを受けただけであり、実質的に消失していない。
本実施形態において示した導電体層（ソース配線及びドレイン配線）は、二層であってもよく、三層以上であってもよいが、二層又は三層であることが好ましい。例えば、Ａｌ（アルミニウム）／Ｔｉ（チタン）、Ｍｏ（モリブデン）／Ａｌ（アルミニウム）／Ｔｉ（チタン）、Ａｌ合金／Ｍｏ（モリブデン）／Ｔｉ、Ａｌ合金／Ｔｉ、Ａｌ合金／Ｔａ（タンタル）、又は、Ａｌ合金／Ｗ（タングステン）の多層構造とすることが好適である。アルミニウムを含む層は、その膜厚を５０ｎｍ〜４００ｎｍとすることができる。また、アルミニウム以外の金属からなる層は、その膜厚を１０ｎｍ〜１００ｎｍとすることができる。上述したように、上層のアルミニウムをウェットエッチングプロセスで処理して、最後にＴｉ、Ｔａ、Ｗ等をドライプロセスで処理する。
図７は、実施形態１の回路基板の製造方法においてレジストを除いた後の基板を示す断面模式図である。図６から更に、基板上のレジストを除去している。
図８は、実施形態１の回路基板の製造方法において有機絶縁膜を形成した基板を示す断面模式図である。図７から更に、基板上に絶縁膜２１を形成し、有機絶縁膜２３を形成したうえで、蓄積容量（Ｃｓ）部、接続部及び端子部においてドライエッチングによりコンタクトホールを形成している。
図９は、実施形態１の回路基板の製造方法において絵素電極を形成した基板を示す断面模式図である。図８から更に、絵素電極３１が形成されている。
これにより、低抵抗であるアルミニウム（合金）層を含む配線を５枚マスクプロセスで好適に作製することができる。すなわち、回路基板のＴＦＴ部において、配線をアルミニウム以外の金属からなる層、及び、アルミニウムを含む層が積層されたものとし、該配線は、該半導体層と接する部分を有し、該ソース配線と半導体層の接する部分と該ドレイン配線と半導体層の接する部分とが間隔をあけて対向するものとすることにより、回路基板の製造時に酸化物半導体がエッチング液により消失することを防いで信頼性を向上させることができる。
図１０は、実施形態１の回路基板を備える液晶パネルの構造を示す分解斜視模式図である。
図１０に示されるように、液晶パネル２００のＣＦ側の基板７２と回路基板１００とは液晶７３を挟持する。また、液晶パネル２００は、回路基板１００の背面に、バックライト７５を備える。バックライト７５の光は、偏光板７４、回路基板１００、液晶７３、ＣＦ側の基板７２、及び、偏光板７１をこの順に通過し、液晶の配向制御により光の透過・非透過を制御する。
図１１は、図１０に示した液晶パネルを備える液晶表示装置の構造を示す分解斜視模式図である。
図１１に示されるように、液晶パネル２００は、固定パネル４００上に固定され、前部キャビネット３００及び後部キャビネット５００により封じられる。そして、後部キャビネット５００と上部スタンド７００とが金具６００を介して固定される。また上部スタンド７００と下部スタンド８００とが嵌め合わせされる。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、２０１０年１月２１日に出願された日本国特許出願２０１０−０１１３６８号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１１：ガラス基板
１３、１１３：ゲート配線
１５、２１、１１５、１２１：絶縁膜
１７、１１７：酸化物半導体層
１９ｓ：ソース配線
１９ｄ：ドレイン配線
１９ａ：アルミニウム以外の金属からなる層
１９ｂ、１１９：アルミニウムを含む層
２０：レジスト
２３、１２３：有機絶縁膜
２５：Ｃｓ（蓄積容量）配線
３１、１３１：絵素電極
４１：ＴＦＴ
５１：接続部
６１：端子部
７１、７４：偏光板
７２：ＣＦ側の基板
７３：液晶
７５：バックライト
１００：回路基板
２００：液晶パネル
３００：前部キャビネット
４００：固定パネル
５００：後部キャビネット
６００：金具
７００：上部スタンド
８００：下部スタンド
９００：液晶表示装置

Claims (7)

  1. 酸化物半導体層、ソース配線及びドレイン配線を有する回路基板の製造方法であって、
    該製造方法は、
    酸化物半導体層を形成する酸化物半導体形成工程、
    アルミニウム以外の金属からなる層、及び、アルミニウムを含む層を積層することにより導電体層を形成する導電体層形成工程、及び、
    アルミニウムを含む層をウェットエッチングにより処理し、次いで、アルミニウム以外の金属からなる層をドライエッチングにより処理する処理工程を含み、
    該処理工程は、該導電体層をソース配線とドレイン配線に分離して、該ソース配線と半導体層の接する部分と該ドレイン配線と半導体層の接する部分とが間隔をあけて対向するようにするものであり、
    該アルミニウム以外の金属からなる層は、該アルミニウムを含む層のウェットエッチングで用いられるエッチャントに対して耐性がある材料からなり、
    該アルミニウムを含む層は、その膜厚が５０ｎｍ〜４００ｎｍであり、該アルミニウム以外の金属からなる層は、その膜厚が１０ｎｍ〜１００ｎｍである
    ことを特徴とする回路基板の製造方法。
  2. 前記ドライエッチングは、前記酸化物半導体層が消失しないように行われることを特徴とする請求項１記載の回路基板の製造方法。
  3. 前記酸化物半導体層は、インジウム・ガリウム・亜鉛複合酸化物から形成されることを特徴とする請求項１又は２記載の回路基板の製造方法。
  4. 更に、マスクプロセスにより前記導電体層上にレジスト層を形成するレジスト形成工程を含み、
    前記ウェットエッチング及びドライエッチングは、いずれも該レジスト層が形成されていない領域で行われる
    ことを特徴とする請求項１〜３のいずれかに記載の回路基板の製造方法。
  5. 前記アルミニウムを含む層は、アルミニウム、アルミニウム合金、モリブデン／アルミニウム、又は、モリブデン／アルミニウム合金から形成されることを特徴とする請求項１〜４のいずれかに記載の回路基板の製造方法。
  6. 前記アルミニウムを含む層は、アルミニウム合金から形成され、該アルミニウム合金の主成分は、アルミニウム−ニッケル、アルミニウム−ネオジム、アルミニウム−コバルト又はアルミニウム−ケイ素であることを特徴とする請求項５記載の回路基板の製造方法。
  7. 前記アルミニウム以外の金属からなる層は、チタン、タンタル又はタングステンから形成されることを特徴とする請求項１〜６のいずれかに記載の回路基板の製造方法。
JP2011550792A 2010-01-21 2010-10-25 回路基板の製造方法 Expired - Fee Related JP5559210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011550792A JP5559210B2 (ja) 2010-01-21 2010-10-25 回路基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010011368 2010-01-21
JP2010011368 2010-01-21
PCT/JP2010/068803 WO2011089767A1 (ja) 2010-01-21 2010-10-25 回路基板、表示装置及び回路基板の製造方法
JP2011550792A JP5559210B2 (ja) 2010-01-21 2010-10-25 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011089767A1 JPWO2011089767A1 (ja) 2013-05-20
JP5559210B2 true JP5559210B2 (ja) 2014-07-23

Family

ID=44306583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550792A Expired - Fee Related JP5559210B2 (ja) 2010-01-21 2010-10-25 回路基板の製造方法

Country Status (5)

Country Link
US (1) US8778730B2 (ja)
EP (1) EP2528100B1 (ja)
JP (1) JP5559210B2 (ja)
CN (1) CN102714221A (ja)
WO (1) WO2011089767A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220136513A (ko) 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
WO2014208130A1 (ja) 2013-06-27 2014-12-31 シャープ株式会社 液晶表示装置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
US8300167B2 (en) * 2007-06-14 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing display panel
WO2010061778A1 (ja) * 2008-11-28 2010-06-03 シャープ株式会社 表示装置用基板及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
WO2011089767A1 (ja) 2011-07-28
EP2528100A4 (en) 2014-03-12
JPWO2011089767A1 (ja) 2013-05-20
CN102714221A (zh) 2012-10-03
EP2528100B1 (en) 2016-07-20
US20120298988A1 (en) 2012-11-29
US8778730B2 (en) 2014-07-15
EP2528100A1 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5559210B2 (ja) 回路基板の製造方法
US11348952B2 (en) Connection structure and fabrication method thereof, array substrate and fabrication method thereof
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
JP5244439B2 (ja) 透明導電膜、表示装置、及びこれらの製造方法
TW201034189A (en) Semiconductor device and method for manufacturing the same
JP2010217926A (ja) 液晶表示装置
US7547627B2 (en) Method for manufacturing semiconductor device
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
US10276601B2 (en) Display device
US9472579B2 (en) Array substrate with improved pad region
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
JP2016122683A (ja) 薄膜トランジスタ基板およびその製造方法
KR20060027918A (ko) 박막 트랜지스터 표시판과 그 제조방법
US20160035746A1 (en) Array substrate, method for manufacturing the same and display device
WO2011114595A1 (ja) 表示パネル用基板、その製造方法、表示パネル及び表示装置
WO2011104938A1 (ja) 回路基板の製造方法、回路基板及び表示装置
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
JP5393071B2 (ja) 電子デバイス、及びその製造方法、並びに電子機器
JP5964967B2 (ja) 半導体装置およびその製造方法
JP2008083731A (ja) 半導体装置
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP2020181985A (ja) 表示装置
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
JP4704363B2 (ja) 半導体装置の作製方法
JP2006146284A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R150 Certificate of patent or registration of utility model

Ref document number: 5559210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees