KR101206033B1 - ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 - Google Patents

ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101206033B1
KR101206033B1 KR1020060035076A KR20060035076A KR101206033B1 KR 101206033 B1 KR101206033 B1 KR 101206033B1 KR 1020060035076 A KR1020060035076 A KR 1020060035076A KR 20060035076 A KR20060035076 A KR 20060035076A KR 101206033 B1 KR101206033 B1 KR 101206033B1
Authority
KR
South Korea
Prior art keywords
zno
thin film
oxygen
layer
channel
Prior art date
Application number
KR1020060035076A
Other languages
English (en)
Other versions
KR20070103231A (ko
Inventor
김창정
송이헌
강동훈
박영수
이은하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060035076A priority Critical patent/KR101206033B1/ko
Priority to US11/702,211 priority patent/US7919365B2/en
Priority to JP2007097075A priority patent/JP2007284342A/ja
Publication of KR20070103231A publication Critical patent/KR20070103231A/ko
Application granted granted Critical
Publication of KR101206033B1 publication Critical patent/KR101206033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

ZnO 반도체 박막 및 이를 응용하는 박막 트랜지스터 및 제조에 관한 것이다.
ZnO 반도체 박막 제조방법은: 산소 분위기에서 기판에 ZnO 박막을 형성하는 단계; ZnO 박막 위에 산소 친화적 금속에 의한 산소 확산층을 형성하는 단계; 그리고 상기 ZnO 박막 및 산소 확산층을 열처리하여 ZnO 박막에 포함된 산소를 산소 확산층으로 확산시키는 단계;를 포함한다.
ZnO, TFT, 산소 농도 조절, 확산

Description

ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한 박막트랜지스터 및 그 제조방법{Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same}
도 1은 본 발명의 한 실시예에 따른 ZnO 반도체 박막의 제조 공정도이다.
도 2는 본 발명의 다른 실시예에 따른 ZnO TFT의 개략적 단면도이다.
도 3은 본 발명의 한 실시예에 따른 ZnO 박막 트랜지스터의 개략적 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 ZnO 박막 트랜지스터의 개략적 단면도이다.
도 5a 내지 5g는 본 발명의 한 실시예에 따른 ZnO 박막트랜지스터의 제조 공정도이다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 ZnO 박막트랜지스터의 제조 공정도이다.
도 7은 본 발명에 따라, ZnO 물질층 위에 Ti 확산층/Pt 전극을 형성한 샘플의 TEM 이미지이다.
도 8a 및 도 8b는 ZnO 박막의 열처리 전후의 각층의 성분을 보이는 EDX 분석 그래프이다.
도 9a 내지 도 9c는 ZnO 박막트랜지스터의 산소 확산층이 열 처리되기 전 및 그 후의 특성의 분석 결과를 보인다.
USP 6,808,743
USP 6,664,565
USP 6,563,174
본 발명은 ZnO 반도체 박막(Semiconductor Film) 제조 방법 및 이를 응용한 ZnO TFT(Thin Film Transistor) 및 그 제조방법에 관한 것이다.
현재의 실리콘을 이용한 TFT-LCD는 유리 기판을 사용하므로 무게가 무겁고, 휘어지지 않아서 가요성(Flexible) 디스플레이로 제조될 수 없는 단점이 있다. 이 점을 해결하기 위하여 유기물 반도체와 금속 산화물 반도체 물질이 최근에 많이 연구되고 있다. ZnO는 금속 산화물 반도체로서 TFT 뿐 아니라 센서, 광 웨이브 가이드, 피에조 소자 등에 적용된다. 일반적으로 400℃ 이상의 고온에서 성장된 ZnO 박막이 우수한 특성을 갖는다. 그러나 이와 같은 고온 성장은 사용할 수 있는 기판 재료를 제한하여 열에 약한 플라스틱 기판 등에 적용할 수 없다.
ZnO 성장 시, 종래에는 기판이 350℃ 내지 450℃ 의 온도로 가열되고(USP 6,808,743), 대부분 600℃ - 900℃ 정도의 온도에서 ZnO 결정을 성장시킨다.(USP 6,664,565).
일반적인 종래 ZnO TFT의 재료를 살펴보면 채널은 ZnO로 형성되고 채널 양단에 접촉되는 소스 및 드레인 및 채널에 전계를 형성하는 게이트는 Mo 등의 금속으로 형성된다. 그리고 게이트와 채널 사이의 게이트 절연층은 SiNx 또는 SiO2 등으로 형성된다. 이러한 구조를 갖는 트랜지스터는 그 위에 형성되는 다른 요소들로부터 격리되고 보호되기 위하여 SiO2 또는 SiNx 등의 물질로 형성된 보호층 또는 패시베이션 층(passivation layer)에 의해 덮여 있다.
ZnO 박막은 산소 분위기에서 MOCVD 또는 스퍼터링법에 의해 형성된다. ZnO 박막의 반도체 특성은 산소함량에 매우 민감하며 따라서 이의 미세한 조절이 요구된다. 일반적으로는 ZnO 증착시 산소 함량을 조절하기 위하여 분위기 가스에 대한 산소 분압을 적절히 조절하였으나 성공적이지 못하였다. 이러한 산소분압의 조절에 의해 ZnO의 반도체 특성 획득이 어려우므로 일부 ZnO에 도펀트를 포함시켜 반도체 특성을 얻고 있다.
본 발명은 ZnO 용이한 산소량의 조절에 의해 ZnO 반도체 박막 제조방법 및 이를 응용하는 ZnO TFT 및 그 제조방법을 제공한다.
본 발명에 따른 ZnO 반도체 박막 제조방법은:
산소 분위기에서 기판에 ZnO 박막을 형성하는 단계;
ZnO 박막 위에 산소 친화적 금속에 의한 산소 확산층을 형성하는 단계; 그리고
상기 ZnO 박막 및 산소 확산층을 열처리하여 ZnO 박막에 포함된 산소를 산소 확산층으로 확산시키는 단계;를 포함한다.
또한 본 발명에 따르면, ZnO 박막으로 형성된 반도체 채널과; 상기 반도체 채널의 양측에 접촉되는 소스 전극과 드레인 전극; 상기 채널에 전계를 형성하는 것으로 게이트; 그리고 상기 게이트와 채널의 사이에 개재되는 게이트 절연층;을 구비하는 ZnO 박막 트랜지스터의 제조방법에 있어서,
산소 분위기에서 상기 반도체 채널을 형성하는 단계;
반도체 채널의 양측에 마련되는 것으로, 상기 반도체 채널에 직접 접촉되는 도전성 산소 확산층을 포함하는 소스 전극 및 드레인 전극을 형성하는 단계; 그리고
상기 반도체 채널, 소스 전극 및 드레인 전극을 열처리하여 반도체 채널에 포함된 산소를 상기 산소 확산층으로 확산시켜 상기 반도체 채널의 산소 농도를 조절하는 단계;를 포함하는 ZnO 박막트랜지스터의 제조방법이 제공된다.
본 발명의 실시예들에 따른 ZnO 박막트랜지스터의 제조방법은 상기 산소확산층을 형성하는 단계는 상기 ZnO 박막의 형성단계 이후 또는 그 이전에 수행된다.
본 발명에 따른 ZnO 박막의 제조에는 RF 마그네트론 스퍼터링법이 이용될 수 있으며, 상기 산소 확산층은 Ti, Ta, Ni, ITO 로 이루어지는 그룹에서 선택된 어느 하나로 형성한다.
본 발명에 따른 ZnO 박막트랜지스터는:
ZnO로 형성된 반도체 채널과;
상기 반도체 채널의 양측에 마련되는 것으로 상기 반도체 채널에 직접 접촉되는 산소 친화적 금속에 의한 도전성 산소 확산층을 갖춘 소스 전극과 드레인 전극;
상기 채널에 전계를 형성하는 것으로 전도성 ZnO에 의한 게이트; 그리고
상기 게이트와 채널의 사이에 개재되는 것으로 절연성 ZnO에 의한 게이트 절연층;을 구비한다.
본 발명의 구체적인 실시예들에 따르며, 상기 산소 확산층은 Ti, Ta, Ni, ITO 로 이루어지는 그룹에서 선택된 어느 하나로 형성되며, 상기 소스 전극과 드레인 전극은 채널에 직접 접촉되는 제1층과 제1층에 적층되는 제2층을 구비하며, 상기 제1층은 반도체 채널에 접촉되는 확산층이며, 구체적으로 상기 제2층은 Pt로 형성된다. 상기와 같은 본 발명에 따른 ZnO 박막트랜지스터는 상기 게이트는 상기 반도체 채널과 기판의 사이에 마련되는 바텀 게이트방식 또는 반도체 채널의 위에 마련되는 탑 게이트 방식을 선택적으로 가질 수 있다.
이하 본 발명의 ZnO 박막 제조 방법 및 이를 응용한 ZnO 박막 트랜지스터 및 그 제조방법의 실시예를 설명한다.
본 발명은 기본적으로 350℃ 이하의 저온공정을 통해 ZnO 박막 트랜지스터를 제조하며, ZnO 박막은 바람직하게 스퍼터링 법, 구체적으로 고주파 마이네트론 스퍼터링(Radio Frequency Magnetron Sputtering)법에 의해 형성된다.
본 발명에 따른 ZnO 반도체 박막 제조는 도 1에 도시된 바와 같이 도펀트가 없는 순수 ZnO 타겟을 산소 분위기에서 기판(Substrate)에 증착하고(a) 증착된 ZnO 박막의 일측 또는 전체에 산소 친화적인 금속층 예를 들어 Ti, Ni, Ta 등의 금속 또는 ITO로 된 확산층(Diffusion Layer)을 형성한 후(b) 열처리에 의해 ZnO 박막에 포함된 산소를 확산층으로 확산시킨다(c). 이러한 확산에 의하면 ZnO 박막의 산소 농도가 낮추어 지고 따라서 ZnO에 반도체 성질을 부여할 수 있다. 확산층으로의 산소 확산, 즉 확산층의 산화는 열처리시 온도 및 시간의 조절에 의해 제어된다. 그리고 1 차 형성되는 ZnO 박막의 산소 농도는 상기 확산에 의해 조절되어 반도체 특성이 부여될 수 있는 범위로 유지한다.
도 2는 본 발명의 다른 실시예에 따른 ZnO 반도체 박막의 제조 공정으로서 확산층이 ZnO 박막 보다 먼저 기판에 형성되는 예를 도시한다.
먼저 기판의 일측 또는 전체에 산소 친화적인 물질, 예를 들어 Ti, Ta, Ni 또는 ITO에 의한 확산층(DIFFUSION LAYER)을 일반적인 성막 및 패터닝 방법에 의해 형성한다(a). 그리고 상기 기판 위에 상기 확산층을 덮는 ZnO 박막을 형성한다.(b) 이때에 ZnO 박막은 산소 분위기에서 도펀트가 없는 순수 ZnO 타겟을 이용한 스퍼터링에 의해 형성된다. 이에 이어 열처리에 의해 ZnO 박막에 포함된 산소를 확산층으로 확산시킨다(c). 이러한 확산에 의하면 전술한 바와 같이 ZnO 박막의 산소 농도다 낮추어 지고 따라서 ZnO에 반도체 성질을 부여할 수 있다. 확산층으로의 산소 확산, 즉 확산층의 산화는 열처리시 온도 및 시간의 조절에 의해 제어된다. 그리고 1 차 형성되는 ZnO 박막의 산소 농도는 상기 확산에 의해 조절되어 반도체 특성이 부여될 수 있는 범위로 유지한다. 상기 확산층은 하나 또는 그 이상 형성될 수 있다.
이러한 본 발명은 기존의 방법에 의해 일정한 범위의 농도를 가지는 ZnO 박막을 형성하고 그리고 산소에 친화적인 물질층을 확산층으로 이용하여 ZnO 박막 중의 산소를 제거함으로써 ZnO 박막의 산소 농도 조절에 따른 ZnO 박막의 반도체 물질화가 가능하게 된다.
본 발명에 따른 박막 트랜지스터의 제조방법은 위의 ZnO 반도체 박막의 제조방법을 그대로 적용한다. 상기 ZnO 반도체 박막의 제조 방법은 후술 되는 ZnO 박막 트랜지스터의 제조방법의 설명에 의해 좀더 깊이 이해될 것이다.
먼저 본 발명에 따른 ZnO 박막 트랜지스터의 구조를 살펴보면 다음과 같다. 도 3은 탑 게이트 방식의 박막 트랜지스터를 보이며, 도 4는 바텀 게이트 방식의 박막 트랜지스터를 보인다.
먼저, 도 3을 참조하면, 실리콘 기판 또는 유리 또는 플라스틱 등의 투명한 기판(10) 위에 ZnO 반도체 물질에 의한 채널(11) 및 채널(11) 양측의 복층 구조의 소스 전극(12s)과 드레인 전극(12d)이 마련된다. 소스 전극(12s)과 드레인 전극(12d)은 채널(11)의 양측 단에 소정 폭 겹쳐진다. 이러한 소스 전극(12s) 및 드레인 전극(12d)는 제 1 층(12s', 12d')과 제2층(12s", 12d")을 각각 갖춘다. 상기 소스 전극(12s) 및 드레인 전극(12d)의 제 1 층(12s', 12d')는 도전성을 가지는 산소 친화적인 물질, 예를 들어 Ti, Ta, Ni 또는 ITO로 형성된 산소 확산층이다. 소스 전극(12s) 및 드레인 전극(12d)의 각 제 1 층(12s', 12d') 즉 이들의 확산층은 ZnO 반도체 채널 제조 당시 열 확산시 발생한 상기 산소 친화적인 물질의 산화물을 포함하며 이와 같이 산화물을 함유하면서도 여전히 양호한 도전성을 유지해야 한다.
그리고 채널(11) 및 소스/드레인(12s, 12d)의 위에는 SiO2 또는 SiNx 등의 절연성 물질에 의한 200nm 두께의 게이트 절연층(13)이 형성된다. 게이트 절연층(13)의 위에는 상기 채널(11)의 중앙부분에 대응하는 Mo 등의 도전성 물질로 된 200nm 두께의 게이트(14)가 마련된다. 상기 게이트(14) 위에는 상기 게이트(14) 및 이 하부 층인 게이트 절연층(13)을 덮는 SiO2 또는 SiNx 등에 의한 패시베이션층(15)이 형성되어 있다.
도 4를 참조하면, 기판(20) 위에 200nm 두께의 Mo 게이트(21)가 형성되어 있고, 이 위에 SiO2 또는 SiNx 등의 절연성 물질에 의한 200nm 두께의 게이트 절연층(22)가 형성되어 있다. 게이트 절연층(22) 위에는 상기 게이트(21)에 대응하는 것으로 도펀트를 함유하지 않은 ZnO 반도체 물질에 의한 채널(23)이 형성된다. 반도체 채널(23)의 양단은 상기 게이트(21)에 겹쳐지지 않게 연장되어 있다. ZnO 반도체 채널(23) 양측에는 100nm 두께의 소스 전극(24s)과 드레인 전극(24d)이 마련된다. 소스 전극(24s)과 드레인 전극(24d)은 채널(23)의 양측단에 소정 폭 겹쳐진다. 이러한 소스 전극(24s) 및 드레인 전극(24d)는 제 1 층(24s', 24d')과 제2층(24s", 24d")을 각각 갖춘다. 상기 소스 전극(24s) 및 드레인 전극(24d)의 제 1 층(24s', 24d')는 도전성을 가지는 산소 친화적인 물질, 예를 들어 Ti, Ta, Ni 또 는 ITO로 형성된 산소 확산층이다. 소스 전극(24s) 및 드레인 전극(24d)의 각 제 1 층(24s', 24d') 즉 이들의 확산층은 ZnO 반도체 채널 제조 당시 열 확산시 발생한 상기 산소 친화적인 물질의 산화물을 포함하며 이와 같이 산화물을 함유하면서도 여전히 양호한 도전성을 유지해야 한다.
그리고 채널(23) 및 소스/드레인(24s, 24d)의 위에는 SiO2 또는 SiNx 등에 의한 패시베이션층(25)이 형성되어 있다.
상기 기판(10, 20)은 본 발명에 따른 ZnO TFT의 적용 제품에 따라 불투명 또는 투명 재료로 형성되며, 예를 들어 바텀 에미팅 방식의 유기발광디스플레이에 적용되는 경우 기판은 유리 또는 플라스틱 등의 투명재료로 형성되어야 한다.
이하 구체적인 본 발명에 따른 ZnO TFT의 제조공정을 살펴본다. 도 5a 내지 도 5g는 도 3에 도시된 본 발명에 따른 ZnO TFT의 개략적 제조 공정을 보인다.
도 5a에 도시된 바와 같이, 투명 또는 불투명 기판(10) 위에 반도체 채널을 형성하기 위한 ZnO 물질층(11')을 RF 마그네트론 스퍼터링 법에 의해 약 700Å의 두께로 형성한다. 이때에 ZnO 타겟에는 도펀트가 함유되지 않으며 스퍼터링은 Ar가스에 산소가 함유된 산소분위기에서 진행된다.
도 5b에 도시된 바와 같이, 포토리소그래피법에 의해 상기 ZnO 물질층(11')을 패터닝하여 ZnO 채널(11)을 얻는다.
도 5c에 도시된 바와 같이, 상기 ZnO 채널(11) 위에 소스/드레인 물질층(12)을 전면적으로 형성한다. 이때에 소스/드레인 물질층(12)은 제1층(12a)과 제2 층(12b)을 포함하며, 제1층(12a)은 산소에 친화적인 물질, 예를 들어 Ti, Ni, Ta 또는 ITO 로 형성된다. 그리고 제2층(12b)는 양도체로서 예를 들어 Pt로 형성된다.
도 5d에 도시된 바와 같이, 상기 소스/드레인 물질층(12)을 패터닝하여 상기 ZnO 채널(11) 양측에 접촉된 소스 전극(12s) 및 드레인 전극(12d)을 형성한다. 따라서, 소스 전극(12s) 및 드레인 전극(12d)은 산소에 친화적인 물질, 예를 들어 Ti, Ni, Ta 또는 ITO 로 형성된 제1층(12s', 12d') 및 Pt로 형성된 제2층(12s", 12d")을 포함한다.
도 5e에 도시된 바와 같이, PECVD 법으로 SiO2 또는 SiNx 을 200nm 두께로 증착하여 상기 소스 전극(12s) 및 드레인 전극(12d)을 덮는 게이트 절연층(13)을 상기 적층 구조물 위에 전면적으로 형성한다.
도 5f에 도시된 바와 같이 Mo 증착 및 패터닝에 의해 상기 ZnO 채널(11)의 중앙에 위치하는 게이트(14)를 약 200nm의 두께로 형성한다.
도 5g에 도시된 바와 같이 400℃ 이하의 온도에서 ZnO 채널(11) 및 채널 양측에 접촉된 소스 전극 및 드레인 전극을 포함하는 적층 구조물을 열처리한다. 이때에 열처리는 질소 분위기에 이루어지며 일반적인 퍼니스, RTA(rapid thermal annealing), 레이저 또는 핫플레이트에 등에 의해 이루어진다. 이러한 열처리에 따르면 채널과 소스/드레인 전극 간의 콘택이 안정화되며, 특히 ZnO 반도체 박막의 제조방법에서 설명한 바와 같이, 상기 ZnO 채널에 함유되어 있던 산소가 소스 전극 및 드레인 전극의 제1층(12s', 12d')으로 확산되어 ZnO 채널 물질이 반도체 물질화 한다.
상기와 같은 어닐링이 완료된 후 상기 적층 구조물 위에 SiO2 또는 SiNx 등의 패시베이션층을 형성하여 도 3에 도시된 바와 같은 형태의 본 발명에 따른 순수 ZnO 물질에 의한 ZnO TFT를 얻는다.
도 6a 내지 도 6e는 도 4에 도시된 본 발명에 따른 ZnO TFT의 개략적 제조 공정을 보인다.
도 6a에 도시된 바와 같이 기판(20) 위에 Mo를 200nm의 두께로 증착한 후 이를 패터닝하여 목적하는 형상의 게이트(21)를 형성한다.
도 6b에 도시된 바와 같이 상기 게이트(21)를 덮는 게이트 절연층(22)을 상기 기판(20) 위에 전면적으로 형성한다. 게이트 절연층(22)은 CVD 또는 PECVD 로 형성한다. 이때의 게이트 절연층의 물질은 SiO2 또는 SiNx 이며 그 두께는 약 200nm 이다.
도 6c에 도시된 바와 같이 전술한 바와 같은 동일한 방법으로 ZnO 물질층을 약 70nm의 두께로 형성한 후 통상의 포토리소그래피법에 의해 패터닝하여 ZnO 채널(23)을 얻는다.
도 6d에 도시된 바와 같이 상기 채널(23) 위에 소스/드레인 물질층을 전면적으로 형성한 후 이를 패터닝하여 ZnO 채널(23)의 양측 위에 위치하는 소스 전극(23s) 및 드레인 전극(23d)를 얻는다. 이때에 소스/드레인 전극(23s, 23d)은 전술한 실시예에서와 같이 산소 확산층인 제1층(23s', 23d')과 제2층(23s", 23d")을 포함하며, 제1층(23s', 23d')은 산소에 친화적인 물질, 예를 들어 Ti, Ni, Ta 또는 ITO 로 형성된다. 그리고 소스/드레인 전극(23s, 23d)의 각 제2층(23s", 23d")은 양도체로서 예를 들어 Pt로 형성된다.
도 6e에 도시된 바와 같이, 400℃ 이하의 온도에서 채널 및 채널 양측에 접촉된 소스 전극 및 드레인 전극을 포함하는 적층 구조물을 열처리한다. 이때에 열처리는 질소 분위기에 이루어지며 일반적인 퍼니스, RTA(rapid thermal annealing), 레이저 또는 핫플레이트에 등에 의해 이루어진다. 이러한 열처리에 따르면 채널과 소스/드레인 전극 간의 콘택이 안정화되며, 특히 ZnO 반도체 박막의 제조방법에서 설명한 바와 같이, 상기 ZnO 채널에 함유되어 있던 산소가스가 소스 전극 및 드레인 전극의 제1층(12s', 12d')으로 확산되어 ZnO 채널 물질이 반도체 물질화한다.
상기와 같은 어닐링이 완료된 후 상기 적층 구조물 위에 SiO2 또는 SiNx 등의 패시베이션층을 형성하여 도 4에 도시된 바와 같은 형태의 비정질 ZnO TFT를 얻는다.
도 7은 ZnO 물질층 위에 Ti 확산층/Pt 전극을 형성한 샘플의 TEM 이미지이며, 도 8a 및 도 8b는 열처리 전후의 각층의 성분을 보이는 EDX 분석 그래프이다.
먼저 도 7을 살펴보면, ZnO 위에 Ti 및 Pt 층이 형성되어 있다. 도 7의 중간에 ZnO 위에 Ti 및 Pt 층에 걸쳐 표시된 화살표는 EDX 분석이 실시된 영역을 나타낸다.
도 8a는 도 7의 샘플을 열처리 하기전의 분석 그래프이며, 도 8b는 열처리 후의 분석 그래프이다. 여기에서 열처리는 350℃의 RTA(Rapid Temperature Annealling)를 1 분간 실시된 후 다시 300℃의 핫플레이트에서 1 시간동안 이루어졌다.
도 8a를 참조하면 각 적층에 해당하는 물질이 분포되어 있는데, 열처리 후의 분석 결과를 보이는 도 8b를 참조하면 ZnO 층의 산소가 상당량 Ti 층으로 확산되었음을 알 수 있다. Ti층에는 산소뿐 아니라 Zn 도 일부 관측되어 Zn 도 확산되었음을 알 수 있다.
도 9a 및 도 9b는 ZnO TFT를 제조한 후 열확산 전후의 TFT 특성의 분석 결과를 보이는 것으로 소스-드레인 전압(0, 5, 10, 15, 20, 25, 30V)별 게이트 전압(Vg)-드레인 전류(Id) 그래프이다. 여기에서 실험된 본 발명에 따른 박막트랜지스터에서 공정 레서피는 다음과 같다.
ZnO 박막의 증착은 상온에서 순수 ZnO 타겟을 이용한 RF 마그네트론 스퍼터링법에 의해 수행되었다. 기판으로는 SiO2 박막이 약 1000Å 두께로 형성된 n+ 도핑 실리콘 기판(n+ dopped Si substrate))을 이용하였다. 사용된 Ar 및 O2 의 비(vol%)는 6:1 이며, 이때의 RF 파워는 200W이었으며 제조된 ZnO 박막의 두께는 1000Å이었다. 소스/드레인 전극은 2 중층 구조로서 1000Å 두께의 Pt에 의한 소스/드레인 전극의 하부에 Ti(100Å)에 의한 확산층(10Å)이 마련된 구조를 가진다. 최종 제조된 박막트랜지스터의 ZnO 채널의 폭과 길이는 50 ㎛ 및 2.2 ㎛ 이었다. 그리고 열처리는 350℃에서 RTA를 1 분간, 300℃의 핫플레이트에서 1시간 동안 실시되었다.
도 9a에 도시된 바와 같이 열처리되지 않은 TFT는 소스-드레인 전압(Vds)과 게이트 전압(Vg)의 변화에도 불구하고 드레인 전류(Id)의 변화가 없이 트랜지스터로서 작동하지 않음을 알 수 있다. 이는 드레인 전류(Id)의 변화에서 알 수 있듯이 ZnO 박막이 절연체로서 작용하고 있기 때문이다. 그러나, RTA와 핫플레이트 등에서 적절히 열처리된 TFT는 도 9b에 도시된 바와 같이 트랜지스터로서 작동함을 알 수 있다. 드레인 전류는 2~8 볼트의 소스-드레인 전압(Vds)에서 비슷한 드레인 전류(Id)를 나타내 보였고, 약 50 볼트의 게이트 전압(Vg)에서는 약 10-6A의 드레인 전류를 발생함을 알 수 있다. 이는 열처리 즉 열확산에 의해 ZnO 채널의 산소가 소스/드레인 전극의 제1층 즉 확산층으로 확산되어 ZnO 채널의 산소 농도가 감소되었기 때문이다. 도 9c는 본 발명에 따라 열처리된 ZnO TFT의 게이트 전압(0.1~50V, 5V 스텝)별 소스-드레인 전압(Vds)-드레인 전류(Id)의 변화를 보이는 그래프이다. 도 9c에 도시된 바와 같이 게이트 전압(Vg)이 높을수록 드레인 전류(Id)가 상승하고, 특히 0 ~3V 범위의 소스-드레인 전압 변화에 드레인 전류는 직선적으로 증가하였다.
한편, 확산층의 재료에 대해 검토하던 중 산소와의 친화도가 너무 좋은 알루미늄은 열처리시 완전히 산화되어 절연체가 되었고 따라서 소스/드레인 전극의 제1층 재료로 사용할 수 없었다. 이것은 산소 확산층이 열처리에 의해 ZnO 채널로 부 터 확산되어 온 산소와 결합했을때 일부 만이 산화되도록 하여서 확산층이 전기적 통로로서 여전히 유지되어야 한다는 것을 의미한다.
본 발명은 적절한 범위의 산소를 함유하는 ZnO 박막을 형성한 후 산소 친화적인 산소 확산층을 이용해 ZnO 의 산소 농도를 미세 조절한다. 따라서 초기 ZnO 는 공지의 방법에 따라서 적절한 산소 분압의 조절에 의해 목표 근방의 산소 농도를 갖는 ZnO를 형성하는 것이 필요하며, 산소 확산층에 의해 산소 농도의 조절의 정도는 열처리 조건의 적절한 선택에 의해 미세조절이 가능할 것이다. 산소 농도의 조절을 위한 자료는 시행착오적인 반복적 실험에 의해 용이하게 얻을 수 있으며, 이를 본 발명의 기술적 범위를 제한하지 않는다. 산소 확산층은 단독적으로 형성될 수 있으며 단일층 또는 복층의 구조를 가질 수 있으며, 이를 위하여 산소 확산의 효과적인 제어를 위한 다른 층을 추가할 수도 있다. 한편, ZnO 박막이 박막트랜지스터의 채널로 적용되는 경우 ZnO 박막의 산소 농도를 조절하는 확산층은 전술한 바와 같이 소스/드레인의 전극을 일부 요소로서 포함될 수 있다.
상기와 같은 본 발명에 따르면 ZnO 반도체 박막을 제작함에 있어서, 산소 분압에 민감한 ZnO 박막의 산소 농도를 미세 조절할 수 있게 된다. 따라서 이러한 본 발명에 따르면 ZnO 반도체 박막 및 이를 적용하는 박막 트랜지스터의 공정 마진을 확대할 수 있게 된다. 또한 이러한 본 발명에 따르면 도펀트에 의존하지 않은 ZnO 반도체 박막 및 이를 적용하는 박막트랜지스터를 제조할 수 있다.
이러한 본 발명은 ZnO TFT를 이용하는 모든 장치, 특히 플라스틱과 같은 휘 어지는 기판에 TFT를 형성해야 하는 디스플레이, 특히 OLED 디스플레이에 적용되기에 적합하다.
상기와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 ZnO TFT를 이용하는 다양한 전자 소자 또는 장치를 제조할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. ZnO 박막으로 형성된 반도체 채널과; 상기 반도체 채널의 양측에 접촉되는 소스 전극과 드레인 전극; 상기 채널에 전계를 형성하는 것으로 게이트; 그리고 상기 게이트와 상기 채널의 사이에 개재되는 게이트 절연층;을 구비하는 ZnO 박막 트랜지스터의 제조방법에 있어서,
    산소 분위기에서 상기 반도체 채널을 형성하는 단계;
    상기 반도체 채널의 양측에 마련되는 것으로, 상기 반도체 채널에 직접 접촉되는 도전성 산소 확산층과 상기 산소 확산층 상의 제2층을 포함하는 소스 전극 및 드레인 전극을 형성하는 단계; 그리고
    상기 반도체 채널, 소스 전극 및 드레인 전극을 열처리하여 상기 반도체 채널에 포함된 산소를 상기 산소 확산층으로 확산시켜 상기 반도체 채널의 산소 농도를 조절하는 단계;를 포함하며,
    상기 산소 확산층은 ITO 로 이루어지며,
    상기 열처리는 300~400℃ 에서 수행되는 것을 특징으로 하는 ZnO 박막트랜지스터의 제조방법.
  5. 제 4 항에 있어서,
    상기 산소확산층을 형성하는 단계는 상기 ZnO 박막의 형성단계 이후에 수행하는 것을 특징으로 하는 ZnO 박막트랜지스터의 제조방법.
  6. 제 4 항에 있어서,
    상기 산소확산층을 형성하는 단계는 상기 ZnO 박막의 형성단계 이전에 수행하는 것을 특징으로 하는 ZnO 박막트랜지스터의 제조방법.
  7. 제 4 항 내지 제 5 항 중의 한 항에 있어서,
    상기 ZnO 박막은 RF 마그네트론 스퍼터링법에 의해 형성하는 것을 특징으로 하는 ZnO 박막트랜지스터의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 4 항에 있어서,
    상기 제2층은 Pt로 형성되는 것을 특징으로 하는 ZnO 박막 트랜지스터의 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020060035076A 2006-04-18 2006-04-18 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 KR101206033B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060035076A KR101206033B1 (ko) 2006-04-18 2006-04-18 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US11/702,211 US7919365B2 (en) 2006-04-18 2007-02-05 Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
JP2007097075A JP2007284342A (ja) 2006-04-18 2007-04-03 ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060035076A KR101206033B1 (ko) 2006-04-18 2006-04-18 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070103231A KR20070103231A (ko) 2007-10-23
KR101206033B1 true KR101206033B1 (ko) 2012-11-28

Family

ID=38603992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060035076A KR101206033B1 (ko) 2006-04-18 2006-04-18 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (1) US7919365B2 (ko)
JP (1) JP2007284342A (ko)
KR (1) KR101206033B1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069866A (ko) * 2007-01-24 2008-07-29 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
US20110191809A1 (en) 2008-01-30 2011-08-04 Cinsay, Llc Viral Syndicated Interactive Product System and Method Therefor
US11227315B2 (en) 2008-01-30 2022-01-18 Aibuy, Inc. Interactive product placement system and method therefor
US8312486B1 (en) 2008-01-30 2012-11-13 Cinsay, Inc. Interactive product placement system and method therefor
KR100973642B1 (ko) * 2008-04-21 2010-08-02 광주과학기술원 바텀 게이트형 산화아연 박막 트랜지스터의 형성방법
US9113214B2 (en) 2008-05-03 2015-08-18 Cinsay, Inc. Method and system for generation and playback of supplemented videos
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
KR101033955B1 (ko) * 2008-07-10 2011-05-11 한양대학교 산학협력단 산화아연계 반도체 박막의 제조방법, 이를 이용한 박막트랜지스터 및 그 제조방법
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5439878B2 (ja) * 2009-03-13 2014-03-12 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101930230B1 (ko) 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101751560B1 (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
CN102714221A (zh) * 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
KR20130025871A (ko) * 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20130030295A (ko) * 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101346874B1 (ko) * 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
JP5719610B2 (ja) 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
WO2013033239A1 (en) 2011-08-29 2013-03-07 Cinsay, Inc. Containerized software for virally copying from one endpoint to another
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9607330B2 (en) 2012-06-21 2017-03-28 Cinsay, Inc. Peer-assisted shopping
US10789631B2 (en) 2012-06-21 2020-09-29 Aibuy, Inc. Apparatus and method for peer-assisted e-commerce shopping
US20140014942A1 (en) * 2012-07-12 2014-01-16 Polymer Vision B.V. Thin-film transistor, electronic circuit, display and method of manufacturing the same
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
AU2014318712B2 (en) 2013-09-11 2020-04-23 Aibuy, Inc. Dynamic binding of video content
TWI528564B (zh) * 2013-09-23 2016-04-01 友達光電股份有限公司 薄膜電晶體及其製作方法
EP3049954A4 (en) 2013-09-27 2017-04-05 Cinsay, Inc. N-level replication of supplemental content
AU2014324843A1 (en) 2013-09-27 2016-03-10 Aibuy, Inc. Apparatus and method for supporting relationships associated with content provisioning
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102163565B1 (ko) * 2018-12-07 2020-10-12 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
JP2020167188A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP2021153082A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2024005610A1 (ko) * 2022-06-30 2024-01-04 주식회사 에이치피에스피 박막 트랜지스터 및 박막 트랜지스터의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218222A1 (en) * 2002-05-21 2003-11-27 The State Of Oregon Acting And Through The Oregon State Board Of Higher Education On Behalf Of Transistor structures and methods for making the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218222A1 (en) * 2002-05-21 2003-11-27 The State Of Oregon Acting And Through The Oregon State Board Of Higher Education On Behalf Of Transistor structures and methods for making the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Also Published As

Publication number Publication date
US7919365B2 (en) 2011-04-05
KR20070103231A (ko) 2007-10-23
US20070241327A1 (en) 2007-10-18
JP2007284342A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR101206033B1 (ko) ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101334181B1 (ko) 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345377B1 (ko) 비정질 ＺｎＯ계 ＴＦＴ의 제조방법
TWI406418B (zh) 薄膜電晶體及其製造方法
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) 薄膜トランジスタの製造方法
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
US5275851A (en) Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP5926052B2 (ja) 半導体装置の製造方法
JP2007281486A (ja) ＺｎＯ薄膜トランジスタ
US20070108472A1 (en) Thin film transistor and method of manufacturing the same
KR20160012165A (ko) 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
JP2012038891A (ja) ボトムゲート型薄膜トランジスタ
JP2007123699A (ja) 薄膜トランジスタとその製造方法
JP5814712B2 (ja) 薄膜デバイスの製造方法
KR101623583B1 (ko) 박막 트랜지스터의 제조방법
JP2011119518A (ja) 薄膜トランジスタ
KR100756817B1 (ko) 박막 트랜지스터의 제조 방법
KR101426646B1 (ko) 박막 트랜지스터의 제조방법
KR101303428B1 (ko) 산화물 박막트랜지스터 소자 및 그의 제조방법
KR20200057372A (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6