JP2007123699A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法 Download PDFInfo
- Publication number
- JP2007123699A JP2007123699A JP2005316402A JP2005316402A JP2007123699A JP 2007123699 A JP2007123699 A JP 2007123699A JP 2005316402 A JP2005316402 A JP 2005316402A JP 2005316402 A JP2005316402 A JP 2005316402A JP 2007123699 A JP2007123699 A JP 2007123699A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- active layer
- doped
- ingazno
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
室温成膜可能なアモルファス酸化物半導体であるInGaZnO4を主成分とする半導体の形成時に酸素流量の精密な制御をする必要がなく、再現性良く半導体を成膜することができ、薄膜トランジスタの歩留りの向上を可能とした薄膜トランジスタ料およびその製造方法を提供することである。
【解決手段】
SnをドープしたInGaZnO4ターゲットとし、フレキシブル基板上に、スパッタリング法によりSnドープInGaZnO4薄膜からなる活性層を形成することにより解決した。
【選択図】図1
Description
前述のアモルファスシリコン薄膜の作製にはCVDが広く用いられており、特にプラズマCVDではプラズマが原料ガスであるシランを分解して薄膜を形成するため、熱CVDと比較して低い温度で成膜できる。
しかし、このプラズマCVDによる薄膜形成であっても、200〜300℃の反応温度が必要である。このため、耐熱性の低い基板への薄膜形成は困難である。
母体となるInGaZnO4にSnをドープすることで、キャリア源を酸素空孔以外にも求めることができ、酸素空孔への依存性を低減することができる。これにより半導体薄膜中のキャリア密度は、Snのドープ量で制御できることになり、薄膜形成時に微妙な酸素流量の制御が不要になる。
非単結晶材料にすることで曲げに対する耐性が高まるほか低温でも成膜できるようになり、製造コスト削減につながるほか、フレキシブルディスプレイへの応用が可能となった。
適当なゲート絶縁膜や電極材料を選定しこれらも含めフレキシブル基板上に形成することで、トランジスタを含めた基板全体を曲げることが可能になるほか、ガラス基板を使用しないでも形成でき、軽量化が図れる。
スパッタリング法を用いることで大面積に均一成膜することが可能になった。
活性層を形成するために、薄膜成膜時に高電力を投入することができ、製品のスループットを上げて製造することができる。
基板1の材料としては、各種の材料の使用が可能であるが、軽量、フレキシブルなプラスチック基板が好ましい。
この軽量、フレキシブルなプラスチック基板としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン等が使用可能である。なお、密着性向上のためにUVやプラズマ等による表面処理を行うことが好ましい。
ゲート電極の材料や作製法、パターニング方法は、特に限定されるものではない。例えば、金属、合金や透明導電材料を用いたマスク蒸着(スパッタリングを含む)により形成する方法や、前記材料をスクリーン印刷等により形成する方法が一例として挙げられる。
なお、スクリーン印刷の場合、Pt、Au、Ag、Cu、Ni等の金属のペーストや、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体ペーストを使用できる。
ゲート絶縁膜3の材料や作製法、パターニング法は、特に限定されるものではない。例えば、SiO2、SiN、SiON等の材料が使用できるが、HfO2やY2O3、Ta2O5などの高誘電率(high−k)材料を用いるのが好ましい。
活性層は、SnドープInGaZnO4薄膜からなる。この活性層4の形成方法は大面積均一成膜ができるスパッタ法が好ましく、SnドープInGaZnO4ターゲットを用いる方法と合金ターゲットを用いて反応性スパッタリング法により成膜しても良い。
合金をターゲットとして活性層4を形成するには、In、Ga、Zn、Snの単元素、または前記元素のうち、2〜4元素からなる合金ターゲットを1乃至4個使用して、逐次、または同時放電することにより形成する。具体的には、InGaZnO4ターゲット及びSnO2ターゲットを用いて同時放電によりスパッタリング成膜してもよい。
またパルスレーザーデポジション(PLD)など他の方法でも形成可能である。
なお、SnドープInGaZnO4ターゲットを用いる方法が、合金を用いて形成する方法と比較して、活性層を容易に形成することができる。
ソース・ドレイン電極の材料や作製法、パターニング方法は、特に限定されるものでない。例えば、金属、合金や透明導電材料を用いたマスク蒸着(スパッタリングを含む)により形成する方法や、前記材料をスクリーン印刷等により形成する方法が一例として挙げられる。なお、スクリーン印刷の場合、Pt、Au、Ag、Cu、Ni等の金属のペーストや、PEDOT、PANI等の有機導電体ペーストを使用できる。
前記ゲート電極2を形成するためのパターニングは、一般的なリソグラフィーを用い、ウェットエッチングによってITO層を加工することにより形成した。
次に、プラズマCVDを用いて50℃以下の基板温度で、厚さ300nmのSiO2膜を形成し、ゲート絶縁膜3とした(図2(c)参照)。
次に、SnドープInGaZnO4ターゲットを用いてrfマグネトロンスパッタリング法により、酸素流量比(酸素流量/(Ar流量+酸素流量))10%でSnドープInGaZnO4薄膜を50nmの厚さに成膜し、一般的なリソグラフィーを用いてパターニングし、活性層4を形成した(図2(d)参照)。
最後に、ITOをdcマグネトロンスパッタ法により50nmの膜厚で成膜し、パターニングしてソース・ドレイン電極5を形成した(図2(e)参照)。
以上の工程を経てチャネル長が50μm、チャネル幅が800μmの非単結晶薄膜トランジスタが完成した(図1参照)。この薄膜トランジスタのチャネル長は50μm、チャネル幅は800μmであった。
2・・・ゲート電極
3・・・ゲート絶縁膜
4・・・活性層
5・・・ソース・ドレイン電極
Claims (6)
- SnをドープしたInGaZnO4薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。
- 前記活性層が、SnをドープしたInGaZnO4非単結晶薄膜であることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項1または2に記載の薄膜トランジスタ。
- 前記活性層が、スパッタリング法を用いて形成されたことを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタ。
- 基板上に、SnをドープしたInGaZnO4ターゲットとし、スパッタリング法により活性層を形成したことを特徴とする薄膜トランジスタの製造方法。
- In、Ga、Zn、Snの単元素、または前記元素のうち、2〜4元素からなる合金ターゲットを1乃至4個使用して、Ar及びO2の混合ガスを使用して成膜する反応性スパッタリング法を用い、逐次、または同時放電することにより、SnをドープしたInGaZnO4薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316402A JP5098152B2 (ja) | 2005-10-31 | 2005-10-31 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316402A JP5098152B2 (ja) | 2005-10-31 | 2005-10-31 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123699A true JP2007123699A (ja) | 2007-05-17 |
JP5098152B2 JP5098152B2 (ja) | 2012-12-12 |
Family
ID=38147186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005316402A Expired - Fee Related JP5098152B2 (ja) | 2005-10-31 | 2005-10-31 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098152B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007139009A1 (ja) * | 2006-05-25 | 2007-12-06 | Fuji Electric Holdings Co., Ltd. | 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法 |
KR20100090641A (ko) * | 2009-02-06 | 2010-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101023338B1 (ko) * | 2008-11-04 | 2011-03-18 | 서울대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
US8017513B2 (en) | 2007-07-16 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Method of manufacturing semiconductor active layer, method of manufacturing thin film transistor using the same and thin film transistor having semiconductor active layer |
WO2012036079A1 (ja) * | 2010-09-15 | 2012-03-22 | シャープ株式会社 | 半導体装置の製造方法 |
JP2012124446A (ja) * | 2010-04-07 | 2012-06-28 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
WO2013180141A1 (ja) * | 2012-05-30 | 2013-12-05 | 株式会社神戸製鋼所 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット |
US8963146B2 (en) | 2009-11-05 | 2015-02-24 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate |
US9701849B2 (en) | 2010-02-17 | 2017-07-11 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2007073700A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 半導体素子 |
-
2005
- 2005-10-31 JP JP2005316402A patent/JP5098152B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2007073700A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 半導体素子 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007139009A1 (ja) * | 2006-05-25 | 2009-10-08 | 富士電機ホールディングス株式会社 | 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法 |
WO2007139009A1 (ja) * | 2006-05-25 | 2007-12-06 | Fuji Electric Holdings Co., Ltd. | 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法 |
US7807515B2 (en) | 2006-05-25 | 2010-10-05 | Fuji Electric Holding Co., Ltd. | Oxide semiconductor, thin-film transistor and method for producing the same |
JP4614148B2 (ja) * | 2006-05-25 | 2011-01-19 | 富士電機ホールディングス株式会社 | 酸化物半導体及び薄膜トランジスタの製造方法 |
US8017513B2 (en) | 2007-07-16 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Method of manufacturing semiconductor active layer, method of manufacturing thin film transistor using the same and thin film transistor having semiconductor active layer |
US8796679B2 (en) | 2007-07-16 | 2014-08-05 | Samsung Display Co., Ltd. | Thin film transistor having semiconductor active layer |
KR101023338B1 (ko) * | 2008-11-04 | 2011-03-18 | 서울대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
KR101661709B1 (ko) | 2009-02-06 | 2016-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101701418B1 (ko) | 2009-02-06 | 2017-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101813577B1 (ko) | 2009-02-06 | 2017-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP2010206187A (ja) * | 2009-02-06 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US8877569B2 (en) | 2009-02-06 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor with oxide semiconductor using sputtering method |
KR20150028795A (ko) * | 2009-02-06 | 2015-03-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9431427B2 (en) | 2009-02-06 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer |
KR20100090641A (ko) * | 2009-02-06 | 2010-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US8963146B2 (en) | 2009-11-05 | 2015-02-24 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate |
US9701849B2 (en) | 2010-02-17 | 2017-07-11 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate |
JP2012124446A (ja) * | 2010-04-07 | 2012-06-28 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
US10468535B2 (en) | 2010-04-07 | 2019-11-05 | Kobe Steel, Ltd. | Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor |
US8753921B2 (en) | 2010-09-15 | 2014-06-17 | Sharp Kabushiki Kaisha | Manufacturing method for semiconductor device |
WO2012036079A1 (ja) * | 2010-09-15 | 2012-03-22 | シャープ株式会社 | 半導体装置の製造方法 |
US9647126B2 (en) | 2012-05-30 | 2017-05-09 | Kobe Steel, Ltd. | Oxide for semiconductor layer in thin film transistor, thin film transistor, display device, and sputtering target |
JP2014007383A (ja) * | 2012-05-30 | 2014-01-16 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット |
WO2013180141A1 (ja) * | 2012-05-30 | 2013-12-05 | 株式会社神戸製鋼所 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット |
Also Published As
Publication number | Publication date |
---|---|
JP5098152B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098152B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5386179B2 (ja) | 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板 | |
JP5538797B2 (ja) | 電界効果型トランジスタ及び表示装置 | |
EP2273540B1 (en) | Method for fabricating field-effect transistor | |
JP2009016844A (ja) | 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法 | |
US7381586B2 (en) | Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution | |
US20150357480A1 (en) | Stable metal-oxide thin film transistor and method of making | |
US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
JP5506213B2 (ja) | 半導体素子の形成方法 | |
JP2007109918A (ja) | トランジスタおよびその製造方法 | |
JP2007281486A (ja) | ZnO薄膜トランジスタ | |
JP2009272427A (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2011132418A1 (ja) | 成膜方法 | |
JP2007150158A (ja) | トランジスタおよびその製造方法 | |
JP2007123702A (ja) | 薄膜トランジスタとその製造方法 | |
JP2010199307A (ja) | トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 | |
JP2007123700A (ja) | 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法 | |
JP2007123698A (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2015119385A1 (ko) | 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치 | |
JP2017228808A (ja) | 薄膜トランジスタ | |
JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
JP6142300B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI640098B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP5098151B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |