WO2011132418A1 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
WO2011132418A1
WO2011132418A1 PCT/JP2011/002321 JP2011002321W WO2011132418A1 WO 2011132418 A1 WO2011132418 A1 WO 2011132418A1 JP 2011002321 W JP2011002321 W JP 2011002321W WO 2011132418 A1 WO2011132418 A1 WO 2011132418A1
Authority
WO
WIPO (PCT)
Prior art keywords
target
film
film forming
thin film
sputtering
Prior art date
Application number
PCT/JP2011/002321
Other languages
English (en)
French (fr)
Inventor
西村麻美
笘井重和
矢野公規
笠見雅司
糸瀬将之
松崎滋夫
江端一晃
Original Assignee
出光興産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 出光興産株式会社 filed Critical 出光興産株式会社
Priority to JP2012511554A priority Critical patent/JPWO2011132418A1/ja
Priority to KR1020127027345A priority patent/KR20130079348A/ko
Priority to CN201180019930.6A priority patent/CN102859670B/zh
Priority to KR1020177021641A priority patent/KR20170092716A/ko
Publication of WO2011132418A1 publication Critical patent/WO2011132418A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • the present invention relates to a film forming method.
  • Field effect transistors are widely used as unit electronic elements, high-frequency signal amplifying elements, liquid crystal driving elements, etc. for semiconductor memory integrated circuits, and are the most widely used electronic devices at present.
  • LCD liquid crystal display devices
  • EL electroluminescence display devices
  • FED field emission displays
  • TFTs Thin film transistors
  • an amorphous silicon-based semiconductor thin film has been used in a liquid crystal driving transistor of a large liquid crystal display device.
  • amorphous silicon is lacking in mobility, so that image writing is not in time.
  • organic electroluminescence (organic EL) displays a technology for increasing the size is in progress, and a material having a large area, a uniform area, and high mobility is required more than ever for the backplane. Therefore, a transparent semiconductor thin film made of a metal oxide, particularly an oxide made of indium oxide, zinc oxide, or gallium oxide, which can be enlarged as an amorphous silicon-based semiconductor thin film and has the second highest mobility after crystalline silicon.
  • Semiconductor thin films are attracting attention.
  • an oxide semiconductor film used for a TFT active layer is generally formed in an atmosphere into which oxygen gas is introduced in order to control electrical characteristics of the film.
  • oxygen gas is introduced in order to control electrical characteristics of the film.
  • the carrier concentration in the film changes greatly due to a slight fluctuation of the oxygen partial pressure, and the semiconductor characteristics fluctuate.
  • Patent Document 1 As a means for solving this problem, it is known to increase the power density at the time of sputter film formation to moderate the oxygen partial pressure dependence of the carrier concentration in the film (Patent Document 1). However, when the power density is increased, the film formation rate is increased and the oxygen supply rate is relatively decreased, so that the carrier concentration in the film is approximately 10 18 cm ⁇ 3 or more. There was a problem that good characteristics could not be obtained.
  • the carrier concentration 10 18 cm ⁇ 3 or less.
  • the oxygen partial pressure must be increased.
  • the film forming speed is lowered and the productivity is deteriorated. Therefore, it has been difficult to manufacture a favorable thin film transistor using an oxide semiconductor in a state where the power density at the time of sputtering film formation is increased and the film formation speed is increased.
  • Patent Document 3 discloses an amorphous oxide semiconductor containing at least one of In and Zn, and hydrogen. However, these are all technologies applied to a target of 4 inches or less, and there is room for improvement in high-speed film formation assuming actual production.
  • a thin film transistor having a bottom gate configuration and a bottom contact configuration is disclosed.
  • a thin film transistor formed by introducing a partial pressure of water vapor has an electric field mobility of about 3 cm 2 / Vs, which is lower than that when oxygen is introduced, and is not suitable for use in a large-area and high-definition display device. It is enough.
  • the size of the base when manufacturing flat displays such as liquid crystal displays is increasing year by year due to the increase in size of the display and intense cost reduction competition.
  • liquid crystals using a glass base of 3 m square or more are used. Panel manufacturing is needed.
  • the substrate size is increased, it becomes difficult to uniformly form the film thickness and film quality of the channel layer (semiconductor layer), and another variation in characteristics due to non-uniform film thickness and film quality increases. was there.
  • Non-patent Document 1 when manufacturing a channel etch type transistor with a low manufacturing cost, the channel layer (semiconductor layer) is exposed to an etching solution, so that the problem of non-uniformity when the base is enlarged is significant (non- Patent Document 2).
  • a channel layer is usually formed with a thin film thickness of 50 nm or less (Non-Patent Document 3), and a thick film of the channel layer is thick (for example, 50 nm or more, further Thin film transistors having good characteristics such as mobility and threshold voltage have been demanded.
  • Patent Documents 4 and 5 disclose production examples of large area ITO using an AC sputtering apparatus.
  • control of oxygen vacancies is more important, and it has been unclear how the carrier concentration of the semiconductor affects the power and frequency.
  • An object of the present invention is to provide a method for forming an oxide semiconductor film that does not decrease the film formation speed even when the power density at the time of sputtering film formation is high and suppresses the carrier concentration in the film to 10 18 cm ⁇ 3 or less. Is to provide.
  • Another object of the present invention is to provide a thin film transistor having good transistor characteristics such as mobility even when the channel layer (semiconductor layer) is thick.
  • the inventors of the present invention have introduced a film without reducing the film formation speed even when the power density at the time of sputtering film formation is high by appropriately introducing water vapor instead of introducing oxygen at the time of sputtering film formation. It was found that the carrier concentration inside can be 10 18 cm ⁇ 3 or less. Further, the present inventors have found a method for manufacturing a semiconductor film that is stable without extending the manufacturing time by using the film forming method.
  • the following film forming method and the like are provided.
  • 3. The film forming method according to 1 or 2, wherein the sputtering is direct current sputtering. 4).
  • the film forming method according to 3 wherein the direct current power density is 1 to 5 W / cm 2 . 6).
  • the substrate is sequentially transferred to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, A method of forming a thin film on the surface of the substrate by alternately applying a negative potential and a positive potential to each target from an AC power source to generate plasma on the target,
  • the film formation method according to 4 wherein the film formation is performed while switching a target to which a potential is applied between two or more targets branched and connected to at least one of the outputs from the AC power source. . 7).
  • the metal oxide contains at least one element selected from the group consisting of gallium element (Ga), zinc element (Zn) and tin element (Sn), and indium element (In), 12.
  • the film forming method according to any one of 1 to 11, wherein the indium element content in the target satisfies the following atomic ratio. 0.2 ⁇ [In] / all metal atoms ⁇ 0.8 (In the formula, [In] is the number of atoms of indium element in the target. The total metal atom is the number of atoms of all metal atoms included in the target. ) 13.
  • the metal oxide contains indium element (In), gallium element (Ga) and zinc element (Zn); 12.
  • the film forming method according to any one of 1 to 11, wherein the contents of indium element, gallium element and zinc element in the target satisfy the following atomic ratio. 0 ⁇ [In] / [Ga] ⁇ 0.5 0.2 ⁇ [In] / ([In] + [Ga] + [Zn]) ⁇ 0.9 (In the formula, [In] is the number of atoms of indium element in the target, [Ga] is the number of atoms of gallium element in the target, and [Zn] is the number of atoms of zinc element in the target.) 14
  • the metal oxide contains indium element (In), tin element (Sn), and zinc element (Zn), 12.
  • a method for producing an oxide semiconductor thin film comprising annealing a thin film obtained by the film forming method according to any one of 1 to 14 at 150 to 400 ° C. for 5 to 120 minutes. 16. 16. The method for producing an oxide semiconductor thin film according to 15, wherein the annealing treatment is performed in an atmosphere containing at least oxygen.
  • a field effect thin film transistor element comprising an oxide semiconductor thin film obtained by the method for producing a thin film according to 17.15 or 16. 18. 18.
  • a thin film transistor having favorable transistor characteristics such as mobility can be provided even when the channel layer (semiconductor layer) is thick.
  • the film forming method of the present invention comprises a metal oxide in a gas atmosphere containing a rare gas atom and a water molecule, and the water molecule content is 0.1 to 10% in a partial pressure ratio with respect to the rare gas atom.
  • a target is sputtered to form a thin film on the substrate.
  • the partial pressure ratio of water molecules to rare gas atoms is represented by [H 2 O] / ([H 2 O] + [rare gas atoms]), where [H 2 O] is the water molecule in the gas atmosphere. It is a partial pressure, and [rare gas atom] is a partial pressure of a rare gas atom in a gas atmosphere.
  • the film forming method of the present invention when used, by introducing a small amount of water molecules, OH groups are taken into the film, and oxygen vacancies are generated more efficiently than when oxygen is introduced (film formation of carriers). Occurrence) can be avoided. Further, since the amount of water molecules introduced is small, for example, a semiconductor film can be formed without reducing the sputtering rate.
  • the gas atmosphere during sputtering contains rare gas atoms and water molecules, and the content of water molecules is 0.1 to 10%, preferably 0.5 to 7%, as a partial pressure ratio with respect to the rare gas atoms. More preferably, it is 1.0 to 5%, and particularly preferably 1.0 to 3.0%.
  • the partial pressure of water during sputtering is preferably 5 ⁇ 10 ⁇ 3 to 5 ⁇ 10 ⁇ 1 Pa. When the pressure is less than 5 ⁇ 10 ⁇ 3 Pa, the amount of OH groups taken into the film decreases, so that the degree of oxidation of the thin film becomes insufficient and the carrier concentration tends to increase.
  • the optimum moisture pressure varies depending on various sputtering conditions such as the power density of discharge and the TS distance. For example, when the discharge power density is 2.5 W / cm 2 , the moisture pressure is preferably 3 ⁇ 10 ⁇ 3 Pa to 1.5 ⁇ 10 ⁇ 2 Pa, and the discharge power density is 5.0 W / cm 2.
  • the moisture pressure is preferably 1 ⁇ 10 ⁇ 2 Pa to 1 ⁇ 10 ⁇ 1 Pa, and when the discharge power density is 7.4 W / cm 2 , the moisture pressure is preferably 2.0 ⁇ 10 -2 Pa to 3.5 ⁇ 10 -2 Pa.
  • the carrier concentration of the obtained thin film can be in the latter half of the 10 17 cm ⁇ 3 unit, and a high field effect mobility of 10 cm 2 / Vs or more can be obtained when a TFT element is formed. it can.
  • the rare gas atom is not particularly limited, but is preferably an argon atom.
  • oxygen and nitrogen may be included within a range that does not affect the TFT element.
  • the pressure in the gas atmosphere is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 5.0 Pa.
  • the sputtering pressure refers to the total pressure in the system at the start of sputtering after introducing argon, water, oxygen or the like.
  • the film formation rate of sputtering is usually 1 to 250 nm, preferably 1 to 100 nm / min, more preferably 10 to 80 nm / min, and particularly preferably 30 to 30 nm in the direction perpendicular to the film formation surface of the substrate. 60 nm / min.
  • the film formation rate is less than 1 nm / min, the film formation rate is low, and thus productivity may be deteriorated.
  • the film formation rate exceeds 250 nm / min, the film formation rate becomes too high, resulting in poor controllability of the film thickness, and OH groups are not uniformly incorporated into the film, resulting in impaired in-plane uniformity of characteristics. There is a risk of being. Further, if the film formation rate is too high, OH groups are not sufficiently taken into the film, so that it is necessary to introduce an excessive amount of water molecules during sputtering film formation.
  • the distance between the target and the substrate is preferably 1 to 15 cm, more preferably 5 to 15 cm, and further preferably 4 to 8 cm in the direction perpendicular to the film formation surface of the substrate.
  • this distance is less than 1 cm, the kinetic energy of the target constituent element particles reaching the substrate increases, and there is a possibility that good film characteristics cannot be obtained, and in-plane distribution of film thickness and electrical characteristics occurs. There is a risk that.
  • the distance between the target and the substrate exceeds 15 cm, the kinetic energy of the target constituent element particles reaching the substrate becomes too small to obtain a dense film, and good film characteristics can be obtained. It may not be possible.
  • the magnetic field strength is less than 300 gauss, the plasma density becomes low, so there is a possibility that sputtering cannot be performed in the case of a high resistance sputtering target.
  • it exceeds 1000 gauss the controllability of the film thickness and electrical characteristics in the film may be deteriorated.
  • the method of sputtering is not particularly limited, and any of DC sputtering with low plasma activity and high-frequency sputtering with a frequency of 10 MHz or less may be used.
  • the sputtering may be pulse sputtering.
  • DC sputtering refers to a sputtering method (DC sputtering) performed by applying a DC power supply
  • RF sputtering high-frequency sputtering
  • Pulse sputtering refers to sputtering performed by applying a pulse voltage.
  • RF sputtering Since RF sputtering has a higher plasma density and lower discharge voltage than DC sputtering, lattice disturbance and the like can be reduced, and carrier mobility can be increased. In general, RF sputtering tends to provide a film with good in-plane uniformity. Therefore, a film obtained by RF sputtering is expected to have high field effect mobility when used as a TFT element. However, since RF sputtering is generally slower than DC sputtering, DC sputtering is industrially adopted.
  • the power density applied to the target during DC sputtering film formation is preferably 1 to 10 W / cm 2 , more preferably 2 to 5 W / cm 2 . Particularly preferred is 2.5 to 5 W / cm 2 . If the power density is less than 1 W / cm 2 , the film formation rate may be slowed, resulting in poor productivity, and the discharge may not be stable. On the other hand, when the sputtering power density is more than 10 W / cm 2 , the film formation rate becomes too fast, and the film thickness controllability and the uniformity of characteristics may be deteriorated.
  • Suitable alternating current sputtering include the following methods.
  • the substrate is sequentially transported to a position facing three or more targets arranged in parallel at a predetermined interval in the vacuum chamber, and negative and positive potentials are alternately applied to each target from an AC power source, Plasma is generated on the target to form a film on the substrate surface.
  • film formation is performed while switching a target to which a potential is applied between two or more targets branched and connected to at least one of the outputs from the AC power supply. That is, at least one of the outputs from the AC power supply is branched and connected to two or more targets, and film formation is performed while applying different potentials to adjacent targets.
  • an apparatus that can be used for this sputtering for example, an AC (alternating current) sputtering apparatus for large-area production described in Patent Document 3 can be cited.
  • AC alternating current
  • the AC sputtering apparatus includes a vacuum chamber, a substrate holder disposed inside the vacuum chamber, and a sputtering source disposed at a position facing the substrate holder.
  • a main part of the sputtering source is shown in FIG.
  • the sputter source has a plurality of sputter units, each of which has plate-like targets 100a to 100f.
  • the sputter surfaces of the targets are on the same plane. It is arranged to be located.
  • Each of the targets 100a to 100f is formed in an elongated rectangular parallelepiped having a longitudinal direction, each target has the same shape, and edge portions (side surfaces) in the longitudinal direction of the sputtering surface are arranged in parallel with a predetermined distance from each other. Therefore, the side surfaces of the adjacent targets 100a to 100f are parallel.
  • AC power supplies 300a to 300c are arranged outside the vacuum chamber, and two corresponding electrodes are connected to each of these AC power supplies. Of the two terminals of each of the AC power supplies 300a to 300c, one terminal is connected to one of the two adjacent electrodes, and the other terminal is connected to the other electrode.
  • the two terminals of each AC power source 300a to 300c output voltages having different positive and negative polarities, and the targets 100a to 100f are attached in close contact with the electrodes. AC voltages having different polarities are applied to 100f from the AC power supplies 300a to 300c. Accordingly, when one of the targets 100a to 100f adjacent to each other is placed at a positive potential, the other is placed at a negative potential.
  • the magnetic field forming means 200a to 200f are arranged on the surface of the electrode opposite to the targets 100a to 100f.
  • Each of the magnetic field forming means 200a to 200f has an elongated ring-shaped magnet whose outer periphery is substantially equal to the outer periphery of the targets 100a to 100f, and a rod-shaped magnet shorter than the length of the ring-shaped magnet.
  • Each ring-shaped magnet is arranged in parallel with the longitudinal direction of the targets 100a to 100f at a position directly behind the corresponding one of the targets 100a to 100f. As described above, since the targets 100a to 100f are arranged in parallel at a predetermined interval, the ring magnets are also arranged at the same interval as the targets 100a to 100f.
  • the power density is preferably 3 to 20 W / cm 2 .
  • the film formation rate is slow, which is not economical for production. If it exceeds 20 W / cm 2 , the target may be damaged.
  • the power density is more preferably 5 to 20 W / cm 2 , further preferably 4 to 10 W / cm 2 .
  • the frequency of AC sputtering is preferably in the range of 10 kHz to 1 MHz. If it is less than 10 kHz, there is a risk of noise problems. If the frequency exceeds 1 MHz, plasma spreads too much, so that sputtering is performed at a position other than the desired target position, and uniformity may be impaired.
  • a more preferable frequency of AC sputtering is 20 kHz to 500 kHz.
  • the deposition rate is preferably 70 to 250 nm / min, more preferably 100 to 200 nm / min.
  • the target used in the film forming method of the present invention is not particularly limited as long as it is a target made of a metal oxide, and is preferably the following first to third targets.
  • a first target that can be suitably used in the film formation method of the present invention is a target made of a metal oxide, and the metal oxide includes a gallium element (Ga), a zinc element (Zn), and a tin element ( Sn) contains at least one element selected from the group and indium element (In), and the content of indium element in the target satisfies the following atomic ratio.
  • 0.2 ⁇ [In] / all metal atoms ⁇ 0.8 In the formula, [In] is the number of atoms of indium element in the target.
  • the total metal atom is the number of atoms of all metal atoms included in the target.
  • the atomic ratio is preferably 0.25 ⁇ [In] / all metal atoms ⁇ 0.75, and more preferably 0.3 ⁇ [In] / all metal atoms ⁇ 0.7.
  • [In] / total metal atoms (atomic ratio) is less than 0.2, the carrier concentration may be lower than that of the semiconductor region.
  • [In] / total metal atoms (atomic ratio) is more than 0.8, the sputtered thin film is likely to be crystallized, and in-plane electrical characteristics may be non-uniform when formed in a large area. There is.
  • the second target that can be suitably used in the film forming method of the present invention is a target made of a metal oxide, and the metal oxide contains indium element (In), gallium element (Ga), and zinc element ( Zn) and the contents of indium element, gallium element and zinc element in the target satisfy the following atomic ratio. 0 ⁇ [In] / [Ga] ⁇ 0.5 0.2 ⁇ [In] / ([In] + [Ga] + [Zn]) ⁇ 0.9 (In the formula, [In] is the number of atoms of indium element in the target, [Ga] is the number of atoms of gallium element in the target, and [Zn] is the number of atoms of zinc element in the target.)
  • the metal oxide of the second target preferably satisfies the following atomic ratio. 0 ⁇ [In] / [Ga] ⁇ 0.45 0.3 ⁇ [In] / ([In] + [Ga] + [Zn]) ⁇ 0.9 More preferably, the metal oxide of the second target satisfies the following atomic ratio. 0 ⁇ [In] / [Ga] ⁇ 0.35 0.4 ⁇ [In] / ([In] + [Ga] + [Zn]) ⁇ 0.9
  • the composition ratio of the second target is, for example, 0 ⁇ [In] / [Ga] ⁇ 0.45 and 0.3 ⁇ [In] / ([In] + [Ga] + [Zn]) ⁇ 0.9
  • the field effect mobility can be 5 to 10 cm 2 / Vs, and 0 ⁇ [In] / [Ga] ⁇ 0.35 and 0.4 ⁇ [In] / ([In] + [Ga] + [Zn ]) ⁇ 0.9 is desirable because the field effect mobility can be 10 cm 2 / Vs or more.
  • a third target that can be suitably used in the film formation method of the present invention is a target made of a metal oxide, and the metal oxide contains indium element (In), tin element (Sn), and zinc element ( Zn) and the contents of indium element, tin element and zinc element in the target satisfy the following atomic ratio.
  • the metal oxide of the third target preferably satisfies the following atomic ratio. 0.2 ⁇ [In] / ([In] + [Sn] + [Zn]) ⁇ 0.9 0 ⁇ [Sn] / ([In] + [Sn] + [Zn]) ⁇ 0.35 More preferably, the metal oxide of the third target satisfies the following atomic ratio. 0.3 ⁇ [In] / ([In] + [Sn] + [Zn]) ⁇ 0.9 0 ⁇ [Sn] / ([In] + [Sn] + [Zn]) ⁇ 0.2
  • the resistance of the target becomes high resistance. There is a possibility that AC sputtering cannot be performed.
  • [In] / ([In] + [Ga] + [Zn]) is 0.9 or more, the obtained thin film is easily crystallized. May be non-uniform.
  • tin element becomes a carrier scattering source, when [Sn] / ([In] + [Sn] + [Zn]) is 0.5 or more, the carrier mobility becomes low, and the resulting thin film May be 5 cm 2 / Vs or less.
  • the carrier concentration and carrier mobility can be controlled, and high field effect mobility can be obtained.
  • the composition ratio of the third target is, for example, 0.2 ⁇ [In] / ([In] + [Sn] + [Zn]) ⁇ 0.9 and 0 ⁇ [Sn] / ([In] + [Sn] + [Zn]) ⁇ 0.35, the field effect mobility can be 5 to 10 cm 2 / Vs, and 0.3 ⁇ [In] / ([In] + [Sn] + [Zn]) ⁇ When 0.9 and 0 ⁇ [Sn] / ([In] + [Sn] + [Zn]) ⁇ 0.2, the field-effect mobility can be 10 cm 2 / Vs or more.
  • Non-Patent Document 3 in order to control the carrier concentration, the target contains a Ga element, and the atomic number ratio of the Ga element target to all metal elements is 0.33.
  • Ga element content exceeds 0.33 in terms of the atomic ratio with respect to the total metal elements of the target, Ga serves as a scattering source, and the mobility of the TFT element in which the thin film obtained is a semiconductor layer decreases. There was a risk of it.
  • the content of Ga element is less than 0.33 in terms of the atomic ratio with respect to the total metal elements of the target, the amount of Ga serving as a scattering source becomes small, and there is an advantage that high mobility can be expected. There is a problem that it is difficult to control the thickness to 10 18 cm ⁇ 3 or less.
  • the film forming method of the present invention when the film is formed using the second target having a Ga element content of less than 0.5 in terms of the number ratio of atoms relative to the indium element, or the third target not containing the Ga element. Also, a suitable TFT element can be obtained. In particular, when the third target is used, chemical resistance can be improved, so that the source / drain electrodes can be formed by wet etching without forming an etching stopper layer, and more preferably. An operating TFT element can be manufactured, and the manufacturing cost can be reduced.
  • the metal oxide of the first target is preferably an oxide consisting essentially of or only of indium element and zinc element.
  • the metal oxide of the second target is preferably indium element and gallium element.
  • the third target metal oxide is preferably an oxide that is substantially or only composed of an indium element, a tin element, and a zinc element.
  • the first to third targets are, for example, Mg, Ca, Sr, Ba, Ti, Zr, Hf, Al, Ge, Cu, Co, Fe, Ni, Mo, and rare earth elements as long as the effects of the present invention are not impaired.
  • One or more elements selected from lanthanoid elements can be included.
  • the OH group taken into the thin film enters oxygen defects as O, so that the carrier concentration can be lowered.
  • the annealing treatment condition is preferably an annealing treatment at 150 to 400 ° C. for 5 to 120 minutes.
  • the annealing temperature is less than 150 ° C., the OH groups incorporated in the film do not sufficiently form oxygen bonds, so it is difficult to obtain the effect of reducing the carrier concentration.
  • the annealing temperature exceeds 400 ° C., crystallization proceeds. There is a risk that. The same applies to the processing time.
  • the annealing treatment is not particularly limited as long as it is in the temperature range of 150 ° C. to 400 ° C., but is preferably performed in an atmosphere containing at least oxygen. By performing in an atmosphere containing oxygen, it is possible to suppress variation in characteristics when the annealed thin film is used as a TFT.
  • An oxide semiconductor obtained by annealing a thin film obtained by the film formation method of the present invention (hereinafter sometimes simply referred to as the oxide semiconductor of the present invention) can be suitably used as a semiconductor thin film of a thin film transistor.
  • the field-effect transistor including an oxide semiconductor of the present invention has high field-effect mobility and on-off ratio, shows normally-off, and has a clear pinch-off.
  • the field-effect transistor including an oxide semiconductor of the present invention can form an oxide semiconductor at a low temperature, the field-effect transistor can be formed over a substrate having a limit of heat resistance such as alkali-free glass.
  • the oxide semiconductor of the present invention is usually used in an n-type region, but it can be used in combination with various P-type semiconductors such as P-type Si-based semiconductors, P-type oxide semiconductors, P-type organic semiconductors, and the like. It can be used for various semiconductor devices.
  • the TFT can also be applied to various integrated circuits such as logic circuits, memory circuits, and differential amplifier circuits. In addition to field effect transistors, it can be applied to electrostatic induction transistors, Schottky barrier transistors, Schottky diodes, and resistance elements.
  • the configuration of the transistor a known configuration such as a bottom gate, a top gate, a bottom contact, and a top contact can be used without limitation.
  • the bottom gate configuration is advantageous because high performance can be obtained as compared with amorphous silicon or ZnO TFTs.
  • the bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
  • a channel etch type bottom gate thin film transistor is particularly preferable.
  • a channel-etched bottom gate thin film transistor has a small number of photomasks at the time of a photolithography process, and can produce a display panel at a low cost.
  • a thin film transistor having a channel etch type bottom gate structure and a top contact structure is particularly preferable because it has excellent characteristics such as mobility and is easily industrialized.
  • the field effect transistor including an oxide semiconductor of the present invention can be suitably operated even when the film thickness of a semiconductor film, which has conventionally been difficult to obtain good characteristics, is 50 nm or more, further 60 nm or more, 70 nm or more. .
  • the field-effect transistor including the oxide semiconductor of the present invention has preferable mobility, on / off ratio, and S value. Note that the upper limit of the thickness of the semiconductor film is, for example, 100 nm.
  • the S value of the field effect transistor containing an oxide semiconductor of the present invention is preferably 1 V / decade or less, more preferably 0.7 V / decade or less, and particularly preferably 0.5 V / decade or less. If the S value exceeds 1 V / decade, the transistor may not exhibit good switching characteristics such as an increase in driving voltage.
  • the threshold voltage of the field effect transistor including the oxide semiconductor of the present invention is usually ⁇ 5.0 to 5.0 V, preferably ⁇ 1.0 to 2.0 V, more preferably ⁇ 1.0 to 1.0 V. More preferably, it is 0 to 1.0V. If it is greater than 5V, the drive voltage may increase and the power consumption may increase, and if it is less than -5V, the power consumption may increase.
  • the channel length of the field effect transistor including the oxide semiconductor of the present invention is not particularly limited as long as it is in a range usually used, but is usually 10 to 70 ⁇ m, preferably 20 to 50 ⁇ m.
  • the channel width of the field effect transistor containing an oxide semiconductor of the present invention is usually 10 to 100 ⁇ m, preferably 20 to 70 ⁇ m.
  • the semiconductor film used for the TFT channel layer needs high mobility. Since the field effect transistor including an oxide semiconductor of the present invention has high mobility, it can be expected to be preferably used in a region of 1 to 10 ⁇ m, more preferably 2 to 8 ⁇ m. In terms of channel width, the field effect transistor including the oxide semiconductor of the present invention can be expected to be preferably used in a region of 1 to 10 ⁇ m, and further in a region of 2 to 8 ⁇ m.
  • FIG. 2 is a schematic cross-sectional view showing an embodiment of a thin film transistor including the oxide semiconductor of the present invention.
  • the thin film transistor 1 which is a field effect transistor is a bottom gate type, and a gate electrode 30 is formed on a glass substrate 60 and a gate insulating film 50 is formed thereon.
  • An oxide semiconductor film 40 is formed on the gate insulating film 50, and the drain electrode 10 and the source electrode 20 are further formed on the oxide semiconductor film 40.
  • the material for forming the drain electrode 10, the source electrode 20, and the gate electrode 30, and any commonly used material can be selected.
  • a transparent electrode such as ITO, IZO, ZnO, or SnO 2
  • a metal electrode such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, or Ta, or a metal electrode made of an alloy containing these may be used. it can.
  • Each electrode of the drain electrode 10, the source electrode 20, and the gate electrode 30 may have a multilayer structure in which two or more different conductive layers are stacked.
  • the first conductive layer 31, 21, 11 and the second conductive layer 32, 22, 12 are respectively configured.
  • a good conductor such as Al or Cu may be sandwiched with a metal having excellent adhesion such as Ti or Mo.
  • the material for forming the gate insulating film 50 is not particularly limited, and a commonly used material can be arbitrarily selected.
  • Examples of the material of the gate insulating film 50 include SiO 2 , SiNx, Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, and Rb 2.
  • Compounds such as O, Sc 2 O 3 , Y 2 O 3 , HfO 3 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , and AlN can be used.
  • the number of oxygen in the oxide does not necessarily match the stoichiometric ratio (for example, it may be SiO 2 or SiO x).
  • the gate insulating film 50 may have a structure in which two or more different insulating films are stacked.
  • the gate insulating film 50 may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that is easy to manufacture industrially.
  • the oxide semiconductor film 40 is an oxide semiconductor obtained by the film formation method of the present invention.
  • the carrier density obtained by hole measurement is usually less than 10 18 cm ⁇ 3 , preferably less than 5 ⁇ 10 17 cm ⁇ 3 , more preferably less than 1 ⁇ 10 17 cm ⁇ 3. It is.
  • the carrier density is 10 18 cm ⁇ 3 or more, the leakage current may increase.
  • the lower limit of the carrier density is preferably 10 15 cm ⁇ 3 or more, for example, although it depends on the use of the element including the oxide semiconductor film 40.
  • the specific resistance of the oxide semiconductor film 40 is usually 10 ⁇ 1 to 10 8 ⁇ cm, preferably 10 1 to 10 7 ⁇ cm, more preferably 10 2 to 10 6 ⁇ cm, as determined by the four probe method. It is. When the specific resistance is less than 10 ⁇ 1 ⁇ cm, electricity easily flows and there is a possibility that the semiconductor thin film does not function. On the other hand, when the specific resistance exceeds 10 8 ⁇ cm, there is a possibility that the semiconductor does not function unless a strong electric field is applied.
  • the thickness of the oxide semiconductor film 40 is appropriately selected in accordance with the specific resistance of the oxide semiconductor 40 itself, and is preferably thick from the viewpoint of uniformity. From the viewpoint of (time), a thinner film thickness is preferable.
  • the thickness of the oxide semiconductor film 40 is usually 20 to 500 nm, preferably 50 to 150 nm, more preferably 60 to 140 nm, particularly preferably 70 to 130 nm, and particularly preferably 70 to 110 nm.
  • the thickness of the oxide semiconductor is less than 20 nm, the characteristics of the manufactured TFT may be non-uniform due to non-uniformity of the thickness when the oxide semiconductor is formed over a large area.
  • the film thickness exceeds 500 nm the film formation time becomes long and there is a possibility that it cannot be adopted industrially.
  • the field effect mobility of the thin film transistor 1 is usually 1 cm 2 / Vs or more, preferably 5 cm 2 / Vs or more, more preferably 10 cm 2 / Vs or more, further preferably 18 cm 2 / Vs or more, particularly preferably 30 cm 2 / Vs. Above, most preferably 50 cm 2 / Vs or more. When the field effect mobility is less than 1 cm 2 / Vs, the switching speed may be slow.
  • the upper limit of the field effect mobility is, for example, 500 cm 2 / Vs.
  • the on-off ratio of the thin film transistor 1 is usually 10 3 or more, preferably 10 4 or more, more preferably 10 5 or more, still more preferably 10 6 or more, and particularly preferably 10 7 or more.
  • the thin film transistor 1 is preferably normally off with a positive threshold voltage (Vth) from the viewpoint of low power consumption. If the threshold voltage (Vth) is negative and normally on, power consumption may increase.
  • the manufacturing method of the field effect transistor containing the oxide semiconductor of this invention can be manufactured, for example with the following method.
  • a metal film is formed on an insulating substrate to form a gate electrode.
  • Mo, Al, Cr and alloys containing these as main components are preferably used.
  • a laminated film of these metal films may be used.
  • a gate insulating film is formed on the gate electrode and the insulating substrate by plasma CVD.
  • a semiconductor layer to be a channel is formed by a sputtering method.
  • a semiconductor layer in a region to be a TFT is formed in an island shape through a photolithography process and an etching process.
  • a second metal film for forming a source electrode and a drain electrode is formed.
  • a material such as Al, Cr, Mo, or an alloy containing these can be used in the same manner as the gate electrode. It is also possible to configure with a laminated film.
  • a transistor is obtained by obtaining a pattern of a source electrode and a drain electrode having desired shapes from the formed second metal film by a photolithography process and an etching process.
  • Examples 1-30 A 2-inch target having the target composition shown in Tables 1 to 3 is mounted on the magnetron sputtering apparatus, a silicon wafer with a thermal oxide film having a thickness of 100 nm is used as the substrate A1, and a slide glass (# 1737 manufactured by Corning) as the substrate B1. Each was fitted. After transporting the substrate into the chamber and setting it to a predetermined ultimate pressure, Ar gas and H 2 O gas having a partial pressure ratio shown in Tables 1 to 3 were introduced, and the film thickness was 50 nm under the sputtering conditions shown in Tables 1 to 3. Were formed on the substrate A1 and the substrate B1, respectively. The obtained thin film was annealed in an oven under the annealing conditions shown in Tables 1 to 3 to obtain an oxide semiconductor formed by stacking on the substrate A1 and the substrate B1.
  • the substrate B1 including the oxide semiconductor after the heat treatment was cut into 1 cm 2 and Au electrodes were attached to the four corners.
  • An Au electrode and a copper wire were bonded with a silver paste to form a Hall effect measuring element B1, and the carrier concentration was evaluated.
  • the results are shown in Tables 1 to 3.
  • the carrier concentration was measured by performing Hall effect measurement using a ReiTest 8300 type (manufactured by Toyo Technica Co., Ltd.) at room temperature.
  • An Au electrode was formed so that the TFT element A1 was manufactured.
  • Comparative Examples 1-12 and Reference Examples 1-2 Using targets having the target compositions shown in Tables 4 and 5, Ar gas and H 2 O gas (Comparative Examples 5 to 6 and Reference Examples 1 and 2) or Ar gas and O 2 having the partial pressure ratios shown in Tables 4 and 5 A gas (Comparative Examples 1 to 4 and 7 to 12) was introduced, and an oxide film was formed and annealed under the conditions shown in Tables 4 and 5 in the same manner as in Examples 1 to 30.
  • a semiconductor was manufactured, and a Hall effect measuring element B1 was manufactured and the carrier concentration was evaluated in the same manner as in Examples 1 to 30, and a TFT element A1 was manufactured and the transfer characteristics were evaluated. The results are shown in Tables 4 and 5.
  • Example 31 A field effect transistor having a bottom gate structure and a top contact structure was fabricated.
  • the obtained semiconductor layer was subjected to photolithography to form a semiconductor region (so-called island), and heat-treated at 300 ° C. for 1 hour in the atmosphere.
  • a laminated metal film of Ti / Au / Ti was formed by DC sputtering, and patterning was performed by lift-off to form a source electrode and a drain electrode, respectively.
  • heat treatment was performed at 300 ° C. for 1 hour in the atmosphere.
  • SiOx and SiNx were formed in this order by plasma CVD to form a first protective layer and a second protective layer, respectively. Contact holes were formed and connected to external wiring.
  • the obtained field effect transistor was evaluated for its characteristics.
  • the field effect mobility was 21 cm 2 / Vs
  • the on / off ratio was 10 8 or more
  • the threshold voltage was 0.3 V
  • the S value was 0.2 V / decade.
  • the evaluation was performed using a semiconductor parameter analyzer (Keutley 4200) in an atmosphere of dry nitrogen at atmospheric pressure, room temperature, and in a light-shielded environment.
  • Example 32 By using Mo for the source electrode and the drain electrode, and wet etching the Mo electrode on the channel layer using a phosphoric acid-based wet etching solution, a field-effect transistor having a channel-etched bottom gate configuration and a top-contact configuration is obtained.
  • a field effect transistor was prepared and evaluated in the same manner as in Example 31 except that it was manufactured. As a result, the obtained field effect transistor has a field effect mobility of 19 cm 2 / Vs, an on / off ratio of 10 8 or more, a threshold voltage of 0.3 V, and an S value of 0.2 V / decade. Met.
  • Example 33 RF sputtering was performed on a glass substrate at room temperature to deposit 200 nm of molybdenum metal, followed by patterning by dry etching to produce a gate electrode.
  • the gate electrode was forward tapered after etching.
  • SiNx and SiO 2 were formed in this order by a plasma enhanced chemical vapor deposition apparatus (PECVD), and the laminated film was used as a gate insulating film.
  • PECVD plasma enhanced chemical vapor deposition apparatus
  • the same sputtering target as in Example 31 was mounted on a DC magnetron sputtering film forming apparatus and sputtered under the same conditions as in Example 31 to form a semiconductor layer (film thickness of 80 nm) on the gate insulating film. Then, it heat-processed at 300 degreeC for 1 hour.
  • the obtained field effect transistor was evaluated in the same manner as in Example 31. As a result, the field effect mobility was 18 cm 2 / Vs, the on / off ratio was 10 8 or more, the threshold voltage was 0.3 V, and the S value was 0.2 V / decade.
  • Example 34 Sputtering was performed using the film forming apparatus of FIG. 1 under the conditions shown in Table 6 without heating a glass substrate having a width of 1100 mm, a length of 1250 mm, and a thickness of 0.7 mm.
  • Sn: Zn (atomic ratio) 36: 15: 49 is used, and six targets 100a to 100f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm are used. Parallel to the width direction, the distance between the targets was 2 mm.
  • the width of the magnetic field forming means 200a to 200f was set to 200 nm, which is the same as that of the targets 100a to 100f.
  • Ar and H 2 O which are sputtering gases, were introduced from the gas supply system into the system at a flow rate ratio of 99: 1.
  • the film forming atmosphere at this time was 0.5 Pa.
  • the film was formed under the above conditions for 8 seconds, and the thickness of the obtained ITZO was measured to be 15 nm.
  • the film formation rate was as high as 112.5 nm / min, which was suitable for mass production.
  • the carrier concentration was 2.5 ⁇ 10 16 cm ⁇ 3 , and it was confirmed that the semiconductor was sufficiently semiconductorized.
  • Examples 35 to 39 A semiconductor thin film was obtained in the same manner as in Example 34 except that the target composition and sputtering conditions were changed as shown in Table 6. Further, after heat treatment in the same manner as in Example 34, hole measurement was performed, and it was confirmed that all semiconductors were formed.
  • Comparative Example 14 A semiconductor thin film was obtained in the same manner as in Example 34 except that the sputtering conditions were changed as shown in Table 6. ITZO was formed by introducing argon and oxygen without using water as the introduced gas. As a result of the hole measurement, the carrier concentration was 2.5 ⁇ 10 17 cm ⁇ 3 and the semiconductor was made, but the film formation rate was slow at 36 nm / min. This film formation rate is considered to leave a problem in mass production.
  • Comparative Example 15 In Comparative Example 14, the output power was increased to 20 W / cm 2 and high speed film formation was performed. As a result, the deposition rate increased to 90 nm / min. However, the carrier concentration was 7.5 ⁇ 10 18 cm ⁇ 3 and it was not made into a semiconductor.
  • Comparative Example 16 A semiconductor thin film was obtained in the same manner as in Comparative Example 14 except that the sputtering conditions were changed as shown in Table 6. The carrier concentration was 5.5 ⁇ 10 19 cm ⁇ 3 and it was not made into a semiconductor.
  • Examples 40-46 A 2-inch target having the target composition shown in Table 7 was mounted on the magnetron sputtering apparatus, a silicon wafer with a thermal oxide film having a thickness of 100 nm was used as the substrate A1, and a slide glass (# 1737 manufactured by Corning) was used as the substrate B1. Installed. After transporting the substrate into the chamber and setting it to a predetermined ultimate pressure, Ar gas and H 2 O gas having a partial pressure ratio shown in Table 7 were introduced, and an amorphous film having a film thickness of 50 nm under the sputtering conditions shown in Table 7 A film was formed on each of the substrate A1 and the substrate B1. The obtained thin film was annealed in an oven under the annealing conditions shown in Table 7 to obtain an oxide semiconductor laminated on the substrate A1 and the substrate B1.
  • the substrate B1 including the oxide semiconductor after the heat treatment was cut into 1 cm 2 and Au electrodes were attached to the four corners.
  • An Au electrode and a copper wire were bonded with a silver paste to form a Hall effect measuring element B1, and the carrier concentration was evaluated.
  • the results are shown in Table 7.
  • the carrier concentration was measured by performing Hall effect measurement using a ReiTest 8300 type (manufactured by Toyo Technica Co., Ltd.) at room temperature.
  • An Au electrode was formed so that the TFT element A1 was manufactured.
  • Examples 47-51 Using a target having the target composition shown in Table 8, Ar gas and H 2 O gas having a partial pressure ratio shown in Table 8 were introduced, and an amorphous film was formed and annealed under the conditions shown in Table 8. Others manufactured oxide semiconductors in the same manner as in Examples 40 to 46, manufactured Hall effect measuring elements B1 in the same manner as in Examples 40 to 46, evaluated carrier concentrations, and manufactured TFT elements A1. The transfer characteristics were evaluated. The results are shown in Table 8.
  • the oxide semiconductor obtained by the oxide semiconductor manufacturing method of the present invention can be widely used as a semiconductor thin film of a field effect transistor such as a thin film transistor.

Abstract

希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１～１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。

Description

成膜方法
　本発明は、成膜方法に関する。
　電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
　大型液晶表示装置の液晶駆動用トランジスタにおいては、従来アモルファスシリコン系半導体薄膜が使用されていた。ところが、近年のさらなる大型化、高精細化の要求に伴い、アモルファスシリコンでは移動度が不足するため、画像の書き込みが間に合わなくなってきつつある。また有機エレクトロルミネッセンス（有機ＥＬ）ディスプレイについても大型化技術が進展中で、バックプレーンに対しても、大面積で均一、かつ高移動度の材料がこれまで以上に求められている。
　そこで、アモルファスシリコン系半導体薄膜のように大面積化が可能で、結晶シリコンに次いで移動度が高い材料として金属酸化物からなる透明半導体薄膜、特に、酸化インジウム、酸化亜鉛、酸化ガリウムからなる酸化物半導体薄膜が注目されている。
　従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜されるのが一般的である。しかし、酸素分圧のわずかな振れにより、膜中のキャリア濃度が大きく変化し、半導体特性が変動するという問題があった。
　この問題を解決する手段として、スパッタ成膜時のパワー密度を高くすることにより、膜中のキャリア濃度の酸素分圧依存性を緩やかにすることが知られている（特許文献１）。
　しかし、パワー密度を高くした場合、成膜速度が速くなり、酸素供給速度が相対的に遅くなるため、膜中のキャリア濃度が概ね１０１８ｃｍ－３以上となってしまい、ＴＦＴとしたときに良好な特性が得られなくなる問題があった。
　上記問題を解決するためには、キャリア濃度を１０１８ｃｍ－３以下とする必要があるが、そのためには酸素分圧を高くしなければならない。酸素分圧を高くすると成膜速度が遅くなり、生産性が悪くなるという別の問題があった。従って、スパッタ成膜時のパワー密度を高くし、成膜速度を早くした状態で酸化物半導体を用いた良好な薄膜トランジスタを作製することは困難であった。
　特許文献２は、水蒸気分圧を導入して成膜した原子比Ｉｎ：Ｇａ：Ｚｎ＝０．９８：１．０２：４の半導体膜を用い、チャンネル層の厚さが４５ｎｍのトップゲート型の薄膜トランジスタを開示する。また、特許文献３ではＩｎ、Ｚｎの少なくとも一方の元素、及び水素を含むアモルファス酸化物半導体が開示されている。
　しかしながら、これらはいずれも４インチサイズ以下のターゲットで適用される技術であり、実生産を想定した高速成膜に関しては改良の余地があった。
　非特許文献３は、１０－２Ｐａ以上の水蒸気分圧で原子比Ｉｎ：Ｇａ：Ｚｎ＝１．３：１．３：１．０の半導体膜を成膜し、チャンネル層の膜厚が３０ｎｍのボトムゲート構成且つボトムコンタクト構成を有する薄膜トランジスタを開示する。
　しかし、水蒸気分圧を導入して成膜した薄膜トランジスタは、電界移動度が３ｃｍ２／Ｖｓ程度と酸素導入時よりも特性が低くなり、大面積且つ高精細な表示装置に用いるには特性が不十分である。
　上記問題に加えて、液晶ディスプレイ等の平面ディスプレイの製造時の基盤の大きさは、ディスプレイの大型化や激しいコストダウン競争により年々大きくなっており、最近では３ｍ角以上のガラス基盤を用いた液晶パネルの製造が必要とされている。ところが、基盤サイズが大きくなるとチャンネル層（半導体層）の膜厚及び膜質を均一に成膜することが難しくなり、膜厚や膜質の不均一性からくる特性のばらつきが大きくなるというもう１つの問題があった。
　例えば、チャンネル層の膜厚を厚くすると、膜厚及び膜質の均一性は向上するが、ＩＧＺＯを代表とする酸化物半導体では膜厚が厚くなるに従い、移動度が低下する、閾値電圧が負方向に大きくなる等の問題があった（非特許文献１）。特に、製造コストが低いチャンネルエッチ型のトランジスタを製造する際、チャンネル層（半導体層）がエッチィング液に晒されるため、基盤を大型化した際の不均一性の問題が顕著であった（非特許文献２）。
　そのため、これまで酸化物半導体を用いた薄膜トランジスタは、通常、チャンネル層は５０ｎｍ以下の薄い膜厚で作製されており（非特許文献３）、チャンネル層の厚膜が厚く（例えば５０ｎｍ以上、さらには６０ｎｍ以上、７０ｎｍ以上）、移動度、閾値電圧等の特性の良好な薄膜トランジスタが求められていた。
　特許文献４，５にはＡＣスパッタリング装置を用いて大面積ＩＴＯの製造例が開示されている。しかしながら、酸化物半導体の場合は酸素欠損の制御がより重要であり、パワーや周波数に対して半導体のキャリア濃度がどのように影響するか不明であった。
国際公開第２００９／０８４５３７号パンフレット 特開２００７－７３６９７号公報 特開２０１０－８０９３６号公報 特開２００５－２９０５５０号公報 特開２００７－０３１８１６号公報
Kyoung-Seok　et　al．，SID　08　DIGEST，p633 Je-hun　Lee　et　al．，SID　08　DIGEST，p625 Takafumi　Aoi　et　al．，Thin　Solid　Films　518　(2010)
　本発明の目的は、スパッタ成膜時のパワー密度が高い状態でも成膜速度を落とすことなく、かつ膜中のキャリア濃度を１０１８ｃｍ－３以下に抑制する酸化物半導体膜の成膜方法を提供することである。
　また、本発明の他の目的は、チャンネル層（半導体層）の膜厚が厚くても、移動度等のトランジスタ特性の良好な薄膜トランジスタを提供することである。
　本発明者等は鋭意検討した結果、スパッタ成膜時に酸素を導入する代わりに水蒸気を適切に導入することで、スパッタ成膜時のパワー密度が高い状態においても成膜速度を落とすことなく、膜中のキャリア濃度を１０１８ｃｍ－３以下にできることを見出した。
　また上記成膜方法を用いることにより、製造時間が延長されることなく安定した半導体膜の製造方法を見出した。
　本発明によれば、以下の成膜方法等が提供される。
１．希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１～１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。
２．前記気体の圧力が、０．１～５．０Ｐａである１に記載の成膜方法。
３．前記スパッタリングが、直流スパッタである１又は２に記載の成膜方法。
４．前記スパッタリングが、交流スパッタである１又は２に記載の成膜方法。
５．直流パワー密度が１～５Ｗ／ｃｍ２である３に記載の成膜方法。
６．真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、
　前記各ターゲットに交流電源から負電位及び正電位を交互に印加して前記ターゲット上にプラズマを発生させて前記基板表面上に薄膜を成膜する成膜方法であって、
　前記成膜は、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う、４に記載の成膜方法。
７．交流パワー密度が５～２０Ｗ／ｃｍ２である４又は６に記載の成膜方法。
８．前記交流電源の周波数が１０ｋＨｚ～１ＭＨｚである４、６及び７のいずれかに記載の成膜方法。
９．基板の成膜面に対して垂直方向の成膜速度が１～１００ｎｍ／ｍｉｎである１～８のいずれかに記載の成膜方法。
１０．前記ターゲット及び基板間の距離が、基板の成膜面に対して垂直方向に１～１５ｃｍである１～９のいずれかに記載の成膜方法。
１１．前記雰囲気の磁場強度が３００～１０００ガウスである１～１０のいずれかに記載の成膜方法。
１２．前記金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、
　ターゲット中のインジウム元素の含有量が、下記原子比を満たす１～１１のいずれかに記載の成膜方法。
　　　０．２≦［Ｉｎ］／全金属原子≦０．８
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
　全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
１３．前記金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、
　ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす１～１１のいずれかに記載の成膜方法。
　　　　　０＜［Ｉｎ］／［Ｇａ］＜０．５
　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
１４．前記金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、
　ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす１～１１のいずれかに記載の成膜方法。
　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
　　　　　０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
１５．１～１４のいずれかに記載の成膜方法により得られる薄膜を１５０～４００℃で５～１２０分間アニール処理する酸化物半導体薄膜の製造方法。
１６．前記アニール処理を、少なくも酸素を含有する雰囲気下で行なう１５に記載の酸化物半導体薄膜の製造方法。
１７．１５又は１６に記載の薄膜の製造方法により得られる酸化物半導体薄膜を備えてなる電界効果型薄膜トランジスタ素子。
１８．前記酸化物半導体薄膜がチャネル層である１７に記載の電界効果型薄膜トランジスタ素子。
１９．移動度１０ｃｍ２／Ｖｓ以上であり、閾値電圧が－５～５Ｖである１７又は１８に記載の電界効果型薄膜トランジスタ素子。
　本発明によれば、スパッタ成膜時のパワー密度が高い状態でも成膜速度を落すことなく、かつ膜中のキャリア濃度を１０１８ｃｍ－３以下に抑制する酸化物半導体膜の成膜方法が提供できる。
　また、本発明によれば、チャンネル層（半導体層）の膜厚が厚くても、移動度等のトランジスタ特性の良好な薄膜トランジスタを提供できる。
スパッタ装置の一例の要部を示す図である。 本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。 本発明の酸化物半導体を備えてなる薄膜トランジスタの他の実施形態に係る概略断面図である。 酸素濃度又は水素濃度と得られる薄膜のキャリア濃度の関係を示す図である。
　本発明の成膜方法は、希ガス原子及び水分子を含み、水分子の含有量が希ガス原子に対して分圧比で０．１～１０％である気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する。
　尚、水分子の希ガス原子に対する分圧比とは、［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［希ガス原子］）で表され、［Ｈ２Ｏ］は気体雰囲気中の水分子の分圧であり、［希ガス原子］は気体雰囲気中の希ガス原子の分圧である。
　本発明の成膜方法を用いると、少量の水分子を導入することにより、膜中にＯＨ基が取り込まれ、酸素を導入して成膜した場合よりも効率的に酸素欠損の生成（キャリアの発生）を回避することができる。また導入する水分子の量が少量であるため、スパッタ速度を低下させることなく、例えば半導体膜を成膜することができる。
　スパッタリング中の気体雰囲気は、希ガス原子及び水分子を含み、水分子の含有量が希ガス原子に対して分圧比で０．１～１０％であり、好ましくは０．５～７％であり、さら
に好ましくは１．０～５％であり、特に好ましくは、１．０～３．０％である。
　スパッタ時の水の分圧は５×１０－３～５×１０－１Ｐａが好ましい。５×１０－３Ｐａ未満の場合、膜中に取り込まれるＯＨ基の量が少なくなるため、薄膜の酸化度が不足し、キャリア濃度が増加しやすくなる。５×１０－１Ｐａを超えると、膜中に多量のＯＨ基が取り込まれるため、酸化が促進され、キャリア濃度と移動度が低くなる。そのためＴＦＴ素子としたときに電界効果移動度が所望の値よりも低くなってしまうおそれがある。
　最適な水分圧は、放電のパワー密度やＴ－Ｓ距離等の種々のスパッタリングの条件により変化する。例えば放電のパワー密度が２．５Ｗ／ｃｍ２の場合は、水分圧は好ましくは３×１０－３Ｐａ～１．５×１０－２Ｐａであり、放電のパワー密度が５．０Ｗ／ｃｍ２の場合は、水分圧は好ましくは１×１０－２Ｐａ～１×１０－１Ｐａであり、放電のパワー密度が７．４Ｗ／ｃｍ２の場合は、水分圧は好ましくは２．０×１０－２Ｐａ～３．５×１０－２Ｐａの範囲である。水分圧をこれら範囲にすることで、得られる薄膜のキャリア濃度を１０１７ｃｍ－３台後半とすることができ、ＴＦＴ素子とした時に１０ｃｍ２／Ｖｓ以上の高い電界効果移動度を得ることができる。
　水分子の含有量が希ガス原子に対して分圧比で０．１％未満の場合、膜中に十分にＯＨ基が取り込まれないため酸素欠損の生成抑制効果が得られず、膜中のキャリア濃度を十分に低減することができないおそれがある。一方、水分子の含有量が希ガス原子に対して分圧比で１０％超の場合、膜中に過剰にＯＨ基が取り込まれ、酸化されすぎるためにキャリア濃度、移動度が低下してしまい、得られるＴＦＴ素子の移動度が低下するおそれがある。
　尚、希ガス原子は、特に制限されないが、好ましくはアルゴン原子である。また、希ガス原子及び水以外に、ＴＦＴ素子に影響を及ぼさない範囲で酸素及び窒素を含んでもよい。
　気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１～５．０Ｐａである。
　尚、スパッタ圧力とは、アルゴン、水、酸素等を導入した後のスパッタ開始時の系内の全圧をいう。
　スパッタリングの成膜速度は、基板の成膜面に対して垂直方向に通常は１～２５０ｎｍ、好ましくは１～１００ｎｍ／ｍｉｎであり、さらに好ましくは１０～８０ｎｍ／ｍｉｎであり、特に好ましくは３０～６０ｎｍ／ｍｉｎである。
　成膜速度が１ｎｍ／ｍｉｎ未満の場合、成膜速度が遅いため生産性が悪くなるおそれがある。一方、成膜速度が２５０ｎｍ／ｍｉｎ超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるとともに、ＯＨ基が膜中に均一に取り込まれず特性の面内均一性が損なわれるおそれがある。また、成膜速度が速すぎると膜中に十分にＯＨ基が取り込まれないため、スパッタ成膜時に過剰な水分子の導入が必要となるおそれがある。
　ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは１～１５ｃｍであり、より好ましくは５～１５ｃｍであり、さらに好ましくは４～８ｃｍである。
　この距離が１ｃｍ未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が１５ｃｍを越える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な膜特性を得ることができないおそれがある。
　磁場強度が３００～１０００ガウスの雰囲気下でスパッタリングすることが望ましい。
　磁場強度が３００ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、１０００ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。
　スパッタリングの方法は特に限定されず、プラズマ活性の低いＤＣスパッタリング及び周波数１０ＭＨｚ以下の高周波スパッタリングのいずれでもよい。また、スパッタリングはパルススパッタリングでもよい。
　ここでＤＣスパッタリングとは、直流電源を印加して行うスパッタ方法（直流スパッタ）をいい、高周波スパッタ（ＲＦスパッタリング）とは、交流電源（交流スパッタ）を印加して行うスパッタリングをいう。また、パルススパッタリングとは、パルス電圧を印加して行うスパッタリングをいう。
　ＲＦスパッタリングは、ＤＣスパッタリングに比べてプラズマ密度が高く、放電電圧が下がるため、格子の乱れ等が減少し、キャリア移動度を高めることができる。また、一般的にＲＦスパッタリングの方が面内均一性が良好な膜が得られやすい。
　そのため、ＲＦスパッタリングより得られる膜は、ＴＦＴ素子としたときの電界効果移動度も高くなることが期待される。しかし、一般的にＲＦスパッタリングは、ＤＣスパッタリングよりも成膜が遅いため、工業的にはＤＣスパッタリングが採用されている。
　ＤＣスパッタ成膜時のターゲットに印加するパワー密度は、好ましくは１～１０Ｗ／ｃｍ２であり、さらに好ましくは２～５Ｗ／ｃｍ２である。特に好ましくは２．５～５Ｗ／ｃｍ２である。
　パワー密度が１Ｗ／ｃｍ２未満の場合、成膜速度が遅くなって生産性が悪くなるおそれがあるうえ、また放電も安定しないおそれがある。一方、スパッタパワー密度が１０Ｗ／ｃｍ２超の場合、成膜速度が速くなりすぎて、膜厚の制御性及び特性の均一性が悪くなるおそれがある。
　好適な交流スパッタリングとして以下の方法がある。
　真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、上記各ターゲットに交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
　このとき、交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら成膜を行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
　このスパッタリングに用いることができる装置としては、例えば特許文献３に記載の大面積生産用のＡＣ（交流）スパッタ装置が挙げられる。この装置を用いることにより、さらなる高速成膜が可能となり、また膜キャリア濃度を再現性よく所定の値とすることができる。
　上記のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。スパッタ源の要部を図１に示す。
　スパッタ源は、複数のスパッタ部を有し、板状のターゲット１００ａ～１００ｆをそれぞれ有し、各ターゲット１００ａ～１００ｆのスパッタされる面をスパッタ面とすると、各ターゲットはスパッタ面が同じ平面上に位置するように配置される。
　各ターゲット１００ａ～１００ｆは長手方向を有する細長の直方体に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット１００ａ～１００ｆの側面は平行になる。
　真空槽の外部には、交流電源３００ａ～３００ｃが配置されており、これら交流電源には、それぞれ対応する電極が２つずつ接続している。各交流電源３００ａ～３００ｃのそれぞれの２つの端子のうち、一方の端子は隣接する２つの電極のうちの一方に接続され、他方の端子は他方の電極に接続されている。
　各交流電源３００ａ～３００ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット１００ａ～１００ｆは、電極に密着して取り付けられているので、隣接する２つのターゲット１００ａ～１００ｆには互いに異なる極性の交流電圧が交流電源３００ａ～３００ｃから印加される。従って、互いに隣接するターゲット１００ａ～１００ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
　電極のターゲット１００ａ～１００ｆとは反対側の面には磁界形成手段２００ａ～２００ｆが配置されている。各磁界形成手段２００ａ～２００ｆは、外周がターゲット１００ａ～１００ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
　各リング状磁石は、対応する１個のターゲット１００ａ～１００ｆの真裏位置で、ターゲット１００ａ～１００ｆの長手方向に対して平行に配置されている。上述したように、ターゲット１００ａ～１００ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット１００ａ～１００ｆと同じ間隔を空けて配置されている。
　上記の装置を用いる場合、パワー密度は、３～２０Ｗ／ｃｍ２が好ましい。３Ｗ／ｃｍ２未満の場合、成膜速度が遅く、生産上経済的でない。２０Ｗ／ｃｍ２を超えるとターゲットが破損する場合がある。パワー密度は、より好ましくは５～２０Ｗ／ｃｍ２、さらに好ましくは４～１０Ｗ／ｃｍ２である。
　ＡＣスパッタの周波数は１０ｋＨｚ～１ＭＨｚの範囲が好ましい。１０ｋＨｚ未満であると、騒音の問題が発生するおそれがある。１ＭＨｚを超えるとプラズマが広がりすぎるため、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることがある。より好ましいＡＣスパッタの周波数は２０ｋＨｚ～５００ｋＨｚである。
　また、上記の装置を用いる場合、成膜速度は好ましくは７０～２５０ｎｍ／ｍｉｎ、より好ましくは１００～２００ｎｍ／ｍｉｎである。
　本発明の成膜方法に用いるターゲットは、金属酸化物からなるターゲットであれば特に限定されず、好ましくは以下の第１～第３のターゲットである。
　本発明の成膜方法に好適に用いることができる第１のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、ターゲット中のインジウム元素の含有量が、下記原子比を満たす。
　　　０．２≦［Ｉｎ］／全金属原子≦０．８
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
　全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
　上記原子比は、好ましくは０．２５≦［Ｉｎ］／全金属原子≦０．７５であり、さらに好ましくは０．３≦［Ｉｎ］／全金属原子≦０．７である。
　［Ｉｎ］／全金属原子（原子比）が０．２未満の場合、キャリア濃度が半導体領域よりも低くなってしまうおそれがある。一方、［Ｉｎ］／全金属原子（原子比）が０．８超の場合、スパッタリングした薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。
　本発明の成膜方法に好適に用いることができる第２のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす。
　　　　　０＜［Ｉｎ］／［Ｇａ］＜０．５
　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
　第２のターゲットの金属酸化物は、好ましくは下記原子比を満たす。
　　　　　０＜［Ｉｎ］／［Ｇａ］＜０．４５
　　　０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
　第２のターゲットの金属酸化物は、より好ましくは下記原子比を満たす。
　　　　　０＜［Ｉｎ］／［Ｇａ］＜０．３５
　　　０．４＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
　第２のターゲットの金属酸化物についてどのような組成領域においても水分子を導入してスパッタリングをした効果を得ることができるが、［Ｉｎ］／［Ｇａ］が０．５以上の場合は酸素分子を導入して成膜した場合でも酸化効果が大きいため、キャリア濃度が下がりすぎてしまい、得られる薄膜をＴＦＴ素子に用いた場合に、電界効果移動度が２ｃｍ２／Ｖｓ程度しか得ることができない。［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．２以下の場合はターゲットの抵抗が高抵抗となってしまうため、ＤＣスパッタリングやＡＣスパッタリングができなくなるおそれがある。また［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．９以上の場合は得られる薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。
　第２のターゲットでは、ガリウム元素の割合を減らし、インジウム元素の割合を増加させることにより、キャリア濃度やキャリア移動度を高くし、高電界効果移動度を得ることができる。
　第２のターゲットの組成比が、例えば０＜［Ｉｎ］／［Ｇａ］＜０．４５且つ０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９では電界効果移動度を５～１０ｃｍ２／Ｖｓとすることができ、０＜［Ｉｎ］／［Ｇａ］＜０．３５且つ０．４＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９では電界効果移動度を１０ｃｍ２／Ｖｓ以上とすることができるため望ましい。
　本発明の成膜方法に好適に用いることができる第３のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす。
　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
　　　　　０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
　第３のターゲットの金属酸化物は、好ましくは下記原子比を満たす。
　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
　　　　　０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３５
　第３のターゲットの金属酸化物は、より好ましくは下記原子比を満たす。
　　　０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
　　　　　０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
　第３のターゲットの金属酸化物において、［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．２以下の場合はターゲットの抵抗が高抵抗となってしまうため、ＤＣスパッタリングやＡＣスパッタリングができなくなるおそれがある。また［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．９以上の場合は得られる薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。さらにスズ元素はキャリア散乱源となってしまうため、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５以上の場合はキャリア移動度が低くなってしまい、得られる薄膜をＴＦＴ素子に用いた場合の電界効果移動度が５ｃｍ２／Ｖｓ以下となってしまうおそれがある。
　第３のターゲットでは、スズ元素の割合を減らし、インジウム元素の割合を増加させることにより、キャリア濃度やキャリア移動度を制御し、高電界効果移動度を得ることができる。
　第３のターゲットの組成比が、例えば０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９且つ０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３５では、電界効果移動度を５～１０ｃｍ２／Ｖｓとすることができ、０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９且つ０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２では、電界効果移動度を１０ｃｍ２／Ｖｓ以上とすることができる。
　非特許文献３では、キャリア濃度を制御するため、ターゲットはＧａ元素を含み、Ｇａ元素のターゲットの全金属元素に対する原子数比が０．３３である。
　しかし、Ｇａ元素の含有量が、ターゲットの全金属元素に対する原子数比で０．３３を超える場合、Ｇａが散乱源となり、得られる薄膜が半導体層であるＴＦＴ素子は、その移動度が低下してしまうおそれがあった。一方で、Ｇａ元素の含有量をターゲットの全金属元素に対する原子数比で０．３３未満にすると、散乱源となるＧａが少量となり、高い移動度が期待できるという利点を有する一方で、キャリア濃度を１０１８ｃｍ－３以下に制御することが困難となる問題があった。
　本発明の成膜方法では、Ｇａ元素の含有量がインジウム元素に対する原子数比で０．５未満である第２のターゲット、又はＧａ元素を含有しない第３のターゲットを用いて成膜した場合においても好適なＴＦＴ素子を得ることができる。特に、第３のターゲットを用いた場合、耐薬品性を向上させることができるため、エッチングストッパー層を形成せずともソース／ドレイン電極をウェットエッチングにて形成することが可能であり、さらに好適に動作するＴＦＴ素子を作製することができ、製造コストを低減することができる。
　第１のターゲットの金属酸化物は、好ましくはインジウム元素、亜鉛元素から実質的になる又はのみからなる酸化物であり、同様に第２のターゲットの金属酸化物は、好ましくはインジウム元素、ガリウム元素及び亜鉛元素から実質的になる又はのみからなる酸化物であり、第３のターゲットの金属酸化物は、好ましくはインジウム元素、スズ元素及び亜鉛元素から実質的なる又はのみからなる酸化物である。
　第１～第３のターゲットは、本発明の効果を損なわないない範囲で例えばＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、Ｇｅ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｍｏ及び希土類元素、ランタノイド元素から選ばれる１種類以上の元素を含むことができる。
　本発明の成膜方法により得られる薄膜をアニール処理することで、薄膜中に取り込まれたＯＨ基がＯとして酸素欠陥に入ることによりキャリア濃度を低下させることができる。アニール処理条件は好ましくは１５０～４００℃で５～１２０分間アニール処理である。
　アニール温度が１５０℃未満の場合、膜中に取り込まれたＯＨ基が十分に酸素結合を作らないため、キャリア濃度を低下させる効果を得ることが難しく、４００℃超の場合、結晶化が進行してしまうおそれがある。処理時間についても同様である。
　上記アニール処理は、１５０℃～４００℃の温度範囲であれば特に雰囲気に制限を受けるないが、少なくも酸素を含有する雰囲気下で行なうことが好ましい。酸素を含有する雰囲気下で行なうことにより、アニール処理した薄膜をＴＦＴとしたときの特性のばらつきを抑制することができる。
　本発明の成膜方法により得られる薄膜をアニール処理して得られる酸化物半導体（以下、単に本発明の酸化物半導体という場合がある）は、薄膜トランジスタの半導体薄膜として好適に用いることができる。
　本発明の酸化物半導体を含む電界効果型トランジスタは、電界効果移動度及びｏｎ－ｏｆｆ比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の酸化物半導体を含む電界効果型トランジスタは、酸化物半導体を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。
　本発明の酸化物半導体は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
　トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
　大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成トップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
　本発明の酸化物半導体を含む電界効果型トランジスタは、従来良好な特性を得ることが困難であった半導体膜の膜厚が５０ｎｍ以上、さらには６０ｎｍ以上、７０ｎｍ以上であっても好適に作動できる。また、本発明の酸化物半導体を含む電界効果型トランジスタは、好適な移動度、オンオフ比及びＳ値を有する。
　尚、半導体膜の膜厚の上限は例えば１００ｎｍである。
　本発明の酸化物半導体を含む電界効果型トランジスタのＳ値は、好ましくは１Ｖ／ｄｅｃａｄｅ以下、さらに好ましくは０．７Ｖ／ｄｅｃａｄｅ以下、特に好ましくは０．５Ｖ／ｄｅｃａｄｅ以下である。Ｓ値の値が１Ｖ／ｄｅｃａｄｅを超えると、駆動電圧が高くなる等トランジスタが良好なスイッチング特性を示さなくなるおそれがある。
　本発明の酸化物半導体を含む電界効果型トランジスタの閾値電圧は、通常は－５．０～５．０Ｖ、好ましくは－１．０～２．０Ｖ、より好ましくは－１．０～１．０Ｖ、さらに好ましくは０～１．０Ｖである。５Ｖより大きいと駆動電圧が大きくなる、消費電力が大きくなる等のおそれがあり、－５Ｖより小さいと消費電力が大きくなるおそれがある。
　本発明の酸化物半導体を含む電界効果型トランジスタのチャネル長は、通常用いられる範囲であれば特に制限されるものではないが、通常１０～７０μｍ、好ましくは２０～５０μｍである。
　本発明の酸化物半導体を含む電界効果型トランジスタのチャネル幅は、通常１０～１００μｍであり、好ましくは２０～７０μｍである。
　ディスプレイの高精細化のために、ＴＦＴは微小にする必要がある。その場合、所望のオン電流を得るためには、ＴＦＴチャネル層に用いられる半導体膜には高い移動度が必要となる。
　本発明の酸化物半導体を含む電界効果型トランジスタは高い移動度を有するので、１～１０μｍ領域、さらには２～８μｍの領域においても好適に使用することが期待できる。またチャネル幅について、本発明の酸化物半導体を含む電界効果型トランジスタは、１～１０μｍの領域、さらには２～８μｍの領域においても好適に使用することが期待できる。
　図２は、本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。
　電界効果型トランジスタである薄膜トランジスタ１はボトムゲート型であり、ガラス基板６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
　ドレイン電極１０、ソ－ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。
　例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
　ドレイン電極１０、ソ－ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、例えば図３では、各電極１０，２０及び３０は、それぞれ第１導電層３１，２１，１１及び第２導電層３２，２２，１２から構成されている。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
　ゲート絶縁膜５０を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。
　ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。
　尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
　ゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
　酸化物半導体膜４０は、本発明の成膜方法により得られる酸化物半導体である。
　酸化物半導体膜４０は、通常はホール測定で求めたキャリア密度が１０１８ｃｍ－３未満であり、好ましくは５×１０１７ｃｍ－３未満であり、より好ましくは１×１０１７ｃｍ－３未満である。キャリア密度が１０１８ｃｍ－３以上の場合、漏れ電流が大きくなるおそれがある。
　尚、キャリア密度の下限としては、酸化物半導体膜４０を備える素子の用途にもよるが、例えば１０１５ｃｍ－３以上とするのが好ましい。
　酸化物半導体膜４０の比抵抗は、四端子法で求めた値が、通常１０－１～１０８Ωｃｍであり、好ましくは１０１～１０７Ωｃｍであり、より好ましくは１０２～１０６Ωｃｍである。
　比抵抗が１０－１Ωｃｍ未満の場合、電気が容易に流れ半導体薄膜として機能しないおそれがある。一方、比抵抗が１０８Ωｃｍ超の場合、強い電界をかけないと半導体として機能しないおそれがある。
　酸化物半導体膜４０の膜厚は、酸化物半導体４０自身の比抵抗に応じて適宜最適な値が選定され、均一性の観点からは膜厚が厚い方が好ましく、成膜時間（工程のタクトタイム）の観点からは膜厚が薄い方が好ましい。
　酸化物半導体膜４０の膜厚は、通常は、２０～５００ｎｍ、好ましくは５０～１５０ｎｍ、より好ましくは６０～１４０ｎｍ、特に好ましくは７０～１３０ｎｍ、特に好ましくは７０～１１０ｎｍである。
　酸化物半導体の膜厚が２０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したＴＦＴの特性が不均一になるおそれがある。一方、膜厚が５００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
　薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上であり、好ましくは５ｃｍ２／Ｖｓ以上、より好ましく１０ｃｍ２／Ｖｓ以上、さらに好ましくは１８ｃｍ２／Ｖｓ以上、特に好ましくは３０ｃｍ２／Ｖｓ以上、最も好ましくは５０ｃｍ２／Ｖｓ以上である。
　電界効果移動度が１ｃｍ２／Ｖｓ未満の場合、スイッチング速度が遅くなるおそれがある。また、電界効果移動度の上限は例えば５００ｃｍ２／Ｖｓである。
　薄膜トランジスタ１のｏｎ－ｏｆｆ比は、通常１０３以上であり、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
　また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
　本発明の酸化物半導体を含む電界効果型トランジスタの製造方法は、例えば以下の方法により製造することができる。
　まず絶縁性基板上に金属膜を成膜し、ゲート電極を形成する。金属膜としてはＭｏ，Ａｌ、Ｃｒ及びこれらを主成分とする合金が好適に用いられる。これらの金属膜の積層膜を用いてもよい。
　ゲート電極及び絶縁性基板上に、プラズマＣＶＤ法により、ゲート絶縁膜を成膜する。次にスパッタリング法によりチャネルとなる半導体層を成膜する。次に、フォトリソグラフィー工程及びエッチング工程を経て、ＴＦＴとなる領域の半導体層を島状に形成する。続いて、ソース電極、ドレイン電極を形成するための第２金属膜を成膜する。この第２金属膜には、ゲート電極と同様に、Ａｌ、ＣｒやＭｏ、これらを含む合金等の材料を用いることができる。積層膜により構成することも可能である。
　成膜した第２金属膜を、フォトリソグラフィー工程、エッチング工程により所望の形状のソース電極、ドレイン電極のパターンを得ることでトランジスタが得られる。
実施例１～３０
　マグネトロンスパッタリング装置に、表１～３に示すターゲット組成を有する２インチのターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハーを、及び基板Ｂ１としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。
　基板をチャンバー内へ搬送後、所定の到達圧力とした後、表１～３に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表１～３に示すスパッタ条件にて膜厚５０ｎｍの非晶質膜を基板Ａ１及び基板Ｂ１上にそれぞれ成膜した。
　得られた薄膜を表１～３に示すアニール条件でオーブン中でアニール処理を行い、基板Ａ１及び基板Ｂ１上に積層してなる酸化物半導体を得た。
　加熱処理後の酸化物半導体を備えてなる基板Ｂ１を１ｃｍ２にカットし、４隅にＡｕ電極をつけた。Ａｕ電極と銅線を銀ペーストにより接着してホール効果測定用素子Ｂ１とし、キャリア濃度を評価した。結果を表１～３に示す。
　尚、キャリア濃度の測定は、室温にてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。
　加熱処理後の酸化物半導体を備えてなる基板Ａ１を２インチカソードのマグネトロンスパッタリング装置に再度装着し、カソードにＡｕターゲットを装着して、専用のメタルマスクを用いて、Ｗ／Ｌ＝１０００／２００μｍとなるようにＡｕ電極を成膜し、ＴＦＴ素子Ａ１を製造した。
　得られたＴＦＴ素子Ａ１をケースレー４２００ＳＣＳにセットし、ドレイン電圧Ｖｄｓ＝１０Ｖ及びゲート電圧Ｖｇｓ＝－２０～２０Ｖの条件で伝達特性を評価した。結果を表１～３に示す。
比較例１～１２及び参考例１～２
　表４及び５に示すターゲット組成を有するターゲットを用い、表４及び５に示す分圧比であるＡｒガス及びＨ２Ｏガス（比較例５～６及び参考例１～２）又はＡｒガス及びＯ２ガス（比較例１～４、７～１２）を導入し、表４及び５に示す条件で非晶質膜の成膜及びアニール処理を行なった他は実施例１～３０と同様にして酸化物半導体を製造し、実施例１～３０と同様にしてホール効果測定用素子Ｂ１を製造してキャリア濃度を評価し、及びＴＦＴ素子Ａ１を製造して伝達特性を評価した。結果を表４及び５に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　実施例及び比較例の結果に基づき、酸素濃度又は水素濃度と得られる薄膜のキャリア濃度の関係を図４に示す。
実施例３１
　ボトムゲート構造トップコンタクト構成の電界効果トランジスタを作製した。
　原子比Ｉｎ：Ｓｎ：Ｚｎ＝３６：１５：４９であるＩＴＺＯスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着してスパッタリングを行い、熱酸化膜（１００ｎｍ）付シリコン基板上に半導体層（膜厚８０ｎｍ）を成膜した。
　スパッタ条件は、到達圧力２×１０－４Ｐａ、スパッタ圧力０．６５Ｐａ、分圧比［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［Ａｒ］）＝３％、分圧比［Ｏ２］／（［Ｏ２］＋［Ａｒ］）＝０％、パワー密度５．０Ｗ／ｃｍ２、Ｔ－Ｓ距離５ｃｍ、成膜速度９５ｎｍ／ｍｉｎ．とした。
　得られた半導体層をフォトリソグラフィして、半導体領域（いわゆる島）を構成し、大気下３００℃で１時間熱処理した。フォトレジスト膜を形成後、ＤＣスパッタリングでＴｉ／Ａｕ／Ｔｉの積層金属膜を成膜し、リフトオフでパターニングしてソース電極及びドレイン電極をそれぞれ形成した。その後、大気下３００℃で１時間熱処理した。
　次に、プラズマＣＶＤにてＳｉＯｘ及びＳｉＮｘの順に成膜し、第１の保護層、第２の保護層をそれぞれ形成した。コンタクトホールを形成し、外部配線と接続した。その後、大気下、３００℃で１時間熱処理して、Ｗ＝２０μｍ及びＬ＝２０μｍであり、Ｓｉ基板をゲート電極としたボトムゲート構成かつトップコンタクト構成の電界効果型トランジスタを製造した。
　得られた電界効果型トランジスタについて、その特性評価を行なった。
　その結果、電界効果移動度が２１ｃｍ２／Ｖｓ、オンオフ比が１０８以上、閾値電圧が０．３Ｖ、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。
　上記評価は、半導体パラメーターアナライザー（ケースレー４２００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で評価した。
比較例１３
　半導体層成膜時の水蒸気分圧及び酸素分圧をそれぞれ分圧比［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［Ａｒ］）＝０％、分圧比［Ｏ２］／（［Ｏ２］＋［Ａｒ］）＝１０％とした他は実施例３１と同様にして電界効果型トランジスタを製造し、評価した。
　その結果、得られた電界効果型トランジスタは、閾値電圧－２０Ｖ以下のノーマリーオン状態であった。酸素分圧制御では、チャンネル層が８０ｎｍの薄膜トランジスタの作製が困難であることが確認された。
実施例３２
　ソース電極及びドレイン電極にＭｏを用い、リン酸系ウェットエッチング液を用い、チャンネル層上のＭｏ電極をウェトエッチィングすることによって、チャンネルエッチ型のボトムゲート構成かつトップコンタクト構成の電界効果型トランジスタを製造した以外は、実施例３１と同様にして電界効果型トランジスタを作製し評価した。
　その結果、得られた電界効果型トランジスタは、電界効果移動度が１９ｃｍ２／Ｖｓであり、オンオフ比が１０８以上であり、閾値電圧が０．３Ｖであり、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。
実施例３３
　ガラス基板上に、室温でＲＦスパッタリングして、モリブデン金属を２００ｎｍ積層した後、ドライエッチングでパターニングして、ゲート電極を作製した。ゲート電極は、エッチング後に順テーパとなっていた。ゲート電極を積層した基板に、プラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘ、ＳｉＯ２の順に成膜し、積層膜をゲート絶縁膜とした。
　実施例３１と同じスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着し、実施例３１と同一の条件でスパッタリングして、ゲート絶縁膜上に半導体層（膜厚８０ｎｍ）を成膜した。その後、３００℃で１時間熱処理した。
　ＰＥＣＶＤにてＳｉＯｘを成膜し、ＳｉＯｘ薄膜を形成した。続けて、レジスト膜を成膜し、パターニングした。ドライエッチ（ＲＩＥ）で薄膜をパターニングして第１の保護層（エッチストッパー）を形成した。リフトオフ用のフォトレジストレジスト膜を塗布し形成後、ＤＣスパッタリングでＴｉ／Ａｕ／Ｔｉの金属積層膜を成膜し、リフトオフ及びパターニングしてソース電極及びドレイン電極をそれぞれ形成した。さらに、ＰＥＣＶＤ（ＰＥＣＶＤ　ＳｉＮｘ：Ｈ）にてＳｉＮｘを成膜し第２保護層とした。コンタクトホールを形成し、外部配線と接続した。その後、大気下、３００℃で１時間熱処理して、Ｗ＝２０μｍ、Ｌ＝２０μｍのボトムゲート構造であるエッチストッパー型電界効果型トランジスタを製造した。
　得られた電界効果型トランジスタについて実施例３１と同様にして評価した。
　その結果、電界効果移動度１８ｃｍ２／Ｖｓ、オンオフ比が１０８以上、閾値電圧が０．３Ｖ、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。
実施例３４
　図１の成膜装置を用い、幅１１００ｍｍ、長さ１２５０ｍｍ、厚さ０．７ｍｍのガラス基板を加熱せずに表６の条件にてスパッタリングを行った。
　ここでは、Ｉｎ：Ｓｎ：Ｚｎ（原子比）＝３６：１５：４９であり、幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット１００ａ～１００ｆを用い、各ターゲット１００ａ～１００ｆを基板の幅方向に平行に、ターゲット間の距離が２ｍｍになるように配置した。磁界形成手段２００ａ～２００ｆの幅はターゲット１００ａ～１００ｆと同じ２００ｎｍとした。
　ガス供給系からスパッタガスであるＡｒとＨ２Ｏをそれぞれ９９：１の流量比で系内に導入した。このときの成膜雰囲気は０．５Ｐａとなった。交流電源のパワーは３Ｗ／ｃｍ２（＝１０．２ｋＷ／３４００ｃｍ２）とし、周波数は１０ｋＨｚとした。
　以上の条件で８秒成膜し、得られたＩＴＺＯの膜厚を測定すると１５ｎｍであった。成膜速度は１１２．５ｎｍ／分と高速であり、量産に適した結果となった。
　また、このようにして得られたＩＴＺＯ付きガラス基板電気炉に入れ、空気中４００℃１５分の条件で熱処理後、１ｃｍ２のサイズに切出し、４探針法によるホール測定を行った。その結果、キャリア濃度が２．５×１０１６ｃｍ－３となり、十分半導体化していることが確認できた。
実施例３５～実施例３９
　ターゲット組成とスパッタ条件を表６のように変更した他は実施例３４と同様にして半導体薄膜を得た。また、実施例３４と同様にして熱処理の後、ホール測定を行い、全て半導体化していることを確認した。
比較例１４
　スパッタ条件を表６のように変更した他は実施例３４と同様にして半導体薄膜を得た。導入ガスに水を使用せず、アルゴンと酸素を導入してＩＴＺＯを成膜した。ホール測定の結果、キャリア濃度は２．５×１０１７ｃｍ－３であり、半導体化したが、成膜レートが３６ｎｍ／分と遅かった。この成膜レートでは量産に課題を残すと考えられる。
比較例１５
　比較例１４において出力パワーを２０Ｗ／ｃｍ２に増加させ、高速成膜を行った。これにより成膜レートは９０ｎｍ／分と上昇した。しかし、キャリア濃度が７．５×１０１８ｃｍ－３であり、半導体化しなかった。
比較例１６
　スパッタ条件を表６のように変更した他は比較例１４と同様にして半導体薄膜を得た。キャリア濃度が５．５×１０１９ｃｍ－３であり、半導体化しなかった。
Figure JPOXMLDOC01-appb-T000006
実施例４０～４６
　マグネトロンスパッタリング装置に、表７に示すターゲット組成を有する２インチのターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハーを、及び基板Ｂ１としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。
　基板をチャンバー内へ搬送後、所定の到達圧力とした後、表７に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表７に示すスパッタ条件にて膜厚５０ｎｍの非晶質膜を基板Ａ１及び基板Ｂ１上にそれぞれ成膜した。
　得られた薄膜を表７に示すアニール条件でオーブン中でアニール処理を行い、基板Ａ１及び基板Ｂ１上に積層してなる酸化物半導体を得た。
　加熱処理後の酸化物半導体を備えてなる基板Ｂ１を１ｃｍ２にカットし、４隅にＡｕ電極をつけた。Ａｕ電極と銅線を銀ペーストにより接着してホール効果測定用素子Ｂ１とし、キャリア濃度を評価した。結果を表７に示す。
　尚、キャリア濃度の測定は、室温にてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。
　加熱処理後の酸化物半導体を備えてなる基板Ａ１を２インチカソードのマグネトロンスパッタリング装置に再度装着し、カソードにＡｕターゲットを装着して、専用のメタルマスクを用いて、Ｗ／Ｌ＝１０００／２００μｍとなるようにＡｕ電極を成膜し、ＴＦＴ素子Ａ１を製造した。
　得られたＴＦＴ素子Ａ１をケースレー４２００ＳＣＳにセットし、ドレイン電圧Ｖｄｓ＝１０Ｖ及びゲート電圧Ｖｇｓ＝－２０～２０Ｖの条件で伝達特性を評価した。結果を表７に示す。
実施例４７～５１
　表８に示すターゲット組成を有するターゲットを用い、表８に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表８に示す条件で非晶質膜の成膜及びアニール処理を行なった他は実施例４０～４６と同様にして酸化物半導体を製造し、実施例４０～４６と同様にしてホール効果測定用素子Ｂ１を製造してキャリア濃度を評価し、及びＴＦＴ素子Ａ１を製造して伝達特性を評価した。結果を表８に示す。
Figure JPOXMLDOC01-appb-T000007
Figure JPOXMLDOC01-appb-T000008
　本発明の酸化物半導体の製造方法により得られる酸化物半導体は、薄膜トランジスタ等の電界効果型トランジスタの半導体薄膜として広く利用することができる。
　上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
　この明細書に記載の文献の内容を全てここに援用する。

Claims (19)

  1. 　希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１～１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。
  2. 　前記気体の圧力が、０．１～５．０Ｐａである請求項１に記載の成膜方法。
  3. 　前記スパッタリングが、直流スパッタである請求項１又は２に記載の成膜方法。
  4. 　前記スパッタリングが、交流スパッタである請求項１又は２に記載の成膜方法。
  5. 　直流パワー密度が１～５Ｗ／ｃｍ２である請求項３に記載の成膜方法。
  6. 　真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、
    　前記各ターゲットに交流電源から負電位及び正電位を交互に印加して前記ターゲット上にプラズマを発生させて前記基板表面上に薄膜を成膜する成膜方法であって、
    　前記成膜は、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う、請求項４に記載の成膜方法。
  7. 　交流パワー密度が５～２０Ｗ／ｃｍ２である請求項４又は６に記載の成膜方法。
  8. 　前記交流電源の周波数が１０ｋＨｚ～１ＭＨｚである請求項４、６及び７のいずれかに記載の成膜方法。
  9. 　基板の成膜面に対して垂直方向の成膜速度が１～１００ｎｍ／ｍｉｎである請求項１～８のいずれかに記載の成膜方法。
  10. 　前記ターゲット及び基板間の距離が、基板の成膜面に対して垂直方向に１～１５ｃｍである請求項１～９のいずれかに記載の成膜方法。
  11. 　前記雰囲気の磁場強度が３００～１０００ガウスである請求項１～１０のいずれかに記載の成膜方法。
  12. 　前記金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、
    　ターゲット中のインジウム元素の含有量が、下記原子比を満たす請求項１～１１のいずれかに記載の成膜方法。
    　　　０．２≦［Ｉｎ］／全金属原子≦０．８
    （式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
    　全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
  13. 　前記金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、
    　ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす請求項１～１１のいずれかに記載の成膜方法。
    　　　　　０＜［Ｉｎ］／［Ｇａ］＜０．５
    　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
    （式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
  14. 　前記金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、
    　ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす請求項１～１１のいずれかに記載の成膜方法。
    　　　０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
    　　　　　０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
    （式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
  15. 　請求項１～１４のいずれかに記載の成膜方法により得られる薄膜を１５０～４００℃で５～１２０分間アニール処理する酸化物半導体薄膜の製造方法。
  16. 　前記アニール処理を、少なくも酸素を含有する雰囲気下で行なう請求項１５に記載の酸化物半導体薄膜の製造方法。
  17. 　請求項１５又は１６に記載の薄膜の製造方法により得られる酸化物半導体薄膜を備えてなる電界効果型薄膜トランジスタ素子。
  18. 　前記酸化物半導体薄膜がチャネル層である請求項１７に記載の電界効果型薄膜トランジスタ素子。
  19. 　移動度１０ｃｍ２／Ｖｓ以上であり、閾値電圧が－５～５Ｖである請求項１７又は１８に記載の電界効果型薄膜トランジスタ素子。
PCT/JP2011/002321 2010-04-22 2011-04-20 成膜方法 WO2011132418A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012511554A JPWO2011132418A1 (ja) 2010-04-22 2011-04-20 成膜方法
KR1020127027345A KR20130079348A (ko) 2010-04-22 2011-04-20 성막 방법
CN201180019930.6A CN102859670B (zh) 2010-04-22 2011-04-20 成膜方法
KR1020177021641A KR20170092716A (ko) 2010-04-22 2011-04-20 성막 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010099172 2010-04-22
JP2010-099172 2010-04-22
JP2011003354 2011-01-11
JP2011-003354 2011-01-11

Publications (1)

Publication Number Publication Date
WO2011132418A1 true WO2011132418A1 (ja) 2011-10-27

Family

ID=44833959

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002321 WO2011132418A1 (ja) 2010-04-22 2011-04-20 成膜方法

Country Status (5)

Country Link
JP (1) JPWO2011132418A1 (ja)
KR (2) KR20130079348A (ja)
CN (1) CN102859670B (ja)
TW (1) TWI525205B (ja)
WO (1) WO2011132418A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013728A1 (ja) * 2012-07-17 2014-01-23 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014015673A (ja) * 2012-06-13 2014-01-30 Idemitsu Kosan Co Ltd スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ
WO2014034122A1 (ja) * 2012-08-31 2014-03-06 出光興産株式会社 スパッタリングターゲット
WO2014038204A1 (ja) * 2012-09-07 2014-03-13 出光興産株式会社 スパッタリングターゲット
WO2014061272A1 (ja) * 2012-10-19 2014-04-24 出光興産株式会社 スパッタリングターゲット
WO2014061271A1 (ja) * 2012-10-18 2014-04-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014073213A1 (ja) * 2012-11-08 2014-05-15 出光興産株式会社 スパッタリングターゲット
WO2014076916A1 (ja) * 2012-11-14 2014-05-22 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN103849842A (zh) * 2012-12-03 2014-06-11 光洋应用材料科技股份有限公司 溅射靶材及导电金属氧化物薄膜
JP2014114498A (ja) * 2012-12-12 2014-06-26 Ulvac Japan Ltd スパッタ装置
WO2014112363A1 (ja) * 2013-01-15 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
WO2015097588A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
CN114651085A (zh) * 2020-05-11 2022-06-21 应用材料公司 在基板上沉积薄膜晶体管层的方法和溅射沉积设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943683B (zh) * 2013-12-06 2017-12-26 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
CN107492478B (zh) * 2016-06-12 2019-07-19 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335046A (ja) * 1994-06-14 1995-12-22 Idemitsu Kosan Co Ltd 導電性透明基材の製造方法
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014015673A (ja) * 2012-06-13 2014-01-30 Idemitsu Kosan Co Ltd スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ
KR101726098B1 (ko) * 2012-07-17 2017-04-11 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
JP2014037617A (ja) * 2012-07-17 2014-02-27 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR20150031440A (ko) * 2012-07-17 2015-03-24 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
US11462399B2 (en) 2012-07-17 2022-10-04 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film
WO2014013728A1 (ja) * 2012-07-17 2014-01-23 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014034122A1 (ja) * 2012-08-31 2014-03-06 出光興産株式会社 スパッタリングターゲット
JP2014047407A (ja) * 2012-08-31 2014-03-17 Idemitsu Kosan Co Ltd スパッタリングターゲット
WO2014038204A1 (ja) * 2012-09-07 2014-03-13 出光興産株式会社 スパッタリングターゲット
JP2014051714A (ja) * 2012-09-07 2014-03-20 Idemitsu Kosan Co Ltd スパッタリングターゲット
JP2014098204A (ja) * 2012-10-18 2014-05-29 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014061271A1 (ja) * 2012-10-18 2014-04-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014084479A (ja) * 2012-10-19 2014-05-12 Idemitsu Kosan Co Ltd スパッタリングターゲット
WO2014061272A1 (ja) * 2012-10-19 2014-04-24 出光興産株式会社 スパッタリングターゲット
WO2014073213A1 (ja) * 2012-11-08 2014-05-15 出光興産株式会社 スパッタリングターゲット
JPWO2014073213A1 (ja) * 2012-11-08 2016-09-08 出光興産株式会社 スパッタリングターゲット
CN104704138A (zh) * 2012-11-14 2015-06-10 出光兴产株式会社 溅射靶、氧化物半导体薄膜及它们的制造方法
US11443943B2 (en) 2012-11-14 2022-09-13 Idemitsu Kosam Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing these
WO2014076916A1 (ja) * 2012-11-14 2014-05-22 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN108546090B (zh) * 2012-11-14 2021-11-09 出光兴产株式会社 溅射靶、氧化物半导体薄膜及它们的制造方法
CN108546090A (zh) * 2012-11-14 2018-09-18 出光兴产株式会社 溅射靶、氧化物半导体薄膜及它们的制造方法
JP2014099493A (ja) * 2012-11-14 2014-05-29 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN103849842A (zh) * 2012-12-03 2014-06-11 光洋应用材料科技股份有限公司 溅射靶材及导电金属氧化物薄膜
JP2014114498A (ja) * 2012-12-12 2014-06-26 Ulvac Japan Ltd スパッタ装置
WO2014112363A1 (ja) * 2013-01-15 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JPWO2014112363A1 (ja) * 2013-01-15 2017-01-19 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI607104B (zh) * 2013-01-15 2017-12-01 出光興產股份有限公司 Sputtering target, oxide semiconductor film and their manufacturing method
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
JP2015143396A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 酸化物半導体の作製方法
US10388520B2 (en) 2013-12-27 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor
WO2015097588A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
CN114651085A (zh) * 2020-05-11 2022-06-21 应用材料公司 在基板上沉积薄膜晶体管层的方法和溅射沉积设备

Also Published As

Publication number Publication date
CN102859670A (zh) 2013-01-02
TW201142054A (en) 2011-12-01
KR20130079348A (ko) 2013-07-10
JPWO2011132418A1 (ja) 2013-07-18
CN102859670B (zh) 2015-09-02
TWI525205B (zh) 2016-03-11
KR20170092716A (ko) 2017-08-11

Similar Documents

Publication Publication Date Title
WO2011132418A1 (ja) 成膜方法
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101263538B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
WO2013021632A1 (ja) 薄膜トランジスタ
JPWO2009034953A1 (ja) 薄膜トランジスタ
JP5491258B2 (ja) 酸化物半導体の成膜方法
US20170170029A1 (en) Thin film transistor
JP5168599B2 (ja) 薄膜トランジスタの製造方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP5965107B2 (ja) 薄膜トランジスタ
JP2010219214A (ja) 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
WO2020166269A1 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
JP2014222690A (ja) 半導体装置
JP2014055324A (ja) 酸化物半導体膜の製造方法
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180019930.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11771759

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012511554

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127027345

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11771759

Country of ref document: EP

Kind code of ref document: A1