JP5702447B2 - 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ - Google Patents
半導体薄膜、及びその製造方法、並びに薄膜トランジスタ Download PDFInfo
- Publication number
- JP5702447B2 JP5702447B2 JP2013178649A JP2013178649A JP5702447B2 JP 5702447 B2 JP5702447 B2 JP 5702447B2 JP 2013178649 A JP2013178649 A JP 2013178649A JP 2013178649 A JP2013178649 A JP 2013178649A JP 5702447 B2 JP5702447 B2 JP 5702447B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- less
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
また、従来の薄膜トランジスタ(TFT)は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン(a−Si:H)等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。
例えば、特許文献1や、特許文献2などには、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されており、非特許文献1には、亜鉛、錫を含有する酸化物薄膜を用いたTFT(Thin Film Transistors)が記載されている。
本発明に係る半導体薄膜において、比抵抗が10Ωcmより小さくなると、薄膜トランジスタ1などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、on−off比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
また、比抵抗が107Ωcmより大きいと、薄膜トランジスタ1の閾値電圧が高くなったり、駆動時に過大な電圧を掛けなければならなかったりするおそれがある。
また、ホール移動度が2cm2/Vsより小さいと、薄膜トランジスタの電界効果移動度が小さくなってしまい、表示素子を駆動するスイッチング素子として用いる場合に、アモルファスシリコンと同様に、スイチング速度が遅く、高速な動画の表示に追従できないおそれがある。
また、エネルギーバンドギャップが2.4eVより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。
また、縮退半導体であるとキャリア密度を低密度で安定的に制御できないおそれがある。ここで、非縮退半導体薄膜はキャリア密度が温度に依存して変化する半導体薄膜をいい、キャリア密度の温度依存性は、ホール測定から求めることができる。
一方、原子比[Zn/(Zn+Sn)]が0.95より大きくなると、部分的に酸化亜鉛が結晶化して特性にむらが生じるおそれがある。
このような方法とすることにより、半導体薄膜中のキャリア密度を制御しながら、前述したような半導体薄膜を製造することができる。
また、本発明に係る半導体薄膜の製造方法は、平均粒径20μm以下のZn2SnO4で表されるスピネル型の結晶を含む焼結ターゲットを用いて、スパッタ法により前記非晶質膜を成膜するのが好ましい。
まず、本発明に係る薄膜トランジスタの第一実施形態について説明する。
なお、図1は、本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。
ゲート電極30、ソ−ス電極20、ドレイン電極10の各電極は、異なる二層以上の導電層を積層した多層構造とすることもでき、図示する例において、各電極30,20,10は、それぞれ第一導電層31,21,11と第二導電層32,22,12とから構成されている。
このようなゲート絶縁膜50は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜50は、結晶質を含むもの、多結晶を含むもの、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶を含むものか、非晶質であるものが好ましく、非晶質であるものが非晶質膜である透明半導体層との密着性がよいため特に好ましい。
このような酸化亜鉛と酸化錫を含有する非晶質膜は、広い温度範囲で作製しやすいとともに、非晶質膜とすることにより大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途で特に好ましい。
なお、非晶質膜であることは、X線回折で明確なピークが現れないことで確認できる。
このような不具合をより有効に回避するためには、比抵抗は102〜106Ωcmが好ましく、103〜105Ωcmが特に好ましい。
原子比(Zn/(Zn+Sn))が0.40より小さく、亜鉛の含有率が少ないと、過剰に存在する錫の価数が変化し、キャリア密度の調整を困難にするおそれがある。また、成膜時の温度や後処理の温度が低いときに、ホール移動度が低くなるおそれがある。
一方、原子比(Zn/(Zn+Sn))が0.95より大きくなり、亜鉛の含有率が過剰になると、部分的に酸化亜鉛が結晶化して特性にむらが生じるおそれがある。
本実施形態において、上記のような不具合をより有効に回避するためには、原子比(Zn/(Zn+Sn))は0.51〜0.94であるのが好ましくは、より好ましくは0.67〜0.93、さらに好ましくは0.68〜0.92であり、0.7〜0.9が特に好ましい。
このような不具合をより有効に回避するためには、上記原子比は、より好ましくは0.7以上、さらに好ましく、0.8以上であり、0.9以上が特に好ましい。
このため、本発明に係る半導体薄膜の製造方法にあっては、スパッタ法を採用する。スパッタ法としては、例えば、DCスパッタ法、RFスパッタ法、ACスパッタ法、ECRスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、RFスパッタ法よりもキャリア濃度を下げやすいDCスパッタ法や、ACスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、onn−off比などの透明半導体薄膜40の特性を向上させたりするには、膜質の制御がしやすいECRスパッタ法や、対向ターゲットスパッタ法が好ましい。
再現性、大面積での均一性から酸化亜鉛と酸化錫とを含有する焼結ターゲットを用いることが好ましい。
また、酸化亜鉛と酸化錫とを含有する焼結ターゲットのバルク抵抗は、通常500Ωcm以下とする。さらに、酸化亜鉛と酸化錫とを含有する焼結ターゲットは、平均粒径20μm以下のZn2SnO4で表されるスピネル型の結晶を含むものが好ましい。
このような不具合をより有効に回避するために、焼結ターゲットは、好ましくは1200℃以上、より好ましくは1250℃以上、さらに好ましくは1300℃以上で焼結したものを用いるのがよい。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは5×10−3Pa以下、さらに好ましくは5×10−4Pa以下であり、5×10−5Pa以下であるのが特に好ましい。
このような不具合をより有効に回避するためには、雰囲気ガス中の水H2O、又は水素H2の濃度は、好ましくは1.0vol%以下、より好ましくは0.1vol%以下であり、0.01vol%以下であるのが特に好ましい。
なお、本発明に係る半導体薄膜の製造方法にあっては、雰囲気ガス中の酸素分圧を1×10 −3 Pa以下とする。
このような不具合をより有効に回避するためには、基板温度は、好ましくは180〜290℃、より好ましくは200〜270℃である。
このとき、熱処理時の膜面の温度が、成膜時の基板温度より100〜270℃高い方が好ましい。この温度差が100℃より小さいと熱処理効果が無く、270℃より高いと基板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがある。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の膜面の温度が130〜240℃高いものがより好ましく、160〜210℃高いものが特に好ましい。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア密度を制御する方法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キャリア制御のために導入したガス成分が、膜中に取り込まれ散乱因子となっているものと推定される。
また、薄膜トランジスタ1のon−off比は、通常103以上とするが、好ましくは104以上、よりより好ましく105以上、さらに好ましくは106以上であり、特に好ましくは107以上である。
また、閾値電圧(Vth)がプラスでノーマリーオフとなることが好ましい。閾値電圧(Vth)がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
次に、本発明に係る薄膜トランジスタの第二実施形態について説明する。
なお、図2は、本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。
(1)スパッタリングターゲットの製造、及び評価
1.ターゲットの製造
原料として、平均粒径が2.0μmの酸化亜鉛と、0.6μmの酸化錫とを混合して、これを湿式ボールミルに供給し、72時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径10cm、厚さ5mmの寸法にプレス成形して、これを焼成炉に入れ、酸素ガス加圧下において、1,400℃,48時間の条件で焼成して、焼結体(ターゲット)を得た。このとき、昇温速度は、3℃/分であった。
2.ターゲットの評価
得られたターゲットにつき、密度を測定した。その結果、理論相対密度は86%であった。
上記(1)で得られたスパッタリングターゲットを、DCスパッタ法の一つであるDCマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板(コーニング1737)上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度200℃、到達圧力;5×10−5Pa、雰囲気ガス;Ar100%、スパッタ圧力(全圧);0.4Pa、到達圧力5×10−5Pa、基板温度200℃、投入電力100W、成膜時間20分間とした。
この結果、ガラス基板上に、膜厚が約100nmの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をICP法で分析したところ、原子比〔Zn/(Zn+Sn)〕が0.60、原子比〔Sn/(Zn+Sn)〕が0.40であった。
上記(2)で得られた透明半導体薄膜を大気中(酸素存在下)280℃で、2時間加熱(大気下熱処理)することで酸化処理を行なった。
上記(3)で得られた透明半導体薄膜のキャリア密度、及びホール移動度をホール測定装置により測定した。キャリア密度は1.2×1014cm−3、ホール移動度35cm2/Vsであった。また、四端子法により測定した比抵抗値は、1.2×103Ωcmであった。
なお、X線回折で非晶質膜であることを確認した。
ホール測定装置:Resi Test8310(東陽テクニカ製)
測定条件:ACホール測定、測定温度300K、磁場0.45Tesla
原料の組成比、成膜条件、酸化処理条件を表1のように調整した以外は、実施例1と同様に作製評価した。その結果を表1に併せて示す。
原料の組成比、成膜条件、酸化処理条件を表1のように調整した以外は、実施例1と同様に作製評価した。その結果を表1に併せて示す。
40 透明半導体薄膜
Claims (6)
- 酸化亜鉛と酸化錫を含有する非晶質膜からなる半導体薄膜であって、
比抵抗が10〜107Ωcm、キャリア密度が10 +17 cm −3 以下、ホール移動度が2cm 2 /V・sec以上、エネルギーバンドギャップが2.4eV以上の非縮退半導体薄膜であり、
前記非晶質膜中の亜鉛[Zn]と錫[Sn]の原子比が、Zn/(Zn+Sn)=0.40〜0.95であり、かつ、3B族、3A族、又はランタノイドである第三の金属元素[M]の原子比が、M/(M+Zn+Sn)=0.0001〜0.3であることを特徴とする半導体薄膜。 - 波長550nmの透過率が75%以上であることを特徴とする請求項1に記載の半導体薄膜。
- 仕事関数が3.5〜6.5eVであることを特徴とする請求項1又は2に記載の半導体薄膜。
- 酸化亜鉛と酸化錫を含有する非晶質膜からなり、比抵抗が10〜107Ωcm、キャリア密度が10+17cm−3以下、ホール移動度が2cm2/V・sec以上、エネルギーバンドギャップが2.4eV以上の非縮退半導体薄膜を製造するための方法であって、
前記非晶質膜中の亜鉛[Zn]と錫[Sn]の原子比をZn/(Zn+Sn)=0.40〜0.95とし、到達圧力が5×10−2 Pa以下、雰囲気ガス中の水H2O又は水素H2の濃度が1.2vol%以下、雰囲気ガス中の酸素分圧が1×10−3Pa以下の条件で、前記非晶質膜をスパッタ法で成膜した後に、酸素存在下で膜面の温度が、成膜時の基板温度以上の温度となる後処理工程を行うことを特徴とする半導体薄膜の製造方法。 - 平均粒径20μm以下のZn 2 SnO 4 で表されるスピネル型の結晶を含む焼結ターゲットを用いて、スパッタ法により前記非晶質膜を成膜する請求項4に記載の半導体薄膜の製造方法。
- 請求項1〜3のいずれか1項に記載の半導体薄膜を有することを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013178649A JP5702447B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013178649A JP5702447B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334502A Division JP5395994B2 (ja) | 2005-11-18 | 2005-11-18 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013253325A JP2013253325A (ja) | 2013-12-19 |
JP5702447B2 true JP5702447B2 (ja) | 2015-04-15 |
Family
ID=49951072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013178649A Active JP5702447B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5702447B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019073747A (ja) * | 2017-10-12 | 2019-05-16 | 住友金属鉱山株式会社 | 非晶質の透明酸化物膜、Sn−Zn−O系酸化物焼結体、非晶質の透明酸化物膜の製造方法、及びSn−Zn−O系酸化物焼結体の製造方法 |
JP7070130B2 (ja) * | 2018-06-19 | 2022-05-18 | 日立金属株式会社 | 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997006554A2 (en) * | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
EP1752430B1 (en) * | 1999-11-25 | 2009-06-17 | Idemitsu Kosan Co., Ltd. | Transparent conductive oxide |
JP2001306258A (ja) * | 2000-02-18 | 2001-11-02 | Nippon Sheet Glass Co Ltd | タッチパネル用透明導電膜付き基板 |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
US20050017244A1 (en) * | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
CN102867855B (zh) * | 2004-03-12 | 2015-07-15 | 独立行政法人科学技术振兴机构 | 薄膜晶体管及其制造方法 |
JP4447358B2 (ja) * | 2004-03-31 | 2010-04-07 | 大日本印刷株式会社 | 有機半導体素子 |
-
2013
- 2013-08-29 JP JP2013178649A patent/JP5702447B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013253325A (ja) | 2013-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5395994B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
JP5376750B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル | |
TWI442570B (zh) | Semiconductor thin film and its manufacturing method and thin film transistor | |
US7998372B2 (en) | Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel | |
JP5510767B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
TWI478347B (zh) | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device | |
JP5466939B2 (ja) | 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 | |
TWI525205B (zh) | Film forming method | |
TWI469345B (zh) | A field effect transistor using an oxide semiconductor, and a method for manufacturing the same | |
TWI546974B (zh) | Thin film transistor | |
JP2009253204A (ja) | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 | |
JPWO2009081885A1 (ja) | 酸化物半導体電界効果型トランジスタ及びその製造方法 | |
JP2009231664A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2014056945A (ja) | アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ | |
JP5702447B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
JP5678149B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル | |
JP6252903B2 (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5702447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |