JP5466939B2 - 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 - Google Patents

半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5466939B2
JP5466939B2 JP2009506316A JP2009506316A JP5466939B2 JP 5466939 B2 JP5466939 B2 JP 5466939B2 JP 2009506316 A JP2009506316 A JP 2009506316A JP 2009506316 A JP2009506316 A JP 2009506316A JP 5466939 B2 JP5466939 B2 JP 5466939B2
Authority
JP
Japan
Prior art keywords
thin film
crystalline oxide
oxide
carrier concentration
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009506316A
Other languages
English (en)
Other versions
JPWO2008117739A1 (ja
Inventor
公規 矢野
一吉 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2009506316A priority Critical patent/JP5466939B2/ja
Publication of JPWO2008117739A1 publication Critical patent/JPWO2008117739A1/ja
Application granted granted Critical
Publication of JP5466939B2 publication Critical patent/JP5466939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法に関する。
特に、本発明は、InとIn以外の2種以上の金属を含み、かつ、所定の電子キャリア濃度を有する結晶質酸化物を、半導体として用いている半導体デバイスに関する。また、本発明は、高い結晶性を有し、かつ、各結晶が所定の方向へ配向している多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法に関する。
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。
また、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、800℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英などの耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を必要とする。
さらに、結晶性のシリコン系薄膜は、通常、TFTの素子構成がトップゲート構成に限定されるため、マスク枚数の削減などコストダウンが困難であった。
一方、比較的低温で形成できる非晶性のシリコン半導体(アモルファスシリコン)は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化することもある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。ただし、金属薄膜からなる遮光層を設けると、工程が増えるだけでなく、浮遊電位を持つこととなる。したがって、遮光層をグランドレベルにする必要があり、この場合にも寄生容量が発生する。
なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法(CVD)法により製造されている。
また、従来の薄膜トランジスタ(TFT)としては、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン(a−Si:H)等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがある。この薄膜トランジスタは、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来のアモルファスシリコンを用いたものでも、高機能化に伴い作動の高速化が求められてきている。
このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜が注目されている(特許文献1〜6参照)。
一般的に、酸化物結晶の電子移動度は、金属イオンのs軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなZn,In,Snの酸化物結晶は、0.1から200cm2/Vsの大きな電子移動度を持つ。さらに、酸化物では、酸素と金属イオンとがイオン結合しているために、化学結合の方向性がなく、結合の方向が不均一な非晶質状態でも、結晶状態の移動度に近い電子移動度を有することが可能となる。このことから、Si系半導体と異なり、金属酸化物は非晶質でも電界効果移動度の高いトランジスタを作ることが可能である。これらの点を利用し、Zn,In,Snを含む結晶質・非晶質の金属酸化物を用いた様々な半導体デバイスや、それを用いた回路等が検討されている。
なお、インジウムに正二価元素を含有させた透明導電膜の技術(非特許文献1参照)や、ITOの結晶形態に関する技術(非特許文献2、3参照)などが検討されている。
また、例えば、PLD(パルスレーザーディポジション)法により、酸化インイジウム、酸化ガリウム、酸化亜鉛などの金属酸化物からなる非晶質の透明半導体膜を作成し、薄膜トランジスタを駆動させる、様々な技術が開示されている(特許文献7〜11参照)。
特開2006−165527号公報 特表平11−505377号公報 特開昭60−198861号公報 特表2006−528843号公報 特表2006−502597号公報 WO 2005/088726号公報 特開2003−86808号公報 特開2004−273614号公報 特開平7−235219号公報 特開2006−165528号公報 特開2006−165532号公報 Thin Solid Films 445 (2003) 63−71 Thin Solid Films 411 (2002) 17−22 JOURNAL OF APPLIED PHYSICS 100, 093706 (2006)
しかしながら、上記金属酸化物からなる透明半導体薄膜のうち、特に、酸化亜鉛を高温で結晶化してなる透明半導体薄膜は、電界効果移動度が1cm/V・sec程度と低く、on−off比も小さい。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。
また、酸化亜鉛を用いた結晶質を含む酸化物半導体については、多数の検討がなされているが、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
すなわち、移動度が低い、on−off比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすいなど、TFTの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しいなど製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり、成膜速度が遅かったり、700℃以上の高温処理が必要であるなど工業化に問題もあった。また、ボトムゲート構成での電解移動度などのTFT性能が低く、性能を上げるにはトップゲート構成で膜厚を50nm以上にする必要があるなどTFT素子構成上の制限もあった。
また、非晶質の透明半導体薄膜は、特性の経時変化や熱変化が大きいため、長期間使用すると、閾値電圧が大きく変化するなどの問題がある。特に、液晶パネルのプロセスでは250℃以上、時には300℃以上の熱がかかる場合があり、特性の熱変化は、工業化する上での大きな障害となっていた。これは、キャリア数が大きすぎたり、非晶質であるため、又は、成膜時の酸素分圧を上げることで無理に酸素を含有させているため、酸素の移動が起こりやすくキャリア密度が変化しやすかったりすることに起因すると推定される。
また、非晶質の透明半導体薄膜は、成膜時に多量の酸素を導入することが多いために制御が難しく、キャリア密度の経時変化や環境温度による変化が生じやすいことから成膜時の酸素分圧を精密に制御する必要があり、工業化する際の再現性、安定性、大面積均一性に問題があり、大型液晶ディスプレイなどへの適用は困難であった。
さらに、非晶質であるため、PANに代表されるエッチング液などへの耐薬品性が低く、半導体膜上の金属配線がウェットエッチングできない、屈折率が大きく多層膜の透過率が低下しやすいなどの欠点があった。また、非晶質であるため、雰囲気ガス中の酸素や水などを吸着して、電気特性が変化してしまうことにより、歩留まりが低下するなどのおそれもあった。
一方、酸化インジウムの結晶質を含む膜、特に、多結晶膜は、酸素欠損が生成しやすく、成膜時の酸素分圧を上げたり、酸化処理などをしたりしても、キャリア密度を1×1018cm−3未満とすることが困難と考えられていた。そのため、半導体膜又はTFTとして用いる試みはほとんどなされていなかった。
また、インジウムにZnやMg等の正二価元素を含む酸化物薄膜や、その熱処理による結晶化について検討されていたが、主に非晶質透明導電膜としての検討であり、キャリアを低減させた多結晶膜を電界効果トランジスタとして応用する検討はなされていなかった(非特許文献1参照)。
さらに、酸化インジウム−酸化錫からなる多結晶や、酸化インジウム多結晶の結晶形態と電気特性に関しても検討されてはいたが、インジウムにZnやMg等の正二価元素を含む多結晶酸化物薄膜を活性層として用いた電界効果型トランジスタと多結晶膜の結晶形態との関係は検討されていなかった(非特許文献2、3参照)。
本発明は、上記の事情に鑑みなされたものであり、インジウムとインジウム以外の2種の金属を含む結晶質酸化物を半導体として用いることにより、安定性、均一性、再現性、耐熱性、耐久性などに優れ、また、優れたトランジスタ特性を発揮することの可能な、新規な半導体デバイスを提供することを目的とする。
また、本発明は、インジウム、正二価元素及び酸素を含有する多結晶薄膜の結晶形態を適正化することにより、トランジスタ特性、信頼性、生産性、大面積均一性や再現性に優れ、さらに高精細化が可能な多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法を提供することをも目的とする。
上記目的を達成するために、本発明の半導体デバイスは、半導体として結晶質酸化物を用いた半導体デバイスであって、前記結晶質酸化物が、InとIn以外の2種以上の金属を含み、かつ、前記結晶質酸化物の電子キャリア濃度が1×1018/cm未満である。
このように、非晶質に比べて優れた特性を有する結晶質酸化物を半導体として用いることにより、半導体デバイスの安定性、均一性、再現性、耐熱性、耐久性、耐薬品性などを向上させることができる。また、インジウムとインジウム以外の2種の金属を含むことによって、キャリア濃度が低いとともにホール移動度が高く、さらに、エネルギーバンドギャップも大きい半導体薄膜を実現でき、優れた特性を有する新規な半導体デバイスを提供することができる。
なお、半導体デバイスとは、半導体素子、半導体部品、半導体装置、集積回路などをいう。
さらに、上記結晶質酸化物は、単結晶酸化物、エピタキシャル酸化物、多結晶酸化物を含むが、多結晶酸化物が工業的に製造しやすく好ましい。
また、好ましくは、前記結晶質酸化物に含まれる、前記Inの原子の数(=[In])と、前記In以外の2種以上の金属の原子の数の総和(=[X])が、
[X]/([X]+[In])=0.0001〜0.13であるとよい。
このようにすると、電子キャリア濃度を1×1018/cm未満にできる。すなわち、本発明者らは、Inを主成分としドーパントとして、2種以上の金属を含有した結晶膜を作製し、ドーパント濃度や後処理条件を制御することによって、電子キャリア濃度を約1×1018/cm未満にできることを発見した。
また、好ましくは、前記結晶質酸化物が、少なくとも前記[X]/([X]+[In])の条件を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であるとよい。
このようにすると、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。
また、好ましくは、前記In以外の2種以上の金属が、正二価金属と正四価金属であるとよい。
このように、正三価金属のInが主成分の酸化物に、正二価金属と正四価金属を含ませると、正二価金属だけのときよりも価数のバランスがとれるので、状態が安定化し信頼性が高くなることが期待できる。
なお、正二価金属とは、イオン状態での価数として正二価を取りうる元素をいい、また、正三価金属とは、イオン状態での価数として正三価を取りうる元素をいい、さらに、正四価金属とは、イオン状態での価数として正四価を取りうる元素をいう。
また、好ましくは、前記正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた少なくとも一つの元素であり、前記正四価金属がSn、Ge、Si、Ti、C、Zr及びHfから選ばれた少なくとも一つの元素であり、前記結晶質酸化物に含まれる前記Inの原子の数(=[In])と、前記正二価金属の原子の数(=[M2])と、前記正四価金属の原子の数(=[M4])が、
[M2]/([M2]+[M4]+[In])=0.0001〜0.13
[M4]/([M2]+[M4])=0.0001〜0.3
であるとよい。
このようにすると、電子キャリア濃度を1×1018/cm未満にできる。
また、好ましくは、前記In以外の2種以上の金属が、正二価金属と正三価金属であるとよい。
このようにしても、状態が安定化し信頼性が高くなることが期待できる。
また、好ましくは、前記正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた少なくとも一つの元素であり、前記正三価金属が、Ga、Al、B、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた少なくとも一つの元素であるとよい。
このようにすると、さらに状態が安定化し信頼性が高くなることが期待できる。
また、好ましくは、前記In以外の2種以上の金属が、ともに正二価金属であるとよい。
このようにしても、状態が安定化し信頼性が高くなることが期待できる。
また、好ましくは、前記In以外の2種以上の金属が、ZnとMg、ZnとCu、ZnとCo、ZnとNi、ZnとCa、又は、ZnとSrのいずれか一組であるとよい。
このようにすると、さらに状態が安定化し信頼性が高くなることが期待できる。
また、好ましくは、前記多結晶質酸化物中のLi、Na及びKの濃度が1000ppm以下であるとよい。
このようにすると、長時間駆動した際の特性変化が少なくなり、トランジスタの信頼性を向上させることができる。
また、好ましくは、前記結晶質酸化物が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、半導体デバイスを効率よく製造することができる。
また、好ましくは、前記結晶質酸化物が、不純物としてAr、Kr、Xe、Ne、Nから選ばれた少なくとも一つの元素を含むとよい。
このようにすると、電子キャリア濃度を容易に制御することができる。
また、好ましくは、前記結晶質酸化物を、薄膜トランジスタにおける活性層として用いるとよい。
このようにすると、薄膜トランジスタの安定性、均一性、再現性、耐熱性、耐久性、耐薬品性などを向上させることができる。また、素子特性を向上させることができ、例えば、長期間使用しても、閾値のシフト量が少なく、電界効果移動度とon−off比が高く、漏れ電流の発生などの照射光による影響を小さくすることができる。さらに、大面積均一性や再現性に優れた薄膜トランジスタを提供することができる。
上記目的を達成するために、本発明の多結晶半導体薄膜は、インジウム、正二価元素及び酸素を含有する多結晶半導体薄膜であって、X線回折法のロッキング・カーブ半値幅が1°以下の結晶性を有し、かつ、各結晶が所定の方向へ配向している構成としてある。
このようにすると、非晶質に比べて優れた特性を有する多結晶酸化物を半導体として用いることにより、半導体デバイスの安定性、均一性、再現性、耐熱性、耐久性、耐薬品性などを向上させることができる。また、各結晶を所定の方向へ配向させることにより、電子移動度の設定範囲を拡大することができ、多結晶半導体薄膜の付加価値を向上させることができるとともに、半導体素子の高精細化が可能となる。さらに、インジウム、正二価元素及び酸素を含有する多結晶薄膜とすることにより、電子キャリア濃度が低く、かつ、電子移動度が高く、さらに、エネルギーバンドギャップも大きい、優れた半導体特性を有する半導体薄膜を実現することができる。
また、好ましくは、前記X線回折法におけるX線回折パターンが、ビックスバイト構造のパターンを示し、(222)ピーク強度(I(222))と、(400)ピーク強度(I(400))の回折強度比(I(222)/I(400))が、
I(222)/I(400)<1.0であるとよい。
このようにすると、多結晶半導体薄膜をトランジスタに適用した際、電界効果移動度やon−off比が低かったり、ゲートリーク電流やオフ電流が大きくなったり、信頼性が低下するおそれがあるといった不具合を回避することができる。
また、結晶膜とは、X線回折で特定の回折線を示すものをいい、多結晶膜とは、登録されているピーク強度比と異なる強度比を示すものをいう。
また、好ましくは、前記X線回折法におけるX線回折パターンが、ビックスバイト構造のパターンを示し、(222)ピーク強度(I(222))と、(400)ピーク強度(I(400))の回折強度比(I(222)/I(400))が、
I(222)/I(400)>10であるとよい。
このようにすると、多結晶半導体薄膜をトランジスタに適用した際、電界効果移動度やon−off比が低かったり、ゲートリーク電流やオフ電流が大きくなったり、信頼性が低下するおそれがあるといった不具合を回避することができる。
また、好ましくは、前記インジウムの原子の数(=[In])と、前記正二価元素の原子の数(=[X])が、
[X]/([X]+[In])=0.0001〜0.13であるとよい。
このようにすると、電子キャリア濃度を1×1018/cm未満にできる。
なお、正二価元素とは、イオン状態での価数として正二価を取りうる元素をいう。
また、好ましくは、前記正二価元素が、亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウム及びストロンチウムから選ばれた一以上の元素であるとよい。
このようにすると、効果的に電子キャリア濃度を制御することができる。
また、好ましくは、前記正二価元素が、亜鉛であるとよく、このようにすると、透過率やバンドギャップを大きくすることができ、さらに、エッチング残渣を低減することができる。
また、好ましくは、前記正二価元素より少量の正四価元素を含んでいるとよい。
このようにすると、価数のバランスがとられるため、正三価元素であるインジウムの酸化物中で正二価元素が安定化し、信頼性や均一性を向上させることができる。
また、好ましくは、前記多結晶半導体薄膜が、リン酸系エッチング液(PAN)に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であるとよい。
このようにすると、簡便なウェトエッチングを用いて薄膜トランジスタなどの半導体デバイスを作製することができ、生産性や経済性を向上させることができる。
また、上記目的を達成するために、本発明の多結晶半導体薄膜の製造方法は、請求項14〜20のいずれか一項に記載の多結晶半導体薄膜を製造する方法であって、150℃以下の基板温度で非晶質膜を形成する工程と、前記非晶質膜を、150℃を超え500℃以下の温度で結晶化させることにより、前記多結晶半導体薄膜とする工程とを有する方法としてある。
このようにすると、非晶質膜を確実に形成でき、また、結晶化させる際、効果的に酸素欠損量や結晶性を制御することができる。
また、上記目的を達成するために、本発明の電界効果型トランジスタは、請求項14〜20のいずれか一項に記載の多結晶半導体薄膜を活性層に用いた構成としてある。
このようにすると、電界効果型トランジスタの安定性、均一性、再現性、耐熱性、耐久性、耐薬品性などを向上させることができる。また、素子特性を向上させることができ、例えば、長期間使用しても、閾値のシフト量が少なく、電界効果移動度とon−off比が高く、漏れ電流の発生などの照射光による影響を小さくすることができる。さらに、大面積均一性や再現性に優れた電界効果型トランジスタを提供することができる。
また、上記目的を達成するために、本発明の電界効果型トランジスタの製造方法は、請求項22に記載の電界効果型トランジスタを製造する方法であって、前記活性層として、150℃以下の基板温度で非晶質膜を形成する工程と、前記非晶質膜を、150℃を超え500℃以下の温度で結晶化させることにより、前記多結晶半導体薄膜とする工程とを有する方法としてある。
このようにすると、多結晶半導体薄膜となる非晶質膜を確実に形成でき、また、結晶化させる際、効果的に酸素欠損量や結晶性を制御することができる。
図1は、本発明の一実施形態にかかる半導体デバイスである、薄膜トランジスタの要部の概略断面図を示している。 図2は、本発明の一実施例にかかる、In−ZnO−Gaからなる結晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度の測定グラフを示している。 図3は、本発明の一比較例にかかる、In−ZnO−Gaからなる非晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度の測定グラフを示している。 図4は、実施例1〜13と比較例1〜6に対する、成膜方法、成膜条件、膜組成原子比、酸化処理、及び、半導体薄膜の特性を表した表を示している。 図5は、一実施形態にかかる多結晶半導体薄膜の、配向制御を説明する概略図であり、(a)は無配向膜の拡大平面図を示しており、(b)は配向膜の拡大平面図を示している。 図6は、本発明の一実施形態にかかる電界効果型トランジスタの要部の概略断面図を示している。 図7は、実施例14〜16と比較例7〜9に対する、成膜方法、基板位置、成膜条件、膜組成原子比、熱処理、及び、半導体薄膜の特性を表した表を示している。 図8は、実施例14〜16及び比較例7〜9におけるターゲットと基板位置の関係を説明する概略図を示している。 図9は、実施例14及び実施例15の多結晶酸化物半導体薄膜のX線結晶構造解析結果のグラフである。 図10は、比較例7及び比較例8の多結晶酸化物半導体薄膜のX線結晶構造解析結果のグラフである。
[半導体デバイスの一実施形態]
図1は、本発明の一実施形態にかかる半導体デバイスである、薄膜トランジスタの要部の概略断面図を示している。
図1において、ボトムゲート型の薄膜トランジスタ1001は、ガラス基板1010上に形成されたゲート電極1025と、このゲート電極1025及びガラス基板1010上に積層されたゲート絶縁膜1024と、ゲート電極1025の上方のゲート絶縁膜1024上に形成された、活性層としての多結晶酸化物半導体薄膜1002と、この多結晶酸化物半導体薄膜1002上に、離れて形成されたソース電極1022及びドレイン電極1023とを備えている。
なお、薄膜トランジスタ1001は、上記のボトムゲート型に限定されるものではなく、例えば、トップゲート型などの様々な構成の薄膜トランジスタであってもよい。また、薄膜トランジスタ1001が形成される基体は、ガラス基板1010に限定されるものではなく、たとえば、可撓性を有する樹脂フィルムなどであってもよい。
薄膜トランジスタ1001は、結晶質酸化物である多結晶酸化物半導体薄膜1002を活性層として用いている。また、多結晶酸化物半導体薄膜1002は、InとIn以外の2種以上の金属を含み、かつ、電子キャリア濃度が1×1018/cm未満である
薄膜トランジスタ1001の活性層(半導体薄膜)は、結晶質を含む酸化物薄膜(すなわち、多結晶酸化物半導体薄膜1002)としてある。この多結晶酸化物半導体薄膜1002は、半導体薄膜の少なくとも一部又は全部を結晶質とすることで、半導体薄膜を非晶質とした場合に比べて、キャリア濃度の低減や制御を容易とすることができ、さらに、薄膜トランジスタを構成した際に動作が安定化する。また、薄膜トランジスタ1001の安定性、均一性、再現性、耐熱性、耐久性などを向上させることができる。
なお、薄膜に含ませる結晶質は、単結晶又は多結晶(エピタキシャル膜を含む。)のいずれであってもよいが、工業的に製造が容易で、大面積化が可能な多結晶膜が好ましい。また、単結晶は、製造プロセスや使用時における屈曲や衝撃でクラックが発生するおそれがあるため、このことからも多結晶が好ましい。
また、本発明において、結晶質酸化物1021とは、X線回折スペクトルにおいて、特定の回折線を示す酸化物をいう。一方、非晶質酸化物とは、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。
また、多結晶酸化物半導体薄膜1002は、インジウムとインジウム以外の2種の金属を含むことによって、キャリア濃度が低いとともにホール移動度が高く、さらに、エネルギーバンドギャップも大きい半導体薄膜を実現でき、優れた特性を有する新規な薄膜トランジスタ1001を提供することができる。
ここで、好ましくは、多結晶酸化物半導体薄膜1002に含まれる、Inの原子の数(=[In])と、In以外の2種以上の金属の原子の数の総和(=[X])が、
[X]/([X]+[In])=0.0001〜0.13であるとよい。このようにすると、電子キャリア濃度を1×1018/cm未満にできる。
この理由は、原子比[X/(X+In)]が0.0001より小さいと、電子キャリア密度を1×1018/cm未満にすることが困難となるおそれがあるからである。一方、原子比[X/(X+In)]が0.13より大きくなると、界面あるいは表面が変質しやすく不安定になるおそれや、結晶化温度が高くなりすぎ結晶化させるのに高温が必要となったり、結晶化が不十分となるおそれがある。また、キャリア濃度が高くなったり、キャリア濃度が経時変化したり、ホール移動度が低下したり、耐熱性が低下したり、耐薬品性が低下したりするおそれがある。さらに、トランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったりするおそれがあるからである。
また、より好ましくは、[X]/([X]+[In])の範囲は、0.01〜0.1であり、さらに好ましくは0.03〜0.95、特に好ましくは0.06〜0.9である。
また、好ましくは、In以外の2種以上の金属が、正二価金属と正四価金属であるとよい。このように、正三価金属のInが主成分の酸化物に、正二価金属と正四価金属を含ませると、正二価金属だけのときよりも価数のバランスがとれるので、状態が安定化し信頼性が高くなることが期待できる。
正二価金属としては、例えば、Zn、Be、Mg、Ca、Sr、Ba、Ti、V、Cr、Mn、Fe、Co、Ni、Pd、Pt、Cu、Ag、Cd、Hg、Sm、Eu、Ybなどが挙げられる。これらのなかでも、Zn、Mg、Mn、Co、Ni、Cu、Caが好ましい。さらに、これらのなかでも、効率的にキャリア濃度を制御できることから、Zn、Mg、Cu、Ni、Co、Ca、Srがより好ましく、添加によるキャリア制御の効果からはCu、Niが特に好ましく、透過率やバンドギャップの広さからはZn、Mgが特に好ましい。また、エッチング残渣を少なくするためには、Znが最も好ましい。これらの正二価金属は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。
正四価金属としては、例えば、Sn、Ge、Si、Ti、C、Pb、Zr、Hf、V、Nb、Ta、Mo、W、Mn、Tc、Re、Fe、Ru、Os、Rh、Ir、Pd、Ptなどが挙げられる。なかでも効率的にキャリア濃度を制御できることから、Sn、Ge、Si、Ti、C、Zr、Hfが好ましい。これらの正四価金属は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。
また、好ましくは、正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた少なくとも一つの元素であり、正四価金属がSn、Ge、Si、Ti及びCから選ばれた少なくとも一つの元素であり、結晶質酸化物に含まれるInの原子の数(=[In])と、正二価金属の原子の数(=[M2])と、正四価金属の原子の数(=[M4])
が、
[M2]/([M2]+[M4]+[In])=0.0001〜0.13
[M4]/([M2]+[M4])=0.0001〜0.3
であるとよい。このようにしても、電子キャリア濃度を1×1018/cm未満にできる。
この理由は、[M4]/([M2]+[M4])が0.0001より小さいと、正二価金属と正四価金属を同時に含ませる効果がでないおそれがあり、0.3より大きいと電子キャリア密度を1×1018/cm未満にすることが困難となるおそれがあるからである。
また、[M4]/([M2]+[M4])の範囲は、0.001〜0.2がより好ましく、0.005〜0.1がさらに好ましく、0.01〜0.05が特に好ましい。
なお、[M2]/([M2]+[M4]+[In])については、上記[X]/([X]+[In])とほぼ同じである。
また、好ましくは、In以外の2種以上の金属を、正二価金属と正三価金属としてもよい。このようにしても、状態が安定化し信頼性が高くなることが期待できる。
さらに好ましくは、上記正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた少なくとも一つの元素であり、上記正三価金属が、Ga、Al、B、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた少なくとも一つの元素であるとよい。このようにすると、さらに状態が安定化し信頼性が高くなることが期待できる。
また、上記正二価金属としては、Zn、Mg、Cu、及びNiから選ばれた少なくとも一つの元素であることが特に好ましく、上記正三価金属としては、Dy、Ho、Er、Tm、Yb、Luが特に好ましい。
また、好ましくは、In以外の2種以上の金属が、ともに正二価金属であるとよい。このようにしても、状態が安定化し信頼性が高くなることが期待できる。
さらに好ましくは、前記In以外の2種以上の金属が、ZnとMg、ZnとCu、ZnとCo、ZnとNi、ZnとCa、又は、ZnとSrのいずれか一組であるとよい。このようにすると、さらに状態が安定化し信頼性が高くなることが期待できる。
さらに、亜鉛などの正二価金属の少なくとも一部は、インジウムを固溶置換していることが好ましい。この理由は、正三価であるインジウムを正二価金属が固溶置換することによって、効果的にキャリア密度を低下させることが期待できるからである。
また、多結晶酸化物半導体薄膜1002は、電子キャリア濃度が1×1018/cm未満が好ましく、1×1017/cm未満がより好ましく、1×1016/cm未満がさらに好ましい。この理由は、電子キャリア濃度が1×1018/cm以上だと、オフ電流が大きくなったり、on−off比が小さくなるおそれがあるからである。
また、電子キャリア濃度の下限は、用途などによってことなるが、通常、1×1010/cm以上であり、1×1012/cm以上が好ましい。この理由は、1×1010/cm未満だと移動度が小さくなるおそれがあるからである。
また、本発明に係る多結晶酸化物半導体薄膜1002の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には約0〜40℃程度の範囲から適宜選択されるある温度である。なお、本発明に係る結晶質酸化物の電子キャリア濃度は、約0〜40℃の範囲全てにおいて、1×1018/cm未満を充足する必要はない。例えば、約25℃において、キャリア電子密度1×1018/cm未満が実現されていればよい。また、好ましくは、電子キャリア濃度をさらに下げ、1017/cm以下とするとよく、より好ましくは1×1016/cm以下にするとよい。このようにすると、ノーマリーオフの薄膜トランジスタ1001が歩留まり良く得られる。
また、電子キャリア濃度の測定は、ホール効果測定により求める。約1018/cm未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
また、好ましくは、多結晶酸化物半導体薄膜1002中のLi、Na及びKの濃度が1000ppm以下であるとよい。このようにすると、薄膜トランジスタ1001を長時間駆動した際の特性変化が少なくなり、トランジスタの信頼性を向上させることができる。
また、結晶質酸化物1021中のLi及びNaの濃度が、1000ppm以下であるとよい。このようにすると長時間駆動した際の特性変化が少なくなりトランジスタの信頼性を向上させることができる。Li、Na及びKの濃度は、500ppm以下がより好ましく、100ppm以下がさらに好ましく、10ppm以下が特に好ましい。
なお、本発明は、In以外に2種以上の金属を含むことを特徴としているが、特性を改善する他の成分を添加することを妨げるものではない。
例えば、多結晶酸化物半導体薄膜1002が、不純物としてAr、Kr、Xe、Ne、Nから選ばれた少なくとも一つの元素を含んでいてもよく、このようにすると、電子キャリア濃度を容易に制御することができる。
また、好ましくは、多結晶酸化物半導体薄膜1002が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、半導体デバイスを効率よく製造することができる。なお、本実施形態の多結晶酸化物半導体薄膜1002は、非晶質の状態でパターニングされ、その後結晶化される。結晶化された多結晶酸化物半導体薄膜1002は、PAN耐性を有するので、ソース電極1022やドレイン電極1023を容易にパターニングすることが可能となる。
上述した多結晶酸化物半導体薄膜1002の厚さは、通常、0.5〜500nmであり、好ましくは1〜150nmであり、より好ましくは3〜80nmであり、特に好ましくは10〜60nmである。この理由は、0.5nmより薄いと工業的に均一に成膜することが難しいからである。一方、500nmより厚いと成膜時間が長くなり工業的に採用できないからである。また、3〜80nmの範囲内にあると、移動度やon−off比などTFT特性が特に良好である。
また、薄膜トランジスタ1001のチャンネル幅Wとチャンネル長Lの比W/Lは、通常、0.1〜100であり、好ましくは1〜20であり、特に好ましくは2〜8である。この理由は、W/Lが100を越えると漏れ電流が増えたり、on−off比が低下したりするおそれがあるからである。また、0.1より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがあるからである。
さらに、チャンネル長Lは通常0.1〜1000μmであり、好ましくは1〜100μmであり、さらに好ましくは2〜10μmである。この理由は、0.1μm以下では工業的に製造が難しく、また、ショートチャンネル効果が現れたり、漏れ電流が大きくなるおそれがあるからである。また、1000μm以上では素子が大きくなりすぎたり、駆動電圧が大きくなるなど好ましくないからである。
また、好ましくは、多結晶酸化物半導体薄膜1002の伝導帯と価電子帯とのエネルギーバンドギャップを約2.8eV以上とするとよく、このようにすることで、可視光の照射により、価電子帯の電子が励起されて漏れ電流が流れやすくなるおそれがあるという不具合を有効に回避することができる。
ゲート絶縁膜1024の材料は、特に制限がなく、本実施形態の発明の効果を失わない範囲で、一般に用いられているものを任意に選択できる。例えば、SiO,SiNx,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,Hf,CaHfO,PbTi3,BaTa26,SrTiO3,AlNなどの酸化物を用いることができる。これらのなかでも、SiO,SiNx,Al,Y,Hf,CaHfOを用いるのが好ましく、より好ましくはSiO,SiNx,Y,Hf,CaHfOであり、特に好ましくはYである。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiOでもSiOxでもよい)。
このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ソース電極1022やドレイン電極1023の材料は、特に制限がなく、本実施形態の発明の効果を失わない範囲で、一般に用いられている、金属やその合金、あるいは、酸化物導電体材料などを任意に選択できる。
次に、上記薄膜トランジスタ1001に用いられる多結晶酸化物半導体薄膜1002の作製方法について、説明する。
多結晶酸化物半導体薄膜1002の成膜する際、スパッタ法としては、DCスパッタ法、DCマグネトロンスパッタ法、ACスパッタ法、ACマグネトロンスパッタ法、RFスパッタ法、RFマグネトロンスパッタ法、対向ターゲットスパッタ法、シリンドリカルターゲットスパッタ法、ECRスパッタ法などを利用することができる。また、真空蒸着法としては、抵抗加熱法、電子ビーム加熱法、パルスレーザーデポジション(PLD)法などを利用することができる。さらに、イオンプレーティング法としては、ARE法、HDPE法を利用することができる。また、CVD法としては、熱CVD法、プラズマCVD法が利用できる。
これらの中でも、工業的には放電が安定し安価で大型化が容易なDCマグネトロンスパッタ法、あるいは、ACマグネトロンスパッタ法が好ましく、DCマグネトロンスパッタ法が特に好ましい。また、コスパッタ、反応性スパッタ、DC/RF重畳スパッタを利用してもよい。
また、スパッタ法を用いる場合、到達圧力を、通常5×10−2Pa以下とする。この理由は、5×10−2Paより大きいと、雰囲気ガス中の不純物により移動度が低下するおそれがあるからである。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは5×10−3Pa以下、より好ましくは5×10−4Pa以下、さらに好ましくは1×10−4Pa以下であり、5×10−5Pa以下であるのが特に好ましい。
また、雰囲気ガス中の酸素分圧は、通常40×10−3Pa以下とする。雰囲気ガス中の酸素分圧が40×10−3Paより大きいと、移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。また、ウェットエッチング時に残渣が発生するおそれがある。
このような不具合をより有効に回避するためには、雰囲気ガス中の酸素分圧は、好ましくは15×10−3Pa以下、より好ましくは7×10−3Pa以下であり、1×10−3Pa以下であるのが特に好ましい。
また、スパッタ時の基板・ターゲット間距離(S−T距離)は、通常150mm以下、好ましくは110mm、特に好ましくは80mm以下である。このこの理由は、S−T距離が短いとスパッタ時に基板がプラズマに曝されることにより、正二価金属の活性化が期待できるからである。また、150mmより長いと、成膜速度が遅くなり工業化に適さなくなるおそれがあるからである。
通常、基板温度250℃以下で物理成膜する。基板温度が250℃より高いと後処理の効果が十分に発揮されず、低キャリア濃度、高移動度に制御することが困難となるおそれがある。このような不具合をより有効に回避するためには、基板温度は、好ましくは200℃以下、より好ましくは150℃以下、さらに好ましくは100℃以下であり、特に好ましくは50℃以下である。
さらに、薄膜トランジスタ1001における活性層(多結晶酸化物半導体薄膜2)は、インジウム以外の金属の組成が膜厚方向に分布を持っていることが好ましい。特に、ゲート絶縁膜1024側の濃度が反対側よりも低いと移動度が高くなり好ましい。
また、本発明においては、後述する実施例1〜13のように結晶質酸化物(多結晶酸化物半導体薄膜1002)の材料、組成比、製造条件、後処理条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1×1018/cm未満とする。また、好ましくは1013/cm以上1017/cm以下、さらに好ましくは、1015/cm以上2×1016/cm以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、かつ、ノーマリーオフの薄膜トランジスタ1001が歩留まり良く得られる。
(結晶質酸化物の電子キャリア密度と電子移動度に関する測定結果)
次に、多結晶酸化物半導体薄膜1002の電子キャリア密度と電子移動度に関する測定結果について、図面を参照して説明する。
図2は、本発明の一実施例にかかる、In−ZnO−Gaからなる結晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度の測定グラフを示している。
図2において、InとIn以外の2種以上の金属(本実施例では、ZnとGa)を含むスパッタリングターゲットを用い、RFマグネトロンスパッタ法(酸素分圧0Paから1×10−3Pa)により、基板温度約25℃で成膜し、In−ZnO−Gaからなる非晶質膜の薄膜を得た。その後、酸素存在下にて、約300℃で約2時間熱処理し、多結晶のIn−ZnO−Gaからなる複数の結晶質酸化物の薄膜(複数の多結晶酸化物半導体薄膜2)を得た。なお、Inの原子の数(=[In])、Znの原子の数(=[Zn])、Gaの原子の数(=[Ga])の割合を変化させて、複数の結晶質酸化物の薄膜を得た。続いて、得られた複数の結晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度を測定した。
また、図3は、本発明の一比較例にかかる、In−ZnO−Gaからなる非晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度の測定グラフを示している。
図3において、InとIn以外の2種以上の金属(本比較例では、ZnとGa)を含むスパッタリングターゲットを用い、RFマグネトロンスパッタ法(酸素分圧0Paから5×10−2Pa)により、基板温度約25℃で成膜し、In−ZnO−Gaからなる複数の非晶質酸化物の薄膜を得た。なお、Inの原子の数(=[In])、Znの原子の数(=[Zn])、Gaの原子の数(=[Ga])の割合を変化させて、複数の非晶質酸化物の薄膜を得た。続いて、得られた複数の非晶質酸化物の薄膜の電子キャリア濃度に対する電子移動度を測定した。
図2,3に示すように、製造条件を適切に設定することにより、結晶質酸化物及び非晶質酸化物は、電子キャリア濃度を1×1018/cm未満まで制御できた。また、1017/cm以上での電子移動度は、結晶質酸化物の方が非晶質酸化物よりも高い値を示した。このことから、本発明に係る結晶質酸化物は、薄膜トランジスタを構成した場合、信頼性に加え高い移動度が期待でき、on−off比などのトランジスタ特性を向上させることができることが分かった。
また、図2に示す複数の結晶質酸化物は、電子キャリア濃度が1×1015〜1×1020/cmの範囲において、電子キャリア濃度が増加するとともに、電子移動度もほぼ対数的に比例して増加した。すなわち、両対数のグラフに電子キャリア濃度(X座標)と電子移動度(Y座標)をプロットすると、プロット点がほぼ右上りの直線上にプロットされる。
なお、多結晶酸化物半導体薄膜1002に含まれる、Inの原子の数(=[In])と、In以外の2種以上の金属(ZnとGa)の原子の数の総和(=[X])を、[X]/([X]+[In])=0.0001〜0.13とすることにより、電子キャリア濃度を1×1018/cm未満に制御することができた。
一方、図3に示す複数の非晶質酸化物は、電子キャリア濃度が1×1016〜1×1017/cmの範囲において、ほぼ結晶質酸化物からなる薄膜と同様に、電子キャリア濃度が増加するとともに電子移動度も増加した。しかし、電子キャリア濃度が1×1017〜1×1020/cmの範囲においては、電子キャリア濃度が増加するとともに、電子移動度もわずかに増加したものの、結晶質酸化物からなる薄膜と比べると、ほとんど増加せず小さな値であった。
また、非晶質酸化物からなる薄膜は、220℃100時間の耐熱試験後に特性が劣化したのに対し、結晶質酸化物からなる薄膜は、同様の220℃100時間の耐熱試験を行っても、特性がほとんど変化しなかった。このことによって、半導体デバイスの使用温度範囲を広くすることができ、また、信頼性を向上させることができる。
また、多結晶酸化物半導体薄膜1002は、少なくとも、上述した原子比[X]/([X]+[In])を変化させることによって、多結晶酸化物半導体薄膜1002の電子キャリア濃度に対する電子移動度が、対数的に比例して増加する。これにより、製造条件を制御することにより、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。すなわち、電子キャリア濃度の増加にともない、電子移動度が大きくなるので、on−off比を大きくしやすい、また、移動度を高くしてもオフ電流が増加しにくい等薄膜トランジスタ1001の特性を向上させることができる。
次に、本発明に係る実施例1〜13と比較例1〜6について、図面を参照して説明する。
図4は、実施例1〜13と比較例1〜6に対する、成膜方法、成膜条件、膜組成原子比、酸化処理、及び、半導体薄膜の特性を表した表を示している。
[結晶質酸化物の作製例]
(1)スパッタリングターゲットの製造
原料として、酸化インジウム、酸化亜鉛、酸化マグネシウムの粉末とを、原子比[In]/([In]+[Zn]+[Mg])が0.93、原子比[Zn]/([In]+[Zn]+[Mg])が0.06、原子比[Mg]/([In]+[Zn]+[Mg])が0.01となるように混合して、これを湿式ボールミルに供給し、72時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径10cm、厚さ5mmの寸法にプレス成形して、これを焼成炉に入れ、1450℃,12時間の条件で焼成して、焼結体(ターゲット)を得た。
(2)半導体薄膜の成膜
上記(1)で得られたスパッタリングターゲットを、RFスパッタ法の一つであるRFマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板(コーニング1737)上に透明半導体薄膜を成膜した。
ここでのスパッタ条件としては、基板温度;25℃、到達圧力;1×10−4Pa、雰囲気ガス;Ar100%、スパッタ圧力(全圧);1×10−1Pa、投入電力100W、成膜時間20分間、S−T距離100mmとした。
この結果、ガラス基板上に、膜厚が約100nmの非晶質酸化物が形成された。
(3)半導体薄膜の酸化処理
上記(2)で得られた透明半導体薄膜を大気中(酸素存在下)300℃で、2時間加熱(大気下熱処理)することで結晶化を行った。
(4)半導体薄膜の物性の評価
上記(3)で得られた透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。キャリア濃度は3×1014cm−3、ホール移動度は5cm/Vsであった。また、四端子法により測定した比抵抗の値は、1100Ωcmであった。また、Li、Na及びKの濃度は、数ppm以下であった。
なお、得られた膜組成をICP法で分析したところ、原子比[In]/([In]+[Zn]+[Mg])が0.93であり、原子比[Zn]/([In]+[Zn]+[Mg])が0.06であり、原子比[Mg]/([In]+[Zn]+[Mg])が0.01であった。
ホール測定装置、及びその測定条件は下記のとおりであった、
[ホール測定装置]
東陽テクニカ製:Resi Test8310
[測定条件]
室温(約25℃)、約0.5[T]、約10−4〜10−12A、AC磁場ホール測定
さらに、この半導体薄膜は、分光光度計により波長約400nmの光線についての光線透過率が約85%であり、透明性においても優れたものであった。また、エネルギーバンドギャップは約3.7eVと十分に大きかった。
また、X線結晶構造解析により多結晶であることが確認された。
また、これらの実施例、及び比較例について、PAN耐性、耐熱性についても評価して図4の表に示した。
[PAN耐性]
PANによるエッチング速度が約10nm/分以上のものを×とし、それ以外のものを○として表中に示した。
ここで、PAN耐性の評価には、約45℃のPANエッチング液(リン酸約91.4wt%、硝酸約3.3wt%、酢酸約5.3wt%)を用いた。なお、一般的に、PANエッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、リン酸が約45〜95wt%、硝酸約0.5〜5wt%、酢酸約3〜50wt%の範囲にあるものが用いられる。
[耐熱性]
260℃、1時間の熱処理で、比抵抗が処理前の1/10以下になったものを×とし、それ以外のものを○として表中に示した。
この半導体薄膜の残りの評価は、PAN耐性が○、耐熱性が○であった。
すなわち、上述した実施例1の多結晶化された酸化物(多結晶酸化物半導体薄膜2)は、優れた透明半導体薄膜としての特性を有していた。
[薄膜トランジスタの特性]
さらに、実施例1〜13及び比較例1〜6の半導体薄膜について、ガラス基板上にW=20μm、L=20μm、スパッタ時間を調整して膜厚10nmとした多結晶酸化物の薄膜トランジスタを製造し、移動度及びon−off比を測定し、その評価を行った。
本実施例の薄膜トランジスタ1001は、移動度が80cm/Vsであり、on−off比が10以上であり、優れたトランジスタ特性を有していた。
また、実施例2〜13及び比較例1〜6は、膜組成原子比、成膜条件、酸化処理条件などを図4の表のように調整した以外は、実施例1と同様に作製し評価した。
実施例2の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにCuを添加した点が相違した。なお、この相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1100Ωcmであった。さらに、エネルギーバンドギャップは約3.2eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が80cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例2の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例2の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例3の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにNiを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1100Ωcmであった。さらに、エネルギーバンドギャップは約3.2eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が80cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例3の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例3の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例4の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにGaを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約3cm/Vsであった。四端子法により測定した比抵抗の値は、約2300Ωcmであった。さらに、エネルギーバンドギャップは約3.6eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が60cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例4の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例4の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例5の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにAlを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約3cm/Vsであった。四端子法により測定した比抵抗の値は、約2300Ωcmであった。さらに、エネルギーバンドギャップは約3.6eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が65cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例5の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例5の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例6の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにCeを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約4cm/Vsであった。四端子法により測定した比抵抗の値は、約1300Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が70cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例6の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例6の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例7の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにDyを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約4cm/Vsであった。四端子法により測定した比抵抗の値は、約1300Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が70cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例7の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例7の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例8の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにErを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約4cm/Vsであった。四端子法により測定した比抵抗の値は、約1300Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が70cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例8の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例8の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例9の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにYbを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約4cm/Vsであった。四端子法により測定した比抵抗の値は、約1300Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が70cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例9の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例9の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例10の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにGeを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1100Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が75cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例10の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例10の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例11の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりにTiを添加した点が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1100Ωcmであった。さらに、エネルギーバンドギャップは約3.5eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が75cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例11の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例11の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例12の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりに、MgとSnを添加した点(原子比[Mg]/([In]+[Zn]+[Mg]+[Sn])=0.009、原子比[Sn]/([In]+[Zn]+[Mg]+[Sn])=0.001)が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約6cm/Vsであった。四端子法により測定した比抵抗の値は、約900Ωcmであった。さらに、エネルギーバンドギャップは約3.7eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が90cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例12の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例12の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
実施例13の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Mgの代わりに、DyとGeを添加した点(原子比[Dy]/([In]+[Zn]+[Dy]+[Ge])=0.009、原子比[Ge]/([In]+[Zn]+[Dy]+[Ge])=0.001)が相違した。なお、これらの相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約3×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1100Ωcmであった。さらに、エネルギーバンドギャップは約3.8eVであり、PAN耐性が○、耐熱性が○であり、図示してないが、トランジスタ特性として、移動度が80cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例13の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例13の薄膜トランジスタ1001は、優れたトランジスタ特性を有していた。
[比較例1]
比較例1の酸化物は、実施例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、RFマグネトロンスパッタの代わりにDCマグネトロンスパッタを用い、到達圧力;10×10−4Pa、スパッタ圧力(全圧);2×10−1Pa、さらに、In以外の金属を添加しない点が相違した。なお、この相違点の他は、実施例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約1×1018cm−3、ホール移動度は約28cm/Vsであった。四端子法により測定した比抵抗の値は、約0.22Ωcmであった。さらに、エネルギーバンドギャップは約4.1eVであり、PAN耐性が○、耐熱性が○であり、また、図示してないが、トランジスタ特性としては、ノーマリーオンとなりトランジスタ特性が確認できなかった。
すなわち、上述した比較例1の多結晶化された酸化物は、透明半導体薄膜としての特性を有していなかった。
[比較例2]
比較例2の酸化物は、比較例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Inの代わりにZnを用い、Zn以外の金属を添加しない点が相違した。なお、この相違点の他は、比較例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、結晶性が多結晶であり、キャリア濃度が約6×1017cm−3、ホール移動度は約1cm/Vsであった。四端子法により測定した比抵抗の値は、約10Ωcmであった。さらに、エネルギーバンドギャップは約3.3eVであり、PAN耐性が×、耐熱性が○であった。また、図示してないが、トランジスタ特性として、移動度が3cm/Vsであり、on−off比が10以上であった。
すなわち、上述した比較例2の多結晶化された酸化物は、PAN耐性が×であり、透明半導体薄膜としての特性を有していた。また、比較例2の薄膜トランジスタは、トランジスタ特性を有していた。
[比較例3]
比較例3の酸化物は、比較例1の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、Znを添加し(原子比[Zn]/([In]+[Zn])=0.05)、さらに、大気下熱処理を行わない点が相違した。なお、この相違点の他は、比較例1の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、非晶質であり、キャリア濃度が約3×1020cm−3、ホール移動度は約35cm/Vsであった。四端子法により測定した比抵抗の値は、約0.0006Ωcmであった。さらに、エネルギーバンドギャップは約4.2eVであり、PAN耐性が×、耐熱性が○であった。また、図示してないが、トランジスタ特性としては、ノーマリーオンとなりトランジスタ特性が確認できなかった。
すなわち、上述した比較例3の酸化物は、透明半導体薄膜としての特性を有していなかった。
[比較例4]
比較例4の酸化物は、比較例3の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、成膜条件のAr:100%の代わりに、Ar:98%+H:8%とした点が相違した。なお、この相違点の他は、比較例3の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、非晶質であり、キャリア濃度が約7×1020cm−3、ホール移動度は約17cm/Vsであった。四端子法により測定した比抵抗の値は、約0.00053Ωcmであった。さらに、エネルギーバンドギャップは約4.2eVであり、PAN耐性が×、耐熱性が○であった。また、図示してないが、トランジスタ特性としては、ノーマリーオンとなりトランジスタ特性が確認できなかった。
すなわち、上述した比較例4の酸化物は、透明半導体薄膜としての特性を有していなかった。
[比較例5]
比較例5の酸化物は、比較例4の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、DCマグネトロンスパッタの代わりにRFマグネトロンスパッタを用い、成膜条件をAr:96%+O:4%とし、酸素分圧;8×10−3Pa、InとZnの原子比を変更(原子比[In]/([In]+[Zn])=0.55、原子比[Zn]/([In]+[Zn])=0.45)した点が相違した。なお、この相違点の他は、比較例4の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、非晶質であり、キャリア濃度が約1.1×1016cm−3、ホール移動度は約3cm/Vsであった。四端子法により測定した比抵抗の値は、約190Ωcmであった。さらに、エネルギーバンドギャップは約3.7eVであり、PAN耐性が×、耐熱性が×であった。また、図示してないが、トランジスタ特性として、移動度が25cm/Vsであり、on−off比が105以上であった。
すなわち、上述した比較例5の多結晶化された酸化物は、PAN耐性及び耐熱性が×であり、透明半導体薄膜としての特性を有していた。また、比較例5の薄膜トランジスタは、トランジスタ特性を有していた。
[比較例6]
比較例6の酸化物は、比較例5の作製条件(成膜方法、成膜条件、膜組成原子比、及び、酸化処理)と比べて、DCマグネトロンスパッタの代わりにRFマグネトロンスパッタを用い、成膜条件をAr:95%+O:5%とし、酸素分圧;10×10−3Paとした点が相違した。なお、この相違点の他は、比較例5の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図4に示すように、非晶質であり、キャリア濃度が約9×1015cm−3、ホール移動度は約2cm/Vsであった。四端子法により測定した比抵抗の値は、約350Ωcmであった。さらに、エネルギーバンドギャップは約3.8eVであり、PAN耐性が×、耐熱性が×であった。また、図示してないが、トランジスタ特性として、移動度が18cm/Vsであり、on−off比が10以上であった。
すなわち、上述した比較例6の多結晶化された酸化物は、PAN耐性及び耐熱性が×であり、透明半導体薄膜としての特性を有していた。また、比較例5の薄膜トランジスタは、トランジスタ特性を有していた。
上述したように、本実施形態の薄膜トランジスタ1001によれば、薄膜トランジスタ1001の活性層に、InとIn以外の2種以上の金属を含む多結晶酸化物半導体薄膜1002を用い、かつ、この多結晶酸化物半導体薄膜1002の電子キャリア濃度を約1×1018/cm未満とすることにより、安定性、均一性、再現性、耐熱性、耐久性などに優れ、また、優れたトランジスタ特性を発揮することができる。さらに、大面積均一性や再現性に優れた薄膜トランジスタ1001を提供することができる。
[多結晶半導体薄膜及びその製造方法の一実施形態]
本発明の一実施形態に係る多結晶半導体薄膜は、インジウム、正二価元素及び酸素を含有する多結晶半導体薄膜であって、X線回折法のロッキング・カーブ半値幅が1°以下の結晶性を有し、かつ、各結晶が所定の方向へ配向している構成としてある。
本実施形態の多結晶半導体薄膜は、X線回折法におけるロッキング・カーブ半値幅が1°以下としてあり、高い結晶性を有している。この理由は、ロッキング・カーブ半値幅が1°より大きいと結晶性が低い状態にあり、例えば、多結晶半導体薄膜を活性層に用いたトランジスタの電界効果移動度が低くなるおそれがあるからである。また、好ましくは、0.5°以下とするとよく、さらに好ましくは、0.3°以下とするとよい。なお、この半値幅に下限はないが、通常、0.01°以上である。
図5は、一実施形態にかかる多結晶半導体薄膜の、配向制御を説明する概略図であり、(a)は無配向膜の拡大平面図を示しており、(b)は配向膜の拡大平面図を示している。
図5(a)に示すように、多結晶半導体薄膜が無配向膜2011の場合、各結晶の伝導パス2013が異なった方向を向いているために、電子eは、複雑に曲りながら移動する。このため、電子移動度は小さな値に抑制される。これに対し、図5(b)に示すように、多結晶半導体薄膜が配向膜2012の場合、各結晶の伝導パス2013が同じ方向(水平方向)を向いているために、水平方向に移動しようとする電子eは、ほぼ直線に沿って移動することができる。このため、電子移動度は、無配向膜2011の場合と比べると、大幅に向上する。ただし、垂直方向に移動しようとする電子eは、ほぼ伝導パス2013を通り抜けるように移動しなければならない。このため、電子移動度は、無配向膜2011の場合より小さな値に抑制される。
すなわち、多結晶半導体薄膜を配向制御することにより、効率よく電流を流すこと、あるいは、効率よく電流を遮ることが可能となる。したがって、例えばトランジスタのon−off比などの特性を向上させることができる。なお、上記配向制御は、例えば、成膜時における、ターゲットに対する基板位置、スパッタ時の投入電圧、酸素分圧、全圧などを制御することによって行うことができる。ただし、配向制御方法は、これに限定されるものではない。
また、多結晶半導体薄膜は、インジウム、正二価元素及び酸素を含有する多結晶酸化物からなる薄膜である。この多結晶酸化物は、後述するように、材料、組成比、製造条件、後処理条件などを制御することによって、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とすることができる。より好ましくは1013/cm以上1017/cm以下、さらに好ましくは1015/cm以上1016/cm以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、かつ、ノーマリーオフの電界効果型トランジスタを歩留まり良く得られる。
また、本発明に係る多結晶半導体薄膜の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択される温度である。なお、本発明に係る多結晶半導体薄膜の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、室温付近でのキャリア密度が1018cm−3未満であるのが好ましく、より好ましくは2×1017cm−3未満、さらに好ましくは1017cm−3未満、特に好ましくは5×1016cm−3未満である。例えば、1016/cm以下にするとノーマリーオフの電界効果型トランジスタが歩留まり良く得られる。
キャリア密度が1018cm−3以上になると、電界効果型トランジスタとして駆動しないおそれがある。また、電界効果型トランジスタとして駆動しても、ノーマリーオンになったり、閾値電圧が高くなったり、on−off比が小さくなったり、漏れ電流が大きくなったりするおそれがある。
なお、電子キャリア濃度の下限値は、例えば、電界効果型トランジスタのチャネル層として適用できれば特に限定されるものではない。下限値は、例えば、1012/cmである。
また、電子キャリア濃度の測定は、ホール効果測定により求める。約1018/cm未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
また、多結晶半導体薄膜は、X線回折法におけるX線回折パターンが、ビックスバイト構造のパターンを示し、(222)ピーク強度(I(222))と、(400)ピーク強度(I(400))の回折強度比(I(222)/I(400))が、1.0より小さいことが好ましく、0.6より小さいことがさらに好ましく、0.3より小さいことがより好ましく、0.1より小さいことが特に好ましい。
また、上記回折強度比(I(222)/I(400))は、10より大きいことが好ましく、15より大きいことがさらに好ましく、20より大きいことがより好ましく、30より大きいことが特に好ましい。
このようにすると、多結晶半導体薄膜をトランジスタに適用した際、電界効果移動度やon−off比が低かったり、ゲートリーク電流やオフ電流が大きくなったり、信頼性が低下するおそれがあるといった不具合を回避することができる。
また、好ましくは、多結晶半導体薄膜のインジウムの原子の数(=[In])と、正二価元素の原子の数(=[X])が、[X]/([X]+[In])=0.0001〜0.13であるとよい。より好ましくは0.001〜0.1であり、さらに好ましくは0.01〜0.97であり、特に好ましくは0.06〜0.95であるとよい。この理由は、0.0001より小さいとドーパントとしての効果が少なくキャリア密度が高くなったり、ウェットエッチングの際に残渣が発生するおそれがあるからである。また、0.13より大きいと結晶化温度が高くなり500℃以下では結晶ができなくなったり、結晶化しても結晶性が低くなるおそれがある。また、X線回折法のロッキング・カーブ半値幅が大きくなるおそれや、結晶化後の薄膜の移動度が低下するおそれがあるからである。
また、好ましくは、正二価元素が、亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウム及びストロンチウムから選ばれた一以上の元素であるとよい。このようにすると、効率的に電子キャリア濃度を制御することができる。
また、添加によるキャリア制御の効果からはCu、Niが特に好ましく、透過率やバンドギャップの広さからはZn、Mgが特に好ましい。また、エッチング残渣を少なくするためには、Znが最も好ましい。これらの正二価元素は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。
なお、正二価元素としては、上記の他に、例えば、Be、Ba、Ti、V、Cr、Mn、Fe、Pd、Pt、Ag、Cd、Hg、Sm、Eu、Ybなどが挙げられる。
また、好ましくは、多結晶半導体薄膜が、正二価元素より少量の正四価元素を含んでいるとよい。このように、正四価元素を含ませると、正二価元素だけのときよりも価数のバランスがとれるので、正三価元素であるインジウムの酸化物中で正二価元素が安定化し、信頼性や均一性を向上させることができる。
なお、正四価元素としては、例えば、Sn、Ge、Si、C、Pb、Zr、Ce、Nd、Tb、Ti、V、Hf、Mo、Ruなどが挙げられる。なかでも、Sn、Ge、Si、C、Zr、Tiが正二価元素を安定させやすく好ましい。これらの正四価元素は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。
また、かかる効果を発現するには、正四価元素の原子の数(=[M4])と正二価元素の原子の数(=[M2])の比率[M4]/[M2]])が、0.0001以上0.5以下が好ましく、0.001以上0.1以下がより好ましく、0.001以上0.05以下がさらに好ましい。
また、本実施形態の多結晶半導体薄膜は、リン酸系エッチング液(PAN)に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であることが好ましい。
このように、リン酸系エッチング液(PAN)に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶とすることにより、簡便なウェトエッチングを用いて薄膜トランジスタなどの半導体デバイスを作製することができる。すなわち、設備費用が高く、エッチング速度が遅く、堆積物などの問題が発生するドライエッチングや、工程が複雑で大型化が困難なリフトオフなどを用いる必要がなくなる。
また、PANエッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、リン酸が45〜95wt%、硝酸0.5〜5wt%、酢酸3〜50wt%の範囲にあるものが好ましい。また、液温は20〜50℃が好ましい。
リン酸系エッチング液(PAN)に対しての35℃でのエッチング速度が10nm/分未満が好ましく、5nm/分未満がより好ましく、2nm/分がさらに好ましい。
蓚酸系エッチング液は、蓚酸を0.5〜10wt%含むものが好ましい。また、液温は20〜50℃が好ましい。
蓚酸系エッチング液に対しての35℃でのエッチング速度が20nm/分以上が好ましく、50nm/分以上がより好ましく、80nm/分以上がさらに好ましく、120nm/分以上が特に好ましい。蓚酸系エッチング液に対するエッチング速度の上限は、好ましくは800nm/分以下、より好ましくは500nm/分以下、さらに好ましくは400nm/分である。800nm/分より大きいとエッチングの精度の制御が困難となり、ばらつきが大きくなったり、耐薬品性が低下するおそれがある。
次に、上記多結晶半導体薄膜の製造方法について、説明する。
まず、多結晶半導体薄膜の成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性が高いスパッタ法が好ましい。
スパッタ法としては、例えば、DCスパッタ法、RFスパッタ法、ACスパッタ法、ECRスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、RFスパッタ法よりもキャリア濃度を下げやすいDCスパッタ法や、ACスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、onn−off比などの透明半導体薄膜40の特性を向上させたりするには、膜質の制御がしやすいECRスパッタ法や、対向ターゲットスパッタ法が好ましい。
また、スパッタ時の酸素分圧は、0〜0.01Paが好ましく、0〜0.005Paがさらに好ましく、0〜0.001Paがより好ましい。この理由は、酸素分圧が0.01Paより大きいと電子キャリア密度の面内均一性が悪くなり、移動度やon−off比などのトランジスタ特性の面内均一性が悪くなるおそれがあるからである。
また、成膜時の到達圧力は、8×10−4Pa以下が好ましく、4×10−4Pa以下がより好ましく、1×10−4Pa以下がさらに好ましく、8×10−5Pa以下が特に好ましい。この理由は、成膜時の到達圧力が8×10−4Paより大きいと不純物ガス成分の混入が増え、結晶化温度が高くなったり、膜質が低下して、結晶性が低下したり、配向が乱れたりするおそれがある。また、不純物ガス成分の混入により、移動度が低下するおそれがあるからである。
ここでいう非晶質とは、X線回折でハローパターンが観測され特定の回折線を示さないものをいい、また、TEMなどの観察により非晶質中に微結晶が確認できるものを含む。ただし、エッチング時の残渣となるおそれがあるため、微結晶は少ないか無い方が好ましい。
また、成膜する際は、150℃以下の基板温度で非晶質膜を形成するとよく、このようにすると、非晶質膜を確実に形成できる。続いて、前記非晶質膜を、150℃を超え500℃以下の温度で結晶化させることにより、多結晶半導体薄膜とするとよい。このようにすると、加熱結晶化させる際、効果的に酸素欠損量や結晶性を制御することができる。
以上説明したように、本実施形態の多結晶半導体薄膜及びその製造方法によれば、正二価元素及び酸素を含有する多結晶薄膜の結晶形態を適正化することにより、トランジスタ特性、信頼性、生産性、大面積均一性や再現性に優れ、さらに高精細化が可能な多結晶半導体薄膜を提供することができる。
さらに、本実施形態によれば、インジウム、錫、亜鉛の量を適正化することによりPAN系エッチング液に不溶で蓚酸系エッチング液に可溶な多結晶半導体薄膜が作製できる。この多結晶半導体薄膜を用いると半導体・電極ともに、ウェットエッチングを利用して薄膜トランジスタの製造することが可能となり、生産性や経済性を大幅に向上させることができる。
[電界効果型トランジスタ及びその製造方法の一実施形態]
図6は、本発明の一実施形態にかかる電界効果型トランジスタの要部の概略断面図を示している。
図6において、電界効果型トランジスタは、ボトムゲート型の薄膜トランジスタ2001としてある。この薄膜トランジスタ2001は、ガラス基板2010上に形成されたゲート電極2025と、このゲート電極2025及びガラス基板2010上に積層されたゲート絶縁膜2024と、ゲート電極2025の上方のゲート絶縁膜2024上に形成された、活性層としての多結晶酸化物半導体薄膜2002と、この多結晶酸化物半導体薄膜2002上に、離れて形成されたソース電極2022及びドレイン電極2023とを備えている。
なお、薄膜トランジスタ2001は、上記のボトムゲート型に限定されるものではなく、例えば、トップゲート型などの様々な構成の薄膜トランジスタであってもよい。また、薄膜トランジスタ2001が形成される基体は、ガラス基板2010に限定されるものではなく、たとえば、可撓性を有する樹脂フィルムなどであってもよい。
また、多結晶酸化物半導体薄膜2002として、上記実施形態の多結晶半導体薄膜が用いられる。このようにすると、電界効果移動度やon−off比が大きく、ゲートリーク電流やオフ電流が小さい、優れたトランジスタ特性を有する薄膜トランジスタ2001を提供することができる。また、薄膜トランジスタ2001は、信頼性、生産性、大面積均一性や再現性に優れ、さらに、高精細化が可能である。
さらに、薄膜トランジスタ2001においては、ゲート電極2025と、ソース電極2022及びドレイン電極2023とが自己整合していてもよく、自己整合していると洩れ電流を低減することができる。
また、薄膜トランジスタ2001のチャンネル幅Wとチャンネル長Lの比W/Lは、通常0.1〜100、好ましくは1〜20、特に好ましくは2〜8である。W/Lが100を越えると漏れ電流が増えたり、on−off比が低下したりするおそれがある。0.1より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。
さらに、チャンネル長Lは通常0.1〜1000μm、好ましくは1〜100μm、さらに好ましくは2〜10μmである。0.1μm以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、1000μm以上では素子が大きくなりすぎて好ましくない。
また、多結晶酸化物半導体薄膜2002の膜厚は、通常0.5〜500nm、好ましくは1〜150nm、より好ましくは3〜80nm、特に好ましくは10〜60nmである。0.5nmより薄いと工業的に均一に成膜することが難しい。一方、500nmより厚いと成膜時間が長くなり工業的に採用できない。また、3〜80nmの範囲内にあると、移動度やon−off比などTFT特性が特に良好である。
さらに、薄膜トランジスタ2001の電界効果移動度は、通常1cm/Vs以上とする。電界効果移動度が1cm/Vsより小さいと、スイッチング速度が遅くなるおそれがある。このような不具合をより有効に回避するために、電界効果移動度は、好ましくは5cm/Vs以上、より好ましくは18cm/Vs以上、さらに好ましくは30cm/Vs以上であり、特に好ましくは50cm/Vs以上である。
また、薄膜トランジスタ2001のon−off比は、通常10以上とするが、好ましくは10以上、よりより好ましく10以上、さらに好ましくは10以上であり、特に好ましくは10以上である。
また、閾値電圧(Vth)がプラスでノーマリーオフとなることが好ましい。閾値電圧(Vth)がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
また、トランジスタ駆動時のゲート電圧・ドレイン電圧は、通常100V以下、好ましくは50V以下、より好ましくは20V以下である。100Vより大きいと、消費電力が大きくなり実用性が低下するおそれがある。
また、薄膜トランジスタ2001における活性層(多結晶酸化物半導体薄膜2002)は、インジウム以外の金属の組成が膜厚方向に分布を持っていることが好ましい。特に、ゲート絶縁膜2024側の濃度が反対側よりも低いと移動度が高くなり好ましい。すなわち、ゲート絶縁膜側の酸素が多いことでゲート絶縁膜との界面付近のキャリア密度が低減できトランジスタのon−off比などを向上させることができる。ゲート絶縁膜側の酸素が少ないとon−off比が低くなるおそれがある。
また、ゲート絶縁膜2024を形成する材料は、特に制限されるものではなく、本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。
例えば、SiO,SiNx,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,Hf,CaHfO,PbTi3,BaTa26,SrTiO3,AlNなどの酸化物を用いることができる。これらのなかでも、SiO,SiNx,Al,Y,Hf,CaHfOを用いるのが好ましく、より好ましくはSiO,SiNx,Y,Hf,CaHfOであり、特に好ましくはYである。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiOでもSiOxでもよい)。
このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ゲート電極2025、ソ−ス電極2022、ドレイン電極2023の各電極を形成する材料は、特に制限されるものではなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物(ITO),インジウム亜鉛酸化物,ZnO,SnOなどの透明電極や、Al,Ag,Cr,Ni,Mo,Au,Ti,Taなどの金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを2層以上積層して、接触抵抗を低減したり、界面強度を向上させることが好ましい。
また、電極層に透明導電膜を用いる場合、透明導電膜は、エッチング時に非晶質酸化物であることが好ましい。例えば、インジウム亜鉛酸化物や、水や水素により非晶質化したインジウム錫酸化物(ITO)を用いることができる。インジウム錫酸化物(ITO)などの結晶化した非晶質透明導電膜では蓚酸系エッチング液でのエッチングが困難となるおそれがある。非晶質透明導電膜はエッチング後に熱処理などによって結晶化させてもよい。電極層を透明導電膜とすることで、ウェットエッチングプロセスにより簡便に透明トランジスタを作製することができる。
また、好ましくは、多結晶酸化物半導体薄膜2002中のLi、Na及びKの濃度が1000ppm以下であるとよい。このようにすると、薄膜トランジスタ2001を長時間駆動した際の特性変化が少なくなり、トランジスタの信頼性を向上させることができる。
なお、本発明は、Inに1種以上の正二価元素を含有させることを特徴としているが、特性を改善する他の成分を添加することを妨げるものではない。
例えば、多結晶酸化物半導体薄膜2002が、不純物としてAr、Kr、Xe、Ne、Nから選ばれた少なくとも一つの元素を含んでいてもよく、このようにすると、電子キャリア濃度を容易に制御することができる。
また、好ましくは、多結晶酸化物半導体薄膜2002が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、半導体デバイスを効率よく製造することができる。なお、本実施形態の多結晶酸化物半導体薄膜2002は、非晶質の状態でパターニングされ、その後結晶化される。結晶化された多結晶酸化物半導体薄膜2002は、PAN耐性を有するので、ソース電極2022やドレイン電極2023を容易にパターニングすることが可能となる。
また、好ましくは、多結晶酸化物半導体薄膜2002の伝導帯と価電子帯とのエネルギーバンドギャップを約2.8eV以上とするとよく、このようにすることで、可視光の照射により、価電子帯の電子が励起されて漏れ電流が流れやすくなるおそれがあるという不具合を有効に回避することができる。
また、製造条件を制御することにより、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。すなわち、電子キャリア濃度の増加にともない、電子移動度が大きくなるので、on−off比を大きくしやすい、また、移動度を高くしてもオフ電流が増加しにくい等薄膜トランジスタ2001の特性を向上させることができる。
なお、薄膜トランジスタ2001の製造方法としては、上記多結晶半導体薄膜の製造方法を適用することにより、ほぼ同様の効果を得ることができる。
上述したように、本実施形態の薄膜トランジスタ2001によれば、安定性、均一性、再現性、耐熱性、耐久性などに優れ、また、優れたトランジスタ特性を発揮することができる。さらに、大面積均一性や再現性に優れ、さらに高精細化が可能な薄膜トランジスタ2001を提供することができる。
次に、本発明に係る実施例14〜16と比較例7〜9について、図面を参照して説明する。
図7は、実施例14〜16と比較例7〜9に対する、成膜方法、基板位置、成膜条件、膜組成原子比、熱処理、及び、半導体薄膜の特性を表した表を示している。
(1)スパッタリングターゲットの製造、及び評価
1.ターゲットの製造
原料として、酸化インジウム粉末と、酸化亜鉛粉末とを、原子比[In]/([In]+[Zn])が0.93、原子比[Zn]/([In]+[Zn])が0.07となるように混合して、これを湿式ボールミルに供給し、72時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径10cm、厚さ5mmの寸法にプレス成形して、これを焼成炉に入れ、1450℃,48時間の条件で焼成して、焼結体(ターゲット)を得た。このとき、昇温速度は、3℃/分であった。
2.ターゲットの評価
得られたターゲットにつき、密度、バルク抵抗値を測定した。その結果、理論相対密度は98%であり、四端子法により測定したバルク抵抗値は、5mΩであった。
(2)透明半導体薄膜の成膜
上記(1)で得られたスパッタリングターゲットをスパッタ法の一つであるRFマグネトロンスパッタリング法の成膜装置(神港精機(株)製)に装着し、ガラス基板(コーニング1737)上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度;25℃、到達圧力;0.1×10−4Pa、雰囲気ガス;Ar100%、スパッタ圧力(全圧);0.1Pa、投入電力100W、成膜時間25分間、S−T距離100mmとした。
また、図8は、実施例14〜16及び比較例7〜9におけるターゲットと基板位置の関係を説明する概略図を示している。
図8において、成膜位置(基板位置)を位置Cとした。なお、図8において、θA=約90°、θB=約75°、θC=約55°であった。
この結果、ガラス基板上に、膜厚が約100nmの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をICP法で分析したところ、原子比[In]/([In]+[Zn])が0.93、原子比[Zn]/([In]+[Zn])が0.07であった。
(3)半導体薄膜の酸化処理
上記(2)で得られた透明半導体薄膜を大気中(酸素存在下)280℃で、2時間加熱(大気下熱処理)し結晶化させた。
(4)透明半導体薄膜の物性の評価
図9は、実施例14及び実施例15の多結晶酸化物半導体薄膜におけるX線結晶構造解析結果のグラフである。
上記(3)で得られた透明半導体薄膜のX線結晶構造解析結果は、図9(a)に示すように、明確なピークを示し、多結晶であった。また、半値幅は、0.2°であり、回折強度比(I(222)/I(400))は、0.01未満であった。
また、透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。キャリア濃度は4×1014cm−3、ホール移動度は8cm/Vsであった。また、四端子法により測定した比抵抗の値は、2000Ωcmであった。
ホール測定装置、及びその測定条件は下記のとおりであった、
[ホール測定装置]
東陽テクニカ製:Resi Test8310
[測定条件]
室温(約25℃)、約0.5[T]、約10−4〜10−12A、AC磁場ホール測定
また、実施例14〜16及び比較例7〜9について、PAN耐性についても評価して図7の表に示した。
[PAN耐性]
PANによるエッチング速度が10nm/分以上のものを×とし、それ以外のものを○として表中に示した。
ここで、PAN耐性の評価には、35℃のPANエッチング液(リン酸約91.4wt%、硝酸約3.3wt%、酢酸約5.3wt%)を用いた。なお、一般的に、PANエッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、リン酸が約45〜95wt%、硝酸約0.5〜5wt%、酢酸約3〜50wt%の範囲にあるものが用いられる。
この半導体薄膜の評価は、PAN耐性が○であった。
すなわち、上述した実施例14の多結晶半導体薄膜は、優れた透明半導体薄膜としての特性を有していた。
[薄膜トランジスタの特性]
さらに、実施例14〜16及び比較例7〜9の半導体薄膜について、導電性Si基板上に、Si基板をゲート電極としたW=100μm、L=100μmの薄膜トランジスタを製造し、移動度及びon−off比を測定し、その評価を行った。
本実施例の薄膜トランジスタ2001は、移動度が35cm/Vsであり、on−off比が10以上であり、優れたトランジスタ特性を有していた。
また、実施例15〜16、及び、比較例7〜9は、膜組成原子比、基板位置、成膜条件、酸化処理条件などを、図7の表のように調整した以外は、実施例14と同様に作製し評価した。
実施例15の酸化物は、実施例14の作製条件(成膜方法、基板位置、成膜条件、膜組成原子比、及び、熱処理)と比べて、基板位置を位置Cから位置Aに移動した点が相違した。なお、この相違点の他は、実施例14の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図7に示すように、結晶性が多結晶であり(図9(b)参照)、半値幅が0.2°、回折強度比(I(222)/I(400))が20より大きく、キャリア濃度が約8×1014cm−3、ホール移動度は約5cm/Vsであった。四端子法により測定した比抵抗の値は、約1600Ωcmであった。さらに、PAN耐性が○であり、図示してないが、トランジスタ特性として、移動度が25cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例15の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例15の薄膜トランジスタ2001は、優れたトランジスタ特性を有していた。
実施例16の酸化物は、実施例14の作製条件(成膜方法、基板位置、成膜条件、膜組成原子比、及び、熱処理)と比べて、Znの代わりにMgを添加した点が相違した。なお、これらの相違点の他は、実施例14の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図7に示すように、結晶性が多結晶であり、半値幅が0.2°、回折強度比(I(222)/I(400))が0.01未満、キャリア濃度が約6×1014cm−3、ホール移動度は約6cm/Vsであった。四端子法により測定した比抵抗の値は、約1800Ωcmであった。さらに、PAN耐性が○であり、図示してないが、トランジスタ特性として、移動度が30cm/Vsであり、on−off比が10以上であった。
すなわち、上述した実施例16の多結晶化された酸化物は、優れた透明半導体薄膜としての特性を有していた。また、実施例16の薄膜トランジスタ2001は、優れたトランジスタ特性を有していた。
[比較例7]
比較例7の酸化物は、実施例14の作製条件(成膜方法、基板位置、成膜条件、膜組成原子比、及び、酸化処理)と比べて、基板位置を位置Bとし、基板温度270℃にて成膜し、到達圧力;10×10−4Paとし、スパッタ圧力(全圧);0.4Paとし、さらに、大気下熱処理を行わなかった点が相違した。なお、この相違点の他は、実施例14の作製条件とほぼ同じとした。
また、図10は、比較例7及び比較例8の多結晶酸化物半導体薄膜におけるX線結晶構造解析結果のグラフである。
また、上記製作条件にて製作した酸化物の特性は、図7に示すように、結晶性が多結晶であり(図10の比較例7参照)、半値幅が1°、回折強度比(I(222)/I(400))が2、キャリア濃度が約2×1015cm−3、ホール移動度は約1cm/Vsであった。四端子法により測定した比抵抗の値は、約3200Ωcmであった。さらに、PAN耐性が○であり、また、図示してないが、トランジスタ特性として、移動度が8cm/Vsであり、on−off比が10以上であった。
すなわち、上述した比較例7の多結晶化された酸化物は、透明半導体薄膜としての特性を有しているものの、実施例14〜16と比べると、ホール移動度が低かった。また、比較例7の薄膜トランジスタは、トランジスタ特性を有しているものの、実施例14〜16と比べると移動度が低かった。
[比較例8]
比較例8の酸化物は、比較例7の作製条件(成膜方法、基板位置、成膜条件、膜組成原子比、及び、熱処理)と比べて、さらに大気下にて280℃2時間の熱処理を行った点が相違した。なお、この相違点の他は、比較例7の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図7に示すように、結晶性が多結晶であり(図10の比較例8参照)、半値幅が1°、回折強度比(I(222)/I(400))が2、キャリア濃度が約9×1014cm−3、ホール移動度は約1cm/Vsであった。四端子法により測定した比抵抗の値は、約3500Ωcmであった。さらに、PAN耐性が○であり、また、図示してないが、トランジスタ特性として、移動度が10cm/Vsであり、on−off比が10以上であった。
すなわち、上述した比較例8の多結晶化された酸化物は、透明半導体薄膜としての特性を有しているものの、実施例14〜16と比べると、ホール移動度が低かった。また、比較例8の薄膜トランジスタは、トランジスタ特性を有しているものの、実施例14〜16と比べると移動度が低かった。
[比較例9]
比較例9の酸化物は、比較例8の作製条件(成膜方法、基板位置、成膜条件、膜組成原子比、及び、酸化処理)と比べて、基板位置を位置Aとし、到達圧力;0.1×10−4Paとし、原子比[In]/([In]+[Zn])を0.50とし、原子比[Zn]/([In]+[Zn])を0.50とし、さらに、280℃2時間の大気下熱処理を行った点が相違した。なお、この相違点の他は、比較例8の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物の特性は、図7に示すように、非晶質であり、キャリア濃度が約1×1020cm−3、ホール移動度は約20cm/Vsであった。四端子法により測定した比抵抗の値は、約0.003Ωcmであった。さらに、PAN耐性が×であった。また、図示してないが、トランジスタ特性としては、ノーマリーオンとなりトランジスタ特性が確認できなかった。
すなわち、上述した比較例9の酸化物は、透明半導体薄膜としての特性を有していなかった。
以上、本発明の半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法について、好ましい実施形態を示して説明したが、本発明に係る半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、半導体デバイスは、大型画像表示装置に用いられる大面積のTFT基板であってもよい。
また、例えば、多結晶半導体薄膜は、電界効果型トランジスタの活性層に用いられる場合に限定されるものではなく、たとえば、半導体デバイスの半導体層としてもちいてもよい。

Claims (10)

  1. 半導体として結晶質酸化物を用いた半導体デバイスであって、
    前記結晶質酸化物が、InとIn以外の2種以上の金属を含み、かつ、前記結晶質酸化物の電子キャリア濃度が1×1018/cm未満であり、
    前記結晶質酸化物が、非晶質の状態でパターニングされ、その後、酸素存在下熱処理によって結晶化されており、
    前記結晶質酸化物に含まれる、前記Inの原子の数(=[In])と、前記In以外の2種以上の金属の原子の数の総和(=[X])が、
    [X]/([X]+[In])=0.0001〜0.13であり、
    前記結晶質酸化物が、少なくとも前記[X]/([X]+[In])の条件を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であり、
    前記In以外の2種以上の金属が、ZnとMg、ZnとCu、ZnとCo、ZnとNi、ZnとCa、又は、ZnとSrのいずれか一組であることを特徴とする半導体デバイス。
  2. 半導体として結晶質酸化物を用いた半導体デバイスであって、
    前記結晶質酸化物が、InとIn以外の2種以上の金属を含み、かつ、前記結晶質酸化物の電子キャリア濃度が1×1018/cm未満であり、
    前記結晶質酸化物が、非晶質の状態でパターニングされ、その後、酸素存在下熱処理によって結晶化されており、
    前記結晶質酸化物に含まれる、前記Inの原子の数(=[In])と、前記In以外の2種以上の金属の原子の数の総和(=[X])が、
    [X]/([X]+[In])=0.0001〜0.13であり、
    前記結晶質酸化物が、少なくとも前記[X]/([X]+[In])の条件を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であり、
    前記In以外の2種以上の金属が、正二価金属と正四価金属であり、
    前記正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた一つの元素であり、
    前記正四価金属がSn、Ge、Si、Ti、C、Zr及びHfから選ばれた一つの元素であり、
    前記正二価金属の原子の数(=[M2])と、前記正四価金属の原子の数(=[M4])が、
    [M4]/([M2]+[M4])=0.0001〜0.3
    であることを特徴とする半導体デバイス。
  3. 半導体として結晶質酸化物を用いた半導体デバイスであって、
    前記結晶質酸化物が、InとIn以外の2種以上の金属を含み、かつ、前記結晶質酸化物の電子キャリア濃度が1×1018/cm未満であり、
    前記結晶質酸化物が、非晶質の状態でパターニングされ、その後、酸素存在下熱処理によって結晶化されており、
    前記結晶質酸化物に含まれる、前記Inの原子の数(=[In])と、前記In以外の2種以上の金属の原子の数の総和(=[X])が、
    [X]/([X]+[In])=0.0001〜0.13であり、
    前記結晶質酸化物が、少なくとも前記[X]/([X]+[In])の条件を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であり、
    前記In以外の2種以上の金属が、正二価金属と正三価金属であり、
    前記正二価金属がZn、Mg、Cu、Ni、Co、Ca及びSrから選ばれた一つの元素であり、
    前記正三価金属が、Ga、Al、B、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一つの元素であることを特徴とする半導体デバイス。
  4. 半導体として結晶質酸化物を用いた半導体デバイスであって、
    前記結晶質酸化物が、InとIn以外の2種以上の金属を含み、かつ、前記結晶質酸化物の電子キャリア濃度が1×1018/cm未満であり、
    前記結晶質酸化物が、非晶質の状態でパターニングされ、その後、酸素存在下熱処理によって結晶化されており、
    前記結晶質酸化物に含まれる、前記Inの原子の数(=[In])と、前記In以外の2種以上の金属の原子の数の総和(=[X])が、
    [X]/([X]+[In])=0.0001〜0.13であり、
    前記結晶質酸化物が、少なくとも前記[X]/([X]+[In])の条件を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であり、
    前記In以外の2種以上の金属が、ZnとMg、ZnとCu、ZnとNi、ZnとGa、ZnとAl、ZnとCe、ZnとDy、ZnとEr、ZnとYb、ZnとGe、ZnとTi、ZnとMgとSn、又は、MgとDyとGeのいずれか一組であることを特徴とする半導体デバイス。
  5. 前記結晶質酸化物が、スパッタ時の酸素分圧が0Pa以上0.01Pa以下の状態で非晶質として成膜されたことを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
  6. 前記結晶質酸化物が、スパッタ時の酸素分圧が0Pa以上0.001Pa以下の状態で非晶質として成膜され、非晶質の状態でパターニングされ、その後、大気下熱処理によって結晶化されたことを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
  7. 前記多結晶質酸化物中のLi、Na及びKの濃度が1000ppm以下であることを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
  8. 前記結晶質酸化物が、PAN耐性を有することを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
  9. 前記結晶質酸化物が、不純物としてAr、Kr、Xe、Ne、Nから選ばれた少なくとも一つの元素を含むことを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
  10. 前記結晶質酸化物を、薄膜トランジスタにおける活性層として用いたことを特徴とする請求項1〜のいずれか一項に記載の半導体デバイス。
JP2009506316A 2007-03-23 2008-03-21 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 Active JP5466939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009506316A JP5466939B2 (ja) 2007-03-23 2008-03-21 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007076811 2007-03-23
JP2007076811 2007-03-23
JP2007078997 2007-03-26
JP2007078997 2007-03-26
JP2009506316A JP5466939B2 (ja) 2007-03-23 2008-03-21 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
PCT/JP2008/055225 WO2008117739A1 (ja) 2007-03-23 2008-03-21 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2008117739A1 JPWO2008117739A1 (ja) 2010-07-15
JP5466939B2 true JP5466939B2 (ja) 2014-04-09

Family

ID=39788474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506316A Active JP5466939B2 (ja) 2007-03-23 2008-03-21 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法

Country Status (4)

Country Link
US (2) US8158974B2 (ja)
JP (1) JP5466939B2 (ja)
TW (1) TWI487118B (ja)
WO (1) WO2008117739A1 (ja)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
CN101680081B (zh) * 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI536577B (zh) * 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
CN105161543A (zh) 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN102474256B (zh) * 2009-09-24 2016-03-02 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR101751712B1 (ko) 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN102612741B (zh) * 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
KR102484475B1 (ko) * 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011062068A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180059577A (ko) * 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101857693B1 (ko) * 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011078373A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
JP2011146541A (ja) * 2010-01-14 2011-07-28 Canon Inc X線センサおよびその製造方法
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
WO2011093000A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101812467B1 (ko) * 2010-03-08 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130062919A (ko) * 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011122271A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011125455A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
US9697788B2 (en) * 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5081960B2 (ja) * 2010-08-31 2012-11-28 Jx日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US8546892B2 (en) * 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130140824A (ko) 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US9954110B2 (en) 2011-05-13 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5888929B2 (ja) * 2011-10-07 2016-03-22 株式会社半導体エネルギー研究所 半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20140086954A (ko) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5966840B2 (ja) * 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
KR102094568B1 (ko) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP6107085B2 (ja) 2012-11-22 2017-04-05 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9007092B2 (en) 2013-03-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
WO2015136418A1 (en) 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
CN106458759A (zh) * 2014-06-26 2017-02-22 住友金属矿山株式会社 氧化物烧结体、溅射靶及使用该靶得到的氧化物半导体薄膜
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
CN104319262B (zh) 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
CN106206684B (zh) * 2015-05-04 2020-06-09 清华大学 氧化物半导体膜及其制备方法
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
CN108496244B (zh) * 2016-01-27 2021-04-13 夏普株式会社 半导体装置及其制造方法
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
WO2019111095A1 (ja) * 2017-12-08 2019-06-13 株式会社半導体エネルギー研究所 半導体材料、および半導体装置
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110739316A (zh) * 2019-10-29 2020-01-31 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的制作方法
WO2024042997A1 (ja) * 2022-08-25 2024-02-29 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP4287001B2 (ja) 1999-10-27 2009-07-01 帝人株式会社 透明導電積層体
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4556407B2 (ja) 2002-10-04 2010-10-06 住友金属鉱山株式会社 酸化物透明電極膜とその製造方法、透明導電性基材、太陽電池および光検出素子
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2009096001A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8212298B2 (en) 2008-01-29 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device and methods of producing it

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Also Published As

Publication number Publication date
TW200849604A (en) 2008-12-16
US20100140609A1 (en) 2010-06-10
TWI487118B (zh) 2015-06-01
US8158974B2 (en) 2012-04-17
US8779419B2 (en) 2014-07-15
WO2008117739A1 (ja) 2008-10-02
JPWO2008117739A1 (ja) 2010-07-15
US20120168748A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP5376750B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
KR101312774B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR101612130B1 (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JPWO2009034953A1 (ja) 薄膜トランジスタ
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5678149B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5466939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150