WO2014181777A1 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
WO2014181777A1
WO2014181777A1 PCT/JP2014/062188 JP2014062188W WO2014181777A1 WO 2014181777 A1 WO2014181777 A1 WO 2014181777A1 JP 2014062188 W JP2014062188 W JP 2014062188W WO 2014181777 A1 WO2014181777 A1 WO 2014181777A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
layer
film transistor
thin film
dielectric constant
Prior art date
Application number
PCT/JP2014/062188
Other languages
English (en)
French (fr)
Inventor
生田目　俊秀
一仁 塚越
慎也 相川
知京　豊裕
Original Assignee
独立行政法人物質・材料研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人物質・材料研究機構 filed Critical 独立行政法人物質・材料研究機構
Priority to US14/889,919 priority Critical patent/US9741864B2/en
Priority to JP2015515874A priority patent/JP6120386B2/ja
Publication of WO2014181777A1 publication Critical patent/WO2014181777A1/ja
Priority to US15/248,567 priority patent/US9825180B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Definitions

  • the present invention relates to a thin film transistor and a method for manufacturing the same.
  • TFTs Thin film transistors
  • EL organic electroluminescence
  • TFT a semiconductor layer (channel layer) using amorphous silicon or polysilicon is known.
  • an In (indium) -Zn (zinc) -O (IZO) system, an In-Ga (gallium) -Zn-O (IGZO) system, or Sn (tin) is used for a semiconductor layer.
  • IZO In (indium) -Zn (zinc) -O
  • IGZO In-Ga (gallium) -Zn-O
  • Sn titanium oxide
  • TFT using a —Zn—O (SZO) -based metal oxide has been studied (for example, see Patent Document 1).
  • Such a thin film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, it can be suitably used as a switching element for a high-definition display or a large-screen display.
  • oxygen vacancies are mainly introduced by desorption of oxygen to the indium oxide structure, and as a result, charge is generated to serve as a semiconductor layer.
  • a semiconductor layer using a metal oxide as a forming material does not exhibit p-type conduction in principle, an off current is extremely small. Therefore, when a thin film transistor is used, power consumption can be reduced.
  • IZO, IGZO, and SZO metal oxides which are metal oxides described in Patent Document 1
  • IZO, IGZO, and SZO metal oxides tend to react with the water in the Zn, Ga, and Sn contained therein.
  • As a physical structure unstable suboxide is formed, and the amount of oxygen vacancies cannot be adjusted, and there is a problem that transistor characteristics including drain current and threshold voltage are greatly deteriorated.
  • silicon oxide (SiO 2 ) is used as the gate insulating film, but a thick film is necessary to suppress the leakage current between the gates, and as a result, the electron mobility is controlled. Therefore, there is a problem that the gate voltage to be applied is increased.
  • Patent Document 2 discloses, as a metal oxide, a substance containing at least one element of zinc and tin, yttrium, niobium, tantalum, hafnium, lanthanum, scandium, vanadium, titanium, magnesium. It is disclosed that at least one of aluminum, gallium and silicon is used. In addition, in order to suppress fluctuations in threshold voltage caused by the destruction effect due to plasma damage and the increase in carriers due to radiation effects in the thin film transistor manufacturing stage, at least one of gallium, indium, tin, zirconium, hafnium, and vanadium is added to zinc oxide. It is disclosed to dope one ion (Patent Document 3).
  • Non-Patent Document 1 electrical characteristics of an oxide film transistor of an IZO metal oxide doped with tantalum have been reported.
  • Non-Patent Document 1 since zinc and tin are included as main elements, there is a great problem that a considerable limitation is imposed on the process in order to suppress the formation of suboxides in the thin film transistor manufacturing stage.
  • Patent Document 4 there is a report that indium oxide doped with either tin, titanium, or tungsten is used as a metal oxide instead of IZO or IGZO (Patent Document 4).
  • the oxide film transistor using indium oxide doped with either titanium or tungsten described in the above document as the metal oxide the amount of oxygen vacancies introduced into the main structure indium oxide is adjusted at the metal oxide production stage. There is a big problem that the manufacturing process is limited because it is very difficult to do.
  • Non-Patent Document 2 IGZO system using large yttrium oxide and dielectric constant than the SiO 2 dielectric constant of 3.9 is 16 (Y 2 O 3) as a gate insulating film It has been reported that the thickness of the gate insulating film can be reduced and the gate voltage can be lowered by manufacturing a thin film transistor. In addition, transistor characteristics of an IGZO thin film transistor using aluminum oxide (Al 2 O 3 ) as a gate insulating film have been reported (Non-patent Document 3). Furthermore, it is disclosed that the gate insulating film of a thin film transistor has a laminated structure of a high dielectric constant film and a low dielectric constant film (Patent Document 5).
  • CMOS complementary metal oxide semiconductor
  • CMOS complementary metal oxide semiconductor
  • a gate insulating film of Al 2 O 3 / SiO 2 laminated as a high dielectric constant film when a gate insulating film of Al 2 O 3 / SiO 2 laminated as a high dielectric constant film is used, an Al 2 O 3 / SiO 2 interface is used. It has been reported that the flat band voltage is shifted by the dipole (Non-Patent Document 4).
  • a dipole opposite to that of Al 2 O 3 / SiO 2 is generated. It has been reported that the flat band voltage shifts in the reverse direction (Non-Patent Document 5).
  • CMOSs have a Si channel / SiO 2 / high dielectric constant film structure, and there are no reports of flat band voltage shifts in the Si channel / high dielectric constant film / SiO 2 structure. There is a big problem of being imposed.
  • the present invention has been made in view of such circumstances, and based on the knowledge of the present inventors, a metal (Me) -O bond or a nonmetal-O bond to a first metal oxide such as indium oxide.
  • a metal (Me) -O bond or a nonmetal-O bond to a first metal oxide such as indium oxide.
  • a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode are provided.
  • a first metal oxide capable of generating an electron carrier by introducing an oxygen deficiency by providing a gate electrode provided and an insulator layer provided between the gate electrode and the semiconductor layer;
  • a thin film transistor which is a composite metal oxide in which an oxide is added with an oxide having an oxygen release energy of 200 kJ / mol or more higher than that of the first metal oxide.
  • the oxygen separation energy of the oxide may be greater than the oxygen separation energy of the first metal oxide by 255 kJ / mol or more.
  • the first metal oxide may include at least one selected from the group consisting of indium, gallium, zinc, and tin.
  • the oxide may include a second metal oxide composed of an oxide of at least one metal selected from the group consisting of zirconium (Zr) and praseonium (Pr).
  • the oxide includes a second metal oxide made of an oxide of at least one metal selected from the group consisting of silicon (Si), tantalum (Ta), lanthanum (La), and hafnium (Hf). It's okay.
  • the content of the oxide may be greater than 0 and 50% by weight or less.
  • the content of the oxide may be greater than 0 and 5% by weight or less.
  • the semiconductor layer may be amorphous.
  • the semiconductor layer may have a thickness in the range of 5 nm to 20 nm.
  • the oxide may contain at least one element selected from the group consisting of boron (B) and carbon (C). Further, the content of boron (B) and carbon (C) contained in the composite metal oxide may be greater than 0 and 10% by weight or less.
  • the semiconductor layer is formed at 10 ° C. or more and 600 ° C. or less.
  • the semiconductor layer may be formed at 10 ° C. or more and 400 ° C. or less.
  • the semiconductor layer may be formed at a temperature of 10 ° C. or higher and 200 ° C. or lower.
  • an additional oxide having an oxygen separation energy smaller than the oxygen separation energy of the first metal oxide is added to the oxygen separation energy.
  • a thin film transistor is provided which is added to the semiconductor layer by an amount smaller than the amount of oxide added by 200 kJ / mol or more larger than the oxygen separation energy of the first metal oxide.
  • the content of the additional oxide may be greater than 0 and equal to or less than 10% by weight.
  • the additional oxide may be at least one oxide selected from the group consisting of lead oxide, palladium oxide, platinum oxide, sulfur oxide, antimony oxide, strontium oxide, and ytterbium oxide.
  • the additional oxide is added to the semiconductor layer, wherein the semiconductor layer is formed at 10 ° C. or higher and 600 ° C. or lower.
  • a manufacturing method is provided.
  • the semiconductor layer may be formed at 10 ° C. or more and 500 ° C. or less.
  • a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode are provided.
  • an insulator layer provided between the gate electrode and the semiconductor layer, and the insulator layer is formed on the silicon oxide layer and the silicon oxide layer from the gate electrode side.
  • a thin film transistor having a stack of a high dielectric constant first layer having a higher dielectric constant than the silicon oxide layer provided in contact therewith and a high dielectric constant second layer having a higher dielectric constant than the silicon oxide layer.
  • a source electrode and a drain electrode a semiconductor layer provided in contact with the source electrode and the drain electrode; a gate electrode provided corresponding to a channel between the source electrode and the drain electrode; An insulator layer provided between a gate electrode and the semiconductor layer is provided, and the insulator layer is provided in contact with the silicon oxide layer and the silicon oxide layer from the semiconductor layer side.
  • a thin film transistor having a stack of a high dielectric constant first layer having a higher dielectric constant and a high dielectric constant second layer having a higher dielectric constant than the silicon oxide layer.
  • the dielectric constant of the second high dielectric constant layer may be higher than the dielectric constant of the first high dielectric constant layer.
  • the first high dielectric constant layer may be one or more metal oxides selected from the group consisting of aluminum oxide, hafnium oxide, zirconium oxide, titanium oxide, tantalum oxide, niobium oxide, rare earth oxide, magnesium oxide, and strontium oxide. It may be formed from a material, silicate oxide or silicon oxynitride.
  • the high dielectric constant second layer may be formed of a metal oxide having a dielectric constant of 20 or more.
  • the high dielectric constant first layer may have a thickness of 0.6 nm or more.
  • the thickness of the silicon oxide film may be 0.6 nm or more.
  • the semiconductor layer is formed at 10 ° C. or more and 400 ° C. or less.
  • the semiconductor layer may be formed at a temperature of 10 ° C. or higher and 200 ° C. or lower.
  • the oxygen separation energy of the metal (Me) -O bond or non-metal-O bond to the first metal oxide such as indium oxide is 200 kJ / mol than the oxygen separation energy of the first metal oxide.
  • the use of a dipole generated at the interface in forming a high dielectric constant layer in contact with the SiO 2 layer and a structure using a high dielectric constant layer having a dielectric constant of 20 or more can reduce the threshold voltage with a low leakage current.
  • a controlled thin film transistor can be provided.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor according to a first embodiment of the present invention.
  • the schematic sectional drawing of the thin-film transistor which concerns on the 2nd Embodiment of this invention.
  • the schematic sectional drawing of the thin-film transistor which concerns on the 3rd Embodiment of this invention.
  • FIG. 3 is a schematic cross-sectional view of a thin film transistor according to first, second, and third embodiments of the present invention.
  • FIG. 6 is a diagram showing the result of Id—Vg characteristic measurement of the In—Si—O semiconductor layer of the first embodiment of the present invention.
  • FIG. 6 is a diagram showing the result of Id—Vd characteristic measurement of the In—Si—O semiconductor layer of the first embodiment of the present invention.
  • the figure which shows the X-ray-diffraction pattern for confirming that the semiconductor film used by the 2nd Example of this invention is amorphous.
  • FIG. 10 is a schematic cross-sectional view of another thin film transistor according to the fourth embodiment of the present invention.
  • Band diagram showing a Vth shift dipole in the positive direction of a thin film transistor according to a fourth embodiment of the present invention The band figure which shows the dipole of the Vth shift of the positive direction of another thin-film transistor concerning the 4th Embodiment of this invention.
  • the band figure which shows the dipole of the Vth shift of the negative direction of another thin-film transistor concerning the 4th Embodiment of this invention The schematic sectional drawing of the Example of the thin-film transistor produced in order to confirm the operation
  • movement of 4th Embodiment. Shows the results of the fourth embodiment of the embodiment of the p ++ -poly-Si / SiO 2 / Al 2 O 3 / IGZO TFT of Id-Vg.
  • the thin film transistor of the first embodiment is provided corresponding to a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode.
  • This is a composite metal oxide composed of an oxide having a separation energy of 200 kJ / mol or more larger than the oxygen separation energy of the first metal oxide.
  • the thin film transistor manufacturing method of the first embodiment includes a step of forming the semiconductor layer at 10 ° C. or higher and 400 ° C. or lower or 600 ° C. or lower depending on conditions in manufacturing the thin film transistor.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor 101 according to the first embodiment.
  • the substrate 102 a substrate formed of a known forming material can be used, and any of those having light transmittance and those having no light transmittance can be used.
  • an inorganic substrate made of alkali silicate glass, quartz glass, silicon nitride, or the like; a silicon substrate; a metal substrate whose surface is insulated; acrylic resin, polycarbonate resin, PET (polyethylene terephthalate), or PBT (polybutylene)
  • Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used.
  • the substrate may be a composite material formed by combining a plurality of these materials. The thickness of the substrate 102 can be appropriately set according to the design.
  • the thin film transistor 101 is a so-called bottom gate type transistor.
  • the thin film transistor 101 includes a gate electrode 103 provided over a substrate 102, an insulator layer 104 provided to cover the gate electrode 103, a semiconductor layer 105 provided on the top surface of the insulator layer 104, A source electrode 108 and a drain electrode 109 are provided in contact with the semiconductor layer 105 on the upper surface.
  • the gate electrode 103 is provided so as to correspond to the channel region of the semiconductor layer 105 (at a position overlapping the channel region in a plan view).
  • the semiconductor layer 105 is composed of a composite metal oxide obtained by adding the second metal oxide 107 to the first metal oxide 106.
  • the semiconductor layer 105 (composite metal oxide) is such that the particles of the second metal oxide 107 are scattered in the first metal oxide 106.
  • the second metal oxide is uniformly added to the first metal oxide, that is, doped, so that the composite metal oxide is uniform. Please note that it is a new material.
  • the gate electrode 103, the source electrode 108, and the drain electrode 109 those formed of a generally known material can be used.
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • metal materials such as these, alloys thereof, and conductive oxides such as indium tin oxide (ITO) and zinc oxide (ZnO).
  • these electrodes may form the laminated structure of two or more layers, for example by plating the surface with a metal material.
  • the gate electrode 103, the source electrode 108, and the drain electrode 109 may be formed of the same forming material or may be formed of different forming materials.
  • the source electrode 108 and the drain electrode 109 are preferably made of the same material since manufacturing is easy.
  • the insulator layer 104 has an insulating property and can be formed using either an inorganic material or an organic material as long as it can electrically insulate the gate electrode 103 from the source electrode 108 and the drain electrode 109. It may be formed.
  • the inorganic material include normally known insulating oxides such as SiO 2 , SiN x , SiON, Al 2 O 3 , and HfO 2 , nitrides, and oxynitrides.
  • the organic material include acrylic resin, epoxy resin, silicon resin, and fluorine resin.
  • the organic material is preferably a photocurable resin material because it is easy to manufacture and process.
  • the semiconductor layer 105 is composed of a first metal oxide and an oxide having an oxygen separation energy greater than that of the first metal oxide by 200 kJ / mol or more.
  • the first metal oxide is a substance having a semiconductor property capable of generating electron carriers by introducing oxygen vacancies.
  • the first metal oxide include metal oxides containing at least one of indium, zinc, and tin.
  • a metal oxide containing at least one of indium, gallium, zinc, and tin may be used as the first metal oxide. Among these, indium that can easily introduce oxygen deficiency at a low temperature is more preferable.
  • the oxygen separation energy of indium oxide is as small as 346 ⁇ 30 kJ / mol, so oxygen is easily desorbed from indium oxide to generate oxygen vacancies. It's easy to do. However, if the amount of oxygen vacancies becomes too large, it changes from semiconducting properties to metallic properties, making it unsuitable as a semiconductor layer. As a result of repeated investigations to solve this problem, the inventors of the present application are metal oxides having an oxygen separation energy larger than that of indium oxide in order to control the amount of oxygen vacancies in indium oxide. It has been found that a bimetallic oxide or an equivalent nonmetallic element may be added as described later.
  • the oxygen deficiency of indium oxide can be easily controlled. It becomes.
  • the oxygen separation energy of the second metal oxide is 200 kJ / mol or more, more preferably 255 kJ compared to the first metal oxide. What is larger than / mol may be used. In the present embodiment, the second metal oxide is used.
  • Table 1 that summarizes metal oxides having an oxygen separation energy of 780 kJ / mol or more and oxygen separation.
  • Table 2 which summarizes metal oxides having energy of 725 kJ / mol or more and 780 kJ / mol or less, zirconium oxide (Zr—O), praseodymium oxide (Pr—O), lanthanum oxide (La—O), oxidation Examples include silicon (Si—O), tantalum oxide (Ta—O), and hafnium oxide (Hf—O).
  • the second metal oxide added to make the first metal oxide a semiconductor layer having a suitable oxygen deficiency in the first embodiment
  • the second metal of 780 kJ / mol or more shown in Table 1
  • Oxides are more preferred. Specifically, lanthanum oxide (La—O), silicon oxide (Si—O), tantalum oxide (Ta—O), and hafnium oxide (Hf—O) can be given.
  • the content of the second metal oxide added to the first metal oxide in order to make the first metal oxide a semiconductor layer having a suitable oxygen deficiency amount is in the range of more than 0 and 50% by weight or less. Good.
  • the content of the second metal oxide added to the first metal oxide is in the range of more than 0 and 5% by weight or less, it can be produced at a low temperature of 200 ° C. or less.
  • the content of the second metal oxide is calculated as a ratio of the weight of the second metal oxide to the total weight of the first metal oxide and the second metal oxide (second metal oxide). Weight / (weight of first metal oxide + weight of second metal oxide) ⁇ 100).
  • In-Zn-O-based and In-Ga-Zn-O-based metal oxides tend to be polycrystalline when a semiconductor layer is formed. Therefore, in a generally known thin film transistor, the surface of the semiconductor layer does not become flat due to crystal grains contained in the semiconductor layer. In addition, the normally known semiconductor layer of an oxide film transistor has a reduced electrical conductivity in the plane direction due to such crystal grains. Therefore, in order to obtain planarization of the surface of the semiconductor layer and high electrical conductivity, the semiconductor layer preferably has an amorphous structure.
  • the thickness of the semiconductor layer 105 is more preferably in the range of 5 nm to 20 nm. In the present embodiment, the thickness of the semiconductor layer 105 is measured using a crystal oscillation type film thickness meter disposed mainly for film thickness calibration in the sputtering chamber in which the semiconductor layer 105 is formed.
  • the composite metal oxide constituting the semiconductor layer 105 is not limited to the first metal oxide added with the second metal oxide. Specifically, an element that forms an oxide having a larger separation energy than the first metal oxide may be added.
  • the composite metal oxide may be, for example, an oxide of at least one element selected from boron (B) and carbon (C) (ie, “composite metal oxide” in the present application). Is used in the sense of “an oxide in which a metal oxide is combined with an element having a larger energy of separation from oxygen”).
  • the thin film transistor 101 ′ of another embodiment of the present invention shown in FIG. 2 has basically the same structure as the thin film transistor 101 of FIG. 1, but the semiconductor layer 105 ′ corresponding to the semiconductor layer 105 of FIG. The difference is that it is a composite metal oxide obtained by adding boron and / or carbon oxide 110 to oxide 106. 2 that are denoted by the same reference numerals as those in FIG. 1 are the same as the corresponding elements in FIG. 1, and thus the description thereof is omitted.
  • the semiconductor layer 105 ′ (composite metal oxide) is also the first metal oxide for convenience of illustration in FIG. 2. It is depicted in a form that can also be seen as having boron or carbon oxide 110 particles interspersed within the object 106, but here again, these oxidations are actually incorporated into the first metal oxide. It should be noted that the composite metal oxide becomes a uniform material because the material is uniformly added, that is, doped.
  • the boron (B) oxide is added to the first metal oxide indium oxide (In 2 O 3 ) by, for example, ion implantation.
  • the addition amount and depth are controlled by changing the acceleration voltage. it can.
  • the content is more preferably greater than 0 and 10% by weight or less.
  • the content of boron (B) is calculated as a ratio of the weight of boron (B) to the weight of the composite metal oxide (weight of boron (B) / weight of composite metal oxide ⁇ 100).
  • ion implantation is performed by implanting boron ions instead of boron oxide into the first metal oxide. This boron ion becomes a boron oxide in the first metal oxide.
  • the oxide when adding an oxide into the first metal oxide, it is not always necessary to add the oxide itself in the addition processing operation itself, for example, a process of adding an element other than oxygen constituting the oxide.
  • the oxide can also be formed inside the first metal oxide.
  • the addition in a form existing in the form of an oxide in the first metal oxide is referred to as “adding an oxide” regardless of the form of the addition treatment operation. I want.
  • the addition of carbon (C) to the first metal oxide indium oxide (In 2 O 3 ) is to change the ratio of the sputtering power by a co-sputtering method using an In 2 O 3 target and a graphite target.
  • the addition amount can be controlled, and the content is more preferably greater than 0 and 10% by weight or less.
  • the content of carbon (C) is calculated as a ratio of the weight of carbon (C) to the weight of the composite metal oxide (weight of carbon (C) / weight of composite metal oxide ⁇ 100).
  • the semiconductor layer is made of a composite metal oxide using both the second metal oxide in the first embodiment described above and the non-metal oxide described in this embodiment at the same time. It is also possible to form.
  • both kinds of oxides may inevitably coexist in a semiconductor layer made of a composite metal oxide depending on the kind of the treatment. .
  • a thin film of such a semiconductor layer is manufactured by a solution method such as a sol-gel method, there is a high possibility that carbon remains in the thin film. It should be noted that such a case is also included in the present invention.
  • the semiconductor layer of the thin film transistor of this embodiment can also be formed by using physical vapor deposition (or physical vapor deposition).
  • examples of physical vapor deposition include vapor deposition and sputtering.
  • Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBE), ion plating, and ion beam vapor deposition.
  • Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering.
  • a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.
  • the gate electrode 103 and the insulator layer 104 are formed on the substrate 102 by a generally known method, and then the semiconductor layer 105 is formed.
  • the semiconductor layer 105 includes a first metal oxide powder and an oxide powder whose oxygen separation energy is greater than the oxygen separation energy of the first metal oxide by 200 kJ / mol or more. It is manufactured by a physical vapor deposition method using a target which is a sintered body including a mixed gas of a rare gas and oxygen. Here, it demonstrates as using sputtering method as a physical vapor deposition method.
  • a sintered body of indium oxide powder and silicon oxide powder may be employed as the target.
  • the target may be mixed with impurities such as an additive (metal oxide or the like) at a weight percent or less of silicon oxide.
  • impurities such as an additive (metal oxide or the like) at a weight percent or less of silicon oxide.
  • metal oxides such as zinc oxide
  • indium oxide and silicon oxide may be mixed into the target at a ratio (weight ratio) equal to or lower than the silicon oxide content in the entire target as unintended impurities. Absent.
  • the content of silicon oxide contained in the sintered body is preferably more than 0 wt% and 50 wt% or less. Further, the content of silicon oxide is more preferably more than 0 wt% and not more than 5 wt%.
  • In-Zn-O-based and In-Ga-Zn-O-based metal oxides which are generally known oxide semiconductors, if indium oxide is the "host material” and zinc oxide or gallium oxide is the “guest material”
  • the guest material zinc oxide or gallium oxide
  • the guest material is mixed with 20-30% of the host material (indium oxide).
  • the semiconductor layer 105 of the thin film transistor 101 of this embodiment is formed into a thin film using the sintered body as described above as a target.
  • the silicon oxide content is more preferably more than 0 wt% and 5 wt% or less. Therefore, the semiconductor layer 105 in this preferred composition is used.
  • This oxide semiconductor has an extremely small content of the guest material (silicon oxide) with respect to the host material (indium oxide) as compared with a conventionally known oxide semiconductor.
  • a mixed gas of a rare gas and oxygen is used as a process gas.
  • the rare gas include helium, neon, argon, krypton, and xenon.
  • the process gas does not include a compound having a hydrogen atom.
  • an amorphous semiconductor layer can be formed by performing a step of forming a semiconductor layer at 10 ° C. or higher and 200 ° C. or lower. Further, by performing the treatment at a temperature higher than 200 ° C. and lower than or equal to 400 ° C., a suitable crystallized semiconductor layer can be formed. Further, the step of forming the semiconductor layer is preferably performed at room temperature.
  • “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.
  • sputtering method employed in the method for manufacturing the thin film transistor of the present embodiment known methods such as RF sputtering and DC sputtering can be used.
  • the target may be a sintered body of a mixture of these powders or a sintered body of each powder, as long as the target uses indium oxide powder and silicon oxide powder.
  • the semiconductor layer can be formed by co-sputtering using a plurality of sintered bodies.
  • Silicon oxide has been described as the second metal oxide, but instead zirconium oxide (Zr—O), praseodymium oxide (Pr—O), lanthanum oxide (La—O), tantalum oxide (Ta—O), and Even when hafnium oxide (Hf—O) is used, the semiconductor layer can be formed in a process range corresponding to the magnitude of the separation energy of oxygen.
  • Zr—O zirconium oxide
  • Pr—O praseodymium oxide
  • La—O lanthanum oxide
  • Ta—O tantalum oxide
  • Hf—O hafnium oxide
  • the semiconductor layer has an oxygen release energy in addition to the oxide having an energy greater than or equal to 200 kJ / mol of the first metal oxide and oxygen described above compared to the first metal oxide. Additional oxide smaller than that of the first metal oxide can be added. The addition amount of the additional oxide is set to be smaller than the addition amount of the oxide whose oxygen separation energy is 200 kJ / mol or more larger than that of the first metal oxide.
  • the semiconductor layer when the semiconductor layer becomes polycrystalline, the electrical conductivity in the plane direction decreases, and the characteristics of the thin film transistor deteriorate.
  • the additional oxide described above the semiconductor layer can be brought into an amorphous state up to a higher semiconductor layer formation temperature than in the case where the additional oxide is not added.
  • the second metal oxide having a sufficiently high oxygen separation energy is added to the first metal oxide as described above, and the oxygen separation energy is further increased by the first metal oxide.
  • the third metal oxide (additional oxide) is added, which is smaller than the product and the amount added is smaller than that of the second metal oxide.
  • the inventors of the present application control the amount of oxygen vacancies with the second metal oxide and add the third metal oxide, so that the semiconductor layer becomes amorphous even in a high temperature range of 500 ° C. or 600 ° C. I found out.
  • the third metal oxide is composed of lead oxide having an oxygen release energy of 382.4 ⁇ 3.3 kJ / mol, palladium oxide having 238.1 ⁇ 12.6 kJ / mol, 418.6 ⁇ 11.6 kJ / mol. mol platinum oxide, 517.90 ⁇ 0.05 kJ / mol sulfur oxide, 434 ⁇ 42 kJ / mol antimony oxide, 426.3 ⁇ 6.3 kJ / mol strontium oxide, 213 ⁇ 84 kJ / mol thallium oxide, 387 7 ⁇ 10 kJ / mol ytterbium oxide and the like.
  • the content of the second metal oxide is the ratio of the weight of the second metal oxide to the sum of the weight of the first metal oxide, the weight of the second metal oxide, and the weight of the third metal oxide. Calculated (weight of the second metal oxide / (weight of the first metal oxide + weight of the second metal oxide + weight of the third metal oxide) ⁇ 100), and the content of the third metal oxide is Calculated as the ratio of the weight of the third metal oxide to the sum of the weight of the first metal oxide, the weight of the second metal oxide, and the weight of the third metal oxide (weight of the third metal oxide / ( Weight of first metal oxide + weight of second metal oxide + weight of third metal oxide) ⁇ 100).
  • the thin film transistor 101 ′′ of this embodiment whose schematic cross-sectional view is shown in FIG. 3 has basically the same structure as the thin film transistor 101 of FIG. 1 of the first embodiment.
  • the semiconductor layer 105 of FIG. Whereas the above-described second metal oxide 107 is added to the metal oxide 106, the corresponding semiconductor layer 105 ′′ has a further oxygen separation energy in addition to the first metal oxide in the semiconductor layer 105 of FIG. The difference is that it is a composite metal oxide in which a smaller third metal oxide 112 is added in an amount less than the amount of the second metal oxide added.
  • elements having the same reference numerals as those in FIG. 1 are the same as the corresponding elements in FIG. 1, and thus description thereof is omitted.
  • the semiconductor layer 105 ′′ (composite metal oxide) is also formed of the first metal oxide for convenience of illustration in FIG.
  • the second metal oxide 107 and the third metal oxide 112 are drawn in a form that seems to be scattered in the object 106, but here again, these are actually included in the first metal oxide.
  • the composite metal oxide becomes a uniform material by uniformly adding, that is, doping, two kinds of oxides.
  • silicon oxide (SiO 2 ) of the second metal oxide and ytterbium oxide (Yb 2 O 3 ) of the third metal oxide to indium oxide (In 2 O 3 ) of the first metal oxide is, for example, This is performed at the target preparation stage of the sputtering method.
  • the addition amount can be controlled by changing the ratio of the sputtering power by a co-sputtering method using an In—Si—O target and a Yb 2 O 3 target, and the content of ytterbium oxide is 0% relative to the semiconductor layer. More preferably, it is 10% by weight or less.
  • the characteristic change is suppressed by using the novel composite metal oxide for the semiconductor layer.
  • the thin film transistor in which the change in characteristics is suppressed has high reliability. Further, according to the method for manufacturing a thin film transistor as described above, a thin film transistor in which a change in characteristics is suppressed can be easily manufactured by using a novel composite metal oxide for a semiconductor layer.
  • the thin film transistor shown in FIG. 4 was manufactured and the operation was confirmed.
  • the thin film transistor shown in the figure has the same structure as that of the thin film transistor 101 shown in FIG. 1, and uses a Si layer 111 doped with a large amount of p-type impurities in place of the gate electrode 103 included in the thin film transistor 101 of FIG. It has become.
  • the thin film transistor of this example uses a Si substrate doped with a p-type impurity, forms the insulator layer 104 by oxidizing the surface, and then forms a semiconductor layer 105 on the surface of the insulator layer 104 using a method described later. Manufactured by forming.
  • the source electrode 108 and the drain electrode 109 were formed by mask vapor deposition on the surface of the semiconductor layer 105.
  • the source electrode 108 and the drain electrode 109 were made of gold (Au) as a forming material and had a thickness of 50 nm. Further, the separation distance (gate length) between the source electrode 108 and the drain electrode 109 was 350 ⁇ m, and the length of the facing portion was 940 ⁇ m.
  • the semiconductor layer 105 was formed by a sputtering method (DC sputtering) using a sputtering apparatus and using an In—Si—O target as a target material under the following sputtering conditions.
  • DC sputtering a sputtering method
  • In—Si—O target a 1 wt% Si-added In-based sample product was used.
  • the thickness of the deposited semiconductor layer 105 was 20 nm.
  • FIG. 5 and 6 are graphs showing the results of measuring the characteristics of the thin film transistor of the present invention.
  • FIG. 5 shows the transfer characteristics and FIG. 6 shows the output characteristics.
  • FIG. 5 shows the transfer characteristics of drain current when the gate voltage is applied from negative to positive and from positive to negative.
  • FIG. 6 shows the drain current when the drain voltage is increased from 0V and returned to 0V. The output characteristics of are shown.
  • FIG. 7 shows the electric conduction characteristics of In—Si—O and In—Ti—O based thin film transistors when the ratio of O 2 / (Ar + O 2 ) is changed in the range of 5 to 25% under the above sputtering conditions.
  • Shown in In—Si—O exhibits superior electrical conductivity compared to In—Ti—O at all oxygen ratios in FIG. This is because the oxygen release energy of the Si—O bond (799.6 ⁇ 13.4 kJ / mol) is larger than the oxygen release energy of Ti—O (666.5 ⁇ 5.6 kJ / mol). This is the effect that the oxygen deficiency can be controlled by desorbing suitable oxygen from indium (In 2 O 3 ) with high accuracy.
  • In-Si-O shows less change in electrical conduction characteristics with respect to change in the ratio of O 2 / (Ar + O 2 ). From this result, it can be seen that In—Si—O has a larger process margin.
  • a semiconductor layer 105 ′′ (see FIG. 3) corresponding to the semiconductor layer 105 in FIG. 4 is formed by sputtering using a sputtering apparatus and an In—Si—Yb—O target as a target material under the following sputtering conditions.
  • the In—Si—Yb—O target was a sample product of 10 wt% Si and 2 wt% Yb added In—O system
  • the thickness of the deposited semiconductor layer 105 was as follows. It was 20 nm.
  • an In—Si—Yb—O film having a thickness of 20 nm was formed on a glass substrate and heat-treated at 450 ° C. for 15 minutes in the atmosphere.
  • An X-ray diffraction pattern is shown in FIG.
  • an In—Si—O film that is, a semiconductor film to which no additional oxide is added
  • heat-treated at 450 ° C. for 15 minutes in the air is also shown.
  • a crystal peak based on In 2 O 3 is identified in the In—Si—O film, whereas the In—Si—Yb—O film is amorphous because no peak is observed. I understood.
  • FIG. 9 shows the results of measuring the characteristics of the thin film transistor of the present invention.
  • FIG. 9 shows the transfer characteristics of the drain current when the gate voltage is applied from negative to positive and from positive to negative.
  • a thin film transistor having the basic structure shown in FIG. 4 was formed by a sputtering method (DC sputtering) using a sputtering apparatus and using an In—Si—O target as a target material under the following sputtering conditions.
  • a sputtering method DC sputtering
  • an In—Si—O target an In—O based sample product containing 11.5% by weight of SiO 2 was used.
  • the thickness of the deposited semiconductor layer 105 was 20 nm.
  • the formed In—Si—O film was heat-treated at 600 ° C. for 1 hour in the air.
  • FIG. 10 the measurement result of the root mean square roughness (RMS) measured with the atomic force microscope with respect to the semiconductor layer 105 after heat processing is shown. The roughness was as small as 0.197 nm, and X-ray diffraction measurement showed that it did not crystallize even when heat-treated at 600 ° C. and maintained amorphous.
  • RMS root mean square roughness
  • FIG. 11 shows the drain current transfer characteristic when the gate voltage of the thin film transistor before oxygen treatment is applied from negative to positive and from positive to negative.
  • FIG. 12 shows the gate voltage of the thin film transistor after oxygen treatment from negative to positive, The transfer characteristic of the drain current when applied from positive to negative is shown.
  • the operation of the thin film transistor of the present invention was confirmed, and the usefulness of the present invention was confirmed. Further, in the second and third examples, since the semiconductor layer further has a preferable feature that it is amorphous, a thin film transistor having good characteristics was obtained.
  • the present invention provides a thin film transistor having a threshold voltage adjusted by utilizing the fact that a flat band voltage is shifted by a dipole formed between a SiO 2 layer and another dielectric layer adjacent thereto. . That is, a dielectric material that gives a flat band voltage shift for achieving a desired threshold voltage or a shift close thereto is selected and used for the other dielectric layer used for the other dielectric layer.
  • the first two layers can be made sufficiently thin, so that the dielectric of the entire film can be achieved without increasing the total thickness of the gate insulating film.
  • the present invention has been completed with the idea that the rate can be maintained at a high value, and therefore both threshold voltage control and leakage current suppression can be satisfied.
  • the thin film transistor of this embodiment includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a gate provided corresponding to a channel between the source electrode and the drain electrode.
  • An electrode and an insulator layer provided between the gate electrode and the semiconductor layer, the insulator layer having a higher dielectric constant than the silicon oxide layer and the silicon oxide layer from the gate electrode side; It is a composite metal oxide composed of a laminate of a dielectric constant first layer and a high dielectric constant second layer having a dielectric constant higher than that of the silicon oxide layer.
  • the method for manufacturing a thin film transistor according to this embodiment includes a step of forming the semiconductor layer at 10 ° C. or higher and 400 ° C. or lower when manufacturing the thin film transistor.
  • FIG. 13 is a schematic cross-sectional view of the thin film transistor 201 according to this embodiment.
  • the substrate 202 a substrate formed using a known forming material can be used, and any of those having light transmittance and those having no light transmittance can be used.
  • an inorganic substrate made of alkali silicate glass, quartz glass, silicon nitride, or the like; a silicon substrate; a metal substrate whose surface is insulated; acrylic resin, polycarbonate resin, PET (polyethylene terephthalate), or PBT (polybutylene)
  • Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used.
  • the substrate may be a composite material formed by combining a plurality of these materials.
  • the thickness of the substrate 202 can be appropriately set according to the design.
  • the thin film transistor 201 is a so-called bottom gate type transistor.
  • the thin film transistor 201 includes a gate electrode 203 provided over the substrate 202, an insulator layer 207 provided so as to cover the gate electrode 203, a semiconductor layer 208 provided on the top surface of the insulator layer 207, A source electrode 209 and a drain electrode 210 are provided in contact with the semiconductor layer 208 on the upper surface.
  • the gate electrode 203 is provided so as to correspond to the channel region of the semiconductor layer 208 (at a position overlapping the channel region in plan view).
  • the insulator layer 207 includes a stack of a silicon oxide layer 204, a high dielectric constant first layer 205 having a dielectric constant higher than that of the silicon oxide layer, and a high dielectric constant second layer 206 having a dielectric constant higher than that of the silicon oxide layer. It is composed of As a matter of course, components other than the high dielectric constant first layer 205 and the high dielectric constant second layer 206 and inevitable impurities are present in the insulator layer 207 as long as the adverse effects of the present invention are not adversely affected. It may be included.
  • FIG. 14 shows a thin film transistor 201 'according to another embodiment.
  • This thin film transistor is a bottom-gate transistor as in FIG. 13, and includes a gate electrode 203 provided over the substrate 202, an insulator layer 207 provided to cover the gate electrode 203, and an upper surface of the insulator layer 207. And the source electrode 209 and the drain electrode 210 provided in contact with the semiconductor layer 208 on the upper surface of the semiconductor layer 208.
  • the gate electrode 203 is provided so as to correspond to the channel region of the semiconductor layer 208 (at a position overlapping the channel region in plan view).
  • the insulator layer 207 includes a high dielectric constant second layer 206 having a dielectric constant higher than that of the silicon oxide layer, a high dielectric constant first layer 205 having a dielectric constant higher than that of the silicon oxide layer, and a silicon oxide layer. It is composed of 204 layers.
  • the gate electrode 203, the source electrode 209, and the drain electrode 210 can be made of a generally known material.
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • metal materials such as these and alloys thereof, and conductive oxides such as indium tin oxide (Indium) Tin Oxide (ITO)) and zinc oxide (ZnO).
  • these electrodes may form the laminated structure of two or more layers, for example by plating the surface with a metal material.
  • the gate electrode 203, the source electrode 209, and the drain electrode 210 may be formed of the same forming material, or may be formed of different forming materials. Since manufacture becomes easy, it is preferable that the source electrode 209 and the drain electrode 210 are the same formation material.
  • the semiconductor layer 208 includes In—Zn—O, In—Ga—Zn—O, Sn—Zn—O (SZO), and In—Si— in which various elements are added to indium oxide (In 2 O 3 ).
  • Oxide semiconductors that generate electrons by introducing oxygen vacancies such as an O-based, In-Ti-O-based, and In-W-O-based materials can be used. Even metal oxides obtained by adding various elements to titanium oxide (TiO 2 ) without using indium oxide (In 2 O 3 ) can be used as long as they generate electrons.
  • the insulator layer 207 corresponding to the thin film transistor 201 includes a silicon oxide layer 204, a high dielectric constant first layer 205 having a higher dielectric constant than silicon oxide, and a high dielectric constant second layer 206 having a dielectric constant higher than that of silicon oxide. . As shown in FIG.
  • the silicon oxide layer / high dielectric constant first layer interface in order to give a dipole with a negative silicon oxide side and a positive first dielectric layer with a high dielectric constant, the material of the high dielectric constant first layer is, for example, aluminum oxide, hafnium silicate, hafnium oxide, titanium oxide, tantalum oxide or niobium oxide.
  • a metal oxide may be used.
  • a composite material of the above metal oxide may be used.
  • the high dielectric constant first layer may be a silicate oxide film or a silicon oxynitride film containing the above elements.
  • the silicon oxide layer / the high dielectric constant first layer is, for example, yttrium oxide, lanthanum oxide, magnesium oxide, strontium oxide, or a rare earth oxide metal.
  • An oxide may be used.
  • a composite material of the above metal oxide may be used.
  • the high dielectric constant first layer may be a silicate oxide film or a silicon oxynitride film containing the above elements.
  • the insulator layer 207 corresponding to the thin film transistor 201 ′ in the insulator layer composed of the high dielectric constant second layer, the high dielectric constant first layer, and the silicon oxide layer from the gate electrode side, in the insulator layer composed of the high dielectric constant second layer, the high dielectric constant first layer, and the silicon oxide layer from the gate electrode side,
  • aluminum oxide or hafnium oxide silicate can be used as a material for the high dielectric constant first layer.
  • a metal oxide of hafnium oxide, titanium oxide, tantalum oxide or niobium oxide may be used.
  • a composite material of the above metal oxide may be used.
  • the high dielectric constant first layer may be a silicate oxide film or a silicon oxynitride film containing the above elements.
  • the silicon oxide layer / high dielectric constant first layer In order to provide a dipole with a positive silicon oxide side and a negative high dielectric constant first layer at the interface, metal oxide of yttrium oxide, lanthanum oxide, magnesium oxide, strontium oxide or rare earth oxide as the material of the high dielectric constant first layer Use a thing.
  • a composite material of the above metal oxide may be used.
  • the high dielectric constant first layer may be a silicate oxide film or a silicon oxynitride film containing the above elements.
  • the directionality of the dipole generated at the interface between the silicon oxide layer and the high dielectric constant first layer is determined by the difference in density of oxygen concentration due to the crystal structure of both layers at the interface.
  • the oxygen concentration on the high dielectric constant first layer side is small, negative oxygen ions on the silicon oxide side move to the high dielectric constant first layer.
  • the high dielectric constant first layer side becomes negative and the silicon oxide side becomes negative.
  • the direction of the positive dipole is determined by the difference in density of oxygen concentration due to the crystal structure of both layers at the interface.
  • the second layer having a high dielectric constant In order to suppress the gate leakage current by increasing the physical film thickness while keeping the electrical film thickness of the insulating layer small, the second layer having a high dielectric constant must be formed of a metal oxide having a dielectric constant of 20 or more. preferable. This is because the metal oxide used for the high dielectric constant first layer for generating the dipole has a material with a dielectric constant smaller than 20 and is not necessarily suitable for increasing the physical film thickness. Suitable materials for use in the second layer of high dielectric constant include, for example, rutile TiO 2 , Sr—Ti—O, Ba—Ti—O, and Pb— (Zr / Ti) —O based metal oxides. Things.
  • the thickness of the high dielectric constant first layer is more preferably 0.6 nm or more. This is a film thickness necessary for generating a dipole between the first layer having a high dielectric constant and the silicon oxide layer.
  • FIG. 22 described later shows the relationship between the film thickness of the Al 2 O 3 layer and the threshold voltage. Example results are shown.
  • the thickness of the silicon oxide film is more preferably 0.6 nm or more. This is because a dipole is generated by having at least two silicon oxide films.
  • the O—Si—O—Si—O layer in silicon oxide is counted as one monolayer, and “two or more silicon oxide films” means that there are two or more monolayers. In the case of two monolayers, the outermost surface of the Si substrate is entirely covered with an O—Si—O—Si—O layer. In the case of one monolayer, a part of the Si substrate appears on the surface.
  • the insulator layer of the thin film transistor of this embodiment can be formed by using, for example, physical vapor deposition (or physical vapor deposition).
  • examples of physical vapor deposition include vapor deposition and sputtering.
  • Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBE), ion plating, and ion beam vapor deposition.
  • Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering.
  • a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.
  • the high dielectric constant first layer can also be formed by using chemical vapor deposition.
  • an atomic layer deposition method in which the film thickness can be controlled in angstrom order can be mentioned.
  • the silicon oxide layer 204, the high dielectric constant first layer 205, and the high dielectric constant second layer are formed.
  • the semiconductor layer 208 is formed.
  • the high dielectric constant first layer 205 is manufactured by a chemical vapor deposition method using a source gas and H 2 O gas as an oxidizing agent.
  • description will be made assuming that an atomic layer deposition method is used as the chemical vapor deposition method.
  • an Al 2 O 3 layer may be formed as the high dielectric constant first layer 205 by an atomic layer deposition method using trimethylaluminum source gas and H 2 O gas.
  • the target threshold voltage can be obtained by using the high dielectric constant first layer for the insulator layer formed in the silicon oxide layer. Can be shifted to.
  • the semiconductor device having the above-described configuration it has a thin film transistor exhibiting a target threshold voltage and has high reliability.
  • a thin film transistor in which the threshold voltage is shifted to a target value by using the high dielectric constant first layer for the insulator layer formed in the silicon oxide layer is obtained. It can be manufactured easily.
  • the thin film transistor shown in FIG. 17 was manufactured and the operation was confirmed.
  • the thin film transistor shown in the figure has the same structure as that of the thin film transistor 201 shown in FIG. 13, and uses a Si layer 211 doped with a large amount of p-type impurities instead of the gate electrode 203 included in the thin film transistor 201 shown in FIG. It has become.
  • FIG. 1 A cross-sectional TEM photograph of the thin film transistor of this example is shown in FIG.
  • a 4 nm thick silicon oxide (SiO 2 ) layer 204 by oxidizing the surface using a Si substrate doped with a p-type impurity, a trimethylaluminum source gas and H 2 O gas were used on the surface of the silicon oxide layer 204.
  • an Al 2 O 3 layer having a thickness of 200 nm was formed as a first layer having a high dielectric constant at a film formation temperature of 200 ° C.
  • a TiO 2 layer having a thickness of 24 nm was formed as a second layer having a high dielectric constant at a film formation temperature of 200 ° C.
  • the semiconductor layer 208 is used as the semiconductor layer 208, an In—W—O target is used as a target material, a film formation temperature of 25 ° C., Ar 3 sccm / O 2 0.5 sccm, a degree of vacuum of 0.08 Pa, DC A sputtering power was 50 W and an In—W—O film was formed to 20 nm.
  • the source electrode 209 and the drain electrode 210 are made of aluminum (Al) as a forming material and have a thickness of 300 nm. Further, the separation distance (gate length) between the source electrode 209 and the drain electrode 210 was 350 ⁇ m, and the length of the facing portion was 940 ⁇ m.
  • the dielectric constants of the Al 2 O 3 film and the TiO 2 film were 8 and 35 as determined from the relationship between the film thicknesses and the capacitor equivalent film thicknesses of the capacitors. Therefore, the SiO 2 equivalent film thickness of the insulating film composed of SiO 2 layer (4 nm) / Al 2 O 3 layer (5 nm) / TiO 2 layer (24 nm) of this thin film transistor was 9.1 nm.
  • a leakage current was examined by applying a voltage between Si doped with p-type impurities and an Al source electrode, a small current value of 1.0 nA or less was shown even at 40V.
  • the equivalent SiO 2 film thickness of the insulating film is 9.1 nm.
  • a leak current was examined by applying a voltage between Si doped with the p-type impurity and the Al source electrode, a large current value of 1.0 nA or more at 20 V was obtained.
  • the major difference in the leakage current characteristics is the difference in the physical film thickness of the insulating film (SiO 2 layer / Al 2 O 3 layer / TiO 2 layer 33 nm vs. SiO 2 layer / Al 2 O 3 layer 14.5 nm). to cause. This indicates that the physical film thickness can be increased as the dielectric constant of the second layer having a high dielectric constant increases, and as a result, the leakage current can be reduced.
  • the high dielectric constant layer is provided with the first and second layers, but it is the high direct contact with the silicon oxide that contributes to the generation of the dipole that causes the threshold voltage shift. Only the dielectric constant first layer. Obviously, the presence or absence of the high dielectric constant second layer does not affect the generation of the dipole nor the threshold voltage shift amount. Therefore, in order to evaluate the threshold voltage shift effect in the thin film transistor of the present invention, the structure of the insulating layer of the thin film transistor is simplified, and an evaluation is made on an element formed by only the high dielectric constant first layer and the silicon oxide layer. Just do it.
  • a thin film transistor with an Al 2 O 3 layer was manufactured according to the following procedure. Using a Si substrate doped with a p-type impurity to form a silicon oxide layer 204 having a thickness of 15 nm by oxidizing the surface, an atomic layer deposition method using trimethylaluminum source gas and H 2 O gas on the surface of the silicon oxide layer 204 Thus, an Al 2 O 3 layer having a film thickness of 200 ° C. was deposited as a high dielectric constant first layer with a thickness of 3 nm.
  • a DC sputtering apparatus is used as the semiconductor layer 208, an In—Ga—Zn—O target is used as the target material, a film formation temperature of 25 ° C., Ar 30 sccm / O 2 1.6 sccm, and a degree of vacuum of 0.72 Pa. Then, an In—Ga—Zn—O film having a thickness of 20 nm was formed at a DC sputtering power of 100 W.
  • the source electrode 209 and the drain electrode 210 are made of aluminum (Al) as a forming material and have a thickness of 300 nm.
  • the separation distance (gate length) between the source electrode 209 and the drain electrode 210 was 350 ⁇ m, and the length of the facing portion was 940 ⁇ m.
  • a thin film transistor without an Al 2 O 3 layer was produced by the following procedure.
  • a silicon substrate 4 having a thickness of 16 nm was formed by oxidizing the surface using a Si substrate doped with a p-type impurity.
  • a DC sputtering apparatus is used as the semiconductor layer 208, an In—Ga—Zn—O target is used as the target material, a film formation temperature of 25 ° C., Ar 30 sccm / O 2 1.6 sccm, and a degree of vacuum of 0.72 Pa.
  • the source electrode 209 and the drain electrode 210 are made of aluminum (Al) as a forming material and have a thickness of 300 nm.
  • the separation distance (gate length) between the source electrode 209 and the drain electrode 210 was 350 ⁇ m, and the length of the facing portion was 940 ⁇ m.
  • FIG. 19 shows transfer characteristics of the thin film transistor.
  • the Al 2 O 3 layer has a Id-Vg curve it can be seen that shifts in the negative direction than without the Al 2 O 3 layer. This shift is due to the effect of the dipole generated at the SiO 2 / Al 2 O 3 layer interface.
  • FIG. 20 shows the variation in threshold voltage when the MgO layer, Y 2 O 3 layer, La 2 O 3 layer, and SrO layer are formed with a thickness of about 5 nm.
  • the vertical axis represents the shift of the threshold voltage with respect to the threshold voltage of the thin film transistor in the absence of the high dielectric constant first layer.
  • the threshold voltage shifts in the negative direction as in the case of the Al 2 O 3 layer. did.
  • the size was in the following order.
  • the threshold voltage of the thin film transistor using the MgO layer, the Y 2 O 3 layer, the La 2 O 3 layer, and the SrO layer showed a positive shift, and the magnitude was in the following order.
  • a thin film transistor using a Si substrate doped with a p-type impurity having the same structure as that of the thin film transistor 201 ′ shown in FIG. 14 as a gate electrode was manufactured by the following method.
  • An Al 2 O 3 layer having a thickness of 3 nm is formed on a Si substrate doped with a p-type impurity by an atomic layer deposition method, and then a SiO 2 film having a thickness of 28 nm by a metal organic chemical growth method using tetraethoxysilane gas. Two layers were formed.
  • a DC sputtering apparatus is used as the semiconductor layer 208, an In—Ga—Zn—O target is used as the target material, a film formation temperature of 25 ° C., Ar 30 sccm / O 2 1.6 sccm, and a degree of vacuum of 0.72 Pa. Then, an In—Ga—Zn—O film having a thickness of 20 nm was formed at a DC sputtering power of 100 W.
  • the source electrode 209 and the drain electrode 210 are made of aluminum (Al) as a forming material and have a thickness of 300 nm.
  • FIG. 21 shows the relationship between the capacitance capacity film thickness (CET) of the Al 2 O 3 layer and the SiO 2 insulating layer and the threshold voltage normalized by the threshold voltage of the thin film transistor without the Al 2 O 3 layer.
  • CET capacitance capacity film thickness
  • the threshold voltage of the Si / SiO 2 / Al 2 O 3 structure doped with the p-type impurity shifts in the negative direction, whereas the Si / Al 2 O doped with the p-type impurity.
  • the threshold voltage of the 3 / SiO 2 structure shifted in the positive direction. From the direction of the threshold voltage shift, it becomes clear that it depends on the direction of the dipole at the Al 2 O 3 / SiO 2 interface.
  • the shift amount remains constant, so that the upper limit of the film thickness is limited in that the threshold voltage, which is the purpose of this layer, is shifted. Absent.
  • the high dielectric constant first layer is made thicker with the equivalent oxide thickness of the insulating film kept constant, it is necessary to make the high dielectric constant second layer having a higher dielectric constant thinner. As a result, the entire insulating film becomes thinner and the leakage current increases. Accordingly, the thicknesses of these layers are appropriately determined based on various factors such as the convenience of the manufacturing process, the material used, and the allowable leakage current.
  • the so-called top contact type thin film transistor has been described.
  • the present invention can also be applied to a so-called bottom contact type thin film transistor.
  • the present invention it is possible to realize a composite metal oxide semiconductor layer in which the amount of oxygen vacancies is controlled. Can be made amorphous, which can greatly contribute to improving the performance of the thin film transistor.
  • the threshold voltage can be controlled with little influence on the dielectric constant of the gate insulating film using a high dielectric constant dielectric, which can greatly contribute to the improvement of the performance of the thin film transistor. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　本発明は、ドレイン電流やしきい値電圧等のトランジスタ特性が向上した薄膜トランジスタ及びその製造方法を提供するものである。　本発明は、ソース電極１０８及びドレイン電極１０９と、半導体層１０５と、ゲート電極１０３と、絶縁体層１０４とを備える薄膜トランジスタにおいて、前記半導体層１０５が、第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物を添加した複合金属酸化物を含むことで、酸素欠損の量を制御し、また、前記絶縁体層１０４が、ＳｉＯ２層と、高誘電率第１層及び高誘電率第２層とを備えることにより、ＳｉＯ２層と高誘電率層の界面に生成されるダイポールを利用してしきい値電圧を制御した、薄膜トランジスタを提供する。

Description

薄膜トランジスタおよびその製造方法
　本出願は、２０１３年５月９日に出願された日本特許出願第２０１３－０９９２８４号、２０１３年７月３日に出願された日本特許出願第２０１３－１３９４２５号、２０１４年１月３１日に出願された日本特許出願第２０１４－０１６２６６の優先権を主張し、その内容を参照することにより本出願に取り込む。
　本発明は、薄膜トランジスタおよびその製造方法に関するものである。
　薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。
　ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）－Ｚｎ（亜鉛）－Ｏ（ＩＺＯ）系、Ｉｎ－Ｇａ（ガリウム）－Ｚｎ－Ｏ（ＩＧＺＯ）系、あるいはＳｎ（錫）－Ｚｎ－Ｏ（ＳＺＯ）系の金属酸化物を用いたＴＦＴが検討されている（例えば、特許文献１参照）。
　このような薄膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。ｎ型伝導のメカニズムは諸説あるが、主に、酸化インジウム構造への酸素脱離により酸素欠損が導入され、その結果、電荷を生成して半導体層として働くと言われている。また、金属酸化物を形成材料とする半導体層は、原理上ｐ型伝導を示さないためにｏｆｆ電流がきわめて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。
　しかしながら、特許文献１に記載された金属酸化物であるＩＺＯ系やＩＧＺＯ系やＳＺＯ系金属酸化物は、含有するＺｎ、ＧａおよびＳｎが空気中の水分と反応しやすく、その結果、各々の酸化物構造としては不安定なサブオキサイドを形成して、酸素欠損量を調整できず、ドレイン電流やしきい値電圧などを含むトランジスタ特性を大きく劣化させる問題があった。また、作り易さの観点から、ゲート絶縁膜として酸化シリコン（ＳｉＯ２）が用いられているが、ゲート間のリーク電流を抑制するために厚膜が必要であり、結果として電子移動度を制御するために印加するゲート電圧が高くなる問題もあった。
　これらを解決するために、特許文献２には、金属酸化物として、亜鉛および錫のうちの少なくとも一つの元素を含む物質へ、イットリウム、ニオビウム、タンタル、ハフニウム、ランタン、スカンジウム、バナジウム、チタニウム、マグネシウム、アルミニウム、ガリウム及びシリコンの少なくとも一つを添加したものを使用することが開示されている。また、薄膜トランジスタの作製段階で、プラズマダメージによる破壊効果や放射効果によるキャリア増加がもたらすしきい値電圧の変動を抑制するために、酸化亜鉛にガリウム、インジウム、スズ、ジルコニウム、ハフニウムおよびバナジウムのうち少なくとも一つのイオンをドープすることが開示されている（特許文献３）。さらに、タンタルをドープしたＩＺＯ系金属酸化物の酸化膜トランジスタの電気特性が報告されている（非特許文献１）。しかしながら、上記いずれの場合にも主な元素として亜鉛、錫を含むために、薄膜トランジスタの作製段階でのサブオキサイドの形成を抑えるためにプロセスにかなりの制限が課せられるという大きな問題を含んでいる。
　さらに、金属酸化物としてＩＺＯやＩＧＺＯに代わって、錫、チタン、タングステンのいずれかをドープした酸化インジウムを用いるという報告もある（特許文献４）。しかしながら、上記文献に記載のチタン、タングステンのいずれかをドープした酸化インジウムを金属酸化物として用いた酸化膜トランジスタでは、金属酸化物の作製段階で主構造の酸化インジウムへ導入する酸素欠損量を調整することが非常に難しいために、製造プロセスに制限が課せられるという大きな問題がある。
　また、これらを解決するために、非特許文献２には、ＳｉＯ２の誘電率３．９に比べて誘電率が１６と大きな酸化イットリウム（Ｙ２Ｏ３）をゲート絶縁膜として用いたＩＧＺＯ系薄膜トランジスタを作製することで、ゲート絶縁膜の厚さを薄くでき、ゲート電圧を低下できることが報告されている。また、ゲート絶縁膜として酸化アルミニウム（Ａｌ２Ｏ３）を用いたＩＧＺＯ系薄膜トランジスタのトランジスタ特性が報告されている（非特許文献３）。さらに、薄膜トランジスタのゲート絶縁膜を高誘電率膜と低誘電率膜の積層構造にすることが開示されている（特許文献５）。しかしながら、上記のいずれの場合にも、誘電率の高い金属酸化物をゲート絶縁膜に用いることで、ゲート絶縁膜に印加される実効的な電界が同じ場合にＳｉＯ２に比べて物理膜厚を厚くできる高誘電率膜でリーク電流を抑制できる効果を期待しているが、高誘電率膜の誘電率が２０以下のためにその効果が十分でない問題点を含んでいる。また、薄膜トランジスタとして要求されている重要なパラメータのしきい値電圧の制御については何ら検討されていないという大きな問題を含んでいる。
　さらに、相補型金属酸化膜半導体（Complementary Metal Oxide Semiconductor（ＣＭＯＳ））デバイスにおいて、高誘電率膜なＡｌ２Ｏ３／ＳｉＯ２の積層のゲート絶縁膜を用いると、Ａｌ２Ｏ３／ＳｉＯ２界面のダイポールによってフラットバンド電圧がシフトすることが報告されている（非特許文献４）。また、高誘電率な材料として酸化ランタン（Ｌａ２Ｏ３）およびＹ２Ｏ３を用いたＳｉＯ２層との積層構造では、Ａｌ２Ｏ３／ＳｉＯ２とは逆向きのダイポールが生成してフラットバンド電圧が逆方向へシフトすることが報告されている（非特許文献５）。しかしながら、上記のＣＭＯＳは全てＳｉチャネル／ＳｉＯ２／高誘電率膜の構造であり、Ｓｉチャネル／高誘電率膜／ＳｉＯ２構造ではフラットバンド電圧のシフトの報告例がないなど、構造に制限が課せられるという大きな問題がある。
特許５１６８５９９号公報 特開２０１３―７００５２号公報 特開２０１０―２１５２０号公報 特開２００８―１９２７２１号公報 特開２００５―４３４８２号公報
APPLIED PHYSICS LETTERS 102, 102102(2013). Nature 432, 488(2004). Applied Physics Letters 99, 082104(2011). Applied Physics Letters 92, 132907(2008). Applied Physics Letters 94, 132902(2009).
　本発明は、このような事情に鑑みてなされたものであって、本発明者らの知見に基づき、酸化インジウム等の第１金属酸化物へ金属（Ｍｅ）－Ｏ結合あるいは非金属－Ｏ結合の酸素のかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物を添加することで、上記の問題の酸素欠損の量を制御し、また、ＳｉＯ２層に接する高誘電率層の形成で界面に生成するダイポールを利用してしきい値電圧を制御した、薄膜トランジスタを提供することを目的とする。
　本発明の第一の側面によれば、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物を添加した複合金属酸化物である、薄膜トランジスタが与えられる。
　ここで、前記酸化物の酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２５５ｋＪ／ｍｏｌ以上大きくてよい。
　また、前記第１金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つを含んでよい。
　また、前記酸化物は、ジルコニウム（Ｚｒ）、およびプラセオニウム（Ｐｒ）からなる群から選択された少なくとも一つの金属の酸化物からなる第２金属酸化物を含んでよい。
　また、前記酸化物は、シリコン（Ｓｉ）、タンタル（Ｔａ）、ランタン（Ｌａ）、およびハフニウム（Ｈｆ）からなる群から選択された少なくとも一つの金属の酸化物からなる第２金属酸化物を含んでよい。
　また、前記酸化物の含有量が０より大きく５０重量％以下であってよい。
　また、前記酸化物の含有量が０より大きく５重量％以下であってよい。
　また、前記半導体層が非晶質であってよい。
　また、前記半導体層の厚さが５ｎｍ以上かつ２０ｎｍ以下の範囲であってよい。
　また、前記酸化物がボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも一つの元素を含んでよい。
　また、前記複合金属酸化物に含まれるボロン（Ｂ）および炭素（Ｃ）の含有量が０より大きく１０重量％以下であってよい。
　本発明の第二の側面によれば、上記何れかの薄膜トランジスタの製造方法であって、前記半導体層が１０℃以上６００℃以下で形成される、製造方法が与えられる。
　ここで、前記半導体層が１０℃以上４００℃以下で形成されてよい。
　また、前記半導体層が１０℃以上２００℃以下で形成されてよい。
　本発明の第三の側面によれば、上述の何れかの薄膜トランジスタにおいて、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも小さい追加の酸化物を、前記酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物の添加量よりも少ない量だけ前記半導体層に添加した薄膜トランジスタが与えられる。
　ここで、前記追加の酸化物の含有量が０より大きく１０重量％以下であってよい。
　また、前記追加の酸化物は、酸化鉛、酸化パラジウム、酸化白金、酸化硫黄、酸化アンチモン、酸化ストロンチウム及び酸化イッテルビウムからなる群から選ばれた少なくとも一つの酸化物であってよい。
　本発明の第四の側面によれば、前記半導体層に前記追加の酸化物が添加されている上記何れかの薄膜トランジスタの製造方法であって、前記半導体層が１０℃以上６００℃以下で形成される、製造方法が与えられる。
　また、前記半導体層が１０℃以上５００℃以下で形成されてよい。
　本発明の第五の側面によれば、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記絶縁体層が、前記ゲート電極側から、酸化シリコン層、前記酸化シリコン層に接して設けられた前記酸化シリコン層よりも誘電率の高い高誘電率第１層、および前記酸化シリコン層よりも誘電率の高い高誘電率第２層の積層を有する、薄膜トランジスタが与えられる。
　更に、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記絶縁体層が、前記半導体層側から、酸化シリコン層、前記酸化シリコン層に接して設けられた前記酸化シリコン層よりも誘電率の高い高誘電率第１層、および前記酸化シリコン層よりも誘電率の高い高誘電率第２層の積層を有する、薄膜トランジスタが与えられる。
　ここで、前記何れの薄膜トランジスタにおいても、前記高誘電率第２層の誘電率が前記高誘電率第１層の誘電率より高いものであってよい。
　また、前記高誘電率第１層が、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオビウム、希土類酸化物、酸化マグネシウム、酸化ストロンチウムからなる群から選択された一以上の金属酸化物、シリケート酸化物またはシリコンオキシナイトライドから形成されてよい。
　また、前記高誘電率第２層が、誘電率が２０以上の金属酸化物から形成されていてよい。
　また、前記高誘電率第１層の厚さが、０．６ｎｍ以上であってよい。
　また、前記酸化シリコン膜の厚さが、０．６ｎｍ以上であってよい。
　本発明の第六の側面によれば、前記第五の側面の薄膜トランジスタの製造方法であって、前記半導体層が１０℃以上４００℃以下で形成される、製造方法が与えられる。
　また、前記半導体層が１０℃以上２００℃以下で形成されてよい。
　本発明によれば、酸化インジウム等の第１金属酸化物へ金属（Ｍｅ）－Ｏ結合あるいは非金属－Ｏ結合の酸素のかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物を添加した複合金属酸化物の半導体層を用いることで、トランジスタ特性に優れた薄膜トランジスタを提供することができる。また、半導体層に更に追加の酸化物を添加した薄膜トランジスタでは、酸化物層として非晶質状態のものが得られやすくなるので、トランジスタ特性が一層良好な薄膜トランジスタを提供することができる。更に、ＳｉＯ２層に接する高誘電率層の形成で界面に生成するダイポールの利用と誘電率が２０以上の高誘電率層を用いた構造にすることで、低リーク電流でしきい値電圧を制御した薄膜トランジスタを提供することができる。
　本発明の他の目的、特徴および利点は添付図面に関する以下の本発明の実施形態の記載から明らかになるであろう。
本発明の第１の実施形態に係る薄膜トランジスタの概略断面図。 本発明の第２の実施形態に係る薄膜トランジスタの概略断面図。 本発明の第３の実施形態に係る薄膜トランジスタの概略断面図。 本発明の第１、第２、第３の実施例の薄膜トランジスタの概略断面図。 本発明の第１の実施例のＩｎ－Ｓｉ－Ｏ半導体層のＩｄ－Ｖｇ特性測定の結果を示す図。 本発明の第１の実施例のＩｎ－Ｓｉ－Ｏ半導体層のＩｄ－Ｖｄ特性測定の結果を示す図。 本発明の第１の実施例の２種類の半導体材料のスパッタリング成膜のＯ２／（Ｏ２＋Ａｒ）比と導電性の関係を示す図。 本発明の第２の実施例で使用する半導体膜が非晶質であることを確認するためのＸ線回折パターンを示す図。 本発明の第２の実施例の薄膜トランジスタのＩｄ－Ｖｇ特性測定の結果を示す図。 本発明の第３の実施例の半導体層に対する原子間力顕微鏡で測定した二乗平均平方根粗さ（ＲＭＳ）を示す図。 本発明の第３の実施例の酸素処理前の薄膜トランジスタのＩｄ－Ｖｇ特性測定の結果を示す図。 本発明の第３の実施例の酸素処理後の薄膜トランジスタのＩｄ－Ｖｇ特性測定の結果を示す図。 本発明の第４の実施形態に係る薄膜トランジスタの概略断面図。 本発明の第４の実施形態に係るもう一つの薄膜トランジスタの概略断面図。 本発明の第４の実施形態に係る薄膜トランジスタの負方向のＶｔｈシフトのダイポールを示すバンド図。 本発明の第４の実施形態に係る薄膜トランジスタの正方向のＶｔｈシフトのダイポールを示すバンド図 本発明の第４の実施形態に係るもう一つの薄膜トランジスタの正方向のＶｔｈシフトのダイポールを示すバンド図。 本発明の第４の実施形態に係るもう一つの薄膜トランジスタの負方向のＶｔｈシフトのダイポールを示すバンド図。 第４の実施形態の動作確認を行うために作製した薄膜トランジスタの実施例の概略断面図。 第４の実施形態の動作確認を行うために作製した薄膜トランジスタの実施例の断面ＴＥＭ写真。 第４の実施形態の実施例のｐ＋＋－ｐｏｌｙ-Ｓｉ/ＳｉＯ２/Ａｌ２Ｏ３/ＩＧＺＯ薄膜トランジスタのＩｄ－Ｖｇの結果を示す図。 第４の実施形態の実施例の高誘電率第１層の材料とＶｔｈとの関係を示す図。 第４の実施形態の実施例の高誘電率第１層の挿入場所とＶｔｈとの関係を示す図。 第４の実施形態の実施例のＡｌ２Ｏ３膜の膜厚とＶｔｈとの関係を示す図。
　以下、図を参照しながら、本発明を実施するための種々の形態に係る薄膜トランジスタ及びその製造方法について説明するが、本発明はこれらの実施形態に限定されるものではない。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。
［第１の実施形態の薄膜トランジスタ］
　第１の実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、第１金属酸化物と、前記第１金属酸化物へ添加される酸素のかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物から構成された複合金属酸化物である。
　また、第１の実施形態の薄膜トランジスタの製造方法は、上記薄膜トランジスタを製造するに当たって、前記半導体層を１０℃以上４００℃以下または条件によって６００℃以下で形成する工程を有するものである。
　図１は第１の実施形態に係る薄膜トランジスタ１０１の概略断面図である。基板１０２は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板１０２の厚さは、設計に応じて適宜設定することができる。
　薄膜トランジスタ１０１は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１０１は、基板１０２上に設けられたゲート電極１０３と、ゲート電極１０３を覆って設けられた絶縁体層１０４と、絶縁体層１０４の上面に設けられた半導体層１０５と、半導体層１０５の上面において半導体層１０５に接して設けられたソース電極１０８およびドレイン電極１０９を有している。ゲート電極１０３は、半導体層１０５のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。また、半導体層１０５は、第１金属酸化物１０６へ第２金属酸化物１０７を添加した複合金属酸化物から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、半導体層に第２金属酸化物１０７以外の成分や不可避の不純物が含まれていてもよい。これについては以下で記述されている他の実施形態で説明する非金属元素の酸化物の添加を行う場合でも同じである。また、図１では図示のしやすさの都合上、半導体層１０５（複合金属酸化物）は第１の金属酸化物１０６の中に第２の金属酸化物１０７の粒子が散在しているようにも見ることができる形態で描画されているが、実際には第１の金属酸化物中に第２の金属酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。
　ゲート電極１０３、ソース電極１０８、ドレイン電極１０９は、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金、インジウムスズ酸化物（Indium Tin Oxide、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより２層以上の積層構造を形成していてもよい。
　ゲート電極１０３、ソース電極１０８、ドレイン電極１０９は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極１０８とドレイン電極１０９とは同じ形成材料であることが好ましい。
　絶縁体層１０４は、絶縁性を有し、ゲート電極１０３と、ソース電極１０８およびドレイン電極１０９との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２などの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。
　半導体層１０５は、第１金属酸化物と、添加された酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物とから構成されている。このうち、第１金属酸化物は、酸素欠損が導入されることで電子キャリアを生成できる半導体の性質を有する物質である。第１金属酸化物しては、インジウム、亜鉛、および錫のうち少なくとも一つを含む金属酸化物が挙げられる。また、第１金属酸化物しては、インジウム、ガリウム、亜鉛、および錫のうち少なくとも一つを含む金属酸化物を用いても良い。中でも、低温度で酸素欠損を導入しやすいインジウムがより好ましい。
　第１金属酸化物として酸化インジウム（Ｉｎ２Ｏ３）を用いた場合、酸化インジウムの酸素のかい離エネルギーは３４６±３０ｋＪ／ｍｏｌと小さいので、酸化インジウムから酸素が容易に脱離して酸素欠損を生成しやすい。しかし、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。本願発明者らはこの問題を解決すべく検討を重ねた結果、酸化インジウムの酸素欠損量を制御するためには酸化インジウムの酸素のかい離エネルギーより大きな酸素のかい離エネルギーを有する金属酸化物である第２金属酸化物あるいは後述するように同等の非金属元素を添加すればよいことを見出した。具体的には、酸素のかい離エネルギーが７２５ｋＪ／ｍｏｌ以上、より好ましくは７８０ｋＪ／ｍｏｌ以上の金属酸化物を第２金属酸化物あるいは非金属元素として用いると、酸化インジウムの酸素欠損量の制御が容易となる。なお、第１金属酸化物として酸化インジウム以外の物質まで一般化した場合には、第２金属酸化物としてはその酸素かい離エネルギーが第１金属酸化物に比べて２００ｋＪ／ｍｏｌ以上、より好ましくは２５５ｋＪ／ｍｏｌ以上大きいものを使用すればよい。本実施形態では第２金属酸化物を使用するが、具体的に使用可能な第２金属酸化物としては、酸素のかい離エネルギーが７８０ｋＪ／ｍｏｌ以上の金属酸化物をまとめた表１および酸素のかい離エネルギーが７２５ｋＪ／ｍｏｌ以上かつ７８０ｋＪ／ｍｏｌ以下の金属酸化物をまとめた表２に示すように、酸化ジルコニウム（Ｚｒ－Ｏ）、酸化プラセオジム（Ｐｒ－Ｏ）、酸化ランタン（Ｌａ－Ｏ）、酸化シリコン（Ｓｉ－Ｏ）、酸化タンタル（Ｔａ－Ｏ）、および酸化ハフニウム（Ｈｆ－Ｏ）が挙げられる。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　第１の実施形態において第１金属酸化物を適した酸素欠損量を有する半導体層とするために添加する第２金属酸化物としては、特に、表１に示した７８０ｋＪ／ｍｏｌ以上の第２金属酸化物がより好ましい。具体的には、酸化ランタン（Ｌａ－Ｏ）、酸化シリコン（Ｓｉ－Ｏ）、酸化タンタル（Ｔａ－Ｏ）、および酸化ハフニウム（Ｈｆ－Ｏ）が挙げられる。
　また、第１金属酸化物を適した酸素欠損量を有する半導体層とするために第１金属酸化物へ添加する第２金属酸化物の含有量としては、０より大きく５０重量％以下の範囲にするとよい。特に、第１金属酸化物へ添加する第２金属酸化物の含有量を０より大きく５重量％以下の範囲にすると、２００℃以下の低温度で作製できる。
　なお、第２金属酸化物の含有量は、第１金属酸化物の重量と第２金属酸化物の重量の合計に対する、第２金属酸化物の重量の比として計算される（第２金属酸化物の重量／（第１金属酸化物の重量＋第２金属酸化物の重量）×１００）。
　Ｉｎ－Ｚｎ－Ｏ系やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。したがって、半導体層の表面の平坦化及び高い電気伝導度を得るためには、半導体層は非晶質構造であることが好ましい。
　また、半導体層１０５の厚みは、５ｎｍ以上かつ２０ｎｍ以下の範囲であることがより好ましい。なお、本実施形態において、半導体層１０５の厚さは、半導体層１０５を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定した。
［第２の実施形態の薄膜トランジスタ］
　半導体層１０５を構成する複合金属酸化物は第１金属酸化物に第２金属酸化物を添加したものに限定されるわけではない。具体的には第１金属酸化物に比べてかい離エネルギーが大きな酸化物を形成する元素を添加してもよい。具体的には、複合金属酸化物は、例えばボロン（Ｂ）および炭素（Ｃ）のうち少なくとも一つの元素の酸化物を添加したものであっても良い（すなわち、本願では「複合金属酸化物」を「金属酸化物に酸素のとのかい離エネルギーがより大きな元素を複合させた酸化物」という意味で使用していることに注意されたい）。これは、Ｂ－Ｏ結合の酸素かい離エネルギーが８０９ｋＪ／ｍｏｌおよびＣ－Ｏ結合の酸素かい離エネルギーが１０７６．３８±０．６７ｋＪ／ｍｏｌと大きいために、第１金属酸化物へ導入する酸素欠損量を容易に制御することができるからである。図２に示す本発明の別の実施形態の薄膜トランジスタ１０１’は図１の薄膜トランジスタ１０１と基本的には同一構造であるが、図１の半導体層１０５に対応する半導体層１０５’が第１の金属酸化物１０６にボロンおよび／または炭素の酸化物１１０を添加した複合金属酸化物である点が異なる。なお、図２中で図１中の要素と同じ参照番号が付されているものは対応する図１中の要素と同じであるため、それらについては説明を省略する。
　なお、第１の実施形態の説明において図１を参照して注記したように、図２においても図示のしやすさの都合上、半導体層１０５’（複合金属酸化物）は第１の金属酸化物１０６の中にボロンまたは炭素の酸化物１１０の粒子が散在しているようにも見ることができる形態で描画されているが、ここにおいても実際には第１の金属酸化物中にこれら酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。
　第１金属酸化物の酸化インジウム（Ｉｎ２Ｏ３）へのボロン（Ｂ）酸化物の添加は例えばイオンインプランテーションによって行うが、この添加方法では加速電圧を変えることで添加量および深さを制御できる。その含有量は０より大きく１０重量％以下であることがより好ましい。ここでボロン（Ｂ）の含有量は、複合金属酸化物の重量に対する、ボロン（Ｂ）の重量の比として計算される（ボロン（Ｂ）の重量／複合金属酸化物の重量×１００）。なお、この場合、イオンインプランテーションはボロン酸化物ではなくボロンのイオンを第１金属酸化物に打ち込むことにより行われる。このボロンイオンは第１金属酸化物内でボロン酸化物となる。このように、第１金属酸化物内に酸化物を添加するに当たっては、添加処理操作自体では必ずしも酸化物その物を添加する必要はなく、例えば酸化物を構成する酸素以外の元素を添加する処理を行い、第１金属酸化物内部で酸化物とすることもできる。本願においては、このように添加処理操作の形態にかかわらず、第１金属酸化物内に酸化物の形で存在する形態で添加を行うことを「酸化物を添加する」と称することに注意されたい。
　また、第１金属酸化物の酸化インジウム（Ｉｎ２Ｏ３）への炭素（Ｃ）の添加は、Ｉｎ２Ｏ３ターゲットおよびグラファイトターゲットを用いた共スパッタリング法により、各々スパッタリングパワーの比率を変えることで、添加量を制御でき、その含有量は０より大きく１０重量％以下であることがより好ましい。ここで炭素（Ｃ）の含有量は、複合金属酸化物の重量に対する、炭素（Ｃ）の重量の比として計算される（炭素（Ｃ）の重量／複合金属酸化物の重量×１００）。
　なお、酸素のかい離エネルギーが大きな酸化物として、最初に説明した実施形態における第２金属酸化物とこの実施形態で説明した非金属の酸化物との両者を同時に使用した複合金属酸化物により半導体層を形成することも可能である。また、本発明における酸素のかい離エネルギーの大きな酸化物の添加処理に当たって、処理の種類によっては複合金属酸化物でできた半導体層中に両方の種類の酸化物が不可避的に共存することもあり得る。例えば、このような半導体層の薄膜をゾルゲル法などの溶液法で作製する場合には薄膜中に炭素が残留する可能性が高い。このような場合も本発明に包含されることに注意されたい。
［薄膜トランジスタの製造方法の実施形態］
　次に、本実施形態の薄膜トランジスタ１０１の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法（または物理気相成長法）を用いることにより形成することも可能である。
　ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、ＤＣ（直流）スパッタリング法、高周波（ＲＦ）スパッタリング法等の成膜法を用いることができる。
　さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
　本実施形態の薄膜トランジスタ１０１の製造方法においては、基板１０２の上に通常知られた方法でゲート電極１０３および絶縁体層１０４を形成した後、半導体層１０５を形成する。本実施形態の製造方法では、半導体層１０５は、第１金属酸化物の粉末と、酸素のかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物の粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。
　例えば、半導体層１０５としてＩｎ－Ｓｉ－Ｏ系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と酸化シリコンの粉末との焼結体を採用するとよい。また、ターゲットには、酸化シリコンの重量％以下での添加物（金属酸化物など）等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として、酸化インジウムおよび酸化シリコン以外の金属酸化物（酸化亜鉛など）が、ターゲット全体における酸化シリコン含有量以下の割合（重量比）で混入することがあっても構わない。
　その場合、焼結体に含まれる酸化シリコンの含有量が、０重量％より多く５０重量％以下であるとよい。また、酸化シリコンの含有量は、０重量％より多く５重量％以下であるとより好ましい。
　通常知られた酸化物半導体であるＩｎ－Ｚｎ－Ｏ系やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料（酸化インジウム）に対して、２割～３割のゲスト材料（酸化亜鉛や酸化ガリウム）が混入されている。
　これに対して、本実施形態の薄膜トランジスタ１０１の半導体層１０５は、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造された薄膜トランジスタ１０１においては上述したように酸化シリコンの含有量は０重量％より多く５重量％以下であるとより好ましいので、この好ましい組成とした場合の半導体層１０５の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料（酸化インジウム）に対するゲスト材料（酸化シリコン）の含有量が、極めて少ないものとなる。
　また、薄膜トランジスタ１０１の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。
　本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化シリコンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物を非晶質膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、１０℃以上２００℃以下で行うことで非晶質な半導体層を形成することができる。また、２００℃より高く４００℃以下で行うことで、結晶化した好適な半導体層を形成することもできる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
　本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、ＲＦスパッタリングおよびＤＣスパッタリングなど公知のものを用いることができる。
　また、ターゲットは、酸化インジウムの粉末と、酸化シリコンの粉末とを用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタリングにより半導体層を形成することができる。
　第１金属酸化物として、酸化インジウムの代わりに、酸化亜鉛および酸化錫あるいは酸化インジウム、酸化ガリウム、酸化亜鉛および酸化錫を組み合わせた金属酸化物を用いた場合でも、上記と同様の方法を用いることで、酸素欠損量を制御した半導体層を形成することができる。
　第２金属酸化物として、酸化シリコンについて説明したが、代わりに、酸化ジルコニウム（Ｚｒ－Ｏ）、酸化プラセオジム（Ｐｒ－Ｏ）、酸化ランタン（Ｌａ－Ｏ）、酸化タンタル（Ｔａ－Ｏ）、および酸化ハフニウム（Ｈｆ－Ｏ）を用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、半導体層を形成することができる。
　以上、本実施形態の薄膜トランジスタの製造方法を説明した。
［第３の実施形態の薄膜トランジスタ］
　本発明の薄膜トランジスタにおいては、半導体層に、上で説明した第１金属酸化物及び酸素のかい離エネルギーが第１金属酸化物に比べて２００ｋＪ／ｍｏｌ以上大きな酸化物に加えて、酸素のかい離エネルギーが第１金属酸化物のそれよりも小さな追加の酸化物を添加することができる。この追加の酸化物の添加量は、酸素のかい離エネルギーが第１金属酸化物に比べて２００ｋＪ／ｍｏｌ以上大きな酸化物の添加量よりも少なくする。
　［第１の実施形態の薄膜トランジスタ］の説明の末尾付近で既に述べたように、半導体層が多結晶状になると、面方向の電気伝導度が低下して、薄膜トランジスタの特性が劣化する。上に述べた追加の酸化物を添加することにより、これを添加しない場合に比べてより高い半導体層形成温度まで当該半導体層を非晶質状態とすることができるようになる。
　以下で本実施形態をより具体的に説明するが、［第１の実施形態の薄膜トランジスタ］、［第２の実施形態の薄膜トランジスタ］、［薄膜トランジスタの製造方法の実施形態］と共通する事項については説明を省略する。また、以下の説明は［第１の実施形態の薄膜トランジスタ］を比較対象とし、それへの追加事項を中心として説明する。しかし、本実施形態は［第１の実施形態の薄膜トランジスタ］への成分の追加に限定されるものではなく、［第２の実施形態の薄膜トランジスタ］において説明されるところの第２の金属酸化物に代えてボロンや炭素のような大きな酸素とのかい離エネルギーを有する非金属酸化物を使用する場合にも等しく適用できることに注意する必要がある。
　半導体層を構成する複合金属酸化物は、第１金属酸化物に酸素のかい離エネルギーが上述したように充分に高い第２金属酸化物を添加したものに、更に酸素のかい離エネルギーが第１金属酸化物より小さく、かつ添加量が第２金属酸化物より少ない第３金属酸化物（追加の酸化物）を添加したものである。本願発明者らは、第２金属酸化物で酸素欠損量を制御した上に、第３金属酸化物を添加することで、半導体層が５００℃や６００℃の高温度域でも非晶質になることを見出した。第３金属酸化物は、具体的には、酸素かい離エネルギーが３８２．４±３．３ｋＪ／ｍｏｌの酸化鉛、２３８．１±１２．６ｋＪ／ｍｏｌの酸化パラジウム、４１８．６±１１．６ｋＪ／ｍｏｌの酸化白金、５１７．９０±０．０５ｋＪ／ｍｏｌの酸化硫黄、４３４±４２ｋＪ／ｍｏｌの酸化アンチモン、４２６．３±６．３ｋＪ／ｍｏｌの酸化ストロンチウム、２１３±８４ｋＪ／ｍｏｌの酸化タリウム、３８７．７±１０ｋＪ／ｍｏｌの酸化イッテルビウム等が挙げられる。
　ここで、第２金属酸化物の含有量は、第１金属酸化物の重量と第２金属酸化物の重量と第３金属酸化物の重量の合計に対する、第２金属酸化物の重量の比として計算され（第２金属酸化物の重量／（第１金属酸化物の重量＋第２金属酸化物の重量＋第３金属酸化物の重量）×１００）、第３金属酸化物の含有量は、第１金属酸化物の重量と第２金属酸化物の重量と第３金属酸化物の重量の合計に対する、第３金属酸化物の重量の比として計算される（第３金属酸化物の重量／（第１金属酸化物の重量＋第２金属酸化物の重量＋第３金属酸化物の重量）×１００）。
　図３に概略断面図を示す本実施形態の薄膜トランジスタ１０１”は、第１の実施形態である図１の薄膜トランジスタ１０１と基本的には同一構造である。ただし、図３の半導体層１０５が第１金属酸化物１０６に上述の第２金属酸化物１０７を添加したものにあるのに対して、それに対応する半導体層１０５”は図１の半導体層１０５に更に酸素のかい離エネルギーが第１金属酸化物より小さい第３金属酸化物１１２を、第２金属酸化物の添加量よりも少なく添加した複合金属酸化物である点が異なる。なお、図３中で図１中の要素と同じ参照番号が付されている要素は対応する図１中の要素と同じであるため、それらについては説明を省略する。
　なお、第１の実施形態の説明において図１を参照して注記したように、図３においても図示のしやすさの都合上、半導体層１０５”（複合金属酸化物）は第１の金属酸化物１０６の中に第２金属酸化物１０７および第３金属酸化物１１２が散在しているようにも見える形態で描画されているが、ここにおいても実際には第１の金属酸化物中にこれら二種類の酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。
　第１金属酸化物の酸化インジウム（Ｉｎ２Ｏ３）への、第２金属酸化物の酸化シリコン（ＳｉＯ２）、第３金属酸化物の酸化イッテルビウム（Ｙｂ２Ｏ３）の添加は、例えば、スパッタリング法のターゲット作製段階で行う。
　また、Ｉｎ－Ｓｉ－ＯターゲットおよびＹｂ２Ｏ３ターゲットを用いた共スパッタリング法により、各々スパッタリングパワーの比率を変えることで、添加量を制御でき、酸化イッテルビウムの含有量は半導体層に対して０より大きく１０重量％以下であることがより好ましい。
　以上のような図１、図２、図３に例示したような本発明の薄膜トランジスタによれば、新規な複合金属酸化物を半導体層に用いることで、特性変化が抑制されたものとなる。
　また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有するものとなる。
　また、以上のような薄膜トランジスタの製造方法によれば、新規な複合金属酸化物を半導体層に用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。
［実施例］
　以下に上記［第１の実施形態の薄膜トランジスタ］［第２の実施形態の薄膜トランジスタ］［薄膜トランジスタの製造方法の実施形態］［第３の実施形態の薄膜トランジスタ］を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
［第１の実施例］
　本実施例においては、図４に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図１に示した薄膜トランジスタ１０１と同様の構成になっており、図１の薄膜トランジスタ１０１が有するゲート電極１０３の代わりに、ｐ型不純物を多量にドープしたＳｉ層１１１を用いる構成となっている。
　本実施例の薄膜トランジスタは、ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで絶縁体層１０４を形成した後、絶縁体層１０４の表面に後述の方法を用いて半導体層１０５を形成することで製造した。ソース電極１０８およびドレイン電極１０９は、半導体層１０５の表面にマスク蒸着することにより形成した。
　ソース電極１０８とドレイン電極１０９は、金（Ａｕ）を形成材料とし、厚さは５０ｎｍであった。また、ソース電極１０８とドレイン電極１０９との離間距離（ゲート長）は３５０μｍであり、対向している部分の長さが９４０μｍであった。
　半導体層１０５は、スパッタリング装置を用い、ターゲット材として、Ｉｎ－Ｓｉ－Ｏターゲットを用いて以下のスパッタ条件でスパッタリング法（ＤＣスパッタリング）により成膜した。Ｉｎ－Ｓｉ－Ｏターゲットは、１重量％Ｓｉ添加Ｉｎ系のサンプル品を用いた。成膜した半導体層１０５の厚さは２０ｎｍであった。
　（スパッタリング条件）
　ＤＣ ｐｏｗｅｒ　：５０Ｗ
　真空度　　　　　　：０．０８Ｐａ
　プロセスガス流量　：Ａｒ ３ｓｃｃｍ／Ｏ２ ０．５ｓｃｃｍ
　　　　　　　　　　　（ｓｃｃｍ：Standard Cubic Centimeter per Minute）
　基板温度　　　　　：２５℃。加熱なし
　このようにして作製した薄膜トランジスタの特性は、評価環境を２５℃、暗所、真空中として測定した。図５および図６は本発明の薄膜トランジスタの特性を測定した結果を示すグラフであり、図５は伝達特性、図６は出力特性を示す。図５は、ゲート電圧を負から正、正から負へ印可した場合のドレイン電流の伝達特性を示し、図６は、ドレイン電圧を０Ｖから大きくして再び０Ｖに戻して印可した場合のドレイン電流の出力特性を示す。
　また、上記のスパッタリング条件で、Ｏ２／（Ａｒ＋Ｏ２）の比率を５～２５％の範囲で変えた場合のＩｎ－Ｓｉ－ＯおよびＩｎ－Ｔｉ－Ｏ系薄膜トランジスタの電気伝導の特性を図７に示す。Ｉｎ－Ｓｉ－Ｏは、図７の全ての酸素比率で、Ｉｎ－Ｔｉ－Ｏに比べて優れた電気伝導性を示す。これは、Ｓｉ－Ｏ結合の酸素かい離エネルギー（７９９．６±１３．４ｋＪ／ｍｏｌ）が、Ｔｉ－Ｏの酸素かい離エネルギー（６６６．５±５．６ｋＪ／ｍｏｌ）に比べて大きいために、酸化インジウム（Ｉｎ２Ｏ３）から精度良く適した酸素を脱離して酸素欠損量を制御できた効果である。また、Ｉｎ－Ｓｉ－Ｏの方が、Ｏ２／（Ａｒ＋Ｏ２）の比率の変化に対して電気伝導特性の変化が少ないことを示している。この結果から、Ｉｎ－Ｓｉ－Ｏの方がプロセスマージンが大きいことがわかる。
［第２の実施例］
　本発明の第３の実施形態に対して、図４に基本構造を示す薄膜トランジスタに対応する構造の薄膜トランジスタを作製し、動作確認を行った。図４の半導体層１０５に対応する半導体層１０５”（図３を参照のこと）は、スパッタリング装置を用い、ターゲット材として、Ｉｎ－Ｓｉ－Ｙｂ－Ｏターゲットを用いて以下のスパッタ条件でスパッタリング法（ＤＣスパッタリング）により成膜した。Ｉｎ－Ｓｉ－Ｙｂ－Ｏターゲットは、１０重量％Ｓｉおよび２％重量Ｙｂ添加Ｉｎ－Ｏ系のサンプル品を用いた。成膜した半導体層１０５の厚さは２０ｎｍであった。
　（スパッタリング条件）
　ＤＣ　ｐｏｗｅｒ　：１００Ｗ
　真空度　　　　　　：０．２Ｐａ
　プロセスガス流量　：Ａｒ　２０ｓｃｃｍ／Ｏ２　２ｓｃｃｍ
　　　　　　　　　　　（ｓｃｃｍ：Standard Cubic Centimeter per Minute）
　基板温度　　　　　：２５℃。加熱なし
　Ｉｎ－Ｓｉ－Ｙｂ－Ｏ膜の後熱処理による結晶構造を調べるために、膜厚２０ｎｍのＩｎ－Ｓｉ－Ｙｂ－Ｏ膜をガラス基板上に作製して、大気中、４５０℃で１５分熱処理したＸ線回折パターンを図８に示す。比較としてガラス基板および大気中、４５０℃で１５分熱処理したＩｎ－Ｓｉ－Ｏ膜（つまり、追加の酸化物が添加されていない半導体膜）も示す。Ｉｎ－Ｓｉ－Ｏ膜ではＩｎ２Ｏ３に基づく結晶ピークが同定されるのに対して、Ｉｎ－Ｓｉ－Ｙｂ－Ｏ膜は何のピークも認められないことより、非晶質であることが分かった。
　また、この非晶質なＩｎ－Ｓｉ－Ｙｂ－Ｏ膜を用いて作製した薄膜トランジスタの特性を、評価環境を２５℃、暗所、真空中として測定した。図９は本発明の薄膜トランジスタの特性を測定した結果を示す。図９は、ゲート電圧を負から正、正から負へ印可した場合のドレイン電流の伝達特性を示す。
［第３の実施例］
　更に、本発明の第１の実施形態に対して、図４に基本構造を示す薄膜トランジスタを作製し、動作確認を行った。図４の半導体層１０５は、スパッタリング装置を用い、ターゲット材として、Ｉｎ－Ｓｉ－Ｏターゲットを用いて以下のスパッタ条件でスパッタリング法（ＤＣスパッタリング）により成膜した。Ｉｎ－Ｓｉ－Ｏ ターゲットは、ＳｉＯ２を１１．５重量％添加Ｉｎ－Ｏ系のサンプル品を用いた。成膜した半導体層１０５の厚さは２０ｎｍであった。
　（スパッタリング条件）
　ＤＣ　ｐｏｗｅｒ　：２００Ｗ
　真空度　　　　　　：０．２Ｐａ
　プロセスガス流量　：Ａｒ　７ｓｃｃｍ／Ｏ２　７ｓｃｃｍ
　　　　　　　　　　　（ｓｃｃｍ：Standard Cubic Centimeter per Minute）
　基板温度　　　　　：２５℃。加熱なし　
　続いて、成膜されたＩｎ－Ｓｉ－Ｏ膜を、大気中において、６００℃で１時間、熱処理した。図１０に、熱処理後の半導体層１０５に対する原子間力顕微鏡で測定した二乗平均平方根粗さ（ＲＭＳ）の測定結果を示す。粗さは０．１９７ｎｍと充分に小さく、しかもＸ線回折測定より、６００℃で熱処理しても結晶化せず、非晶質を維持していることが分かった。
　上記のように６００℃で熱処理した後、Ｔｉ／Ａｕのソース／ドレイン電極を形成して薄膜トランジスタを作製した。続いて、１５０℃で３０分熱処理した。また、半導体層１０５の溶存酸素を増やすために、１５０℃においてオゾンジェネラターからオゾンを導入して１５分酸素処理して薄膜トランジスタを作製した。このように作製された非晶質なＩｎ－Ｓｉ－Ｏ膜の半導体層１０５を有する薄膜トランジスタの特性を、評価環境を２５℃、暗所、真空中として測定した。図１１は、酸素処理前の薄膜トランジスタのゲート電圧を負から正、正から負へ印可した場合のドレイン電流の伝達特性を示し、図１２は、酸素処理後の薄膜トランジスタのゲート電圧を負から正、正から負へ印可した場合のドレイン電流の伝達特性を示す。
　以上の第１の実施例、第２の実施例、第３の実施例の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。また、第２の実施例、第３の実施例では半導体層が非晶質であるという好ましい特徴を更に有しているため、良好な特性の薄膜トランジスタが得られた。
［第４の実施形態の薄膜トランジスタ］
　本発明は、ＳｉＯ２層とそれに接する他の誘電体層との間に形成されるダイポールによってフラットバンド電圧がシフトすることを利用して、しきい値電圧が調節された薄膜トランジスタを得るものである。すなわち、所望のしきい値電圧となるためのフラットバンド電圧シフトあるいはそれに近いシフトを与える誘電体材料を選択して上記の他の誘電体層に使用する上記の他の誘電体層に使用する。
　しかしながら、一方では、ゲート絶縁膜の材料の選択に当たっては、半導体デバイスのサイズの縮小に伴うリーク電流の増大を抑えるため、ゲート絶縁膜には誘電率の高い高誘電率を使用することが求められている。ところが、フラットバンド電圧のシフトを引き起こすために使用できる誘電体材料は誘電率があまり高くないものが多いため、上述した構成によってしきい値電圧の調整を行うと、リーク電流特性が不十分となる恐れがあり、そのままでは実用化は困難である。
　本願発明者がさらに研究を進めた結果、ＳｉＯ２層およびそれと接する他の誘電体層が極めて薄くても（具体的には０．６ｎｍ程度あれば）両者の界面にダイポールが生成されて十分なフラットバンドシフトが起こることを見出した。この知見に基づき、本願発明者は、ゲート絶縁膜として、ＳｉＯ２層／ＳｉＯ２層と接することで所望のフラットバンドシフトを起こす誘電体層／ゲート絶縁膜の誘電率を十分高くするための高い誘電率（具体的には２０以上）を有する誘電体層という構成にしても、最初の２つの層を十分に薄くできるため、ゲート絶縁膜全体の厚さを過大にすることなく膜全体の誘電率を高い値に維持することができ、従ってしきい値電圧制御とリーク電流抑止の両方を満足することができるとの着想を得て、本発明を完成するに至った。
　本実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記絶縁体層が、前記ゲート電極側から酸化シリコン層、前記酸化シリコン層よりも誘電率の高い高誘電率第１層、前記酸化シリコン層よりも誘電率の高い高誘電率第２層の積層から構成された複合金属酸化物である。
　また、本実施形態の薄膜トランジスタの製造方法は、上記薄膜トランジスタを製造するに当たって、前記半導体層を１０℃以上４００℃以下で形成する工程を有するものである。
　図１３は本実施形態に係る薄膜トランジスタ２０１の概略断面図である。基板２０２は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板２０２の厚さは、設計に応じて適宜設定することができる。
　薄膜トランジスタ２０１は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ２０１は、基板２０２上に設けられたゲート電極２０３と、ゲート電極２０３を覆って設けられた絶縁体層２０７と、絶縁体層２０７の上面に設けられた半導体層２０８と、半導体層２０８の上面において半導体層２０８に接して設けられたソース電極２０９およびドレイン電極２１０を有している。ゲート電極２０３は、半導体層２０８のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。また、絶縁体層２０７は、酸化シリコン層２０４、前記酸化シリコン層よりも誘電率の高い高誘電率第１層２０５、前記酸化シリコン層よりも誘電率の高い高誘電率第２層２０６の積層から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、絶縁体層２０７に高誘電率第１層２０５および高誘電率第２層２０６以外の成分や不可避の不純物が含まれていてもよい。
　図１４に本実施形態のもう一つに係る薄膜トランジスタ２０１’を示す。ここで、図１３に示す要素に対応または類似する要素には図１３と同じ参照番号を付している。この薄膜トランジスタは図１３と同じくボトムゲート型のトランジスタであり、基板２０２上に設けられたゲート電極２０３と、ゲート電極２０３を覆って設けられた絶縁体層２０７と、絶縁体層２０７の上面に設けられた半導体層２０８と、半導体層２０８の上面において半導体層２０８に接して設けられたソース電極２０９およびドレイン電極２１０を有している。ゲート電極２０３は、半導体層２０８のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。また、絶縁体層２０７は、前記ゲート電極側から酸化シリコン層よりも誘電率の高い高誘電率第２層２０６、酸化シリコン層よりも誘電率の高い高誘電率第１層２０５、酸化シリコン層２０４の積層から構成されている。
　何れの薄膜トランジスタにおいても、ゲート電極２０３、ソース電極２０９、ドレイン電極２１０は、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金、インジウムスズ酸化物（Indium Tin Oxide（ＩＴＯ））、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより２層以上の積層構造を形成していてもよい。
　ゲート電極２０３、ソース電極２０９、ドレイン電極２１０は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極２０９とドレイン電極２１０とは同じ形成材料であることが好ましい。
　半導体層２０８は、酸化インジウム（Ｉｎ２Ｏ３）へ種々の元素を添加したＩｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ（ＳＺＯ）系、Ｉｎ－Ｓｉ－Ｏ系、Ｉｎ－Ｔｉ－Ｏ系およびＩｎ－Ｗ－Ｏ系などの酸素欠損を導入して電子を生成する酸化物半導体を使用することができる。酸化インジウム（Ｉｎ２Ｏ３）を用いない酸化チタン（ＴｉＯ２）へ種々の元素を添加した金属酸化物であっても電子を生成するものであれば使用できる。
　薄膜トランジスタ２０１に対応した絶縁体層２０７は、酸化シリコン層２０４、酸化シリコンより誘電率の高い高誘電率第１層２０５および酸化シリコンより誘電率の高い高誘電率第２層２０６から構成されている。図１５Ａに示すように、ゲート電極側から酸化シリコン層、高誘電率第１層および高誘電率第２層で構成された絶縁体層において、酸化シリコン層／高誘電率第１層の界面に、酸化シリコン側が負で高誘電率第１層側が正のダイポールを与えるには、高誘電率第１層の材料として例えば酸化アルミニウム、酸化ハフニウムシリケート、酸化ハフニウム、酸化チタン、酸化タンタルあるいは酸化ニオブの金属酸化物を使用すれば良い。上記の金属酸化物の複合材料であっても良い。また、高誘電率第１層が上記の元素を含むシリケート酸化膜、シリコンオキシナイトライド膜であっても良い。
　また、図１５Ｂに示すように、ゲート電極側から酸化シリコン層、高誘電率第１層および高誘電率第２層で構成された絶縁体層において、酸化シリコン層／高誘電率第１層の界面に、酸化シリコン側が正で高誘電率第１層側が負のダイポールを与えるには、高誘電率第１層の材料として例えば酸化イットリウム、酸化ランタン、酸化マグネシウム、酸化ストロンチウムあるいは希土類酸化物の金属酸化物を使用すれば良い。上記の金属酸化物の複合材料であっても良い。また、高誘電率第１層が上記の元素を含むシリケート酸化膜、シリコンオキシナイトライド膜であっても良い。
　薄膜トランジスタ２０１’に対応した絶縁体層２０７については、図１６Ａに示すように、ゲート電極側から高誘電率第２層、高誘電率第１層および酸化シリコン層で構成された絶縁体層において、酸化シリコン層／高誘電率第１層の界面に、酸化シリコン側が負で高誘電率第１層側が正のダイポールを与えるには、高誘電率第１層の材料として例えば酸化アルミニウム、酸化ハフニウムシリケート、酸化ハフニウム、酸化チタン、酸化タンタルあるいは酸化ニオブの金属酸化物を使用すれば良い。上記の金属酸化物の複合材料であっても良い。また、高誘電率第１層が上記の元素を含むシリケート酸化膜、シリコンオキシナイトライド膜であっても良い。
　また、図１６Ｂに示すように、ゲート電極側から高誘電率第２層、高誘電率第１層および酸化シリコン層で構成された絶縁体層において、酸化シリコン層／高誘電率第１層の界面に、酸化シリコン側が正で高誘電率第１層側が負のダイポールを与えるには、高誘電率第１層の材料として酸化イットリウム、酸化ランタン、酸化マグネシウム、酸化ストロンチウムあるいは希土類酸化物の金属酸化物を使用すれば良い。上記の金属酸化物の複合材料であっても良い。また、高誘電率第１層が上記の元素を含むシリケート酸化膜、シリコンオキシナイトライド膜であっても良い。
　酸化シリコン層／高誘電率第１層の界面で生成するダイポールの方向性は、界面での両層の結晶構造に起因する酸素濃度の密度の差で決まる。高誘電率第１層側の酸素濃度が小さな場合には酸化シリコン側の負の酸素イオンが高誘電率第１層へ動き、結果として、高誘電率第１層側が負に、そして酸化シリコン側が正のダイポールの向きになる。一方、高誘電率第１層側の酸素濃度が大きな場合には高誘電率第１層側の負の酸素イオンが酸化シリコン側へ動き、結果として、高誘電率第１層側が正に、そして酸化シリコン側が負のダイポールの向きになる。
　絶縁層の電気的な膜厚が薄いまま、物理膜厚を厚くしてゲートリーク電流を抑制するために、高誘電率第２層は誘電率が２０以上金属酸化物で形成されていることが好ましい。これは、ダイポールを生成する高誘電率第１層に用いられる金属酸化物の誘電率は２０より小さな材料が多く、物理膜厚を厚くするのには必ずしも適していないためである。高誘電率第２層に使用して好適な材料としては、例えばルチル構造のＴｉＯ２、Ｓｒ－Ｔｉ－Ｏ系，Ｂａ－Ｔｉ－Ｏ系、Ｐｂ－（Ｚｒ／Ｔｉ）－Ｏ系の金属酸化物が挙げられる。
　また、高誘電率第１層の厚さが、０．６ｎｍ以上であることがより好ましい。これは、高誘電率第１層と酸化シリコン層の間でダイポールを生成するのに必要な膜厚であり、後述する図２２にＡｌ２Ｏ３層の膜厚としきい値電圧の関係の実施例の結果を示した。
　さらに、酸化シリコン膜の厚さが、０．６ｎｍ以上であることがより好ましい。これは、酸化シリコン膜が少なくとも２層以上あることで、ダイポールを生成することによる。ここで、酸化シリコンにおけるＯ－Ｓｉ－Ｏ－Ｓｉ－Ｏ層を１モノレイヤーとカウントしており、「酸化シリコン膜が２層以上」とは上記層が２モノレイヤー以上あることを意味する。なお、２モノレイヤーになるとＳｉ基板の最表面をＯ－Ｓｉ－Ｏ－Ｓｉ－Ｏ層で全面覆う。１モノレイヤーの場合は、一部Ｓｉ基板が表面に現れている。
［第４の実施形態の薄膜トランジスタの製造方法］
　次に、第４の実施形態の薄膜トランジスタ２０１の製造方法について説明する。本実施形態の薄膜トランジスタの絶縁体層は、例えば物理蒸着法（または物理気相成長法）を用いることにより形成することが可能である。
　ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、ＤＣ（直流）スパッタリング法、高周波（ＲＦ）スパッタリング法等の成膜法を用いることができる。
　ここで、高誘電率第１層は、化学気相成長法を用いることにより形成することも可能である。特に、オングストロングオーダで膜厚を制御できる原子層堆積法が挙げられる。
　さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
　本実施形態の薄膜トランジスタ２０１の製造方法においては、基板２０２の上に通常知られた方法でゲート電極２０３を形成した後に、酸化シリコン層２０４、高誘電率第１層２０５、高誘電率第２層２０６から構成された絶縁体層２０７を形成した後、半導体層２０８を形成する。本実施形態の製造方法では、高誘電率第１層２０５は、原料ガスと、酸化剤としてＨ２Ｏガスとを用いた化学気相成長法により製造される。ここでは、化学気相成長法として原子層堆積法を用いることとして説明する。
　例えば、高誘電率第１層２０５としてＡｌ２Ｏ３層をトリメチルアルミニウム原料ガスとＨ２Ｏガスを用いた原子層堆積法で形成するとよい。
　以上、本実施形態の薄膜トランジスタの製造方法を説明した。
　以上のような図１３、図１４に例示したような本発明の薄膜トランジスタによれば、高誘電率第１層を酸化シリコン層に形成した絶縁体層に用いることで、目的とするしきい値電圧へシフトさせることができる。
　また、以上のような構成の半導体装置によれば、目的とするしきい値電圧を示す薄膜トランジスタを有し、高い信頼性を有するものとなる。
　また、以上のような薄膜トランジスタの製造方法によれば、高誘電率第１層を酸化シリコン層に形成した絶縁体層に用いることで、しきい値電圧を目的とする値へシフトさせた薄膜トランジスタを容易に製造することができる。
［実施例］
　本実施例においては、図１７に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図１３に示した薄膜トランジスタ２０１と同様の構成になっており、図１３の薄膜トランジスタ２０１が有するゲート電極２０３の代わりに、ｐ型不純物を多量にドープしたＳｉ層２１１を用いる構成となっている。
　本実施例の薄膜トランジスタの断面ＴＥＭ写真を図１８に示す。ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで酸化シリコン（ＳｉＯ２）層２０４を４ｎｍ形成した後、酸化シリコン層２０４の表面にトリメチルアルミニウム原料ガスとＨ２Ｏガスを用いた原子層堆積法により、成膜温度２００℃で、高誘電率第１層としてＡｌ２Ｏ３層を５ｎｍ成膜した。続いて、テトラジメチルアミドチタン原料ガスとＨ２Ｏガスを用いた原子層堆積法により、成膜温度２００℃で、高誘電率第２層としてＴｉＯ２層を２４ｎｍ成膜した。次に、半導体層２０８として、ＤＣスパッタリング装置を用い、ターゲット材としてＩｎ－Ｗ－Ｏターゲットを用いて、成膜温度２５℃、Ａｒ ３ｓｃｃｍ／Ｏ２ ０．５ｓｃｃｍ、真空度が０．０８Ｐａ、ＤＣスパッタリングパワーを５０Ｗで、Ｉｎ－Ｗ－Ｏ膜を２０ｎｍ形成した。最後に、ソース電極２０９とドレイン電極２１０は、アルミニウム（Ａｌ）を形成材料とし、厚さは３００ｎｍとした。また、ソース電極２０９とドレイン電極２１０との離間距離（ゲート長）は３５０μｍであり、対向している部分の長さが９４０μｍであった。
　Ａｌ２Ｏ３膜およびＴｉＯ２膜の誘電率は、各々の膜厚とキャパシタの容量換算膜厚の関係より求められ、８および３５であった。よって、この薄膜トランジスタのＳｉＯ２層（４ｎｍ）／Ａｌ２Ｏ３層（５ｎｍ）／ＴｉＯ２層（２４ｎｍ）から構成された絶縁膜のＳｉＯ２換算膜厚は９．１ｎｍであった。ｐ型不純物をドープしたＳｉとＡｌソース電極の間に電圧を印加してリーク電流を調べたところ、４０Ｖでも１．０ｎＡ以下の小さな電流値を示した。一方、ＴｉＯ２層なしで、ＳｉＯ２層（４ｎｍ）／Ａｌ２Ｏ３層（１０．５ｎｍ）の絶縁膜を用いたＩｎ－Ｗ－Ｏ膜の薄膜トランジスタで、絶縁膜のＳｉＯ２換算膜厚は９．１ｎｍである。このｐ型不純物をドープしたＳｉとＡｌソース電極の間に電圧を印加してリーク電流を調べたところ、２０Ｖで１．０ｎＡ以上の大きな電流値となった。リーク電流特性の大きな相違は、絶縁膜の物理膜厚の差（ＳｉＯ２層／Ａｌ２Ｏ３層／ＴｉＯ２層の３３ｎｍに対してＳｉＯ２層／Ａｌ２Ｏ３層の１４．５ｎｍ）に起因する。これは、高誘電率第２層の誘電率が大きくなればなるほど物理膜厚を厚くでき、結果としてリーク電流を小さくできる働きを示している。
　また、高誘電率第１層のしきい値電圧の制御に対する効果を評価するために、Ａｌ２Ｏ３層あり/なしの２種類の薄膜トランジスタを作製した。ここで本発明では高誘電率層は第１と第２の２つ層が設けられているが、しきい値電圧シフトをもたらすダイポールの生成に寄与するのは酸化シリコンと直接接触している高誘電率第１層だけである。高誘電率第２層の有無はダイポールの生成にも、またしきい値電圧シフト量にも影響を与えないことは明らかである。従って、本発明の薄膜トランジスタにおけるしきい値電圧シフト効果を評価するためには、薄膜トランジスタの絶縁層の構成を単純化して、高誘電率第１層と酸化シリコン層だけで形成した素子についての評価を行うだけで足りる。
　Ａｌ２Ｏ３層ありの薄膜トランジスタの作製は次の手順で行った。ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで酸化シリコン層２０４を１５ｎｍ形成した後、酸化シリコン層２０４の表面にトリメチルアルミニウム原料ガスとＨ２Ｏガスを用いた原子層堆積法により、成膜温度２００℃で、高誘電率第１層としてＡｌ２Ｏ３層を３ｎｍ成膜した。次に、半導体層２０８として、ＤＣスパッタリング装置を用い、ターゲット材としてＩｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いて、成膜温度２５℃、Ａｒ ３０ｓｃｃｍ／Ｏ２ １．６ｓｃｃｍ、真空度が０．７２Ｐａ、ＤＣスパッタリングパワーを１００Ｗで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を２０ｎｍ形成した。最後に、ソース電極２０９とドレイン電極２１０は、アルミニウム（Ａｌ）を形成材料とし、厚さは３００ｎｍとした。また、ソース電極２０９とドレイン電極２１０との離間距離（ゲート長）は３５０μｍとし、対向している部分の長さは９４０μｍとした。一方、Ａｌ２Ｏ３層なしの薄膜トランジスタは、次の手順で作製した。ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで酸化シリコン層４を１６ｎｍ形成した。次に、半導体層２０８として、ＤＣスパッタリング装置を用い、ターゲット材としてＩｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いて、成膜温度２５℃、Ａｒ ３０ｓｃｃｍ／Ｏ２ １．６ｓｃｃｍ、真空度が０．７２Ｐａ、ＤＣスパッタリングパワーを１００Ｗで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を２０ｎｍ形成した。最後に、ソース電極２０９とドレイン電極２１０は、アルミニウム（Ａｌ）を形成材料とし、厚さは３００ｎｍとした。また、ソース電極２０９とドレイン電極２１０との離間距離（ゲート長）は３５０μｍとし、対向している部分の長さは９４０μｍとした。
　このようにして作製したＡｌ２Ｏ３層あり／なしの２種類の薄膜トランジスタの特性は、評価環境を２５℃、暗所、真空中として測定した。図１９に薄膜トランジスタの伝達特性を示す。Ａｌ２Ｏ３層ありのＩｄ－ＶｇカーブがＡｌ２Ｏ３層なしに比べて負方向へシフトすることがわかる。このシフトは、ＳｉＯ２／Ａｌ２Ｏ３層の界面で生成したダイポールの効果による。
　また、上記のＡｌ２Ｏ３層ありの薄膜トランジスタの構造において、Ａｌ２Ｏ３層の代りに、ＲＦスパッタリング法を用いて、ＴｉＯ２層、Ｔａ２Ｏ５層、ＨｆＯ２層、ＨｆＳｉＯｘ層、ＭｇＯ層、Ｙ２Ｏ３層、Ｌａ２Ｏ３層およびＳｒＯ層を約５ｎｍ形成した場合のしきい値電圧の変動を図２０に示す。縦軸は、高誘電率第１層がない場合の薄膜トランジスタのしきい値電圧に対するしきい値電圧のシフトを表わしている。高誘電率第１層としてＴｉＯ２層、Ｔａ２Ｏ５層、ＨｆＯ２層およびＨｆＳｉＯｘ層を用いることで、Ａｌ２Ｏ３層の場合と同様に、しきい値電圧は負の方向へシフトした。その大きさは次の順であった。Ａｌ２Ｏ３層＞ＨｆＳｉＯｘ層＞ＨｆＯ２層＞Ｔａ２Ｏ５層＞ＴｉＯ２層。一方、ＭｇＯ層、Ｙ２Ｏ３層、Ｌａ２Ｏ３層およびＳｒＯ層を用いた薄膜トランジスタのしきい値電圧は、正方向のシフトを示し、その大きさは次の順であった。ＳｒＯ層＞Ｌａ２Ｏ３層＞Ｙ２Ｏ３層＞ＭｇＯ層。
　さらに、図１４に示した薄膜トランジスタ２０１’と同様の構成のｐ型不純物をドープしたＳｉ基板をゲート電極として用いた薄膜トランジスタを次の方法で作製した。ｐ型不純物をドープしたＳｉ基板上へ、原子層堆積法で膜厚が３ｎｍのＡｌ２Ｏ３層を成膜した後に、テトラエトキシシランガスを用いた有機金属化学成長法で膜厚が２８ｎｍのＳｉＯ２層を形成した。次に、半導体層２０８として、ＤＣスパッタリング装置を用い、ターゲット材としてＩｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いて、成膜温度２５℃、Ａｒ ３０ｓｃｃｍ／Ｏ２ １．６ｓｃｃｍ、真空度が０．７２Ｐａ、ＤＣスパッタリングパワーを１００Ｗで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を２０ｎｍ形成した。最後に、ソース電極２０９とドレイン電極２１０は、アルミニウム（Ａｌ）を形成材料とし、厚さは３００ｎｍとした。また、ソース電極２０９とドレイン電極２１０との離間距離（ゲート長）は３５０μｍとし、対向している部分の長さが９４０μｍとした。図２１に、Ａｌ２Ｏ３層およびＳｉＯ２層の絶縁層のキャパシタンス容量膜厚（ＣＥＴ）とＡｌ２Ｏ３層なしの薄膜トランジスタのしきい値電圧で規格化したしきい値電圧の関係を示す。上記で示したように、ｐ型不純物をドープしたＳｉ／ＳｉＯ２／Ａｌ２Ｏ３構造のしきい値電圧が負方向へシフトするのに対して、ｐ型不純物をドープしたＳｉ／Ａｌ２Ｏ３／ＳｉＯ２構造のしきい値電圧は正方向へシフトした。このしきい値電圧のシフトの方向から、Ａｌ２Ｏ３／ＳｉＯ２界面でのダイポールの向きによることが明らかになる。
　高誘電率第１層の膜厚の有効性を調べるために、ｐ型不純物をドープしたＳｉ／ＳｉＯ２／Ａｌ２Ｏ３／Ｉｎ－Ｇａ－Ｚｎ－Ｏ構造の薄膜トランジスタを作製するに当たって、Ａｌ２Ｏ３層の膜厚を原子層堆積法のサイクル数を変えることで、０．１～３．０ｎｍの範囲で調整した。図２２に、Ａｌ２Ｏ３層の膜厚とＡｌ２Ｏ３層なしの薄膜トランジスタのしきい値電圧で規格化したしきい値電圧との関係を示す。Ａｌ２Ｏ３層の膜厚が増加するに従って、しきい値電圧は負方向のシフトが現れ、膜厚が０．６ｎｍ以上でシフト量が飽和することがわかる。なお、他の誘電体を使用した場合にも、シフト量が飽和する膜厚はＡｌ２Ｏ３と同じくほぼ０．６ｎｍであった。
　高誘電率第１層をこの飽和膜厚からさらに厚くしても上記シフト量は一定値を維持するので、この層の目的であるしきい値電圧をシフトするという点ではこの膜厚に上限はない。ただし、絶縁膜の等価酸化膜厚を一定にして高誘電率第１層を厚くしていくと、より高誘電率の高誘電率第２層を薄くする必要があるので、絶縁膜全体の誘電率が低下し、その結果、絶縁膜全体が薄くなってリーク電流が増大することになる。従って、これらの層の厚さは、製造プロセスの都合、使用される材料、許容されるリーク電流の大きさなどの各種の要因に基づいて適宜定められる。
　以上の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。
　なお、上記の種々の実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。
　また、上記の種々の実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。
　上記において本発明に係る好適な実施の形態例について説明がなされたが、本発明はそれに限られず、本発明の精神と添付の請求の範囲内で種々の変更および修正をすることができることは当業者に明らかである。
　以上説明したように、本発明によれば、酸素欠損量を制御した複合金属酸化物の半導体層を実現することができ、また半導体層を形成する際の温度が従来よりも高い領域まで半導体層を非晶質化することができるので、薄膜トランジスタの性能向上に大いに貢献することが可能である。また、高誘電率誘電体を使用したゲート絶縁膜の誘電率にほとんど影響を与えることなしにしきい値電圧の制御を実現することができるので、薄膜トランジスタの性能向上に大いに貢献することが可能である。
　１０１　薄膜トランジスタ
　１０１’　薄膜トランジスタ
　１０１”　薄膜トランジスタ
　１０２　基板
　１０３　ゲート電極
　１０４　絶縁体層
　１０５　半導体層
　１０５’　半導体層
　１０５”　半導体層
　１０６　第１金属酸化物
　１０７　第２金属酸化物
　１０８　ソース電極
　１０９　ドレイン電極
　１１０　ボロンおよび／または炭素の酸化物
　１１１　ｐ型不純物をドープしたＳｉ基板
　１１２　第３金属酸化物
　２０１　薄膜トランジスタ
　２０１’　薄膜トランジスタ
　２０２　基板
　２０３　ゲート電極
　２０４　酸化シリコン層
　２０５　高誘電率第１層
　２０６　高誘電率第２層
　２０７　絶縁体層
　２０８　半導体層
　２０９　ソース電極
　２１０　ドレイン電極
　２１１　ｐ型不純物をドープしたＳｉ基板

Claims (28)

  1. 　ソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    　前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    　前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を設け、
    　前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物を添加した複合金属酸化物である、
    薄膜トランジスタ。
  2. 　前記酸化物の酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２５５ｋＪ／ｍｏｌ以上大きい、請求項１に記載の薄膜トランジスタ。
  3. 　前記第１金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つを含む、請求項１に記載の薄膜トランジスタ。
  4. 　前記酸化物は、ジルコニウム（Ｚｒ）、およびプラセオジム（Ｐｒ）からなる群から選択された少なくとも一つの金属の酸化物からなる第２金属酸化物を含む、請求項１に記載の薄膜トランジスタ。
  5. 　前記酸化物は、シリコン（Ｓｉ）、タンタル（Ｔａ）、ランタン（Ｌａ）、およびハフニウム（Ｈｆ）からなる群から選択された少なくとも一つの金属の酸化物からなる第２金属酸化物を含む、請求項２に記載の薄膜トランジスタ。
  6. 　前記酸化物の含有量が０より大きく５０重量％以下である、請求項１から５の何れかに記載の薄膜トランジスタ。
  7. 　前記酸化物の含有量が０より大きく５重量％以下である、請求項１から５の何れかに記載の薄膜トランジスタ。
  8. 　前記半導体層が非晶質である、請求項１から７の何れかに記載の薄膜トランジスタ。
  9. 　前記半導体層の厚さが５ｎｍ以上かつ２０ｎｍ以下の範囲である、請求項１から８の何れかに記載の薄膜トランジスタ。
  10. 　前記酸化物がボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも一つの元素を含む、請求項１に記載の薄膜トランジスタ。
  11. 　前記複合金属酸化物に含まれるボロン（Ｂ）および炭素（Ｃ）の含有量が０より大きく１０重量％以下である、請求項１０に記載の薄膜トランジスタ。
  12. 　請求項１から１１の何れかに記載の薄膜トランジスタの製造方法において、前記半導体層が１０℃以上６００℃以下で形成される、製造方法。
  13. 　前記半導体層が１０℃以上４００℃以下で形成される、請求項１２に記載の薄膜トランジスタの製造方法。
  14. 　前記半導体層が１０℃以上２００℃以下で形成される、請求項１３に記載の薄膜トランジスタの製造方法。
  15. 　酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも小さい追加の酸化物を、前記酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな酸化物の添加量よりも少ない量だけ前記半導体層に添加した、請求項１から１１の何れかに記載の薄膜トランジスタ。
  16. 　前記追加の酸化物の含有量が０より大きく１０重量％以下である、請求項１５に記載の薄膜トランジスタ。
  17. 　前記追加の酸化物は、酸化鉛、酸化パラジウム、酸化白金、酸化硫黄、酸化アンチモン、酸化ストロンチウム及び酸化イッテルビウムからなる群から選ばれた少なくとも一つの酸化物である、請求項１５または１６の何れかに記載の薄膜トランジスタ。
  18. 　請求項１５から１７の何れかに記載の薄膜トランジスタの製造方法において、前記半導体層が１０℃以上６００℃以下で形成される、製造方法。
  19. 前記半導体層が１０℃以上５００℃以下で形成される、請求項１８に記載の薄膜トランジスタの製造方法。
  20. 　ソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    　前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、
    　前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を設け、
    　前記絶縁体層が、前記ゲート電極側から、酸化シリコン層、前記酸化シリコン層に接して設けられた前記酸化シリコン層よりも誘電率の高い高誘電率第１層、および前記酸化シリコン層よりも誘電率の高い高誘電率第２層の積層を有する、
    薄膜トランジスタ。
  21. 　ソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    　前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、
    　前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を設け、
    　前記絶縁体層が、前記半導体層側から、酸化シリコン層、前記酸化シリコン層に接して設けられた前記酸化シリコン層よりも誘電率の高い高誘電率第１層、および前記酸化シリコン層よりも誘電率の高い高誘電率第２層の積層を有する、
    薄膜トランジスタ。
  22. 　前記高誘電率第２層の誘電率が前記高誘電率第１層の誘電率より高い、請求項２０または２１に記載の薄膜トランジスタ。
  23. 　前記高誘電率第１層が、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオビウム、希土類酸化物、酸化マグネシウム、酸化ストロンチウムからなる群から選択された一以上の金属酸化物、シリケート酸化物またはシリコンオキシナイトライドから形成されている、請求項２０から２２の何れかに記載の薄膜トランジスタ。
  24. 　前記高誘電率第２層が、誘電率が２０以上の金属酸化物から形成されていることを特徴とする、請求項２０から２３の何れかに記載の薄膜トランジスタ。
  25. 　前記高誘電率第１層の厚さが、０．６ｎｍ以上である、請求項２０から２４の何れかに記載の薄膜トランジスタ。
  26. 　前記酸化シリコン膜の厚さが、０．６ｎｍ以上である、請求項２０から２５の何れかに記載の薄膜トランジスタ。
  27. 　請求項２０から２６の何れかに記載の薄膜トランジスタの製造方法において、前記半導体層が１０℃以上４００℃以下で形成される、製造方法。
  28. 　前記半導体層が１０℃以上２００℃以下で形成される、請求項２７に記載の薄膜トランジスタの製造方法。
PCT/JP2014/062188 2013-05-09 2014-05-02 薄膜トランジスタおよびその製造方法 WO2014181777A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/889,919 US9741864B2 (en) 2013-05-09 2014-05-02 Thin-film transistor and method for manufacturing same
JP2015515874A JP6120386B2 (ja) 2013-05-09 2014-05-02 薄膜トランジスタおよびその製造方法
US15/248,567 US9825180B2 (en) 2013-05-09 2016-08-26 Thin-film transistor and method for manufacturing same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013099284 2013-05-09
JP2013-099284 2013-05-09
JP2013-139425 2013-07-03
JP2013139425 2013-07-03
JP2014016266 2014-01-31
JP2014-016266 2014-01-31

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/889,919 A-371-Of-International US9741864B2 (en) 2013-05-09 2014-05-02 Thin-film transistor and method for manufacturing same
US15/248,567 Division US9825180B2 (en) 2013-05-09 2016-08-26 Thin-film transistor and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2014181777A1 true WO2014181777A1 (ja) 2014-11-13

Family

ID=51867257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062188 WO2014181777A1 (ja) 2013-05-09 2014-05-02 薄膜トランジスタおよびその製造方法

Country Status (3)

Country Link
US (2) US9741864B2 (ja)
JP (2) JP6120386B2 (ja)
WO (1) WO2014181777A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011173A (ja) * 2015-06-24 2017-01-12 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタ及びその製造方法並びにアクティブマトリクス駆動ディスプレイ
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9770688B2 (en) * 2015-10-22 2017-09-26 King Fahd University Of Petroleum And Minerals Si—Y nanocomposite membrane and methods of making and use thereof
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
TWI648825B (zh) * 2017-03-16 2019-01-21 日商東芝記憶體股份有限公司 半導體記憶體
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
JP7055535B2 (ja) * 2018-09-20 2022-04-18 株式会社東芝 半導体装置
WO2020179400A1 (ja) * 2019-03-06 2020-09-10 国立研究開発法人物質・材料研究機構 水素センサー及び水素検出方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
DE102019107163B3 (de) * 2019-03-20 2020-09-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnschichttransistor und Verfahren zum Herstellen eines Dünnschichttransistors
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
US20220190121A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Transistor channel materials
CN115148845B (zh) * 2022-09-05 2023-06-27 浙江大学杭州国际科创中心 一种感光神经元晶体管及其制备方法、使用方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519256A (ja) * 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP2009054609A (ja) * 2007-08-23 2009-03-12 Toshiba Corp Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009252821A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 無機膜およびその製造方法並びに半導体デバイス
WO2010032431A1 (ja) * 2008-09-17 2010-03-25 出光興産株式会社 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
US20100155721A1 (en) * 2008-12-24 2010-06-24 Je-Hun Lee Thin film transistor array substrate and method of fabricating the same
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2012146946A (ja) * 2010-09-03 2012-08-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012191023A (ja) * 2011-03-11 2012-10-04 Fujitsu Ltd 電界効果トランジスタとその製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045213B2 (ja) 2003-07-23 2008-02-13 株式会社日立製作所 光スイッチ
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010165922A (ja) 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519256A (ja) * 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP2009054609A (ja) * 2007-08-23 2009-03-12 Toshiba Corp Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009252821A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 無機膜およびその製造方法並びに半導体デバイス
WO2010032431A1 (ja) * 2008-09-17 2010-03-25 出光興産株式会社 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
US20100155721A1 (en) * 2008-12-24 2010-06-24 Je-Hun Lee Thin film transistor array substrate and method of fabricating the same
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2012146946A (ja) * 2010-09-03 2012-08-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012191023A (ja) * 2011-03-11 2012-10-04 Fujitsu Ltd 電界効果トランジスタとその製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011173A (ja) * 2015-06-24 2017-01-12 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタ及びその製造方法並びにアクティブマトリクス駆動ディスプレイ
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法
JPWO2017115209A1 (ja) * 2015-12-28 2018-12-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法

Also Published As

Publication number Publication date
JP2017041646A (ja) 2017-02-23
JPWO2014181777A1 (ja) 2017-02-23
US20160118501A1 (en) 2016-04-28
US9741864B2 (en) 2017-08-22
US20160365455A1 (en) 2016-12-15
JP6296463B2 (ja) 2018-03-20
US9825180B2 (en) 2017-11-21
JP6120386B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI453915B (zh) Thin film transistor
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP6148311B2 (ja) 電子装置
WO2021052219A1 (zh) 复合金属氧化物半导体及薄膜晶体管与应用
TWI497611B (zh) 半導體裝置及其製造方法
TW201234593A (en) Semiconductor device
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR20100082576A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
KR20160101904A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP6252904B2 (ja) 酸化物半導体およびその製法
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP2014175360A (ja) 半導体装置の作製方法
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
Zhao et al. Solution Processed ZnSnO Thin-film Transistors with Peroxide-Aluminum Oxide Dielectric
KR20150018917A (ko) 금속 질산화물 채널층을 구비한 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14794273

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015515874

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14889919

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14794273

Country of ref document: EP

Kind code of ref document: A1